JP4283143B2 - 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板 - Google Patents

回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板 Download PDF

Info

Publication number
JP4283143B2
JP4283143B2 JP2004089581A JP2004089581A JP4283143B2 JP 4283143 B2 JP4283143 B2 JP 4283143B2 JP 2004089581 A JP2004089581 A JP 2004089581A JP 2004089581 A JP2004089581 A JP 2004089581A JP 4283143 B2 JP4283143 B2 JP 4283143B2
Authority
JP
Japan
Prior art keywords
circuit board
electrically insulating
bonding method
semiconductor package
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004089581A
Other languages
English (en)
Other versions
JP2005277177A (ja
Inventor
力也 沖本
洋二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004089581A priority Critical patent/JP4283143B2/ja
Priority to US11/003,680 priority patent/US20050124197A1/en
Priority to CNB2004100983095A priority patent/CN100468706C/zh
Publication of JP2005277177A publication Critical patent/JP2005277177A/ja
Priority to US12/011,725 priority patent/US20080185178A1/en
Application granted granted Critical
Publication of JP4283143B2 publication Critical patent/JP4283143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

本発明は、ランドを狭ピッチで形成することができる回路基板及びその製造方法、並びにこの回路基板を用いて作製される半導体パッケージ、部品内蔵モジュール及び電子機器用基板に関する。
近年、電子機器の小型化・高性能化に伴い、産業用にとどまらず広く民生用機器の分野においてもＬＳＩ等の部品を高密度に実装できる回路基板が強く要望されてきている。このような回路基板では、実装用のランドが狭ピッチで形成され、かつ複数層の回路パターン間における電気的接続が高い信頼性を有していることが重要である。
従来、回路基板の層間接続は、基板に設けられたスルーホールの内壁を金属めっき処理することにより行われてきたが、前述した市場の要望に対して、回路基板のビアホール内に導電体を充填して層間接続する方法（以下、「インナービアホール接続法」という）が特許文献１等に提案されている。この方法は、ランドの直下にビアホールを設けることができるため、基板サイズの小型化や高密度実装を実現することができる。
図１１は、インナービアホール接続法の一例を説明する断面図である。この方法は、まず、被圧縮性を有する電気絶縁性基材１１０１の表裏両面に、保護フィルム１１０２をラミネートし（図１１Ａ）、所望の位置にレーザー加工等の手段によりビアホール１１０３を形成する（図１１Ｂ）。次に、ビアホール１１０３に導電性ペースト１１０４を印刷法等の手段により充填した後（図１１Ｃ）、保護フィルム１１０２を剥離除去する。これにより、保護フィルム１１０２の厚み分の導電性ペースト１１０４が、突起形状に残存する（図１１Ｄ）。この状態で、表裏両面に金属箔１１０５を配置し（図１１Ｄ）、熱プレスを行うことで、金属箔１１０５を電気絶縁性基材１１０１に接着させる（図１１Ｅ）。この熱プレスによって、電気絶縁性基材１１０１及び導電性ペースト１１０４は厚み方向に圧縮される。これにより、導電性ペースト１１０４に含まれる金属フィラー同士が高密度に接触し、導電部１１０４ａが形成されるとともに、金属箔１１０５と導電部１１０４ａとの電気的接続が実現される。次に、金属箔１１０５をパターニングして所望の回路パターンを形成し、両面回路基板１１０８が得られる（図１１Ｆ）。回路パターンは信号用配線１１０６、ランド１１０７、その他グラウンドや電源用途等のものからなる。
そして、両面回路基板１１０８の表裏両面に、図１１Ａ〜Ｄに示したのと同様の工程で形成した導電性ペースト１１０４が充填された電気絶縁性基材１１０１と、金属箔１１０５とを配置し（図１１Ｇ）、熱プレスを行うことで、金属箔１１０５を電気絶縁性基材１１０１に接着させる（図１１Ｈ）。このとき、同時に両面回路基板１１０８と電気絶縁性基材１１０１も接着される。更に、表層の金属箔１１０５をパターニングして所望の回路パターンを形成し、回路基板１１０９が得られる（図１１Ｉ）。
特開平０６−２６８３４５号公報
しかし、前述したインナービアホール接続法では、接続及び絶縁信頼性の確保、ビアホール−ランド間の合致性の確保や信号用配線への影響等の観点から、ランドピッチを所定の閾値（例えば、ビアホールピッチ）以下に狭めることは制限されていた。
本発明は、前記問題を解決するためになされたものであり、ランドを狭ピッチで形成することができる回路基板及びその製造方法、並びにこの回路基板を用いて作製される半導体パッケージ、部品内蔵モジュール及び電子機器用基板を提供する。
本発明の回路基板は、１層以上の電気絶縁性基材と、前記電気絶縁性基材に設けられたビアホール内に形成された導電部とを備えた回路基板であって、最外層に配置された前記電気絶縁性基材の表面のうち少なくとも一方に積層された金属膜を全面エッチングすることにより前記導電部を露出させ、前記露出された導電部の表面をランドとし、前記ランドのみが配置されていることを特徴とする。なお、「最外層に配置された前記電気絶縁性基材の表面」とは、電気絶縁性基材を１層備えている場合は、その電気絶縁性基材の表裏面を指し、電気絶縁性基材を複数層備えている場合は、最外層に配置されたそれぞれの電気絶縁性基材の外表面を指す。
本発明の回路基板の製造方法は、前記電気絶縁性基材に前記ビアホールを形成し、前記ビアホールに導電性ペーストを充填し、前記電気絶縁性基材の表面に金属箔又は離型シートを積層し、その上下部にプレス用冶具を載置した後、熱プレスにより加熱、加圧処理して、前記ビアホール内に前記導電部を形成し、最外層に配置された前記電気絶縁性基材の表面のうち少なくとも一方に前記ランドを形成し、前記熱プレスにより加熱、加圧処理する際、最外層に配置された前記電気絶縁性基材の表面のうち少なくとも一方には金属箔を積層し、前記ランドの形成は、前記金属箔を全面エッチングし、前記導電部を露出させることを特徴とする。
本発明の半導体パッケージは、本発明の回路基板と、前記回路基板に実装された部品とを備えていることを特徴とする。
本発明の部品内蔵モジュールは、本発明の回路基板を備えていることを特徴とする。また本発明の電子機器用基板は、本発明の半導体パッケージを備えていることを特徴とする。
本発明の回路基板によれば、最外層に配置された電気絶縁性基材の表面のうち少なくとも一方にはランドのみが配置され、信号用配線が設けられていないため、信号用配線に影響されることなく、ランドのピッチを狭めて効率的に配置することができる。
本発明の回路基板の製造方法によれば、導電性ペーストを充填して導電部を形成するので、本発明の回路基板を容易に製造することができる。
本発明の半導体パッケージ、部品内蔵モジュール及び電子機器用基板は、いずれも本発明の回路基板を備えているため、高密度に部品を実装することができる。
本発明の回路基板は、１層以上の電気絶縁性基材と、前記電気絶縁性基材に設けられたビアホール内に形成された導電部とを備えている。電気絶縁性基材としては、被圧縮性を有する多孔質基材、コア基材の両側に接着剤層が形成された３層構造のもの、繊維と樹脂の複合基材等が好適に用いられる。例えば、芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させ、更に多孔質化した多孔質複合基材等が好適に用いられる。ビアホールの形成は、レーザー加工やドリル加工等の手段により行うことができる。また、導電部は、後述するように、ビアホール内に導電性ペーストを充填させた後、圧縮して形成することが好ましい。
そして、本発明の回路基板は、最外層に配置された電気絶縁性基材の表面のうち少なくとも一方にはランドのみが配置されている。これにより、信号用配線に影響されることなく、ランドのピッチを狭めて効率的に配置することができる。また、本発明の回路基板は、最外層に配置された前記電気絶縁性基材の表面の双方にランドのみが配置されている構成とすることが好ましい。これにより、更にランドピッチを狭めて効率的に配置することができる。
また、本発明の回路基板に設けられるランドの表面は、研磨されていることが好ましい。実装段階の前工程において、ランドの表面は、化学処理・熱処理により形成された酸化皮膜や、各種処理剤による残留塩類等で覆われているが、研磨されることによりそれらが除去される。これにより、実装時における部品と基板との密着強度を向上させることができる。また、本発明の回路基板に設けられるランドの表面は、金属めっき処理されていることがより好ましい。これにより、実装時における部品と基板との密着強度をより向上させることができる。
本発明の回路基板の製造方法は、電気絶縁性基材にビアホールを形成し、ビアホールに導電性ペーストを充填し、電気絶縁性基材の表面に金属箔又は離型シートを積層し、その上下部にプレス用冶具を載置した後、熱プレスにより加熱、加圧処理して、ビアホール内に導電部を形成し、最外層に配置された電気絶縁性基材の表面のうち少なくとも一方にランドを形成する。ビアホールに充填される導電性ペーストは、銀、銅、ニッケルから選ばれた少なくとも１種類以上の金属を含むことが好ましい。前記金属を用いることにより、導電性ペーストの導電性が高くなるため、信頼性の高いビアホール接続を実現できる。また、銀、銅、ニッケルうち少なくとも１種類以上を構成成分とする合金を含む導電性ペーストを用いてもよい。更に、本発明に用いられる導電性ペーストは、銀でコーティングされた銅粉末を含むことがより好ましい。これにより、導電性ペーストの導電性がより高くなるため、ビアホール接続の信頼性を向上させることができる。そして、本発明の回路基板の製造方法は、前述した導電性ペーストにより導電部を形成しているため、ランドを狭ピッチで形成しても、ビアホール接続の信頼性が高い回路基板を容易に製造することができる。
また、最外層に配置された電気絶縁性基材の表面のランドの形成方法は、熱プレスにより加熱、加圧処理する際、最外層に配置された電気絶縁性基材の表面のうち少なくとも一方には金属箔を積層しておき、熱プレス後に、金属箔を全面エッチングし、導電部を露出させて、その表面をランドとする方法が好ましい。これにより、ビアホールのピッチと等しいピッチでランドを形成することができ、ランドが狭ピッチで形成された回路基板を容易に得ることができる。
また、前記方法とは異なる方法として、熱プレスにより加熱、加圧処理する際、最外層に配置された電気絶縁性基材の表面のうち少なくとも一方には金属箔を積層しておき、熱プレス後に、金属箔をビアホールと同等又はそれ以下の直径の円形状となるようにパターンエッチングする方法を採用してもよい。この方法によっても、ランドが狭ピッチで形成された回路基板を容易に得ることができる。
更に、前記方法とは異なる方法として、熱プレスにより加熱、加圧処理する際、最外層に配置された電気絶縁性基材の表面のうち少なくとも一方には離型シートを積層しておき、熱プレス後に、離型シートを剥離し、導電部を露出させて、その表面をランドとする方法を採用してもよい。この方法によっても、ランドが狭ピッチで形成された回路基板を容易に得ることができる。なお、離型シートは特に限定されないが、フッ素樹脂シート等を好適に使用することができる。また、離型シートは容易に剥離できるため、ランド形成工程をより簡略化することができる。
本発明の半導体パッケージは、本発明の回路基板と、この回路基板に実装されたＬＳＩ等の部品とを備えている。これにより、部品実装用のランドの狭ピッチ化が可能となるため、部品が高密度に実装された半導体パッケージを容易に得ることができる。また、本発明の半導体パッケージにおける部品の実装は、接続信頼性を確保するために、フリップチップ接合方式、異方性導電性フィルム（Anisotropic Conductive Film、以下「ＡＣＦ」と略称する）接合方式、非導電性フィルム（Non Conductive Film、以下「ＮＣＦ」と略称する）接合方式、異方性導電性ペースト（Anisotropic Conductive Paste、以下「ＡＣＰ」と略称する）接合方式、非導電性ペースト（Non Conductive Paste、以下「ＮＣＰ」と略称する）接合方式、ワイヤボンディング方式、超音波接合方式、Ａｕ−Ａｕ接合方式又は半田接合方式のいずれかにより行われることが好ましい。
また、本発明の半導体パッケージにおける部品は、ワイヤボンディング方式により実装された複数の部品を含むことが好ましい。この構成により、複数の部品を高密度に実装することができる。また、本発明の半導体パッケージにおける部品は、ワイヤボンディング方式により実装された部品と、フリップチップ接合方式により実装された部品とを含むことがより好ましい。この構成によれば、基板内の部品の実装面積を効率的に使用でき、より高密度に部品が実装された半導体パッケージを得ることができる。
本発明の部品内蔵モジュールは、本発明の回路基板を備えている。これにより、部品が高密度に実装された部品内蔵モジュールを容易に得ることができる。また、本発明の電子機器用基板は、本発明の半導体パッケージを備えている。これにより、部品が高密度に実装された電子機器用基板を容易に得ることができる。以下、本発明の実施形態を詳細に説明する。
［第１実施形態］
まず、本発明の第１実施形態について適宜図面を参照して説明する。参照する図１は、第１実施形態に係る回路基板の最表層の平面図であり、図１Ａは部品実装面を示し、図１Ｂは二次実装面を示す。また、図１Ａ，Ｂにおいて、１０１は電気絶縁性基材、１０２はランドを示す。
図１Ａ，Ｂに示すように、第１実施形態に係る回路基板１００は、部品実装面及び二次実装面ともに、電気絶縁性基材１０１の表面にはランド１０２のみが形成されている。これにより、実装面積を有効に使用でき、部品の高密度化・多ピン化に対応して、部品実装用及び二次実装用のランド１０２の狭ピッチ化を容易に行うことができる。なお、回路基板１００を構成する電気絶縁性基材１０１は１層だけでもよいし、複数層用いてもよい。また、本実施形態では、部品実装面及び二次実装面ともに、信号用配線を有さず、ランドのみが形成されている例について説明したが、本発明はこれに限定されず、例えば、部品実装面又は二次実装面のいずれか一方に信号用配線を設けた回路基板としてもよい。
次に、第１実施形態に係る回路基板１００の製造方法について、図２を参照して説明する。図２は、第１実施形態に係る回路基板１００の製造方法を示し、ランド１０２が形成される電気絶縁性基材１０１の断面図である。なお、導電部を形成する段階までは、背景技術で説明した方法（図１１参照）と同様なので、説明は省略する。図２Ａに示すように、熱プレスにより設けられた金属箔１０３を全面エッチングし、図２Ｂに示すように、ビアホール１０４内に形成された導電部１０５を露出させ、その表面をランド１０２とする。これにより、ビアホール１０４のピッチと等しいピッチでランド１０２が形成された回路基板１００が得られる。
なお、前記製造方法において、ビアホール１０４内に形成された導電部１０５を露出させる手段として、金属箔１０３を全面エッチングさせる手段を用いたが、機械的に金属箔１０３を引き剥がして、導電部１０５を露出させる手段を用いてもよい。この時、図２Ｃに示すように、ビアホール１０４がレーザーにより形成される場合は、電気絶縁性基材１０１へのレーザーの照射側と出射側とで開口径が異なることから、ビアホール１０４がテーパ形状に加工されるため、予め開口径が小径である出射側が表面に露出するように電気絶縁性基材１０１を配置するとよい。これにより、金属箔１０３を引き剥がす際に、導電部１０５が金属箔１０３側に取られる現象を抑制できる。また、研磨等で機械的に金属箔１０３を除去して導電部１０５を露出させる手段を用いてもよい。また、本実施形態では、図１Ａを部品実装面とし、図１Ｂを二次実装面として説明したが、図１Ａを二次実装面とし、図１Ｂを部品実装面として使用してもよい。
［第２実施形態］
次に、本発明の第２実施形態について適宜図面を参照して説明する。参照する図３Ａ，Ｂは、第２実施形態に係る回路基板の製造方法を示す断面図で、それぞれ第１実施形態で説明した図２Ａ，Ｂに相当する。また、図３Ａ，Ｂにおいて、３０１は電気絶縁性基材、３０２はランド、３０３は金属箔、３０４はビアホール、３０５は導電部を示す。
図３Ａ，Ｂに示すように、第２実施形態に係る回路基板３００は、熱プレス等により設けられた金属箔３０３を、周知の技術であるフォトリソグラフィー法によりパターンエッチングし、ビアホール３０４の直径と同等又はそれ以下の直径のランド３０２を形成して得られる。これにより、回路基板３００には、ビアホール３０４のピッチと等しいピッチでランド３０２が形成される。なお、ランド３０２の面積は、導電部３０５の開口面積の１０％以上あれば問題ないが、１０％未満の場合は導電部３０５とランド３０２との接続が不安定になる可能性がある。また、１００％に近づくと、導電部３０５とランド３０２との合致性が低下するおそれがあるため、歩留り低下が予測される。従って、ランド３０２の面積は導電部３０５の開口面積の３０〜８０％が望ましい。
［第３実施形態］
次に、本発明の第３実施形態について適宜図面を参照して説明する。参照する図４Ａ，Ｂは、第３実施形態に係る回路基板の製造方法を示す断面図で、それぞれ第１実施形態で説明した図２Ａ，Ｂに相当する。また、図４Ａ，Ｂにおいて、４０１は電気絶縁性基材、４０２はランド、４０３は離型シート、４０４はビアホール、４０５は導電部を示す。
図４Ａ，Ｂに示すように、第３実施形態に係る回路基板４００は、ランド４０２が形成される電気絶縁性基材４０１上に、金属箔の替わりに離型シート４０３を積層させて熱プレスを行った後、離型シート４０３を剥離し、導電部４０５を露出させて得られる。これにより、回路基板４００には、ビアホール４０４のピッチと等しいピッチでランド４０２が形成される。この方法は、離型シート４０３を剥離するだけで、容易に導電部４０５の表面を露出させることができ、工程を簡略化することができる。また、図４Ｃに示すように、ビアホール４０４がレーザーにより形成される場合は、電気絶縁性基材４０１へのレーザーの照射側と出射側とで開口径が異なることから、ビアホール４０４がテーパ形状に加工されるため、予め開口径が小径である出射側が表面に露出するように電気絶縁性基材４０１を配置するとよい。これにより、離型シート４０３を剥離する際に、導電部４０５が離型シート４０３側に取られる現象を抑制できる。
［第４実施形態］
次に、本発明の第４実施形態について適宜図面を参照して説明する。参照する図５は、本発明の第４実施形態に係る半導体パッケージの断面図である。なお、第４実施形態に係る半導体パッケージは、前述した第１〜第３実施形態のうちいずれか１つの形態に係る回路基板（電気絶縁性基材は１層）上に、ＬＳＩが実装されている。
図５に示すように、第４実施形態に係る半導体パッケージ５００は、回路基板５０１と、ＬＳＩ５０２とを備え、ＬＳＩ５０２には電極パッド５０３が設けられ、更に、電極パッド５０３にはバンプ５０４が設けられている。そして、回路基板５０１とバンプ５０４とは、バンプ５０４の段差部５０４ａに充填された導電性接着剤５０５を介して接着されており、更に、ＬＳＩ５０２と回路基板５０１との間には、エポキシ系封止樹脂５０７が充填されている。また、回路基板５０１の表面５０１ａには、ランド５０６のみが設けられており、信号用配線が設けられていないため半導体パッケージ５００は、ＬＳＩ５０２の実装面積を有効に使用できる。
次に、半導体パッケージ５００の製造方法について、図５を参照して説明する。まず、ＬＳＩ５０２の電極パッド５０３上に、Ａｕ線を溶融して段差部５０４ａを有するバンプ５０４を形成した後、バンプ５０４の段差部５０４ａに導電性接着剤５０５を転写する。そして、ＬＳＩ５０２をフェースダウンさせ、回路基板５０１に形成された部品実装用のランド５０６と接合させた後、導電性接着剤５０５を硬化させる。次に、ＬＳＩ５０２と回路基板５０１との間に液状のエポキシ系封止樹脂５０７を充填し、このエポキシ系封止樹脂５０７を硬化させて半導体パッケージ５００が得られる。
なお、本実施形態においては、実装される部品としてＬＳＩを用いたが、本発明はこれに限定されず、例えば、抵抗、コンデンサ等が実装されていてもよい。また、本実施形態においては、ＬＳＩの実装方式として、フリップチップ接合方式を採用したが、本発明はこれに限定されず、例えば、ＡＣＦ接合方式、ＮＣＦ接合方式、ＡＣＰ接合方式、ＮＣＰ接合方式、ワイヤボンディング方式、超音波接合方式、Ａｕ−Ａｕ接合方式又は半田接合方式等を採用してもよい。
［第５実施形態］
次に、本発明の第５実施形態について適宜図面を参照して説明する。参照する図６Ａは、本発明の第５実施形態に係る半導体パッケージの断面図である。なお、第５実施形態に係る半導体パッケージは、前述した第１〜第３実施形態のうちいずれか１つの形態に係る回路基板（電気絶縁性基材は１層）上に、ＬＳＩが実装されている。
図６Ａに示すように、第５実施形態に係る半導体パッケージ６００は、回路基板６０１と、回路基板６０１上にフェースアップで設けられたＬＳＩ６０２ａ，６０２ｂとを備え、ＬＳＩ６０２ａ，６０２ｂ上には、それぞれ電極パッド６０３ａ，６０３ｂが設けられている。そして、電極パッド６０３ａ，６０３ｂは、それぞれ回路基板６０１上に形成された部品実装用のランド６０６ａ，６０６ｂに、Ａｕ線からなるボンディングワイヤ６０７により接続されている。更に、ＬＳＩ６０２ａ，６０２ｂを覆うようにして、エポキシ系封止樹脂６０８によりモールドが行われている。このように半導体パッケージ６００は、２つのＬＳＩ６０２ａ，６０２ｂが、それぞれワイヤボンディング方式により実装されており、更に、回路基板６０１の表面６０１ａには、ランド６０６ａ，６０６ｂのみが設けられ、信号用配線が設けられていないため、ＬＳＩ６０２ａ，６０２ｂの実装面積を有効に使用できる。
続いて、第５実施形態に係る半導体パッケージ６００の変形例について、図６Ｂを参照して説明する。なお、図６Ａと同一構成のものには同一の符号を付して、その説明は省略する。
図６Ｂに示すように、半導体パッケージ６５０は、回路基板６０１と、回路基板６０１上に、第４実施形態に係る半導体パッケージ５００（図５参照）と同様に、電極パッド６０３ａ、バンプ６０４及び導電性接着剤６０５を介して設けられたＬＳＩ６０２ａと、半導体パッケージ６００（図６Ａ参照）と同様に設けられたＬＳＩ６０２ｂとを備えている。このように、半導体パッケージ６５０は、ＬＳＩ６０２ａがフリップチップ接合方式、ＬＳＩ６０２ｂがワイヤボンディング方式により実装され、更に、回路基板６０１の表面６０１ａにはランド６０６ａ，６０６ｂのみが設けられ、信号用配線が設けられていないため、ＬＳＩ６０２ａ，６０２ｂの実装面積を有効に使用できる。なお、本実施形態においては、ＬＳＩの実装方式として、フリップチップ接合方式及びワイヤボンディング方式を採用したが、本発明はこれに限定されず、例えば、ＡＣＦ接合方式、ＮＣＦ接合方式、ＡＣＰ接合方式、ＮＣＰ接合方式、超音波接合方式、Ａｕ−Ａｕ接合方式又は半田接合方式等を採用してもよい。
［第６実施形態］
次に、本発明の第６実施形態について適宜図面を参照して説明する。参照する図７は、本発明の第６実施形態に係る部品内蔵モジュールの断面図である。なお、第６実施形態に係る部品内蔵モジュールは、前述した第４実施形態（図５参照）に係る半導体パッケージが内蔵されている。
図７に示すように、第６実施形態に係る部品内蔵モジュール７００は、電気絶縁性樹脂７０３と、この電気絶縁性樹脂７０３に予め形成されたキャビティ内に埋設された半導体パッケージ７０１と、電気絶縁性樹脂７０３上に積層された回路基板７０４とを備え、半導体パッケージ７０１に設けられたランド７０１ａと電気絶縁性樹脂７０３の表層に設けられたランド７０３ａとが、ビアホール７０５内に形成された導電部７０６により電気的に接続されている。このように、部品内蔵モジュール７００は、前述した第４実施形態に係る回路基板を用いて作製された半導体パッケージ７０１を内蔵することで、高密度に部品が実装され、更に、従来と比較して小型化されている。なお、電気絶縁性樹脂７０３には、無機質フィラーと、エポキシ系樹脂、フェノール系樹脂又はシアネート系樹脂とを含有する熱硬化樹脂が好適に使用でき、このような樹脂として、例えば、１００重量部のＳｉＯ2フィラーと、１９．５重量部のエポキシ系樹脂とを含有するもの等が挙げられる。
［第７実施形態］
次に、本発明の第７実施形態について適宜図面を参照して説明する。参照する図８は、本発明の第７実施形態に係る電子機器用基板の断面図である。なお、第７実施形態に係る電子機器用基板は、前述した第４実施形態（図５参照）に係る半導体パッケージが二次実装されている。
図８に示すように、第７実施形態に係る電子機器用基板８００は、マザーボード８０２と、マザーボード８０２上にクリーム半田８０３を介して二次実装された半導体パッケージ８０１とを備えている。このように、電子機器用基板８００は、前述した第４実施形態に係る回路基板を用いて作製された半導体パッケージ８０１を備えているため、高密度に部品が実装され、更に、従来と比較して小型化されている。なお、本実施形態における二次実装は、例えば、マザーボード８０２上にメタルマスクを配置してクリーム半田８０３を印刷した後、半導体パッケージ８０１を搭載して加熱し、印刷したクリーム半田８０３を溶融させて半田接合することにより行うことができる。
以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、第１〜第３実施形態においては、半導体パッケージ用の回路基板を取り上げて例示したが、マザーボード用の回路基板であっても同様の効果が得られることは言うまでもない。また、第４〜第７実施形態においては、電気絶縁性基材を１層のみ含む回路基板を備えた半導体パッケージを取り上げて例示したが、本発明はこれに限定されず、電気絶縁性基材を複数層用いてもよい。例えば、図９Ａに示すように３層の電気絶縁性基材９１０ａ〜ｃを含む多層回路基板９００を備えた半導体パッケージであってもよい。この際、多層回路基板９００の内部に配置された配線層は、例えば、図９Ｂに示すように、導電部９０１と接続されるランド９０２の直径が導電部９０１の開口直径より小さく形成され、導電部９０１と接続される信号用配線９０３の幅が導電部９０１の開口直径より細く形成されることが望ましい。これにより、図９Ａに示すように、導電部９０１のピッチ（ビアホール９０５のピッチ）をより狭めることができるので、ランド９０４がより狭ピッチ化された多層回路基板９００を得ることができる。
以下、本発明の実施例について、適宜図面を参照して説明する。参照する図１０は、本発明の実施例である電子機器用基板の製造方法を示す断面図である。なお、本発明はこの実施例に限定されるものではない。
まず、図１０Ａに示すように、アラミド繊維（１２μｍ径で長さ３ｍｍ）を不織布とするアラミドペーパー（坪量７２ｇ／ｃｍ2）にエポキシ樹脂を含浸した１００μｍ厚の電気絶縁性基材１００１の両側に、１９μｍ厚のポリエチレンテレフタレート（ＰＥＴ）フィルム１００２を、ラミネート加工（１３０℃、２ＭＰａ）によって貼り付けた。この時、電気絶縁性基材１００１とＰＥＴフィルム１００２との接着強度が弱すぎると、後のビアホール加工で剥離してしまい、また強すぎるとＰＥＴフィルム１００２が剥離できなくなるので注意を要する。
次に、図１０Ｂに示すように、ＰＥＴフィルム１００２が貼り付けられた電気絶縁性基材１００１の所定箇所に、炭酸ガスレーザーによりビアホール１００３（径約１３０μｍ）を形成した。更に、図１０Ｃに示すように、ビアホール１００３内に導電性ペースト１００４を充填した。導電性ペースト１００４を充填する方法としては、電気絶縁性基材１００１を印刷機のテーブル上に配置し、導電性ペースト１００４を直接ＰＥＴフィルム１００２の上から印刷した。このとき、ＰＥＴフィルム１００２は、電気絶縁性基材１００１に導電性ペースト１００４が残存しないようにすると共に、ＰＥＴフィルム１００２の厚み分の導電性ペースト１００４の量を確保する役割を果たしている。また、導電性ペースト１００４の構成材料は、導電性フィラーとして銀でコーティングされた球状銅粉末（平均粒径２μｍ）を使用し、構成樹脂として電気絶縁性基材１００１に用いた熱硬化性樹脂であるエポキシ樹脂を使用し、硬化剤として酸無水物系硬化剤を使用した。それぞれの含有量は、導電性フィラーを８５重量％、構成樹脂を１２．５重量％、硬化剤を２．５重量％とした。
そして、両側のＰＥＴフィルム１００２を剥離し、図１０Ｄに示すように、両側から金属箔１００５を配置した。金属箔１００５は、両面を粗化処理した１２μｍ厚の銅箔を用いた。続いて、図１０Ｅに示すように、熱プレス（２００℃、５ＭＰａ、１時間、真空中）により熱圧着した。この熱圧着工程で、電気絶縁性基材１００１に含有するエポキシ樹脂により電気絶縁性基材１００１と金属箔１００５とが接着され、同時に、導電性ペースト１００４が厚み方向に圧縮されることにより内部の金属フィラー同士が高密度に接触し、導電部１００４ａが形成されるとともに、金属箔１００５と導電部１００４ａとが電気的に接続されることとなる。
次に、図１０Ｆに示すように、フォトリソグラフィー法により回路パターンの形成を行った。まず、金属箔１００５上に７μｍ厚のドライフィルムレジスト（ニチゴーモートン製ＮＩＴ−２１５）をラミネート加工で貼り付けた。続いて、所望の回路パターンが描写されたフィルムマスクをドライフィルムレジスト上に配置し、露光後、現像、エッチング、剥離処理を行い、所望の回路パターンを形成して両面回路基板１００８を得た。回路パターンは、信号用配線１００６、ランド１００７、その他グラウンドや電源用途等のものからなる。ここで、ランド１００７の直径は導電部１００４ａの開口直径より小さく、導電部１００４ａと接続される信号用配線１００６の幅は導電部１００４ａの開口直径より細くなるようにそれぞれ形成した。なお、本実施例においては、導電部の開口直径が２００μｍ、ランド径が１３０μｍ、信号用配線の幅が１００μｍとなるように形成した。
そして、図１０Ｇに示すように、両面回路基板１００８の両側に、図１０Ａ〜Ｄに示す工程により導電性ペースト１００４が充填された電気絶縁性基材１００１と、金属箔１００５とを配置し、熱プレス（２００℃、５ＭＰａ、１時間、真空中）により熱圧着した。なお、金属箔１００５は、片面を粗化処理した１８μｍ厚の銅箔を用い、光沢面が内側になるように配置した。
そして、図１０Ｈに示すように、金属箔１００５を全面エッチングして導電部１００４ａを露出させ、その表面をランド１００７とし、回路基板１００９を得た。これにより、導電部１００４ａのピッチ、即ち、ビアホール１００３のピッチと等しいピッチ（１５０μｍ）で、ランド１００７を形成することができた。そして、ランド１００７の表面を研磨した後、金属めっき処理した。研磨はグラインダーによる平面板研磨方式により行い、研磨ダレを抑えてフラットに研磨できるようにした。また、金属めっき処理としては、無電界Ｎｉ−Ａｕめっき処理を行った（Ｎｉ厚み：５μｍ、Ａｕ厚み：０．０５μｍ）。
次に、１０Ｉに示すように、ＬＳＩ１０１０の電極パッド１０１１上に、Ａｕ線を溶融して段差部１０１２ａを有するバンプ１０１２を形成し、バンプ１０１２の段差部１０１２ａにエポキシ系の導電性接着剤１０１３を転写した。バンプ形状は、台座径：６０μｍ、全高：４０μｍ、突起高：１８μｍ、突起径：２５μｍとした。
そして、図１０Ｊに示すように、ＬＳＩ１０１０をフェースダウンさせ、回路基板１００９に形成された部品実装用のランド１００７と接合させ、導電性接着剤１０１３を硬化させた後、ＬＳＩ１０１０と回路基板１００９との間にエポキシ系封止樹脂１０１４を充填した。このようにして、最表層のランド１００７が狭ピッチに形成された回路基板１００９を用いることで、高密度に部品（ＬＳＩ１０１０）が実装された半導体パッケージ１０１５を得た。なお、一般的に半導体パッケージに用いられるＬＳＩは０．８ｍｍピッチのものが主流であるが、本実施例においては、ＬＳＩ１０１０として、現在実用化されている中で最小である０．３５ｍｍピッチ、２８８ピンのＣＳＰ（Chip Size Package）を用いた。
次に、図１０Ｋに示すように、半導体パッケージ１０１５をマザーボード１０１６上に二次実装し、電子機器用基板１０２０を作製した。二次実装の手段としては半田付けにより行い、その方法は、まず、マザーボード１０１６上に形成した二次実装用のランド１０１８と対応する位置に開口部を設けたメタルマスクを、マザーボード１０１６上にランド１０１８と前記開口部が一致するように重ね合わせ、メタルマスク上の一端に半田粒子を溶剤に溶かしたクリーム半田１０１７を供給し、スクリーン印刷によりクリーム半田１０１７を前記開口部に充填した。次にクリーム半田１０１７が崩れないように、メタルマスクをマザーボード１０１６上から取り除き、クリーム半田１０１７が印刷された二次実装用のランド１０１８上に、半導体パッケージ１０１５を配置した。そして、印刷されたクリーム半田１０１７をリフロー工程により溶融させることでクリーム半田１０１７に含まれる溶剤を気化させ、クリーム半田１０１７を硬化させて、半導体パッケージ１０１５をマザーボード１０１６上に固着させた。
このようにして作製した電子機器用基板１０２０について冷熱サイクル試験を行い、ビアホール接続における信頼性を評価した。冷熱サイクル試験は、電子機器用基板１０２０を−６５℃で３０分放置した後、１５０℃で３０分放置する操作を１サイクルとし、１０００サイクル繰り返した。その結果、冷熱サイクル試験後において、電子機器用基板１０２０は、一次実装（部品実装）接続部、二次実装接続部ともに接続抵抗値に大きな変化は見られなかった。
本発明の第１実施形態に係る回路基板の最表層の平面図であり、Ａは部品実装面を示し、Ｂは二次実装面を示す。 本発明の第１実施形態に係る回路基板の製造方法を示す断面図である。 本発明の第２実施形態に係る回路基板の製造方法を示す断面図である。 本発明の第３実施形態に係る回路基板の製造方法を示す断面図である。 本発明の第４実施形態に係る半導体パッケージの断面図である。 本発明の第５実施形態に係る半導体パッケージの断面図である。 本発明の第６実施形態に係る部品内蔵モジュールの断面図である。 本発明の第７実施形態に係る電子機器用基板の断面図である。 Ａは、本発明の一例である回路基板の断面図であり、Ｂは本発明の一例である回路基板の内部に配置された配線層の平面図である。 本発明の実施例である電子機器用基板の製造方法を示す断面図である。 従来の回路基板の製造方法を示す断面図である。
符号の説明
１００，３００，４００，５０１，６０１，７０４，９００，１００８，１００９ 回路基板
１０１，４０１，９１０ａ，９１０ｂ，９１１０ｃ，１００１ 電気絶縁性基材
１０２，３０２，４０２，５０６，６０６ａ，６０６ｂ，７０１ａ，７０３ａ，９０２，９０４，１００７，１０１８ ランド
１０３，３０３，１００５ 金属箔
１０４，３０４，４０４，７０５，９０５，１００３ ビアホール
１０５，４０５，７０６，９０１，１００４ａ 導電部
４０３ 離型シート
５００，６００，６５０，７０１，８０１，１０１５ 半導体パッケージ
５０２，６０２ａ，６０２ｂ，１０１０ ＬＳＩ（部品）
７００ 部品内蔵モジュール
８００，１０２０ 電子機器用基板
１００４ 導電性ペースト

Claims (12)

  1. １層以上の電気絶縁性基材と、前記電気絶縁性基材に設けられたビアホール内に形成された導電部とを備えた回路基板であって、
    最外層に配置された前記電気絶縁性基材の表面のうち少なくとも一方に積層された金属膜を全面エッチングすることにより前記導電部を露出させ、前記露出された導電部の表面をランドとし、前記ランドのみが配置されていることを特徴とする回路基板。
  2. 最外層に配置された前記電気絶縁性基材の表面の双方には前記ランドのみが配置されている請求項１に記載の回路基板。
  3. 請求項１に記載の回路基板の製造方法であって、
    前記電気絶縁性基材に前記ビアホールを形成し、
    前記ビアホールに導電性ペーストを充填し、
    前記電気絶縁性基材の表面に金属箔又は離型シートを積層し、その上下部にプレス用冶具を載置した後、熱プレスにより加熱、加圧処理して、前記ビアホール内に前記導電部を形成し、
    最外層に配置された前記電気絶縁性基材の表面のうち少なくとも一方に前記ランドを形成し、
    前記熱プレスにより加熱、加圧処理する際、最外層に配置された前記電気絶縁性基材の表面のうち少なくとも一方には金属箔を積層し、
    前記ランドの形成は、前記金属箔を全面エッチングし、前記導電部を露出させることを特徴とする回路基板の製造方法。
  4. 前記導電性ペーストは、銀、銅、ニッケルから選ばれた少なくとも１種類以上の金属を含む請求項３に記載の回路基板の製造方法。
  5. 前記導電性ペーストは、銀、銅、ニッケルから選ばれた少なくとも１種類以上の金属を構成成分とする合金を含む請求項３に記載の回路基板の製造方法。
  6. 前記導電性ペーストは、銀でコーティングされた銅粉末を含む請求項３に記載の回路基板の製造方法。
  7. 請求項１又は請求項２のいずれか１項に記載の回路基板と、前記回路基板に実装された部品とを備えていることを特徴とする半導体パッケージ。
  8. 前記部品は、フリップチップ接合方式、異方性導電性フィルム接合方式、非導電性フィルム接合方式、異方性導電性ペースト接合方式、非導電性ペースト接合方式、ワイヤボンディング方式、超音波接合方式、Ａｕ−Ａｕ接合方式又は半田接合方式のいずれかにより実装されている請求項７に記載の半導体パッケージ。
  9. 前記部品は、ワイヤボンディング方式により実装された複数の部品を含む請求項７に記載の半導体パッケージ。
  10. 前記部品は、ワイヤボンディング方式により実装された部品と、フリップチップ接合方式により実装された部品とを含む請求項７に記載の半導体パッケージ。
  11. 請求項１又は請求項２のいずれか１項に記載の回路基板を備えていることを特徴とする部品内蔵モジュール。
  12. 請求項７〜１０のいずれか１項に記載の半導体パッケージを備えていることを特徴とする電子機器用基板。
JP2004089581A 2003-12-04 2004-03-25 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板 Expired - Fee Related JP4283143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004089581A JP4283143B2 (ja) 2004-03-25 2004-03-25 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板
US11/003,680 US20050124197A1 (en) 2003-12-04 2004-12-03 Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
CNB2004100983095A CN100468706C (zh) 2003-12-04 2004-12-03 电路基板及其制造方法、半导体封装及部件内置模块
US12/011,725 US20080185178A1 (en) 2003-12-04 2008-01-29 Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004089581A JP4283143B2 (ja) 2004-03-25 2004-03-25 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板

Publications (2)

Publication Number Publication Date
JP2005277177A JP2005277177A (ja) 2005-10-06
JP4283143B2 true JP4283143B2 (ja) 2009-06-24

Family

ID=35176489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004089581A Expired - Fee Related JP4283143B2 (ja) 2003-12-04 2004-03-25 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板

Country Status (1)

Country Link
JP (1) JP4283143B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115067A1 (en) * 2005-12-15 2009-05-07 Matsushita Electric Industrial Co., Ltd. Module having built-in electronic component and method for manufacturing such module

Also Published As

Publication number Publication date
JP2005277177A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
JP5649490B2 (ja) 配線基板及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2002170921A (ja) 半導体装置およびその製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP2019192886A (ja) 配線基板及び配線基板の製造方法
US20080185178A1 (en) Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005223223A (ja) 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP6671256B2 (ja) 配線基板及びその製造方法
JP2007317955A (ja) 部品内蔵回路モジュール基板
JP2002151853A (ja) 多層配線基板とその製造方法
JP4283143B2 (ja) 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板
JP4161605B2 (ja) プリント配線板とその製造方法
JP5340622B2 (ja) 多層配線基板
JP2008182071A (ja) 電子部品内蔵配線板及びその製造方法、並びに電子機器
JP2004356219A (ja) 配線基板及びその製造方法
JP5766387B2 (ja) 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees