KR101420170B1

KR101420170B1 - 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법

Info

Publication number: KR101420170B1
Application number: KR1020130032354A
Authority: KR
Inventors: 홍석기; 양시은; 장동영
Original assignee: 재단법인 서울테크노파크
Priority date: 2013-03-26
Filing date: 2013-03-26
Publication date: 2014-07-18

Abstract

반도체소자의 테스트 과정에서 반도체소자와 테스트 보드의 물리적, 전기적 접촉에 의해 반도체소자의 전극단자가 손상되는 것을 방지하는 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조방법이 개시된다. 이를 위하여 테스트 보드의 접촉단자에 이격되도록 상기 테스트 보드에 부착되고, 절연성 재질의 탄성체로 구성되며, 반도체소자의 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 외팔보 구조물이 구비된 패턴이 복수개로 형성된 절연판, 및 상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부를 포함하는 반도체소자 테스트 소켓용 컨택터를 제공한다. 본 발명에 의하면, 반도체소자의 전극단자와 소켓의 전기적 접촉을 위해 가해져야 하는 압력의 크기를 줄임으로써 소켓의 수명을 장기화 할 수 있고, 반도체소자에 가해지는 손상을 최소화할 수 있다는 장점이 있다.

Description

외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법{CONTACTOR OF TEST SOCKET FOR SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 반도체소자의 테스트 과정에서 반도체소자와 테스트 보드의 물리적, 전기적 접촉에 의해 반도체소자의 전극단자가 손상되는 것을 방지하는 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것이다.

일반적으로 집적회로(IC) 칩은 다양한 처리기능을 수행하게 되며, 이러한 처리기능을 수행하기 위해 입출력단자의 수도 다수개가 구비된다. 따라서 집적회로 칩은 BGA(Ball Grid Array) 패키지 타입 등으로 형성되며, 상기 BGA 패키지 타입은 패키지 하면에 가로, 세로 방향으로 일정한 간격을 가진 다수의 전극단자가 형성된다. 이때, 전극단자는 인쇄회로기판과의 전기적 또는 기계적 접촉을 위하여 볼(ball) 형상으로 구성된다.

이러한 집적회로 칩 디바이스는 출하되기 전에 제품의 신뢰성을 확인하기 위하여 전기특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트를 하기 위해서는 테스트 소켓이 필요하다. 여기서 전기특성 테스트는 집적회로의 모든 입출력단자를 소정의 테스트 신호 발생회로와 연결하여 입출력특성, 펄스 특성, 처리수행 성능특성, 잡음 허용오차 등의 전기적 특성을 테스트하기 위한 것이고, 번인 테스트는 전기특성 테스트를 통과한 집적회로 칩디바이스를 정상 동작환경보다 높은 온도에서 정격전압보다 높은 전압을 인가하여 일정 시간 동안 결함발생 여부를 테스트하기 위한 것이다.

종래기술의 실시예로서, 도 1에 도시된 바와 같이 포고핀을 이용한 형태의 테스트 소켓과, 도 2에 도시된 바와 같이 실리콘의 탄성력을 이용한 형태의 테스트 소켓을 들 수 있다.

그런데, 포고핀(4)을 이용한 형태의 컨택터(1)는 반도체소자(2)와의 접촉부분이 날카롭기 때문에 반도체소자(2)의 전극단자(2a) 표면에 손상을 일으킬 수 있으며, 이로 인한 제품불량 발생의 문제가 있다.

그리고 반도체소자(2)에서 테스트기판인 PCB(printed circuit board)(3)로 전기적 연결 시, 반도체소자(2)의 전극단자(2a)와 포고핀(4)의 선단, 포고핀(4)의 선단부와 스프링(5), 스프링(5)과 포고핀(4)의 하단부, 포고핀(4)의 하단부와 PCB단자(3a) 등 차례로 연결되는 접촉점이 많으므로 접촉저항이 커지게 되며, 이로 인해 양호한 반도체 소자(2)가 부적합품으로 판정되어 테스트의 신뢰성을 저하시키는 원인이 되기도 한다.

또한, 반도체소자(2)의 BGA볼은 약 600~1,000개 이상으로 고밀도화가 되어 감에 따라, 포고핀 형 테스트 소켓은 포고핀, 외장 구조물 등 각종 부품의 제조 및 조립이 복잡하고 어려워 제조단가가 급상승할 뿐만 아니라, 실 테스트에 사용할 때도 단 한 개의 포고(pogo)핀이라도 불량이 발생하면 그 핀을 교체하여야 하는데 그 과정이 너무 어렵고, 시간도 많이 걸려 장비 및 인력 손실이 막대하다는 점도 큰 문제이다.

아울러, 실리콘(6)의 탄성력을 이용한 컨택터(1')의 경우, 오랜시간 반복사용시 실리콘(6)의 일부분이 마모되면서 접촉이 정확히 이루어지지 않아 오작동하는 경우가 있으며, 반도체소자의 전극단자(2a)들간에 높이차가 존재하여 일부 전극단자(2a)가 실리콘(6)에 접촉되지 않는 경우가 있는데, 이때 억지로 접촉시키기 위해 무리하게 압력을 가하는 경우, 실리콘(6)의 탄성이 충분하지 않으므로 실리콘(6)이 붕괴되면서 컨택터(1')의 수명을 단축시키는 원인이 된다.

대한민국 등록특허 제10-1112749호(2012.05.30 공고) 대한민국 공개특허 제10-2010-0069133호(2010.06.24 공개)

따라서, 본 발명의 제 1 목적은 반도체소자의 전극단자에 가해지는 접촉 압력을 최소화하여 전극단자의 파손을 방지할 수 있고, 반도체소자 테스트 과정에서 반도체소자와 물리적, 전기적 접촉에 의해 테스터와의 전기적인 연결을 원활히 수행하여 테스트 신뢰성을 향상시킬 수 있는 반도체소자 테스트 소켓용 컨택터를 제공하는데 있다.

또한, 본 발명의 제 2 목적은 전술한 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공하는데 있다.

상술한 본 발명의 제 1 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 반도체소자의 전극단자와 테스트 보드의 접촉단자를 전기적으로 연결하는 테스트 소켓용 컨택터에 있어서, 상기 접촉단자에 이격되도록 상기 테스트 보드에 부착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 외팔보 구조물이 구비된 패턴이 복수개로 형성된 절연판, 및 상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부를 포함하는 반도체소자 테스트 소켓용 컨택터를 제공한다.

또한, 본 발명의 제 2 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 (ⅰ) 기판의 상부에 제 1 시드층을 구비하는 단계와, (ⅱ) 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀을 형성하는 단계와, (ⅲ) 상기 제 1 중앙홀에 전도성 물질을 도포하여 제 2 범프를 생성하고, 잔존하는 제 1 포토레지스트를 제거하는 단계와, (ⅳ) 상기 기판 및 제 2 범프의 상부에 블랭킷 금속층을 증착하는 단계와, (ⅴ) 상기 제 2 범프의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계와, (ⅵ) 상기 기판 및 제 2 범프의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 상기 제 2 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 형성하는 단계와, (ⅶ) 상기 제 2 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 중앙홀에 전기 접촉부를 형성하는 단계와, (ⅷ) 상기 (ⅶ) 단계를 통해 도포된 전도성 물질의 상부와 상기 제 2 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계와, (ⅸ) 상기 시드층의 상부에 제 3 포토레지스트를 도포하며 3차 포토공정을 통해 제 3 중앙홀을 형성하고, 상기 제 3 중앙홀에 전도성 물질을 도포하여 제 1 범프를 생성하며, 상기 제 3 포토레지스트를 제거하는 단계와, (ⅹ) 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계와, (Хⅰ) 절연성 재질의 탄성체를 투입하여 경화시키는 단계, 및 (Хⅱ) 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공한다.

본 발명에 의하면 반도체소자의 전극단자와 소켓의 전기적 접촉을 위해 가해져야 하는 압력의 크기를 줄임으로써 소켓의 수명을 장기화 할 수 있고, 반도체소자에 가해지는 손상을 최소화할 수 있다는 장점이 있다.

또한, 본 발명은 반도체소자와 테스트 보드의 전기적 접촉성을 향상시켜 테스트 신뢰성을 향상시킬 수 있다.

아울러, 본 발명은 단순한 구조로서 제작이 간단하고, 종래의 포고핀이나 실리콘 컨택터에 비해 탄성력을 향상시킴으로써, 반도체소자 테스트 소켓의 내구성이 향상되어 수명연장과 비용절감에 기여할 수 있다.

나아가, 본 발명은 반도체소자의 전극단자와 테스트 보드간의 거리를 최소화함으로써, 단자간 발생되는 노이즈를 최소화하고 시간지연을 제거하여 고주파수 특성의 반도체에 적용할 수 있다.

도 1은 종래 테스트 소켓의 일 실시예를 개략적으로 설명하기 위한 구성도이다.
도 2는 종래 테스트 소켓의 다른 실시예를 개략적으로 설명하기 위한 구성도이다.
도 3 및 도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다.
도 5는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 사시도이다.
도 6은 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 설명하기 위한 순서도이다.
도 7은 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 순서대로 도시한 개략도이다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예들에 의한 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터(이하, "반도체소자 테스트 소켓용 컨택터"라고 약칭함.)를 상세하게 설명한다.

도 3 및 도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다.

도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)를 전기적으로 연결시키는 것으로, 절연판(100) 및 전기 접촉부(200)를 포함하여 구성된다.

이하, 도면을 참조하여 각 구성요소별로 보다 구체적으로 설명한다.

도 5는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 사시도이다.

도 3 내지 도 5를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 절연판(100)을 포함한다.

상기 절연판(100)은 테스트 보드(20)의 접촉단자(22)에 이격되도록 테스트 보드(20)에 부착되는 것으로, 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 개별적 접촉을 유도하는 복수개의 패턴(112, 114)이 형성된다.

이러한 패턴(112, 114)은 전체적으로 사각형 형태로 이루어지며, 도 5에 도시된 바와 같이 반도체소자(10)의 전극단자(12) 하나와 쌍을 이루는 외팔보 구조물(112), 및 상기 외팔보 구조물(112)의 주위에 형성된 'ㄷ'자형 테두리홈(114)을 포함하여 구성된다. 이때, 상기 외팔보 구조물(112)의 내부에는 전기 접촉부(200)가 설치될 수 있도록 위아래를 관통하는 홀이 형성된다.

또한, 상기 패턴(112, 114)의 외형이나 외팔보의 모양은 반도체소자(10)에 따라 변형이 가능하므로, 한정되지 않는다.

아울러, 절연판(100)은 절연성 재질의 탄성체로 구성된다. 보다 구체적으로, 절연성 재질의 탄성체로는 PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 라버(silicon rubber) 등의 각종 합성고무(rubber)류 및 수지류가 사용될 수 있다.

이와 같이, 절연판(100)은 실리콘, 세라믹 등 탄성력이 있으며 절연성을 갖는 재질이면 모두 가능하다. 이러한 재질을 사용하게 되면 전기 접촉부(200)의 제작과 가공이 용이하고 제조단가를 낮출 수 있게 된다.

특정 양태로서, 본 발명에 따른 절연판(100)은 도 3에 도시된 바와 같이 테스트 보드(20) 상부의 테두리를 따라 구비된 이격판(30)에 안착되어 테스트 보드(20)의 접촉단자(22)와 이격되도록 배치될 수 있다.

이러한 절연판(100)은 도 4에 도시된 바와 같이 반도체소자(10)의 볼 전극단자(12)에 접촉되면 외팔보 구조물(112)의 말단이 볼 전극단자(12)의 압력에 의해 아래로 이동되어 테스트 보드(20)에 접촉되며, 상기 볼 전극단자(12)와의 접촉이 종료되면 볼 전극단자(12)로부터 제공된 압력이 해소되어 외팔보 구조물(112)의 말단은 초기 위치로 회동된다. 즉, 절연판(100)은 볼 전극단자(12)와의 접촉이 종료되면 테스트 보드(20)와의 접촉도 종료된다.

도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 전기 접촉부(200)를 포함한다.

상기 전기 접촉부(200)는 절연판(100)의 단위 패턴(112, 114)에 각각 구비되는 것으로, 상기 패턴(112, 114)의 상면 및 하면에 양단이 노출되도록 패턴(112, 114)에 구비되어 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)에 대한 전기적 접촉을 유도한다.

이러한 전기 접촉부(200)는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 사이에 구비되어 전극단자(12)와 접촉단자(22)를 전기적으로 연결시킬 수 있도록 도전체로 구성된다. 이때, 전기 접촉부(200)에 사용되는 도전체로는 니켈, 니켈코발트 합금(Ni-Co) 등이 사용될 수 있다. 이러한 니켈, 니켈코발트 합금은 산화 등의 외부 요인에 대해 안정적인 기능을 제공한다.

필요에 따라, 상기 절연판(100)의 외부로 노출된 전기 접촉부(200)의 상단 및 하단에는 각각 평판형 전도성 범프가 구비될 수 있다. 구체적으로, 전도성 범프는 전기 접촉부(200)의 상단에 연결되며 절연판(100)의 상부에 안착되는 제 1 범프(210)와, 전기 접촉부(200)의 하단에 연결되며 절연판(100)의 하부에 안착되는 제 2 범프(220)로 구성될 수 있다.

이러한 제 1 범프(210)는 반도체소자(10)의 전극단자(12)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성되며, 제 2 범프(220)는 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성된다.

이와 같이, 절연판(100)에 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)가 구비되면, 상기 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)의 종축단면은 전체적으로 "

"형, "

"형, 또는 "

"형으로 형성될 수 있으며, "

"형으로 형성되는 것이 바람직하다. 이는, 전기 접촉부(200)가 제 1 범프(210) 및 제 2 범프(220)의 테두리 부분에 연결되는 경우, 외팔보 구조물(112)이 규정된 위치에서 테스트 보드(20)에 약간의 오차로 결합되면 외팔보 구조물(112)의 이동에 따라 전기 접촉부(200)에 연결된 제 1 범프(210)가 반도체소자(10)의 전극단자(12)에 안정적으로 접촉되지 않는 문제가 발생될 수도 있으며, 외팔보 구조물(112)의 이동에 따라 전기 접촉부(200)에 연결된 제 2 범프(220)가 테스트 보드(20)의 접촉단자(22)에 안정적으로 접촉되지 않는 문제가 발생될 수도 있기 때문이다.

전술한 바와 같이, 전극단자(12)가 외팔보 구조물(112)의 위쪽을 누르게 되면 전기 접촉부(200)와 반도체소자(10)의 전극단자(12)가 접촉하게 되고, 지속적인 눌림에 따라 전기 접촉부(200)와 테스트 보드(20)의 접촉단자(22)가 접촉하게 되며, 결과적으로 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 의해 서로 연결되어 전기가 통하는 상태가 된다. 또한, 외팔보 구조물(112)은 일단이 이격판(30)에 의해 테스트 보드(20)에 연결되어 있고, 상기 일단에 대응되는 타단이 테스트 보드(20)로부터 이격되어 있으므로, 외부로부터 제공되는 압력에 따라 반도체소자(10)와 테스트 보드(20)를 전기적으로 연결시키는 기능을 제공할 수 있을 뿐만 아니라, 외부 압력에 의해 이동되는 반도체소자(10)의 전극단자(12)가 전기 접촉부(200)에 접촉되는 경우 전기 접촉부(200)는 제 1 범프(210)에 의해 전극단자(12)와 면 접촉되므로 접촉 시 전극단자(12)에 발생되는 손상을 최소화시킬 수 있게 된다.

한편, 반도체 디바이스의 경우 고 집적화 되면서 선폭이 미세하게 줄어들고 회로의 전기 접촉점인 숄더볼 전극단자(12)의 간격도 점점 줄어듦에 따라 반도체 디바이스의 검사장비의 구성이 용이하지 않을 뿐만 아니라, 정확성 및 신뢰성이 떨어지는 문제점이 있었다.

이런 문제점에 착안하여 본 발명에서는 BGA 형태에서 수직형 포고핀을 이용한 소켓이 아니라 외팔보 구조물(112)이 구비된 패턴(112, 114)의 상하 유동을 위하여, 절연판(100)을 기판으로부터 이격되도록 배치한다.

포고핀 대신 탄성력의 확보를 위해 스프링 등의 탄성부재를 사용한 테스트 소켓용 스프링 컨택터는 반도체소자(10)와 테스트 보드(20) 사이의 간격을 줄이는데 한계가 있었지만, 본 발명의 전체적으로 평판형 형태를 가지는 절연판(100)을 이용하기 때문에 반도체소자(10)와 테스트 보드(20) 사이의 간격을 상당부분 줄일 수 있다.

그리고 본 발명은 외팔보 구조물(112)이 구비된 패턴(112, 114)이 복수개가 구비되어 있어 각 전기 접촉부(200)가 반도체소자(10)의 전극단자(12)에 독립적으로 접촉되어 반도체소자(10)의 테스트 시 전극단자(12)와 접촉하는 압력의 영향을 분산시켜 균일한 접촉력을 유지할 수 있게 되고, 보다 정확한 테스트를 수행할 수 있게 된다.

아울러, 본 발명은 테스트 소켓용 컨택터의 제조방법을 제공한다.

도 6은 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 설명하기 위한 순서도이다.

도 6을 참조하면, 본 발명에 따른 테스트 소켓용 컨택터의 제조방법은 기판의 상부에 시드층(seed layer)을 구비하는 제 1 단계와, 상기 시드층의 상부에 포토레지스트를 도포하고 마스크를 사용하여 중앙부의 포토레지스트를 에칭하여 제 1 중앙홀을 형성하는 제 2 단계와, 상기 제 1 중앙홀에 전도성 물질을 도포하여 제 2 범프(220)를 생성하고 포토레지스트를 제거하는 제 3 단계와, 상기 기판 및 제 2 범프(220)의 상부에 블랭킷 금속층을 증착하는 제 4 단계와, 상기 제 2 범프(220)의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 제 5 단계와, 상기 기판 및 제 2 범프(220)의 상부에 포토공정을 통해 제 2 범프(220)와 연결된 제 2 중앙홀과 인접홀 및 펜스홀을 형성하는 제 6 단계와, 상기 제 2 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 중앙홀에 전기 접촉부(200)를 형성하는 제 7 단계와, 상기 전도성 물질의 상부와 포토레지스트의 상부에 시드층을 형성하고, 상기 전기 접촉부(200)의 상부에 구비된 시드층을 제거하는 제 8 단계와, 상기 시드층의 상부에 포토공정을 통해 제 3 중앙홀을 형성하고, 상기 제 3 중앙홀에 전도성 물질을 도포하여 제 2 범프(220)를 생성하며, 상기 포토공정에 사용된 포토레지스트를 제거하는 제 9 단계와, 상기 제 8단계를 통해 구비된 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 제 10 단계와, 절연성 재질의 탄성체를 투입하여 경화시키는 제 11 단계, 및 상기 제 1 단계를 통해 구비된 시드층을 제거하는 단계를 포함한다. 여기서, 포토공정이란 포토리소그래피(photolithography) 공정을 약칭한 것이다.

도 7은 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 순서대로 도시한 개략도이다.

도 7의 (1)에 도시된 바와 같이, 본 발명은 먼저 기판(310)의 상부에 스퍼터링(sputtering), 증착(deposition) 등을 이용하여 제 1 시드층(320)을 구비시킬 수 있다. 이때, 제 1 시드층(320)은 1 내지 2㎛의 두께로 형성될 수 있다(S10). 이때, 기판(310)은 세라믹, 유리 등의 절연체를 재질로 구성된 기판을 사용할 수 있으며, 제 1 시드층(320)의 재질로는 구리(Cu)와 티타늄(Ti) 및 크롬(Cr)을 사용할 수 있다. 특정적으로, 제 1 시드층(320)으로는 Ti/Cu 또는 Cr/Cu를 사용할 수도 있다.

이어서, 본 발명은 도 7의 (2)와 같이 제 1 시드층(320)의 상부에 제 2 범프(220)를 형성시키기 위해 1차 포토공정을 수행한다. 보다 구체적으로, 1차 포토공정은 제 1 시드층(320)의 상부에 제 1 포토레지스트(330)를 도포하고, 마스크를 사용하여 중앙부의 제 1 PR(Photo Resist)을 식각용액으로 제거하여 제 1 중앙홀을 생성한다(S20).

그 다음, 본 발명은 도 7의 (3)과 같이 제 1 중앙홀에 니켈 등을 전기도금으로 증착시켜 제 2 범프(220)를 생성하고, 상기 제 2 범프(220) 주위에 잔존하는 제 1 PR(330)을 제거한다(S30).

그리고 본 발명은 도 7의 (4)와 같이 기판(310) 및 제 2 범프(220)의 상부에 블랭킷 금속층(340)을 형성한다. 이때, 블랭킷 금속층(340)은 구리 등이 기판 및 제 2 범프(220)의 상부에 전기도금을 통해 형성된다(S40).

이어서 본 발명은 도 7의 (5)와 같이 제 2 범프(220)의 상부에 형성된 블랭킷 금속층(340)을 평탄화 공정을 통해 제거한다(S50). 이러한 평탄화 공정에서는 제 2 범프(220)의 상면이 노출되도록 기판(310) 및 제 2 범프(220)의 상부에 증착된 블랭킷 금속층(340)을 랩핑(lapping) 공정을 통해 깍아내는 과정이 진행된다(S50).

다음으로, 본 발명은 도 7의 (6)과 같이 블랭킷 금속층(340)의 상부에 2차 포토공정을 수행한다. 보다 구체적으로, 2차 포토공정은 블랭킷 금속층(340)의 상부에 제 2 PR(350)을 도포하고, 마스크를 사용하여 제 2 범프(220)와 연결된 제 2 중앙홀과 상기 제 2 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 생성한다(S60).

이어서, 본 발명은 도 7의 (7)과 같이 제 2 중앙홀과 인접홀 및 펜스홀에 니켈 등의 전도성 물질을 전기도금을 통해 증착시켜 전기 접촉부(200)를 생성한다(S70). 필요에 따라, 본 단계에서는 제 2 PR(350) 상면을 CMP(Chemical Mechanical Polishing) 공정을 통해 평탄하게 연마한다(S70).

그 다음, 본 발명은 도 7의 (8)과 같이 식각을 통해 제 2 PR(350)의 상부를 소정 두께로 제거하고, 상기 제 2 PR(350)의 상부에 제 2 시드층(360)을 구비하며, 전기 접촉부(200) 등의 전도성 물질의 상면이 노출되도록 상기 전도성 물질의 상면에 구비된 제 2 시드층(360)을 CMP(Chemical Mechanical Polishing) 공정을 통해 제거한다(S80).

그리고 본 발명은 도 7의 (9)와 같이 제 3 PR(370)을 도포하고 3차 포토공정을 통해 제 3 중앙홀을 형성하고, 제 3 중앙홀에 전도성 물질을 도포하여 제 1 범프(210)를 생성하며, 3차 포토공정에 사용된 제 3 PR(370)를 제거한다(S90).

다음으로, 본 발명은 도 7의 (10)과 같이 제 2 시드층(360)을 제거한 후 제 2 PR(350)도 제거하고(S100), 도 7의 (11)과 같이 제 2 PR(350)이 제거된 자리에 PDMS 등을 투입하고 경화시켜 외팔보 구조물(112)을 생성한다(S110).

마지막으로, 본 발명은 제 1 시드층(320)을 제거하고, 인접홀 및 펜스홀에 구비된 전도성 물질도 제거하여 인접홀 및 펜스홀이 형성된 테스트 소켓용 컨택터를 제조한다. 이때, 인접홀은 절연판(100)에 테두리홈(114)을 형성하며, 펜스홀은 개별 패턴(112, 114)의 전체 크기를 결정한다.

이상에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10 : 반도체소자 12 : 전극단자
20 : 테스트 보드 22 : 접촉단자
100 : 절연판 110 : 패턴
112 : 외팔보 구조물 114 : 테두리홈
200 : 전기 접촉부 210 : 제 1 범프
220 : 제 2 범프

Claims

반도체소자의 전극단자와 테스트 보드의 접촉단자를 전기적으로 연결하는 테스트 소켓용 컨택터에 있어서,
상기 접촉단자에 이격되도록 상기 테스트 보드에 부착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 외팔보 구조물이 구비된 패턴이 복수개로 형성된 절연판; 및
상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부를 포함하는 반도체소자 테스트 소켓용 컨택터.
제 1 항에 있어서, 상기 패턴은
상기 전극단자 하나와 쌍을 이루는 외팔보 구조물과 상기 외팔보 구조물의 주위에 형성된 'ㄷ'자형 테두리홈으로 구성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.
제 1 항에 있어서, 상기 절연판의 외부로 노출된 전기 접촉부의 상단 및 하단에는 각각 평판형 전도성 범프가 구비된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.
제 3 항에 있어서, 평판형 전도성 범프가 상단 및 하단에 각각 구비된 전기 접촉부의 종축단면은 "
"형으로 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.
제 1 항에 있어서, 상기 절연성 재질의 탄성체는 PDMS인 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.
제 1 항에 있어서, 상기 전기 접촉부는 니켈 또는 니켈코발트 합금으로 구성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.
(ⅰ) 기판의 상부에 제 1 시드층을 구비하는 단계;
(ⅱ) 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀을 형성하는 단계;
(ⅲ) 상기 제 1 중앙홀에 전도성 물질을 형성하여 제 2 범프를 생성하고, 잔존하는 제 1 포토레지스트를 제거하는 단계;
(ⅳ) 상기 기판 및 제 2 범프의 상부에 블랭킷 금속층을 증착하는 단계;
(ⅴ) 상기 제 2 범프의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계;
(ⅵ) 상기 기판 및 제 2 범프의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 상기 제 2 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 형성하는 단계;
(ⅶ) 상기 제 2 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 중앙홀에 전기 접촉부를 형성하는 단계;
(ⅷ) 상기 (ⅶ) 단계를 통해 도포된 전도성 물질의 상부와 상기 제 2 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계;
(ⅸ) 상기 제 2 시드층의 상부에 제 3 포토레지스트를 도포하며 3차 포토공정을 통해 제 3 중앙홀을 형성하고, 상기 제 3 중앙홀에 전도성 물질을 도포하여 제 1 범프를 생성하며, 상기 제 3 포토레지스트를 제거하는 단계;
(ⅹ) 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계;
(xi) 절연성 재질의 탄성체를 투입하여 경화시키는 단계;
(xii) 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법.