KR101921291B1

KR101921291B1 - 반도체소자 테스트소켓

Info

Publication number: KR101921291B1
Application number: KR1020180054247A
Authority: KR
Inventors: 조용호; 이종면; 김태균
Original assignee: (주) 마이크로프랜드
Priority date: 2018-05-11
Filing date: 2018-05-11
Publication date: 2019-02-13
Also published as: US11204369B2; US20210285984A1; WO2019216503A1

Abstract

본 발명은 개개의 컨택터 주위에 차폐 구조물을 형성하여 테스트 공정시 신호 지연이나 왜곡을 방지함으로써 테스트 신뢰성을 향상하는 반도체소자 테스트소켓에 관한 것이다.
본 발명은 반도체소자의 외부접속단자와 전기적으로 연결되는 접촉단자를 구비한 컨택터와, 상기 컨택터의 바깥 테두리에 도전성 재질을 적층 형성하고 전기적으로 접지와 연결되는 차폐 구조물을 구비하는 수직 프로브; 상기 컨택터와 차폐 구조물 사이의 공간에 충진되고 상기 컨택터의 접촉단자가 노출되도록 컨택터를 감싸는 탄성층; 및 상기 반도체소자의 외부접속단자와 대응되는 피치로 복수의 수직 프로브의 차폐 구조물들을 전기적으로 연결하기 위하여 도전성 재질로 적층 형성한 연결막;을 포함하는 것을 특징으로 한다.

Description

반도체소자 테스트소켓{Semiconductor Device Test Socket}

본 발명은 반도체소자 테스트소켓에 관한 것으로, 더욱 상세하게는 개개의 컨택터 주위에 차폐 구조물을 형성하여 테스트 공정시 신호 지연이나 왜곡을 방지함으로써 테스트 신뢰성을 향상하는 반도체소자 테스트소켓에 관한 것이다.

일반적으로 집적회로(IC) 칩은 다양한 처리기능을 수행하게 되며, 이러한 처리기능을 수행하기 위해 입출력단자의 수도 다수개가 구비된다. 따라서 집적회로 칩은 BGA(BALL GRID ARRAY) 패키지 타입 등으로 형성되며, 상기 BGA 패키지 타입은 패키지 하면에 가로, 세로 방향으로 일정한 간격을 가진 다수의 전극단자가 형성되며, 상기의 전극단자는 인쇄회로기판과의 전기적 또는 기계적 접촉을 위하여 볼(BALL) 형상으로 구성된다.

이러한 집적회로 칩 디바이스는 출하되기 전에 제품의 신뢰성을 확인하기 위하여 전기특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트를 하기 위해서는 테스트 소켓이 필요하다. 여기서 전기특성 테스트는 집적회로의 모든 입출력단자를 소정의 테스트 신호 발생회로와 연결하여 입출력 특성, 펄스 특성, 처리수행 성능특성, 잡음 허용오차 등의 전기적 특성을 테스트하기 위한 것이고, 번인 테스트는 전기특성 테스트를 통과한 집적회로 칩 디바이스를 정상 동작환경보다 높은 온도에서 정격전압보다 높은 전압을 인가하여 일정 시간 동안 결함발생 여부를 테스트하기 위한 것이다.

종래에는 포고 핀(Pogo Pin) 타입의 테스트 소켓을 이용하여 테스트 공정을 진행하였는데, 반도체소자의 볼 단자와 포고핀 사이에 접촉불량이 발생될 수 있으며, BGA 형태의 디바이스 패키지의 볼 단자가 어긋난 방향이나 힘으로 탐침에 비정상적으로 접촉됨에 따라 볼 단자 또는 탐침이 쉽게 손상된다는 문제점이 있었다.

또한 종래의 포고핀 타입의 테스트 소켓은 반도체 디바이스의 정밀한 기능검사를 위해 탐침이 접촉저항 및 임피던스 등과 같은 안정적인 전기적 특성이 유지되어야 하나 포고 핀 개개의 탄성오차 및 금 도금 피막의 불량으로 인해 테스트의 신뢰성 확보가 어렵다.

뿐만 아니라 상기 포고핀과 설치공이 형성된 외장 구조물 등의 구성 때문에 포고핀의 피치를 줄이는데 한계가 있어서, 현재의 고집적화 및 초소형화되고 있는 반도체 디바이스의 추세를 따라갈 수 있는 저피치, 고밀도 테스트 소켓의 제조에 한계가 있다는 점도 문제이다. 또한 BGA 형태의 반도체 디바이스 패키지의 볼 단자가 약 600 ~ 1000개 이상으로 고밀도화가 되어 감에 따라 포고핀 타입 테스트 소켓은 포고핀, 외장 구조물 등 각종 부품의 제조 및 조립이 복잡하고 어려워 제조단가가 급상승할 뿐만 아니라 실 테스트에 사용할 때도 단 한 개의 포고핀이라도 불량이 발생하면 그 핀을 교체하여야 하는데 그 과정이 너무 어렵고 시간도 많이 걸려 장비 및 인력 손실이 막대하다는 점도 큰 문제이다.

[특허문헌 1] 한국등록특허 제10-1126690호(2012.04.02. 공고) [특허문헌 2] 한국등록특허 제10-1535179호(2015.07.08. 공고)

없음

본 발명의 목적은 개개의 컨택터 주위에 도전성 재질의 차폐 구조물을 형성함으로써 테스트 신뢰성을 향상할 수 있는 반도체소자 테스트소켓을 제공함에 있다.

본 발명의 다른 목적은 반도체소자의 전극단자에 물리적, 전기적으로 접촉하는 개개의 컨택터와 차폐 구조물 사이의 공간에 탄성층을 채워 넣어 연결함으로써 컨택터를 안정적으로 지지하는 반도체소자 테스트소켓을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 테스트소켓은, 반도체소자의 외부접속단자와 전기적으로 연결되는 접촉단자를 구비한 컨택터와, 상기 컨택터의 바깥 테두리에 도전성 재질을 적층 형성하고 전기적으로 접지와 연결되는 차폐 구조물을 구비하는 수직 프로브; 상기 컨택터와 차폐 구조물 사이의 공간에 충진되고 상기 컨택터의 접촉단자가 노출되도록 컨택터를 감싸는 탄성층; 및 상기 반도체소자의 외부접속단자와 대응되는 피치로 형성되는 복수의 수직 프로브의 차폐 구조물들을 전기적으로 연결하기 위하여 도전성 재질로 적층 형성한 연결막;을 포함하는 것을 특징으로 한다.

또한 상기 차폐 구조물은 단면이 원형 또는 사각형인 코엑시얼 구조로 형성되는 것을 특징으로 한다.

또한 상기 차폐 구조물은 상기 컨택터의 높이와 동일하거나 낮은 높이로 형성되는 것을 특징으로 한다.

또한 상기 차폐 구조물과 연결막의 도전성 재질은 니켈 또는 니켈-코발트 합금인 것을 특징으로 한다.

또한 상기 복수의 수직 프로브의 차폐 구조물들 중 적어도 하나의 차폐 구조물은 일측이 개방된 투입부를 형성한 것을 특징으로 한다.

또한 상기 복수의 수직 프로브들간의 피치는 500~1000㎛이고, 상기 수직 프로브의 컨택터의 높이는 450~700㎛이고, 상기 컨택터와 차폐 구조물 사이에 형성된 공간의 이격 거리는 100 ㎛ 보다 좁은 것을 특징으로 한다.

또한 상기 컨택터는 접촉단자, 상기 접촉단자와 대응하는 위치에 형성된 접속패드, 및 상기 접촉단자와 접촉패드를 연결하는 나선 구조의 완충부를 구비하는 것을 특징으로 한다.

또한 상기 완충부는, 상기 접촉단자의 하면에 Z축 방향의 일정 높이로 형성되는 제1 연장부와, 상기 제1 연장부의 Z축 방향에서 편심되어 일정 높이로 형성되는 편심 연장부와, 상기 제1 연장부의 하면에 일측이 연결되고 상기 편심 연장부의 상면에 타측이 연결되도록 XY 평면에서 나선 방향으로 밴딩되어 형성되는 제1연결빔과, 상기 접촉패드의 상면에 Z축 방향의 일정 높이로 형성되는 제2 연장부와, 상기 제2 연장부의 상면에 일측이 연결되고 상기 편심 연장부의 하면에 타측이 연결되도록 XY 평면에서 나선 방향으로 밴딩되어 형성되는 제2연결빔을 구비하는 것을 특징으로 한다.

또한 상기 접촉단자는 상면에 도전성 재질로 돌출 형성하고 단면이 원형인 복수의 접촉팁을 구비하는 것을 특징으로 한다.

또한 상기 탄성층의 재질은 PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 러버(Silicon Rubber), PMMA(Polymethylmethacrylate) 중 어느 하나를 포함하는 것을 특징으로 한다.

이상과 같은 본 발명에 따르면 미세 피치에 대응하여 조밀하게 설치된 복수의 컨택터를 이용하여 고주파 소자에 대한 고속 테스트 공정에 적합하고, 개개의 컨택터에 도전성 재질로 코엑시얼 구조의 차폐 구조물을 형성하여 신호 간섭과 노이즈 및 왜곡을 억제하고 신호 무결성을 보장함으로써 테스트 신뢰성을 향상할 수 있다.

또한 본 발명은 개개의 컨택터를 감싸도록 형성하는 탄성층이 컨택터와 차폐 구조물 사이의 공간에 채워지게 되므로 탄성 저하로 인한 컨택터의 형태 변형을 억제하여 컨택터의 내구성을 향상할 수 있다.

도 1은 본 발명의 실시예에 따른 테스트소켓의 단면도이다.
도 2는 도 1의 수직 프로브의 구조를 설명하기 위한 사시도이다.
도 3은 도 1의 연결막의 구조를 설명하기 위한 사시도이다.
도 4는 본 발명의 실시예에 따른 테스트소켓의 배치 구조를 설명하기 위한 평면도이다.
도 5는 본 발명의 실시예에 따른 컨택터와 차폐 구조물의 사진 이미지이다.
도 6은 본 발명의 실시예에 따른 멤스 기술을 이용하여 제조한 테스트소켓의 사진 이미지이다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 테스트소켓의 제조방법 중 수직 프로브와 차폐 구조물의 제조공정을 순차적으로 나타낸 개략도이다.

이하 첨부한 도면을 참조하여 본 발명의 실시 예를 설명함으로써 본 발명을 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 또한 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하 첨부 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.

도 1 내지 도 3에 나타난 바와 같이, 본 발명의 일 실시예에 의한 테스트소켓(100)은 반도체 검사장비에 전기적으로 연결되는 테스트보드에 탑재되는 베이스층(110), 베이스층(110) 내에 형성되는 회로패턴(120), 베이스층(110) 상에 형성되는 복수의 수직 프로브(1), 연결막(5), 수직 프로브를 탄력적으로 지지하는 탄성층(6)을 포함한다.

베이스층(110)은 제1면(110a) 및 제1면과 대향하는 제2면(110b)을 구비하며, 평면에서 봤을 때 대략 사각형으로 이루어질 수 있다. 제1면(110a)에는 복수의 수직 프로브(1), 연결막(5), 및 탄성층(6)이 형성될 수 있고, 제2면(110b)은 테스트보드(도시 생략)에 안착될 수 있다.

베이스층(110)은 예컨대, 세라믹 재질 또는 폴리이미드(PI) 재질로 형성될 수 있다. 세라믹 재질을 이용하여 베이스층(110)을 제조할 경우, 베이스층(110)의 제조 시간이 증가하고 고가의 세라믹 재질로 인해 가격 부담이 증가할 수 있다. 따라서, 일 실시예에서는 세라믹 재질과 거의 유사한 성능을 나타내면서도 제조 시간을 단축할 수 있고 가격도 상대적으로 저렴한 폴리이미드(PI) 재질로 베이스층(110)을 형성하는 것이 바람직하다. 폴리이미드(PI)는 주쇄에 이미드 결합(-CO-NH-CO-)을 가지는 내열성 수지의 총칭을 나타내는데, 이러한 폴리이미드(PI) 재질의 특징은 높은 내열성에 있으며, 특히 고온에서 장기간 사용해도 특성이 노화되지 않는 장점을 갖는다. 또한, 세라믹 재질은 반도체 웨이퍼와 열팽창 계수가 다를 수 있으며, 이에 따라 베이스층(110)을 반도체 웨이퍼에 대응시키는데 어려움이 있으나, 폴리이미드(PI) 재질은 높은 내열성으로 인해 상기와 같은 문제점을 극복할 수 있다.

베이스층(110)의 제2면(110b)에는 복수의 외부접속패드(114)가 형성될 수 있다. 각각의 외부접속패드(114)는 회로패턴(120) 및 테스트보드의 전극단자와 전기적으로 연결될 수 있다. 외부접속패드(114)들은 일정 간격 또는 불규칙한 간격으로 배치될 수 있다.

베이스층(110)의 내부에는 도전성 재질의 회로패턴(120)이 멤스(MEMS) 기술을 이용하여 복수 형성될 수 있다. 회로패턴(120)은 수직 프로브(1) 및 반도체소자의 외부접속단자와 전기적으로 연결될 수 있다. 복수의 회로패턴(120)은 일정 간격 또는 불규칙한 간격으로 형성될 수 있다.

각각의 회로패턴(120)은 예컨대, 베이스층(110)의 내부에 형성되며 외부접속패드(114)와 전기적으로 연결되는 제1회로패턴(121), 일단은 제1회로패턴(121)과 전기적으로 연결되고 타단은 베이스층(110) 상에 노출되어 수직 프로브(1) 및 연결막(5)과 전기적으로 각각 연결되는 제2회로패턴(122) 및 접지패턴(122a)을 포함할 수 있다.

제1회로패턴(121)은 반도체소자에서 미세 피치의 외부접속단자가 범용 테스트보드 상의 전극단자와 연결되도록 재배치된 것이다. 제1회로패턴(121)의 배치 형태, 위치 등은 테스트하기 위한 반도체소자의 외부접속단자의 위치, 구조 등에 따라 다양하게 변화될 수 있다. 제1회로패턴(121)은 도전성 금속 예컨대, Cu 또는 Au으로 형성될 수 있고, 제2회로패턴(122) 및 접지패턴(122a)은 수직 프로브(1)와 연결막(5)과의 접속 및 지지를 위해 니켈(Ni) 또는 니켈-코발트 합금(Ni-Co)으로 형성될 수 있다.

실시예에 의한 테스트소켓은, 외부접속패드(114)와 인접한 외부접속패드(114) 간의 피치가 컨택터와 인접한 컨택터 간의 피치보다 크게 형성될 수 있다. 즉, 복수의 수직 프로브(1)는 소형화 및 미세화를 구현하기 위한 반도체소자의 외부접속단자들과 대응되는 피치로 형성되어 있으므로, 이를 테스트보드에 바로 연결하여 테스트를 진행하는 것에 제약이 발생할 수 있다. 따라서, 외부접속패드(114)들을 테스트보드의 전극단자에 대응되면서 컨택터들 간의 피치보다 큰 피치를 갖도록 재배치함으로써 보다 신뢰성 있는 반도체소자의 테스트를 수행할 수 있다.

수직 프로브(1)는 베이스층(110)의 제1면(110a)에 복수 형성되고, 회로패턴(120) 및 반도체소자의 외부접속단자와 전기적으로 연결되도록 멤스 기술을 이용하여 도전성 재질로 형성될 수 있다. 복수의 수직 프로브(1)는 일정 간격 또는 불규칙한 간격으로 형성될 수 있다.

각각의 수직 프로브(1)는 반도체소자의 외부접속단자와 전기적으로 연결되는 컨택터(2)와, 컨택터 주위를 감싸서 소정 공간(4)을 형성하고 전기적으로 접지패턴과 연결되는 차폐 구조물(3)로 구성된다. 컨택터(2)와 차폐 구조물(3)은 멤스(MEMS) 기술을 이용하여 도전성 재질로 적층하여 형성할 수 있다. 개개의 컨택터에 인접하여 전기적으로 접지된 차폐 구조물이 울타리를 형성하면 테스트 공정 특히 고주파 신호에 의한 신호 간섭과 노이즈 및 왜곡을 억제하여 신호 무결성을 보장함으로써 테스트 신뢰성을 향상할 수 있다.

컨택터(2)는 베이스층(110)의 제2회로패턴(122)과 전기적으로 연결되는 접속패드(21)와, 반도체소자의 외부접속단자와 전기적으로 연결되는 접촉단자(27)와, 하부의 접속패드(21)와 상부의 접촉단자(27) 사이에 전기적으로 연결되는 완충부를 구비한다. 완충부는 반도체소자의 외부접속단자와 컨택터의 접속시 하방 압력을 완충할 수 있는 나선 구조로 형성하는 것이 바람직하다.

완충부는 접촉단자(27)의 하면에 Z축 방향의 일정 높이로 형성되는 제1연장부(26)와, 제1연장부(26)의 Z축 방향에서 편심되어 일정 높이로 형성되는 편심 연장부(24)와, 제1연장부(26)의 하면에 일측이 연결되고 편심연장부(24)의 상면에 타측이 연결되도록 XY 평면에서 나선 방향으로 밴딩되어 형성되는 제1연결빔(25)과, 접촉패드(21)의 상면에 Z축 방향의 일정 높이로 형성되는 제2연장부(22)와, 제2연장부(22)의 상면에 일측이 연결되고 편심연장부(24)의 하면에 타측이 연결되도록 XY 평면에서 나선 방향으로 밴딩되어 형성되는 제2연결빔(23)을 구비한다.

접촉단자(27)의 상면에는 테스트하기 위한 반도체소자의 외부접속단자가 물리적 또는 전기적으로 접촉될 수 있는 복수의 접촉팁(28)이 형성될 수 있다. 접촉팁(28)은 접촉단자(27) 상면에 도전성 재질로 돌출 형성한다. 접촉팁(28)에 사용되는 도전성 소재로는 산화 등의 외부 요인에 대해 안정적인 기능을 제공할 수 있도록 Ni, Ni-Co 등이 사용될 수 있다. 접촉팁(28)의 형태와 배치 구조는 테스트하기 위한 반도체소자의 외부접속단자의 위치, 구조 등에 따라 다양하게 변화될 수 있다.

복수의 수직 프로브들간의 피치 즉, 컨택터와 인접한 컨택터 사이의 거리(D1)는 500~1000㎛에서 설정할 수 있다. 수직 프로브의 컨택터의 높이 즉 컨택터의 접촉패드(21)와 접촉팁(28)의 거리(D2)는 450~700㎛에서 설정할 수 있다. 또한 컨택터와 차폐 구조물 사이에 형성된 공간의 이격 거리(D3)는 100㎛ 보다 좁게 설정하는 것이 바람직하다.

복수의 수직 프로브는 컨택터(2)와 컨택터 바깥 테두리에 도전성 재질로 적층 형성한 차폐 구조물(3)을 각각 구비하며, 복수의 차폐 구조물(3)은 연결막(5)에 의해 연결된다.

차폐 구조물(3)은 원형 띠를 적층한 코엑시얼 구조로 형성한다. 즉, 차폐 구조물(3)은 복수의 차폐층(31, 32, 33, 34, 35, 36)을 순차적으로 쌓아 올려 내부가 빈 원형 기둥을 형성한다. 복수의 차폐층의 높이는 다를 수 있다. 차폐 구조물(3)은 컨택터의 높이와 동일하거나 낮은 높이로 형성될 수 있다. 연결막(5)은 적층 형성되는 차폐 구조물(3)과 연계하여 멤스 기술을 이용하여 형성될 수 있다. 이 차폐 구조물과 연결막의 구조 및 형태가 특정될 필요는 없으며, 테스트하기 위한 반도체소자의 외부접속단자의 위치, 구조 등에 따라 다양하게 변화될 수 있다.

차폐 구조물(3)의 공간(4)에 컨택터(2)를 감싸서 탄성 지지할 수 있도록 탄성층(6)을 형성한다.

탄성층(6)은 컨택터(2)와 반도체소자의 외부접속단자 간의 접속 신뢰성을 향상시킬 수 있도록 컨택터에 탄성력을 부여할 수 있는 재질 예컨대, PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 러버(Silicon Rubber), PMMA(Polymethylmethacrylate) 등의 각종 합성고무(Rubber)류 및 수지류가 사용될 수 있다. 따라서, 테스트를 위해 컨택터와 반도체소자의 외부접속단자의 접촉시 외부접속단자의 손상을 최소화하여 테스트 신뢰성을 향상시킬 수 있다. 즉, 외부 압력에 의해 이동되는 반도체소자의 외부접속단자가 컨택터와 접촉되는 경우, 외부접속단자가 전촉단자(27)의 접촉팁(28)에 접촉되고 탄성층(6)에 의해 탄력적으로 지지되므로 외부접속단자에 발생할 수 있는 손상을 최소화시킬 수 있다.

컨택터(2)는 그 일부를 제외하고 탄성층(6)에 의해 밀봉 형성된다. 즉, 차폐 구조물(3) 내부에 형성된 컨택터의 완충부는 탄성층(6)에 의해 밀봉되고, 접촉단자(27)는 탄성층(6)의 외부로 노출되어 반도체소자의 외부접속단자와 전기적으로 연결될 수 있다. 또한 접속패드(21)는 탄성층(6)의 외부로 노출되어 베이스층(110)의 제2회로패턴(122)과 전기적으로 연결될 수 있다.

도 4 (a)를 참고하면, 복수의 컨택터(2)가 일정 간격으로 배치되고, 각각의 컨택터(2)는 차폐 구조물(3a)에 의해 격리되어 있다. 차폐 구조물과 인접한 차폐구조물은 연결막(5)에 의해 전기적으로 연결되고, 연결막(5)과 접지패턴(GND)(8)이 전기적으로 연결되도록 보조 연결막(5a)을 형성한다. 보조 연결막(5a)은 연결막(5)과 동일 재질 즉 도전성 재질로 형성될 수 있다. 보조 연결막(5a)과 접지패턴(GND)(8)은 연결막(5)과 동일한 높이로 베이스층(110)의 제1면(110a)에 형성할 수 있다.

복수의 차폐 구조물(3a) 중 적어도 하나에는 컨택터(2)가 위치된 공간과 연통되는 투입부(7a)를 형성할 수 있다. 이는 액상의 탄성층 재질을 주입하여 탄성층(6)을 제조하는 공정에서 개방된 투입부(7a)를 통해 원활하게 흘러 들어가서 연결막(5) 상단까지 채워져 넘치게 되면 인접한 컨택터가 위치된 옆 공간으로 흘러가게 하여 테스트소켓의 컨택터 주위 공간을 메우기 위한 충진 시간을 단축하기 위함이다.

도 4 (b)에 예시한 바와 같이, 복수의 차폐 구조물(3a) 양측에 복수의 투입부(7a)(7b)를 형성하여 액상의 탄성층 재질이 여러 경로를 통해 주입되도록 하여 탄성층(6)의 충진 시간을 더욱 단축시킬 수 있다. 이 경우 베이스층(110) 상부에서 연결막(5)과 접지패턴(8)이 분리되고, 베이스층(110) 내부에 접지패턴(122a)과 연결되는 연결막(5)의 일측을 접지패턴(8) 일측과 전기적으로 연결되도록 형성할 수 있다.

도 5 (a)는 차폐 구조물(3)이 원형 실린더 형태의 코엑시얼 구조로 형성하고, 도 5 (b)는 차폐 구조물(3b)이 사각형 실린더 형태의 코엑시얼 구조로 형성한 것으로, 구조물 단면 형태가 다를 뿐 아래에서 위쪽으로 층층이 쌓아 올려 코엑시얼 구조로 제조하는 방법은 동일하다.

도 5 (c)는 컨택터(2)가 2단으로 완충부를 형성하여 컨택터의 높이가 높고, 도 5 (d)는 컨택터(2b)가 1단으로 완충부를 형성하여 컨택터의 높이가 낮은 것으로, 테스트하는 반도체소자의 외부 접속단자의 구조에 따라 적절한 높이의 컨택터를 사용할 수 있는데, 실시예에서는 컨택터의 완충부 구조를 변경하여 대응할 수 있다.

도 6은 본 발명의 실시예에 따른 멤스 기술을 이용하여 제조한 테스트소켓의 사진 이미지이다. 복수의 컨택터(2)는 반도체소자의 외부접속단자의 피치에 대응하여 일정한 간격(D1)으로 배치되어 있고, 개개의 컨택터(2)는 차폐 구조물(3b)에 의해 격리되어 있으며, 액상의 탄성층 재질을 주입한 후 경화시킨 탄성층(6)이 형성된다. 컨택터(2)와 차폐 구조물(3a) 사이의 공간에 탄성층(6)이 채워지고, 반도체소자의 외부접속단자와 전기적으로 접촉하는 컨택터의 접촉단자는 외부로 노출된다.

도 7a 내지 도 7d는 본 발명의 실시예에 따른 테스트소켓의 제조방법 중 수직 프로브와 차폐 구조물의 제조공정을 순차적으로 나타낸 개략도이다.

도 7a (a)에 도시된 바와 같이, 본 발명은 베이스 기판(310)을 준비하고, 베이스 기판(310)의 상부에 스퍼터링(sputtering), 전기도금, 증착(CVD) 등을 이용하여 시드층(320)을 형성한다. 베이스 기판(310)으로는 세라믹, 유리 등의 절연체 기판을 사용할 수 있다. 이때, 베이스 기판(310)의 표면을 세정 및 건조하여 베이스 기판(310)에 부착된 이물질 등을 제거하는 공정이 더 포함될 수 있다.

시드층은 1 내지 2㎛의 두께로 형성될 수 있다. 시드층의 재질로는 구리(Cu), 티타늄(Ti), 크롬(Cr) 중 적어도 어느 하나를 사용할 수 있다. 특징적으로, 시드층(320)으로는 Ti/Cu 또는 Cr/Cu를 사용할 수도 있다.

이어서, 본 발명은 도 7a (b)와 같이 시드층(320)의 상부에 접촉패드(21)를 형성시키기 위해 1차 포토 공정을 수행한다. 보다 구체적으로, 1차 포토공정은 시드층(320)의 상부에 제1포토레지스트(330)를 도포하고, 마스크를 사용하여 중앙부의 제1포토레지스트를 식각용액으로 제거하여 제1중앙홀을 생성한다.

그 다음, 본 발명은 도 7a (c)와 같이 제1중앙홀에 니켈(Ni) 등을 전기도금으로 증착시켜 접촉패드(21)를 생성하고, 접촉패드(21) 주위에 잔존하는 제1포토레지스트(330)를 제거한다.

그리고 본 발명은 도 7a (d)와 같이 베이스 기판(310) 및 접촉패드(21) 상부에 블랭킷 금속층(340)을 형성한다. 이때, 블랭킷 금속층(340)은 구리 등이 베이스 기판(310) 및 접촉패드(21)의 상부에 전기도금을 통해 형성된다.

이어서 본 발명은 도 7a (e)와 같이 접촉패드(21) 상부에 형성된 블랭킷 금속층(340)을 평탄화 공정을 통해 제거한다. 이러한 평탄화 공정에서는 접촉패드(21)의 상면이 노출되도록 베이스 기판(310) 및 접촉패드(21) 상부에 증착된 블랭킷 금속층(340)을 랩핑(lapping) 공정을 통해 깍아 내는 과정이 진행된다.

다음으로, 도 7b (f)와 같이 블랭킷 금속층(340)의 상부에 2차 포토공정을 수행한다. 보다 구체적으로, 2차 포토공정은 블랭킷 금속층(340)의 상부에 제2포토레지스트(360)를 도포하고, 마스크를 사용하여 접촉패드(21)와 연결된 제2중앙홀과 제2중앙홀의 인근에 위치한 제1 및 제2인접홀을 생성한다. 여기서 제1인접홀은 차폐 구조물을 형성하기 위한 것이고 제2인접홀은 연결막을 형성하기 위한 것이다.

이어서, 본 발명은 도 7b (g)(h)와 같이 제2중앙홀과 제1 및 제2인접홀에 니켈(Ni) 등의 도전성 물질을 전기도금을 통해 증착시켜 컨택터(2)의 제2연장부(22), 차폐 구조물(3)의 차폐층(31), 및 연결막(5)의 하단부를 생성한 다음, 제2연장부(22) 상부에 제2연결빔(23) 및 편심연장부(24)를 순서대로 적층 형성하고 차폐층(31) 상부에 상위 차폐층(32)(33)(34)를 순서대로 적층 형성하며, 연결막(5)을 성장시키는 공정을 진행한다. 필요에 따라 본 단계에서는 포토레지스트 상부를 소정 두께로 제거하는 공정, 시드층을 생성하고 시드층을 일부 제거하는 공정, 또는 포토레지스트 상면을 CMP(Chemical Mechanical Polishing) 공정을 통해 평탄하게 연마할 수 있다.

그 다음, 본 발명은 도 7c (i)와 같이 제3포토레지스트(370)를 도포하고, 마스크를 사용하여 식각한 부분을 니켈(Ni) 등의 도전성 물질을 전기도금을 통해 증착시켜 편심연장부(24) 상부에 제1연결빔(25)과 제1연장부(26)를 순서대로 적층 형성하고, 차폐층(34) 상부에 상위 차폐층(35)(36)을 순서대로 적층 형성하며, 연결막(5)을 성장시키는 공정을 진행한다. 그리고 제4포토레지스트(380)를 도포하고, 마스크를 사용하여 식각한 부분을 니켈(Ni) 등의 도전성 물질을 전기도금을 통해 증착시켜 제1연장부(26) 상부에 접촉단자(27)를 적층 형성한다. 필요에 따라 본 단계에서는 포토레지스트 상부를 소정 두께로 제거하는 공정, 시드층을 생성하고 시드층을 일부 제거하는 공정, 또는 포토레지스트 상면을 CMP 공정을 통해 평탄하게 연마할 수 있다.

그 다음, 본 발명은 도 7c (j)와 같이 제5포토레지스트(390)를 도포하고, 마스크를 사용하여 식각한 부분을 니켈(Ni) 등의 도전성 물질을 전기도금을 통해 증착시켜 접촉단자(27) 상부에 접촉팁(28)을 적층 형성한다.

다음으로 본 발명은 도 7d (k)와 같이 제4 및 제5포토레지스트(380)(390)를 제거하고, 도 7d (l)과 같이 제2 및 제3포토레지스트(360)(370)가 제거된 자리에 탄성력을 부여할 수 있는 재질 예컨대, 액상의 PDMS 등을 주입하고 경화시켜 탄성층(6)을 형성한다. 탄성층(6)은 컨택터(2)와 차폐 구조물(3) 사이의 공간(4)에 충진되어 컨택터와 차폐 구조물을 안정적으로 탄력 지지하게 된다.

마지막으로, 본 발명은 도 7d (m)과 같이 시드층(320)을 제거하여, 컨택터(2)와 차폐 구조물(3) 및 연결막(5)의 제조를 완료한다.

이와 같이 제조된 테스트소켓은, 개개의 컨택터에 도전성 재질로 코엑시얼 구조의 차폐 구조물을 형성함으로써 신호 간섭과 노이즈 및 왜곡을 억제하여 테스트 신뢰성을 향상하고, 개개의 컨택터를 감싸도록 탄성층이 컨택터와 차폐 구조물 사이의 공간에 채워지므로 탄성층의 탄성 저하로 인한 컨택터의 형태 변형을 억제하고 컨택터의 내구성을 향상할 수 있다.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.

즉, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

1 : 수직 프로브 2 : 컨택터
3 : 차폐 구조물 4 : 공간
5 : 연결막 6 : 탄성층

Claims

반도체소자의 외부접속단자와 전기적으로 연결되는 접촉단자를 구비한 컨택터와, 상기 컨택터의 바깥 테두리에 멤스 기술을 이용하여 도전성 재질을 코엑시얼 구조로 순차적으로 쌓아 형성하고 전기적으로 접지와 연결되는 차폐 구조물을 구비하는 수직 프로브;
상기 반도체소자의 외부접속단자와 대응되는 피치로 형성되는 복수의 수직 프로브의 차폐 구조물들을 전기적으로 연결하기 위하여 멤스 기술을 이용하여 도전성 재질을 순차적으로 쌓아 형성한 연결막;
상기 컨택터와 차폐 구조물 및 연결막을 형성한 후 상기 컨택터의 접촉단자가 노출되도록 상기 컨택터와 차폐 구조물 사이의 공간에 충진되어 형성한 탄성층;을 포함하되,
상기 컨택터는 접촉단자와, 상기 접촉단자와 대응하는 위치에 형성된 접속패드, 및 상기 접촉단자와 접속패드를 연결하는 나선 구조의 완충부를 구비하고,
상기 완충부는 멤스 기술을 이용하여 Z축 방향으로 형성되는 적어도 하나의 연장부와 XY평면에서 나선 방향으로 밴딩되어 형성되는 적어도 하나의 연결빔을 포함하는 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 차폐 구조물은 단면이 원형 또는 사각형인 코엑시얼 구조로 형성되는 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 차폐 구조물은 상기 컨택터의 높이와 동일하거나 낮은 높이로 형성되는 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 차폐 구조물과 연결막의 도전성 재질은 니켈 또는 니켈-코발트 합금인 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 복수의 수직 프로브의 차폐 구조물들 중 적어도 하나의 차폐 구조물은 일측이 개방된 투입부를 형성한 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 복수의 수직 프로브들간의 피치는 500~1000㎛이고, 상기 수직 프로브의 컨택터의 높이는 450~700㎛이고, 상기 컨택터와 차폐 구조물 사이에 형성된 공간의 이격 거리는 100 ㎛ 보다 좁은 것을 특징으로 하는 반도체소자 테스트소켓.
삭제
제1항에 있어서,
상기 완충부는, 상기 접촉단자의 하면에 Z축 방향의 일정 높이로 형성되는 제1 연장부와, 상기 제1 연장부의 Z축 방향에서 편심되어 일정 높이로 형성되는 편심 연장부와, 상기 제1 연장부의 하면에 일측이 연결되고 상기 편심 연장부의 상면에 타측이 연결되도록 XY 평면에서 나선 방향으로 밴딩되어 형성되는 제1연결빔과, 상기 접속패드의 상면에 Z축 방향의 일정 높이로 형성되는 제2 연장부와, 상기 제2 연장부의 상면에 일측이 연결되고 상기 편심 연장부의 하면에 타측이 연결되도록 XY 평면에서 나선 방향으로 밴딩되어 형성되는 제2연결빔을 구비하는 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 접촉단자는 상면에 도전성 재질로 돌출 형성하고 단면이 원형인 복수의 접촉팁을 구비하는 것을 특징으로 하는 반도체소자 테스트소켓.
제1항에 있어서,
상기 탄성층의 재질은 PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 러버(Silicon Rubber), PMMA(Polymethylmethacrylate) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체소자 테스트소켓.