CN101523594A - 半导体封装和用于制造半导体封装的方法 - Google Patents

半导体封装和用于制造半导体封装的方法 Download PDF

Info

Publication number
CN101523594A
CN101523594A CNA2007800373486A CN200780037348A CN101523594A CN 101523594 A CN101523594 A CN 101523594A CN A2007800373486 A CNA2007800373486 A CN A2007800373486A CN 200780037348 A CN200780037348 A CN 200780037348A CN 101523594 A CN101523594 A CN 101523594A
Authority
CN
China
Prior art keywords
wiring
external electrode
electrode pads
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800373486A
Other languages
English (en)
Inventor
百川裕希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101523594A publication Critical patent/CN101523594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的半导体封装包括：外部电极焊盘(5)，其通过由导电树脂或导电墨水制成的导电构件形成，其中，所述外部电极焊盘(5)连接到半导体器件的内部电路，并且其用以被电气连接到外部；镀层(6)，其设置在外部电极焊盘(5)的整个表面上；以及绝缘树脂层(7)，其覆盖外部电极焊盘(5)的外围边缘上的镀层(6)，并且所述绝缘树脂层(7)暴露了外部电极焊盘(5)上的镀层(6)的一部分。

Description

半导体封装和用于制造半导体封装的方法
技术领域
本发明涉及一种将包括半导体器件的电子部件封装在绝缘体中的半导体封装，和用于制造该半导体封装的方法。
背景技术
传统上，通过利用光刻方法，来形成用在半导体封装(下文中被称作LSI封装)中的布线。参照图1A至图1I来详细描述该布线结构和布线形成方法。
与内部电路连接的LSI芯片电极焊盘2设置在LSI芯片1的主表面上。第一绝缘树脂3形成在主表面上，剩下与暴露的芯片电极2对应的部分。如图1A所示，在包括LSI芯片1的基底的第一绝缘树脂3上，通过溅射等形成作为布线层基的铜膜15。接着，通过旋涂等来施加将用作抗蚀剂的感光树脂16(图1B)。此后，如图1C所示，将光掩模17用于暴露和显影用于形成图案的部分。结果，感光树脂16被划分为未曝光部分16a和曝光部分16b(图1D)。
接着，去除未曝光部分16a的树脂，以形成抗蚀剂，其中，未曝光部分16a的树脂是显影部分16c外部的树脂(图1E)。通过蚀刻掉布线部分形状外部的铜，铜布线18被形成为布线图案(图1F)。此后，去除抗蚀剂(图1G)。
接下来，为了保护铜布线18，将第二绝缘树脂7形成为除了外部电极焊盘之外的部分上的阻焊剂(图1H)。另外，为了形成屏障层来抑制铜扩散到将被设置到外部电极焊盘上的焊料内，形成由Ni、Ni/Au、Ni/Pd/Au等制成的镀层6(图1I)。由此，完成了对用在LSI封装中的布线的制造。
在日本专利特开第2003-174118号中公开了另一方法，在该方法中，也利用了光刻以及上述方法。
发明内容
然而，从环境方面，上述布线存在问题。例如，必须去除除了制造工艺中的布线的铜之外的所有的铜，并且蚀刻液体在使用后变为废液。进一步的问题是因为需要上述类型的复杂工艺，所以初始的资金投资巨大，并且因为需要大量的制造工艺，所以高额的成本是不可避免的。
近年来，已经通过应用印刷来利用导电树脂或导电墨水形成布线，以代替利用上述所谓的光刻方法来形成布线。然而，当将导电树脂或导电墨水用于形成布线时，需要减小电阻率。因此，趋势是使导电填料含量高而树脂含量低。结果，相对于基底的粘附力和树脂自身强度变得不充足。从发明者的实验来看，发现的是，当对布线进行焊接时，可靠性显著下降，由此，使用该种布线作为LSI封装布线存在问题。
出于提供高可靠性和环境友好(environmentally friendly)的半导体封装以及用于制造该半导体封装的方法的目的，构思本发明来解决上述技术的问题。
本发明的半导体封装包括：外部电极焊盘，其通过由导电树脂或导电墨水制成的导电构件形成，所述外部电极焊盘连接到半导体器件的内部电路，所述外部电极被电气连接到外部；镀层，其设置在所述外部电极焊盘的整个表面上；以及绝缘树脂层，其覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述绝缘树脂层暴露了所述外部电极焊盘上的所述镀层的一部分。
在本发明中，由导电树脂或导电墨水制成的外部电极焊盘被镀层覆盖，并且绝缘树脂被施加到镀层，以覆盖与外部电极焊盘的外围边缘对应的部分。采用该结构，在其处裂开的绝缘树脂的边缘可以出现在镀层处。镀层由块体金属(bulk metal)形成，由此与由树脂和金属合成材料形成的导电树脂相比，更不易出现裂缝。结果，由于应力集中而导致的绝缘树脂边缘处产生的裂缝不太可能进入外部电极焊盘。
根据本发明，防止了在外部电极焊盘中出现裂缝和剥落，由此与相关技术相比，改进了可靠性。另外，在电极焊盘的构件中利用导电树脂或导电墨水与光刻技术相比不仅减小了对环境的负荷，而且与光刻技术相比降低了资金成本。
附图说明
图1A是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1B是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1C是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1D是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1E是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1F是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1G是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1H是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图1I是示意性示出了相关技术的LSI封装制造方法的示例的剖视图；
图2是示意性示出了根据第一示例性实施例的LSI封装的俯视图和剖视图；
图3是示意性示出了根据第一示例性实施例的具有不同构造的LSI封装的俯视图和剖视图；
图4是示意性示出了根据第一示例性实施例的具有另一不同构造的LSI封装的俯视图和剖视图；
图5是在其中焊料凸块(solder bump)形成在第一示例性实施例的LSI封装上的情况的示例的俯视图和剖视图；
图6A是当导电树脂布线用在具有传统结构的封装中时封装外部电极部分的剖视图；
图6B是示意性示出了作为利用图6A所示的结构的结果出现的故障的示例的剖视图；
图7A是当导电树脂布线用在具有传统结构的封装中时封装外部电极部分的剖视图；
图7B是示意性示出了作为利用图7A所示的结构的结果出现的故障的示例的剖视图；
图8A是示出了本发明的LSI封装的外部电极焊盘的结构的一般示例的剖视图；
图8B是示出了由图8A所示的结构造成的优点的剖面轮廓图；
图9是示意性示出了根据第二示例性实施例的LSI封装的俯视图和剖视图；
图10是示意性示出了根据第三示例性实施例的LSI封装的俯视图和剖视图；
图11是示意性示出了根据第三示例性实施例的LSI封装的更改示例的俯视图和剖视图；
图12是示意性示出了根据第四示例性实施例的LSI封装的俯视图和剖视图；
图13是示意性示出了根据第五示例性实施例的LSI封装的俯视图和剖视图；
图14是示意性示出了图2所示的LSI封装的制造工艺的俯视图和剖视图；
图15是示意性示出了图2所示的LSI封装的制造工艺的俯视图和剖视图；
图16是示意性示出了图2所示的LSI封装的制造工艺的俯视图和剖视图；
图17是示意性示出了图2所示的LSI封装的制造工艺的俯视图和剖视图；
图18是示意性示出了图2所示的LSI封装的制造工艺的俯视图和剖视图；
图19是示意性示出了图2所示的LSI封装的制造工艺的俯视图和剖视图；
图20是示意性示出了图3所示的LSI封装的制造工艺的俯视图和剖视图；
图21是示意性示出了图3所示的LSI封装的制造工艺的俯视图和剖视图；
图22是示意性示出了图3所示的LSI封装的制造工艺的俯视图和剖视图；
图23是示意性示出了图3所示的LSI封装的制造工艺的俯视图和剖视图；
图24是示意性示出了图9所示的LSI封装的制造工艺的俯视图和剖视图；
图25是示意性示出了图9所示的LSI封装的制造工艺的俯视图和剖视图；
图26是示意性示出了图9所示的LSI封装的制造工艺的俯视图和剖视图；
图27是示意性示出了图9所示的LSI封装的制造工艺的俯视图和剖视图；
图28是示意性示出了图12所示的LSI封装的制造工艺的俯视图和剖视图；
图29是示意性示出了图12所示的LSI封装的制造工艺的俯视图和剖视图；
图30是示意性示出了图12所示的LSI封装的制造工艺的俯视图和剖视图；
图31是示意性示出了图12所示的LSI封装的制造工艺的俯视图和剖视图；
图32是示意性示出了图13所示的LSI封装的制造工艺的俯视图和剖视图；
图33是示意性示出了图13所示的LSI封装的制造工艺的俯视图和剖视图；
图34是示意性示出了图13所示的LSI封装的制造工艺的俯视图和剖视图；
图35是示意性示出了图13所示的LSI封装的制造工艺的俯视图和剖视图。
符号的描述
1   LSI芯片(晶片)
2   LSI芯片电极焊盘
3   第一绝缘树脂
4a  第一布线
5   外部电极焊盘
6   镀层
7   第二绝缘树脂
31、32 连接台(land)
9   第二布线
8、10  第三绝缘树脂
11  第三布线
12  第四绝缘树脂
13  应力减轻层
14  焊料凸块
15  铜膜
16  感光树脂
16a 感光树脂(未曝光部分)
16b 感光树脂(曝光部分)
16c 感光树脂(显影部分)
17  光掩模
18  铜布线
具体实施方式
(第一示例性实施例)
描述了示例性实施例的LSI封装的结构。
图2是示出了示例性实施例的LSI封装的基本结构的示例的示意图。图2(a)是俯视图，图2(b)是沿着图2(a)中的AA′线截取的剖视图。
如图2所示，LSI封装包括形成在LSI芯片1的表面上的LSI芯片电极焊盘2、第一绝缘树脂3、布线4、外部电极焊盘5、镀层6和第二绝缘树脂7。LSI芯片电极焊盘2是与LSI芯片1中的电路(未示出)连接的端子，并且外部电极焊盘5是用于电气连接到外部的端子。
第一绝缘树脂3设置在LSI芯片1的表面上，并且LSI芯片电极焊盘2与第一绝缘树脂3设置在相同的层中。采用该结构，如可以从图2(b)中的剖视图看出的，LSI芯片电极焊盘2暴露在第一绝缘树脂3中设置的开口中。
布线4设置在第一绝缘树脂3上，并在一端连接到LSI芯片电极焊盘2。外部电极焊盘5设置在第一绝缘树脂3上，并连接到布线4的另一端部。LSI芯片电极焊盘2和外部电极焊盘5通过布线4连接。
布线4和外部电极焊盘5被镀层6覆盖。第二绝缘树脂7覆盖在布线4上设置的镀层6和在外围电极焊盘5上的镀层6的外围边缘。布线4和外部电极焊盘5由导电树脂或导电墨水构造而成。
接着，描述了示例性实施例的LSI封装的另一不同结构的示例。
图3是示例性实施例的LSI封装的不同结构的视图。图3(a)是俯视图，图3(b)是沿着图3(a)中的AA′线截取的剖视图。
在图3所示的构造中，第三绝缘树脂8设置在第二绝缘树脂7上。从连接于外部电极焊盘5的连接部分到预定区域，布线4被沿着布线4的表面的镀层6部分地覆盖。布线4的剩余表面被第二绝缘树脂7覆盖。根据第二绝缘树脂7沿着布线4延伸多远，来确定在其上方镀层6形成在布线4上的区域。
布线4上的镀层6被第三绝缘树脂8覆盖。另外，外部电极焊盘5被镀层6以与图2的方式相同的方式来覆盖，外部电极焊盘5上的镀层6的外围边缘被第三绝缘树脂8覆盖。
如图3所示，采用在其中第二绝缘树脂7的边界和布线4上的镀层6被绝缘树脂覆盖的构造，布线4的一部分可以由镀层6覆盖，剩余的区域由绝缘树脂覆盖。然而，注意的是，如果将导电树脂用于布线4和外部电极焊盘5，并且将银用作导电树脂中的导电填料，则更可能发生可以造成布线间的短路的离子迁移。在这种情况下，通过用镀层6覆盖所有的布线，可以改进对离子迁移的抵抗力。
假设用于镀层6的材料具有有利的电特性并能够进行焊接，则对用于镀层6的材料没有限制。然而，优选从Cu、Ni、Ni/Au、Ni/Pd/Au等中选择的材料。还期望的是，通过碾磨、吹风处理(blast processing)、等离子体处理、化学处理等，将镀层6的表面变粗糙。镀层6的表面的粗糙化改善了相对于绝缘树脂的粘附性。
接着，描述了用在示例性实施例的LSI封装的构造中的材料。
例如，外部电极焊盘5和布线4的导电构件是微小金属颗粒(金、银、铜等)的烧结产物(sintered product)。通过利用含金属颗粒的导电树脂或导电墨水(包括具有分散在其中的导电颗粒的有机-无机合成物)等，可以形成布线4和外部电极5。
另外，为了采用示例性实施例的结构来实现高管脚密度和高布线密度，优选地减小外部电极焊盘5和布线4的节距。为了能够减小节距，作为导电膏和导电墨水的成分的导电填料的颗粒大小优选地为5μm或更小，更优选地，大致为0.5μm至3μm。虽然随着颗粒大小减小，印刷(printing)变得更容易，但是如果颗粒大小减小得太多，则接触电阻增大。由此，上述的范围是优选的。
此外，成分优选地包括具有颗粒直径为大致10nm至20nm(包含)的微小金属颗粒，并且可以包含具有颗粒直径低至大致5nm的微小金属颗粒。当颗粒尺寸为大致20nm或更小时，金属具有在低温下熔融的特性。在布线4和外部电极焊盘5中包含这样的微小金属颗粒不仅使节距能够减小，而且同时能够提高由于颗粒熔化而造成的导电性。
在下面描述的其他示例性实施例中，包括在填料成分中的微小金属颗粒和导电填料的上述颗粒大小的最佳值基本上相同。
第一绝缘树脂3可以是诸如聚酰亚胺或PBO(聚苯并噁唑)的用作传统钝化膜的材料，但是不限于该材料。另外，第二绝缘树脂7优选地为环氧型树脂，但不限于此。倘若其能够抑制由于诸如导电树脂、导电墨水等的导电构件中的内含物而导致在布线中出现的离子迁移，且相对于布线和基底具有良好的粘附性并具有优良的耐热性，则任何材料都可以被使用。
注意的是，虽然在图2中，为了方便起见，已经给出了外部电极焊盘的简单布置，但是电极焊盘不限于该布置并可采用不同的布置。图4示出了不同焊盘布置的示例。
图4(a)是俯视图，图4(b)是沿着图4(a)中的AA′线截取的剖视图。图4示出了在其中更多的焊盘设置到图2(a)所示的焊盘的外侧的构造。如图4(a)所示，可以使用与图2(a)的焊盘布置不同的焊盘布置。
此外，在外部电极焊盘5上形成的镀层6上，可以形成焊料凸块。图5示出了在其中设置有焊料凸块的示例构造。图5(a)是平面图，图5(b)是沿着图5(a)中的AA′线截取的剖视图。如图5(b)所示，焊料凸块14设置在外部电极焊盘5上形成的镀层6上。图5示出了在其中通过焊料球来形成焊料凸块14的示例。然而，通过用焊料膏进行印刷，可以形成焊料凸块。
接着，描述了焊料凸块设置在外部电极焊盘上的结构，并将该结构与传统结构相比较。
图6A是示出了传统的外部电极焊盘的示例构造的剖视图。图6B是图6A所示的外部电极焊盘上形成焊料凸块的情况的剖视图。在这些视图中，外部电极焊盘部分被放大了。
传统地，在LSI封装制造工艺中，在形成最上层的绝缘树脂(图6A中的第二绝缘树脂7)之后，在外部电极焊盘5上形成镀层6。在图6A中，设置在第二绝缘树脂7中的开口大于外部电极焊盘5。由于外部电极焊盘5小于该开口，镀层6覆盖布线的一部分。同时，在外部电极焊盘5和第二绝缘树脂7之间形成间隙。
图6B示出了在其中焊料凸块14形成在图6A所示的外部电极焊盘5上的结构。当焊料凸块14形成在外部电极焊盘5上时，由于因为焊料的凝固产生的收缩力而导致力作用抬起外部电极焊盘5的端部。因此，如果如图6B所示，外部电极焊盘5的外围边缘部分没有被最上层的绝缘树脂(第二绝缘树脂7)覆盖，则在外部电极焊盘5和基底(这里是第一绝缘树脂3)之间可以出现剥落。因此，外部电极焊盘5和基底之间的粘附力被显著地减小，裂缝从第二绝缘树脂7和镀层6之间的边界进入到布线，从而导致布线中的导电故障。以下描述了用于抑制焊盘端部处的剥落的进一步的传统结构。
图7A是示出了传统的外部电极焊盘的进一步示例构造的剖视图。图7B是在其中焊料凸块已经形成在图7A所示的外部电极焊盘上的情况的剖视图。
如图7A所示，设置在最上层的绝缘树脂(第二绝缘树脂7)中的开口小于外部电极焊盘5。传统上，在LSI封装制造工艺中，在形成最上层的绝缘树脂之后，在外部电极焊盘5上形成镀层6。因此，采用该结构，镀层6从中间部分延伸到外部电极焊盘5的外围，并且外部电极焊盘5的外围边缘部分被第二绝缘树脂7覆盖。采用该结构，抑制了参照图6B描述的类型的剥落。
然而，当形成最上层的绝缘树脂来覆盖如图7A所示的外部电极焊盘5的外围边缘且形成焊料凸块14时，凝固的焊料的收缩力可以造成裂缝从镀层6和最上层的绝缘树脂之间进入到外部电极焊盘5，如图7B所示。结果，在布线中可以出现导电故障。此外，由于裂缝可以扩大(propagate)并导致在基底和外部电极焊盘5之间出现剥落，因此基底和外部电极焊盘5之间的粘附力被显著降低。
以下描述了示例性实施例的LSI封装结构。图8A是示出了示例性实施例的外部电极焊盘的示例构造的剖视图。图8B是在其中焊料凸块已经形成在图8A所示的外部电极焊盘上的情况的剖视图。
在示例性实施例中，在镀层6形成在布线和封装外部电极上之后，最上层的绝缘树脂(第二绝缘树脂7)随后形成在布线上，并且形成在基底(第一绝缘树脂3)上，以覆盖外部电极焊盘5的外围边缘，从而给出了图8A所示的结构。在图8A所示的结构中，在最上层的绝缘树脂和镀层6之间不存在边界。最上层的绝缘树脂的边缘出现在镀层6上。然而，由于由块体金属制成，因此与作为树脂和金属的合成物的导电树脂和导电墨水相比，镀层6比较不易受裂缝的影响。因此，即使镀层6上的最上层的绝缘树脂的边缘区域被放置在应力的作用下，也可以防止在外部电极焊盘5的导电构件中出现裂缝。因此，即使如图8B所示形成焊料凸块时，也可以防止出现上述的裂缝和剥落。
另外，用绝缘树脂覆盖外部电极焊盘5的外围边缘增强了外部电极焊盘5和下面层之间的粘附力。
如上所述，示例性实施例的LSI封装防止了布线和外部电极焊盘的裂缝和剥落，因此比相关技术提高了可靠性。利用印刷方法来形成布线层与光刻技术相比不仅使得能够减小环境的负荷，而且与光刻技术相比降低了资金成本。
(第二示例性实施例)
该示例性实施例的LSI封装具有的构造为：在其中LSI芯片电极焊盘和外部电极焊盘通过连接台(land)和第一布线连接。示例性实施例的LSI封装的结构如下描述。
图9是示例性实施例的LSI封装的基本结构的示例的示意图。图9(a)是俯视图，图9(b)是沿着图9(a)中的AA′线截取的剖视图。
如图9所示，LSI封装包括形成在LSI芯片1的表面上的LSI芯片电极焊盘2、第一绝缘树脂3、第一布线4a、外部电极焊盘5、镀层6、第二绝缘树脂7、连接台31、第二布线9以及第三绝缘树脂10。
第一绝缘树脂3和LSI芯片电极焊盘2形成在LSI芯片1的表面上的同一层中。第一布线4a的一个端部设置在第一绝缘树脂3上，并且连接到LSI芯片电极焊盘2。第二绝缘树脂7设置在第一绝缘树脂3上。外部电极焊盘5和与外部电极焊盘5连接的第二布线9设置在第二绝缘树脂7上。
第二布线9的一个端部通过第二绝缘树脂7中的开口连接到第一布线4a的另一端部。连接部分被称作连接台31。第二布线9的另一端部连接到外部电极焊盘5。第三绝缘树脂10设置在第二绝缘树脂7上。
通过利用导电树脂或导电墨水，来构造外部电极焊盘5、第二布线9、连接台31和第一布线4a的导电构件。与最上层对应的导电构件部分被镀层6覆盖。具体来说，如图9(b)所示，除了从外部电极焊盘5的中间延伸到外部电极焊盘5的外围附近的位置的区域之外，形成在与最上层对应的第二布线9和外部电极焊盘5部分上的镀层6被第三绝缘树脂10覆盖。采用该构造，第三绝缘树脂10覆盖外部电极焊盘5的外围边缘。
如上所述，虽然示例性实施例的LSI封装具有多个布线层，但是可以防止布线和外部电极焊盘的裂缝和剥落，并实现了优于相关技术的提高的可靠性。利用印刷方法来形成电极焊盘与光刻技术相比不仅使环境的负荷减小，而且与光刻技术相比降低了资金成本。
注意的是，如图3所示，示例性实施例的LSI封装可以由设置在外部电极焊盘5和连接的布线的至少一部分上的镀层6，以及被绝缘树脂覆盖的外部电极焊盘5上的镀层6的外围边缘来构造。注意的是，当将导电树脂用作导电构件，并且将银用作导电树脂的导电填料时，通过用镀层6覆盖所有的布线，可以提高对离子迁移的抵抗力。在该情况下，镀层6可以不仅覆盖最上层的布线，而且可以覆盖内部层的布线。
如在第一示例性实施例中，用于镀层的材料可以是具有良好的电特性并能够焊接的任意材料，但是优选地为Cu、Ni、Ni/Au、Ni/Pd/Au等。期望的是，通过碾磨、吹风处理、等离子体处理、化学处理等，使镀层6的表面变粗糙。镀层6的粗糙化表面改进了相对于绝缘树脂的粘附性。
另外，如在第一示例性实施例中的，外部电极焊盘5、第二布线9、连接台31和第一布线4a的导电构件可以通过利用微小金属颗粒(金、银、铜等的微小颗粒)的烧结产物、导电树脂或导电墨水(包括具有分散在其中的微小导电颗粒的有机-无机合成物)等来形成。
另外，为了实现高管脚密度和高布线密度，优选地减小外部电极焊盘5、第二布线9和第一布线4a的节距。为了减小节距，优选地，利用至少部分由微小金属颗粒制成的导电膏或导电墨水作为成分，其中，微小金属颗粒具有大致为20nm或更小的颗粒直径。包括该种微小金属颗粒的优点与第一示例性实施例中描述的相同。
另外，如在第一示例性实施例中的，第一绝缘树脂3可以利用诸如聚酰亚胺、PBO等的传统钝化膜中使用的材料。然而，第一绝缘树脂3不限于该材料。另外，第二绝缘树脂7和第三绝缘树脂10优选地为环氧型树脂，但不限于此。倘若其能够抑制由于诸如导电树脂、导电墨水等的导电构件而导致在布线中出现的离子迁移，并且相对于布线和基底具有良好的粘附性并具有优良的耐热性，那么任何材料都可以被使用。
此外，虽然在图9中，为了方便起见，已经给出了外部电极焊盘的简单布置，但是不言而喻的是电极焊盘并不限于该布置，并且其可采用不同的布置，比如图4所示的布置。
另外，焊料凸块可以通过镀层6形成在外部电极焊盘5上，如图5所示。虽然图5示出了在其中由焊料球形成焊料凸块的示例，但是焊料凸块可以通过利用焊料膏印刷来形成。
(第三示例性实施例)
该示例性实施例的LSI封装涉及一种包括LSI芯片的封装的电子组件。下面描述了示例性实施例的LSI封装的结构。
图10示意性示出了示例性实施例的LSI封装的基本结构的示例。图10(a)是俯视图，图10(b)是沿着图10(a)中的AA′线截取的剖视图。
如图10所示，LSI封装包括形成在LSI芯片1的表面上的LSI芯片电极焊盘2、第一绝缘树脂3、第一布线4a、外部电极焊盘5、镀层6、第二绝缘树脂7、连接台31和32、第二布线9、第三绝缘树脂10、第三布线11和第四绝缘树脂12。
第一绝缘树脂3和LSI芯片电极焊盘2形成在LSI芯片1的表面上的同一层中。第一布线4a的一个端部设置在第一绝缘树脂3上并连接到LSI芯片电极焊盘2。第二绝缘树脂7设置在第一绝缘树脂3上，第二布线9形成在第二绝缘树脂7上。
第二布线9的一个端部通过第二绝缘树脂7中的开口连接到第一布线4a的另一端部。该连接部分称作连接台31。第三绝缘树脂10设置在第二绝缘树脂7上。外部电极焊盘5和与外部电极焊盘5连接的第三布线11设置在第三绝缘树脂10上。
第三布线11的一个端部通过第三绝缘树脂10中的开口连接到第二布线9的另一端部。该连接部分称作连接台32。第三布线11的另一端部连接到外部电极焊盘5。第四绝缘树脂12设置在第三绝缘树脂10上。
通过利用导电树脂或导电墨水，来构造外部电极焊盘5、第三布线11、第二布线9、连接台31和32以及第一布线4a的导电构件。与最上层对应的导电构件部分被镀层6覆盖。具体来说，如图10(b)中所示，第三布线11和外部电极焊盘5对应于最上层的部分。除了从外部电极焊盘5的中间延伸到外部电极焊盘5的外围附近的位置的区域之外，通过第四绝缘树脂12来覆盖镀层6。采用该构造，第四绝缘树脂12覆盖外部电极焊盘5的外围边缘。
另外，为了支持LSI芯片1的内部电路的小型化，或者为了利用导电树脂或导电墨水形成诸如L、C和R的无源构件，设置第二布线9和第三布线11，且第二布线9和第三布线11通过连接台32连接。
如上所述，示例性实施例的LSI封装防止了布线和外部电极焊盘的裂缝和剥落，由此与相关技术相比，改进了可靠性。利用印刷方法形成电极焊盘与光刻技术相比不仅能够减小环境的负荷，而且与光刻技术相比降低了资金成本。
注意的是，连接LSI芯片电极和外部电极的布线层的数量不限于三个，并且可接受包括四个或更多个布线层的多层结构。多层结构具有交替设置的绝缘树脂层和布线层。
此外，如图3所示，示例性实施例的LSI封装具有的结构为：镀层6设置在外部电极焊盘5和连接的布线的至少一部分上，且外部电极焊盘5上的镀层6的外围边缘被绝缘树脂覆盖。注意的是，当将导电树脂用作导电构件，并且将银用作导电树脂的导电填料时，通过用镀层6覆盖所有的布线，可以改善对离子迁移的抵抗力。
除此之外，在该情况下，镀层6可以不仅覆盖如图11所示的最上层的布线，而且覆盖内部层的布线。在图11所示的构造中，镀层6还设置在第一布线4a和第二布线7的上表面上。
此外，如在第一示例性实施例中，用于镀层6的材料可以是具有良好电特性和能够焊接的任意材料，但是优选地为Cu、Ni、Ni/Au、Ni/Pd/Au等。期望的是，通过碾磨、吹风处理、等离子体处理、化学处理等，将镀层6的表面变粗糙。镀层6的表面的粗糙化改进了相对于绝缘树脂的粘附性。
另外，如在第一示例性实施例中的，外部电极焊盘5、第二布线9、连接台31和第一布线4a的导电构件可以是利用微小金属颗粒(金、银、铜等的微小颗粒)的烧结产物、导电树脂或导电墨水(包括具有分散在其中的微小导电颗粒的有机-无机合成物)等来形成。
另外，为了实现高管脚密度和高布线密度，优选地减小外部电极焊盘5、第二布线9和第一布线4a的节距。为了减小节距，优选地，利用至少部分由微小金属颗粒制成的导电膏或导电墨水作为成分，其中，微小金属颗粒具有大致为20nm或更小的颗粒直径。包括该种微小金属颗粒的优点与第一示例性实施例中描述的相同。
另外，如在第一示例性实施例中的，第一绝缘树脂3可以是诸如聚酰亚胺、PBO等的在传统钝化膜中使用的材料。然而，第一绝缘树脂3不限于该材料。另外，第二绝缘树脂7和第三绝缘树脂10优选地为环氧型树脂，但不限于此。倘若其能够抑制由于诸如导电树脂、导电墨水等的导电构件而导致在布线中出现的离子迁移，并且相对于布线和基底具有良好的粘附性并具有优良的耐热性，则任何材料都可以被使用。
此外，虽然在图10中，为了方便起见，已经给出了外部电极焊盘的简单布置，但是不言而喻的是电极焊盘并不限于该布置，并且其可采用不同的布置，比如图4所示的布置。
另外，焊料凸块可以通过镀层6形成在外部电极焊盘5上，如图5所示。虽然图5示出了在其中由焊料球形成焊料凸块的示例，但是焊料凸块可以通过利用焊料膏印刷来形成。
(第四示例性实施例)
示例性实施例的LSI封装包括用于减小凸块中的应力的应力减轻层。以下描述了示例性实施例的LSI封装的结构。
图12示意性示出了示例性实施例的LSI封装的基本结构的示例。图12(a)是俯视图，图12(b)是沿着图12(a)中的AA′线截取的剖视图。
如图12所示，LSI封装包括形成在LSI芯片1的表面上的LSI芯片电极焊盘2、第一绝缘树脂3、布线4、外部电极焊盘5、镀层6、第二绝缘树脂7和应力减轻层13。
第一绝缘树脂3和LSI芯片电极焊盘2形成在LSI芯片1的表面上的同一层中。应力减轻层13设置在第一绝缘树脂3上。布线4和与布线4连接的外部电极焊盘5设置在应力减轻层13上。布线4连接到LSI芯片电极焊盘2。第二绝缘树脂7设置在应力减轻层13上。
形成布线4和外部电极焊盘5的导电构件由导电树脂或者导电墨水制成。导电构件的上表面被镀层6覆盖。除了从外部电极焊盘5的中间延伸到外部电极焊盘5的外围附近的位置的区域内之外，镀层6被第二绝缘树脂7覆盖。采用该结构，第二绝缘树脂7覆盖外部电极焊盘5的外围边缘。
在示例性实施例的结构中，应力减轻层13设置在第一绝缘树脂3上。因此，当示例性实施例的封装安装在基底板上时，可以减小由于基底板和硅之间的热膨胀的差而导致的焊料凸块中的应力。
如上所述，由于应力减轻层，造成示例性实施例的LSI封装降低了焊料凸块中的应力，由此防止了外部电极焊盘的裂缝和剥落，并且与相关技术相比带来了改进的可靠性。利用印刷方法来形成电极焊盘与光刻技术相比不仅使得能够减小环境的负荷，而且与光刻技术相比降低了资金成本。
注意的是，在示例性实施例的LSI封装中，应力减轻层优选地是低弹性材料。虽然期待的是使用弹性体或硅橡胶，但是通过利用绝缘树脂、导电树脂或诸如Cu的金属来提供其上安装有封装的基底板和硅之间的间隙，可以实现应力减轻的效果。此外，通过使应力减轻层的表面变粗糙，或者利用相对于由导电树脂、导电墨水等形成的导电构件，比第一绝缘树脂具有更高粘附力的材料，可以实现粘附力的改进。
另外，如在第一示例性实施例中的，形成布线4和外部电极焊盘5的导电构件可以利用微小金属颗粒(金、银、铜等的微小颗粒)的烧结产物、导电树脂或导电墨水(包括具有分散在其中的导电颗粒的有机-无机合成物)等来形成。示例性实施例与第一示例性实施例的类似之处在于，至少部分由微小金属颗粒制成的导电膏或导电墨水优选地用作成分，其中，微小金属颗粒具有大致为20nm或更小的颗粒直径。
该示例性实施例与第一示例性实施例的类似之处还在于，对用于镀层和绝缘树脂的材料没有限制。
此外，如图3所示，可以使用的结构是：镀层6设置在外部电极焊盘5和连接的布线的至少一部分上，外部电极焊盘5上的镀层6的外围边缘被绝缘树脂覆盖。与第一示例性实施例类似之处还在于，通过用镀层6覆盖整个布线，可以改进对离子迁移的抵抗力。
该示例性实施例还与第二示例性实施例和第三示例性实施例的类似之处在于：可以使用与图12的焊盘布置不同的焊盘布置，比如图4所示的焊盘布置；可以使用多层的结构；并且可以将焊料凸块设置在外部电极5的镀层6上。当布线具有多层结构时，应力减轻层13可以形成在绝缘树脂中除了最上层之外的任意层上。
(第五示例性实施例)
虽然该示例性实施例的LSI封装包括应力减轻层，但是与第四示例性实施例不同。以下将描述该示例性实施例的LSI封装的结构。
图13示意性示出了示例性实施例的LSI封装的基本结构的示例。图13(a)是俯视图，图13(b)是沿着图13(a)中的AA′线截取的剖视图。
如图13所示，LSI封装包括形成在LSI芯片1的表面上的LSI芯片电极焊盘2、第一绝缘树脂3、布线4、外部电极焊盘5、镀层6、第二绝缘树脂7和应力减轻层13。
第一绝缘树脂3和LSI芯片电极焊盘2形成在LSI芯片1的表面上的同一层中。布线4设置在第一绝缘树脂3上，并连接到LSI芯片电极焊盘2。应力减轻层13形成在将设置有外部电极焊盘5的区域中的第一绝缘树脂3上。外部电极焊盘5形成在应力减轻层13上并连接到布线4。第二绝缘树脂7形成在与应力减轻层13对应的区域外部的区域内的第一绝缘树脂3和布线4上。
形成布线4和外部电极焊盘5的导电构件由导电树脂或导电墨水构造。导电构件的上表面被镀层6覆盖。除了从外部电极5的中间延伸到外部电极焊盘5的外围附近的区域内之外，镀层6被第二绝缘树脂7覆盖。采用该结构，第二绝缘树脂7覆盖外部电极焊盘5的外围边缘。
在示例性实施例的结构中，应力减轻层13设置在外部电极焊盘5的底部上。因此，当该示例性实施例的封装安装在基底板上时，可以减小由于基底板和硅之间的热膨胀的差导致的焊料凸块中的应力。
如上所述，该示例性实施例的LSI封装降低了焊料凸块中的应力，由此防止了外部电极焊盘的裂缝和剥落，并且与相关技术相比带来了改进的可靠性。另外，由于仅在外部电极焊盘部分设置了应力减轻层，因此，在第二安装中到基底的间隙比第四示例性实施例中的宽，并且可以改进UF填充特性。此外，利用印刷方法来形成电极焊盘与光刻技术相比不仅使得能够减小环境的负荷，而且与光刻技术相比降低了资金成本。
注意的是，在该示例性实施例的LSI封装中，如在第四示例性实施例中的，应力减轻层优选地为弹性材料。虽然期待的是使用弹性体或硅橡胶，但是通过利用绝缘树脂、导电树脂或诸如Cu的金属来提供在其上安装有封装的基底板和硅之间的间隙，可以实现应力减轻的效果。此外，通过使应力减轻层的表面变粗糙，或者相对于由导电树脂、导电墨水等形成的导电构件，利用具有比第一绝缘树脂更高粘附力的材料，可以期待粘附力的提高。
另外，如在第一示例性实施例中的，形成布线4和外部电极焊盘5的导电构件可以利用微小金属颗粒(金、银、铜等的微小颗粒)的烧结产物、导电树脂或导电墨水(包括具有分散在其中的导电颗粒的有机-无机合成物)等来形成。示例性实施例与第一示例性实施例的类似之处还在于，至少部分由微小金属颗粒制成的导电膏或导电墨水优选地用作成分，其中，微小金属颗粒具有大致为20nm或更小的颗粒直径。
该示例性实施例与第一示例性实施例的类似之处还在于，对用于镀层和绝缘树脂的材料没有限制。
此外，如图3所示，可以使用的结构是：镀层6设置在外部电极焊盘5和与外部电极5连接的布线的至少一部分上，外部电极焊盘5上的镀层6的外围边缘被绝缘树脂覆盖。与第一示例性实施例类似之处还在于，通过用镀层6覆盖整个布线，可以改进对离子迁移的抵抗力。
该示例性实施例还与第二示例性实施例和第三示例性实施例的类似之处在于：可以使用与图12的焊盘布置不同的焊盘布置，比如图4所示的焊盘布置；可以使用多层的结构；并且可以将焊料凸块设置在外部电极5的镀层6上。
如在第一至第五示例性实施例中所描述的，采用本发明的LSI封装结构，可以提供具有高可靠性、低环境影响和低成本的封装，并使得多层的布线结构和高密度布线成为可能。
此外，本发明的LSI封装不限于第一至第五示例性实施例中的任一个，并且本发明的LSI封装可以是其合适的组合。
(第六示例性实施例)
下面描述了图2所示的LSI封装的制造方法。
该示例性实施例的LSI封装制造方法包括：制备工艺，其用于制备包括LSI芯片的晶片(基底)；布线工艺，其用于通过印刷提供导电树脂或导电墨水，并且随后固化所提供的导电树脂或导电墨水，来在基底上形成布线和外部电极焊盘；镀敷工艺，其用于在外部电极焊盘和布线的至少一部分上形成镀层；以及绝缘树脂形成工艺，其用于在基底上形成绝缘树脂，以覆盖外部电极焊盘的外围边缘上的镀层。下面将详细描述这些工艺中的每个。
图14至图19示出了根据示例性实施例的LSI封装制造工艺。对于每个图，(a)是俯视图，(b)是沿着俯视图的AA′线截取的剖视图。
在制备工艺中，在包括设置有LSI芯片电极焊盘2的LSI芯片的晶片(基底)上形成第一绝缘树脂3，其中，第一绝缘树脂3包括用于暴露LSI芯片电极焊盘2的上表面的开口(图14)。第一绝缘树脂3优选地为由聚酰亚胺或PBO制成的钝化膜，但是不限于此，并且第一绝缘树脂3可以是上面能够形成有布线的任意材料。
在布线工艺中，利用印刷方法，用于形成布线4和外部电极焊盘5的导电构件设置在第一绝缘树脂3和LSI芯片电极焊盘2上(图15)。
通过印刷由树脂和金属填料的组合物而形成的导电树脂(导电膏)或导电墨水，来提供导电构件(布线4和外部电极焊盘5)。用于导电膏或导电墨水的材料不受限制，并且可以是具有至少预定水平的诸如导电性、可印刷性、可固化性和可靠性的期望特性的任何材料。
外部电极焊盘5是用于电气连接到外部的端子，并优选地具有比LSI芯片电极焊盘2大的面积，以有助于焊接到比如基底板的端子的连接目标物。为了防止相邻的外部电极焊盘5与焊料膏等接触，外部电极焊盘5的节距优选地比LSI芯片电极焊盘2的节距宽。此外，与连接到外部电极焊盘5的布线4的纵向方向垂直的尺寸(布线宽度)优选地不超过第一绝缘树脂3中芯片电极焊盘2的开口的宽度。这将使得节距减小，其将在随后描述。
为了能够以较高的密度安装封装，每个布线部分的节距优选地变窄。此外，优选地，形成布线的材料的电阻同时减小。为了实现该减小，优选地，使用包括微小金属颗粒的导电树脂或导电墨水，其中，该微小金属颗粒具有大致为20nm或更小的颗粒直径，更优选地，具有为15nm或更小的颗粒直径。由于当颗粒尺寸减小到几十纳米或更小时，金属具有在低温下熔化的特性，因此减小填料的颗粒尺寸可以提高可印刷性，并且有助于提高导电性。
为了形成布线部分，对施加方法没有限制，且可以使用能够形成预定图案的任何方法。利用采用掩模的印刷方法、喷墨法、分配法等，可以施加预定的图案。通过固化，使施加的导电树脂或导电墨水导电并用作布线。
在镀敷工艺中，镀层6形成在导电构件的所有上表面上，以产生在其中可以进行焊接的状态(图16)。虽然用于镀敷的材料不受限制并且可以是具有良好电特性和能够进行焊接的任何材料，但是材料优选地为Cu、Ni、Ni/Au、Ni/Pd/Au等。注意的是，在形成镀层6之后，优选地通过进行机械或化学碾磨处理、吹风处理、等离子体处理、化学处理等，使其表面变粗糙。表面的粗糙化改进了相对于此后形成的绝缘树脂的粘附性。
在绝缘树脂形成工艺中，第二绝缘树脂7形成在第一绝缘树脂3上，以覆盖外部电极焊盘5的外围边缘上的镀层6(图17)。用于形成第二绝缘树脂7的材料优选地为环氧树脂，但不限于此，并且该材料可以是具有相对于布线和基底的高粘附力和期望的耐热性，并能够抑制布线迁移的任何材料。此外，对施加的方法没有限制。利用采用丝网掩模(screen mask)的印刷法或喷墨法的施加是优选的，但是利用旋涂机或者层合机来施加感光树脂的方法也是可接受的。
此后，根据产品需要，焊料凸块14可以形成在外部电极焊盘5上(图18)。可以使用传统的执行方法来形成焊料凸块。这样的方法包括印刷焊料膏和随后加热的方法，以及印刷焊剂、随后添加焊料球并加热的方法。然而，对所采用的方法没有具体的限制。
当利用保持在晶片状态下的LSI芯片1来执行每个上述工艺时，需要切片工艺来作为最后的工艺，以便于将晶片分隔成LSI芯片1(图19)。对于切片工艺，可以使用传统的方法。
根据上述的LSI封装制造方法，可以提供高可靠性、低环境影响和低成本的封装。
在示例性实施例的LSI封装制造方法中，由于使用导电树脂，所以使用的布线形成方法是便宜的并具有低环境影响，并且可以提供高可靠性的封装，其中，导电树脂的使用不产生与光刻方法相关的废料或蚀刻污水。
(第七示例性实施例)
下面描述了图3所示的LSI封装的制造方法。
示例性实施例的封装制造方法包括：制备工艺，其用于制备包括LSI芯片的晶片(基底)；布线工艺，其用于通过印刷提供导电树脂或导电墨水，并随后固化所提供的导电树脂或导电墨水，来在基底上形成布线和外部电极焊盘；镀敷工艺，其用于在布线的至少一部分和外部电极焊盘上形成镀层；以及绝缘树脂形成工艺，其用于形成绝缘树脂，以覆盖外部电极焊盘的外围边缘上的镀层。下面将详细描述这些工艺中的每个。
图20至图23示出了根据示例性实施例的LSI封装制造工艺。对于每个图，(a)是俯视图，(b)是沿着俯视图的AA′线截取的剖视图。
在制备工艺中，在具有LSI芯片电极焊盘2的LSI芯片(晶片)上形成第一绝缘树脂3，以在开口中包括LSI芯片电极焊盘2(图20)。第一绝缘树脂3优选地为由聚酰亚胺或PBO制成的钝化膜，但是也可以是可以形成布线的任意材料。
在布线工艺中，提供用于形成布线4和电极焊盘5的材料(图21)。通过印刷由树脂和金属填料的组合物形成的导电树脂(导电膏)或导电墨水，来提供导电构件(布线4和外部电极焊盘5)。用于导电膏或导电墨水的材料不受限制，并且可以是具有诸如导电性、可印刷性、可固化性和可靠性等的期望特性的任何材料。为了能够以更高的密度安装封装，每个布线部分的节距优选地变窄。
此外，优选地，形成布线的材料的电阻同时减小。为了实现该减小，优选地，使用包括微小金属颗粒的导电树脂或导电墨水，其中，该微小金属颗粒具有大致为20nm或更小的颗粒直径，更优选地，具有为15nm或更小的颗粒直径。由于当颗粒尺寸减小到几十纳米或更小时，金属具有在低温下熔化的特性，因此减小填料的颗粒尺寸可以提高可印刷性并且有助于提高导电性。
用于形成布线的施用方法不受限制，并且可以是能够形成预定图案的任意方法。例如，可以使用采用掩模的印刷方法和喷墨方法，或分配法。通过固化，使施加的导电树脂或导电墨水导电并用作布线。
在示例性实施例的镀敷工艺中，在镀敷工艺之前增加绝缘树脂形成工艺。为了保护布线4，由绝缘树脂7来覆盖布线4的表面。此时，形成绝缘树脂，使得确保第二绝缘树脂7中的开口大于外部电极焊盘5。此后，镀层6形成在导电构件的所有上表面上，其中，导电构件存在于绝缘树脂内的开口部分中以产生在其中可以进行焊接的状态(图22)。虽然用于镀敷的材料不受限制，并且可以是具有良好电特性和能够进行焊接的任何材料，但是材料优选地为Cu、Ni、Ni/Au、Ni/Pd/Au等。注意的是，在形成镀层6之后，优选地通过进行机械或化学碾磨处理、吹风处理、等离子体处理、化学处理等，使其表面变粗糙。表面的粗糙化改进了相对于此后形成的绝缘树脂的粘附性。
在绝缘树脂形成工艺中，形成第三绝缘树脂8以覆盖外部电极焊盘5上形成的镀层6的外围边缘(图23)。第三绝缘树脂8优选地为环氧型树脂，但不限于此。可以使用具有相对于布线和下面的层的高粘附力和期望的耐热性，并且能够抑制布线迁移的任何材料。此外，对施加绝缘树脂8所使用的方法没有限制。采用丝网掩模的印刷法或喷墨法是优选的，但是利用旋涂机或层合机来施加感光树脂的方法的使用也是可接受的。
此后，与第六示例性实施例中的方式相同，根据产品需要，可以将焊料凸块14形成在外部电极焊盘5上。另外，如在第六示例性实施例中的，当利用在晶片状态下的LSI芯片1来实现上述工艺时，需要切片工艺作为最后的工艺。
根据上述的LSI封装制造方法，可以提供高可靠性、低环境影响和低成本的封装。
(第八示例性实施例)
下面描述了图9所示的LSI封装的制造方法。
该示例性实施例的封装制造方法包括：制备工艺，其用于制备包括LSI芯片的晶片(基底)；第一布线工艺，其用于通过印刷提供导电树脂或导电墨水，并随后固化所提供的导电树脂或导电墨水，来在基底上形成布线和外部电极焊盘；用于形成绝缘树脂层来覆盖第一布线的工艺；第二布线工艺，其用于通过与第一布线工艺近似的方法来形成第二布线层；镀敷工艺，其用于在外部电极焊盘和布线的至少一部分上形成镀层；以及用于形成第二绝缘树脂以覆盖外部电极焊盘的外围边缘上的镀层的工艺。
图24至图27示出了根据示例性实施例的LSI封装制造方法的工艺。对于每个图，(a)是俯视图，(b)是沿着俯视图的AA′线截取的剖视图。
在制备工艺中，在具有LSI芯片电极焊盘2的LSI芯片(晶片)上形成第一绝缘树脂3，以在开口中包括LSI芯片电极焊盘2(图24)。第一绝缘树脂3优选地为由聚酰亚胺或PBO制成的钝化膜，但是也可以是在其上可以形成布线的任意材料。
在第一布线工艺中，提供用于形成布线4a和外部电极焊盘5的材料。以与第七示例性实施例相同的方式，通过印刷导电树脂或导电墨水来提供导电构件(第一布线4a和外部电极焊盘5)。对导电膏或导电墨水的材料没有限制。优选地，使用包括微小金属颗粒的导电树脂或导电墨水，其中，该微小金属颗粒具有大致为20nm或更小的颗粒直径，更优选地，具有为15nm或更小的颗粒直径。如在第七示例性实施例中的，对施加所用的方法没有限制。通过固化，使施加的导电树脂或导电墨水导电并用作布线。
此后，形成第二绝缘层7，其将变为第二布线9的下面的层。此时，形成第二绝缘层7以只留下未覆盖的连接台31，其中，连接台31用作第一布线4a和第二布线9之间的连接部分(图25)。
在第二布线工艺中，通过在连接台31上形成第二布线9，可以产生第一布线4a和第二布线9之间的电气连接。通过在第二绝缘树脂7上形成第二布线9之前的，并且利用与用于形成第一布线的方法相同的方法的工艺，将连接台31设置在第二绝缘树脂7的开口部分中。
在镀敷工艺中，以与第六示例性实施例的方式相同的方式，将镀层6形成在导电构件的所有上表面上，以产生在其中可以进行焊接的状态(图26)。虽然用于镀敷的材料不受限制，并且可以是具有良好电特性和能够进行焊接的任何材料，但是材料优选地为Cu、Ni、Ni/Au、Ni/Pd/Au等。注意的是，在形成镀层6之后，优选地通过进行机械或化学碾磨处理、吹风处理、等离子体处理、化学处理等，使其表面变得粗糙。表面的粗糙化改进了相对于此后形成的绝缘树脂的粘附性。
在绝缘树脂形成工艺中，形成第三绝缘树脂10以覆盖外部电极焊盘上形成的镀层6的外围边缘(图27)。第三绝缘树脂10不限于特定材料。如在第六和第七示例性实施例中的，可以使用具有相对于布线和下面的层的高粘附力和期望的耐热性，并能够抑制布线迁移的任何材料。此外，对用于施加第三绝缘树脂10的方法没有限制。
此后，以与第六和第七示例性实施例的方式相同的方式，根据产品需要，可以在外部电极焊盘上形成焊料凸块。此外，示例性实施例与第六和第七示例性实施例的类似之处在于，当在晶片状态下的LSI芯片1上实施上述的工艺时，需要切片工艺作为最后的工艺。
注意的是，虽然在示例性实施例中，描述了两层布线结构，通过将类似于第一布线工艺和第二布线工艺的工艺重复期望的次数，可以实现多层结构。
根据上述的LSI封装制造方法，可以提供高具有可靠性、低环境影响和低成本的封装，并能够形成高密度的布线。
(第九示例性实施例)
下面描述了图12所示的LSI封装的制造方法。
该示例性实施例的封装制造方法包括：制备工艺，其用于制备包括LSI芯片的晶片(基底)；用于在LSI芯片上的绝缘树脂上提供应力减轻层的工艺；第一布线工艺，其用于通过印刷提供导电树脂或导电墨水，并随后固化所提供的导电树脂或导电墨水，来形成布线和外部电极焊盘；镀敷工艺，其用于在外部电极焊盘和布线的至少一部分上形成镀层；以及用于在镀层上形成第二绝缘树脂以覆盖外部电极焊盘的外围边缘的工艺。
图28至图31示出了根据示例性实施例的LSI封装制造工艺。对于每个图，(a)是俯视图，(b)是沿着俯视图的AA′线截取的剖视图。
在制备工艺中，在包括具有LSI芯片电极焊盘2的LSI芯片的晶片(基底)上形成第一绝缘树脂3，以在开口中包括LSI芯片电极焊盘2(图28)。第一绝缘树脂3优选地为由聚酰亚胺或PBO制成的钝化膜，但是可以是在其上可以形成布线的任意材料。
在应力减轻层形成工艺中，在第一绝缘树脂3上形成应力减轻层13(图29)。应力减轻层13优选地为弹性材料。虽然使用弹性体或橡胶是理想的，但是通过利用绝缘树脂、导电树脂或诸如Cu的金属来提供在其上安装有封装的基底板和硅之间的间隙，也可以实现应力减轻的效果。此外，通过增加工艺使应力减轻层13的表面变粗糙，或者利用相对于诸如导电树脂、导电墨水等的导电构件具有比第一绝缘树脂更良好粘附力的材料，可以实现粘附力的改进。
由于从第一布线工艺向前的工艺(图30和图31)与第八示例性实施例的工艺(图26和图27)相同，因此省略了对这些工艺的描述。
根据上述的LSI封装制造方法，可以提供高可靠性、低环境影响和低成本的封装。
(第十示例性实施例)
下面描述了图13所示的LSI封装的制造方法。
该示例性实施例的封装制造方法包括：制备工艺，其用于制备包括LSI芯片的晶片(基底)；用于在LSI芯片的绝缘树脂上提供应力减轻层的工艺；第一布线工艺，其用于通过印刷提供导电树脂或导电墨水，并随后固化所提供的导电树脂或导电墨水，来形成布线和外部电极焊盘；镀敷工艺，其用于在外部电极焊盘和布线的至少一部分上形成镀层；以及用于在镀层上形成第二绝缘树脂以覆盖外部电极焊盘的外围边缘的工艺。
图32至图35示出了根据示例性实施例的LSI封装制造工艺。对于每个图，(a)是俯视图，(b)是沿着俯视图的AA′线截取的剖视图。
在制备工艺中，在包括具有LSI芯片电极焊盘2的LSI芯片的晶片(基底)上形成第一绝缘树脂3，以在开口中包括LSI芯片电极焊盘2(图32)。第一绝缘树脂3优选地为由聚酰亚胺或PBO制成的钝化膜，但是可以是在其上可以形成布线的任意材料。
在该示例性实施例的应力减轻层形成工艺中，在第一绝缘树脂3上形成应力减轻层13来作为外部电极焊盘的底部(图33)。应力减轻层13优选地为弹性材料。虽然期望的是使用弹性体或橡胶，但是通过利用绝缘树脂、导电树脂或诸如Cu的金属来提供在其上安装有封装的基底板和硅之间的间隙，也可以实现应力减轻的效果。此外，通过增加工艺使应力减轻层13的表面变粗糙，或者利用相对于诸如导电树脂、导电墨水等的导电构件具有比第一绝缘树脂更良好粘附力的材料，可以实现粘附力的改善，以及实现焊料凸块部分中粘附力和应力减轻效果的同时改善。
由于从第一布线工艺向前的工艺(图34和图35)与第八示例性实施例的工艺(图26和图27)相同，因此省略了对这些工艺的描述。
根据上述的LSI封装制造方法，可以提供高可靠性、低环境影响和低成本的封装。
另外，本发明的LSI封装制造方法不限于第六至第十示例性实施例中的任意一个，并且可以是它们的合适的组合。
注意的是，本发明不限于上述的实施例，并且可以在本发明的范围内经受各种更改。当然，这些更改也落入本发明的范围内。
该申请基于并要求于2006年10月5日提交的日本专利申请第2006-273996号的优选权的权益，其内容通过引用包含于此。

Claims (29)

1.一种半导体封装，包括：
外部电极焊盘，所述外部电极焊盘通过由导电树脂或导电墨水制成的导电构件形成，所述外部电极焊盘连接到半导体器件的内部电路，所述外部电极用以被电气连接到外部；
镀层，所述镀层设置在所述外部电极焊盘的整个表面上；以及
绝缘树脂层，所述绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述绝缘树脂层暴露所述外部电极焊盘上的所述镀层的一部分。
2.根据权利要求1所述的半导体封装，其中，
设置由导电树脂或导电墨水形成的至少一层布线，用于将所述半导体器件与所述外部电极焊盘相连接，并且
所述至少一层布线中的最上层的布线连接到所述外部电极焊盘，在从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面上，所述布线被所述镀层覆盖。
3.一种半导体封装，包括：
半导体器件，所述半导体器件包括与内部电路连接的芯片电极焊盘；
第一绝缘树脂层，所述第一绝缘树脂层覆盖所述半导体器件的表面，所述第一绝缘树脂层设置有暴露所述芯片电极焊盘的表面的开口；
布线，所述布线通过由导电树脂或导电墨水制成的导电构件而形成在所述第一绝缘树脂层上，所述布线经由所述开口连接到所述芯片电极焊盘；
外部电极焊盘，所述外部电极焊盘由与所述导电构件等同的构件形成，所述外部电极焊盘具有比所述芯片电极焊盘大的表面积，所述外部电极焊盘被通过利用比所述芯片电极焊盘的节距宽的节距来形成，所述外部电极焊盘被连接到所述布线；
镀层，所述镀层覆盖所述外部电极焊盘的整个表面，并且覆盖在所述布线上的、从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面；以及
第二绝缘树脂层，所述第二绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述第二绝缘树脂层暴露所述外部电极焊盘上的所述镀层的一部分。
4.一种半导体封装，包括：
半导体器件，所述半导体器件包括与内部电路连接的芯片电极焊盘；
第一绝缘树脂层，所述第一绝缘树脂层覆盖所述半导体器件的表面，所述第一绝缘树脂层设置有暴露所述芯片电极焊盘的表面的第一开口；
第一布线，所述第一布线通过由导电树脂或导电墨水制成的导电构件而形成在所述第一绝缘树脂层上，所述第一布线经由所述第一开口连接到所述芯片电极焊盘；
第二绝缘树脂层，所述第二绝缘树脂层形成在所述第一绝缘树脂层上，所述第二绝缘树脂层设置有暴露所述第一布线的一部分的第二开口；
第二布线层，所述第二布线层通过与所述导电构件等同的构件形成在所述第二绝缘树脂上，所述第二布线层经由所述第二开口连接到所述第一布线；
外部电极焊盘，所述外部电极焊盘通过与所述导电构件等同的构件形成，所述外部电极焊盘具有比所述芯片电极焊盘大的表面积，所述外部电极焊盘被通过利用比所述芯片电极焊盘的节距宽的节距来形成，所述外部电极焊盘连接到所述第二布线；
镀层，所述镀层覆盖所述外部电极焊盘的整个表面，并且覆盖在所述第二布线上的、从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面；
第三绝缘树脂层，所述第三绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述第三绝缘树脂层暴露所述外部电极焊盘上的所述镀层的一部分。
5.一种半导体封装，包括：
半导体器件，所述半导体器件包括与内部电路连接的芯片电极焊盘；
第一绝缘树脂层，所述第一绝缘树脂层覆盖所述半导体器件的表面，所述第一绝缘树脂层设置有暴露所述芯片电极焊盘的表面的第一开口；
第一布线，所述第一布线通过由导电树脂或导电墨水制成的导电构件而形成在所述第一绝缘树脂层上，所述第一布线经由所述第一开口连接到所述芯片电极焊盘；
第二绝缘树脂层，所述第二绝缘树脂层形成在所述第一绝缘树脂层上，所述第二绝缘树脂层设置有暴露所述第一布线的一部分的第二开口；
第二布线层，所述第二布线层通过与所述导电构件等同的构件形成在所述第二绝缘树脂上，所述第二布线层经由所述第二开口连接到所述第一布线；
多层布线层，所述多层布线层包括交替形成在所述第二布线上的期望数量的绝缘树脂层和布线层；
外部电极焊盘，所述外部电极焊盘通过与所述导电构件等同的构件形成，所述外部电极焊盘具有比所述芯片电极焊盘大的表面积，通过利用比所述芯片电极焊盘的节距宽的节距来形成所述外部电极焊盘，所述外部电极焊盘连接到所述多层布线层的最上层的布线；
镀层，所述镀层覆盖所述外部电极焊盘的整个表面，并且覆盖在所述多层布线层的最上层的布线上的、从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面；
第三绝缘树脂层，所述第三绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述第三绝缘树脂层暴露所述外部电极焊盘上的所述镀层的一部分。
6.根据权利要求2至5中的任一个所述的半导体封装，
其中，所述镀层形成在由所述导电构件形成的所述最上层的布线的整个表面上方。
7.根据权利要求2至5中的任一个所述的半导体封装，
其中，所述镀层形成在由所述一个或多个导电构件形成的所有布线的整个表面上方。
8.根据权利要求1至5中的任一个所述的半导体封装，
其中，所述镀层由Cu、Ni、Ni/Au或Ni/Pd/Au中的材料制成。
9.根据权利要求1至5中的任一个所述的半导体封装，
其中，在所述外部电极焊盘的底表面侧上设置有应力减轻层。
10.根据权利要求9所述的半导体封装，
其中，所述应力减轻层由包括弹性体的绝缘体树脂、导电树脂、硅橡胶或Cu制成。
11.根据权利要求3至5中的任一个所述的LSI封装，
其中，所述布线或所述第一布线的宽度小于或等于所述第一绝缘树脂层的所述芯片电极焊盘部分的宽度。
12.根据权利要求1至5中的任一个所述的半导体封装，
其中，所述导电树脂和所述导电墨水的导电填料包括具有0.5μm以上且5μm以下的颗粒尺寸的金属颗粒。
13.根据权利要求1至5以及权利要求12中的任一个所述的半导体封装，
其中，所述导电树脂和所述导电墨水的导电填料包括具有5nm以上且20nm以下的颗粒尺寸的一部分微小金属颗粒。
14.根据权利要求1至13中的任一个所述的半导体封装，
其中，焊料凸块形成在所述外部电极焊盘上形成的所述镀层的暴露部分上。
15.一种半导体封装制造方法，包括：
利用导电树脂或导电墨水，形成与半导体器件的内部电路相连接的外部电极焊盘，所述外部电极焊盘被电气连接到外部；
在所述外部电极焊盘的整个表面上形成镀层；以及
形成覆盖在所述外部电极焊盘的外围边缘上的所述镀层的绝缘树脂层，所述绝缘树脂层暴露所述外部电极焊盘上的所述镀层的一部分。
16.根据权利要求15所述的半导体封装制造方法，还包括：
利用导电树脂或导电墨水，形成用于将所述内部电路与所述外部电极焊盘相连接的至少一个布线层；
当形成所述外部电极焊盘时，形成所述至少一个布线层的最上层的布线，所述最上层的布线被连接到所述外部电极焊盘；以及
当形成所述镀层时，用所述镀层覆盖所述最上层的布线的表面，所述表面从连接于所述外部电极焊盘的连接部分延伸到预定区域。
17.一种半导体封装制造方法，包括：
在半导体器件上，形成包括开口的第一绝缘树脂层，所述开口暴露出与所述半导体器件的内部电路相连接的芯片电极焊盘的表面；
利用由导电树脂或导电墨水制成的导电构件，在所述第一绝缘树脂层上，形成外部电极焊盘和布线，其中，所述外部电极焊盘用以被电气连接至外部，所述布线连接到所述外部电极焊盘并经由所述开口连接到所述芯片电极焊盘，所述外部电极焊盘的节距比所述芯片电极焊盘的节距宽，并且所述外部电极焊盘的面积比所述芯片电极焊盘的面积大；
形成镀层，所述镀层覆盖所述外部电极焊盘的整个表面，并且覆盖在所述布线上的、从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面；以及
形成第二绝缘树脂层，所述第二绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述第二绝缘层包括暴露所述外部电极焊盘上的所述镀层的一部分的开口。
18.一种半导体封装制造方法，包括：
在半导体器件上，形成包括第一开口的第一绝缘树脂层，所述第一开口暴露与所述半导体器件的内部电路相连接的芯片电极焊盘的表面；
利用由导电树脂或导电墨水制成的导电构件，在所述第一绝缘树脂层上形成第一布线，所述第一布线经由所述第一开口连接到所述芯片电极焊盘；
在所述第一绝缘树脂层上，形成包括第二开口的第二绝缘树脂层，所述第二开口暴露所述第一布线的一部分；
利用与所述导电构件等同的构件，在所述第二绝缘树脂层上形成外部电极焊盘和第二布线，其中，所述外部电极焊盘用以被电气连接到外部，所述第二布线连接到所述外部电极焊盘并经由所述第二开口连接到所述第一布线，所述外部电极焊盘的节距比所述芯片电极焊盘的节距宽，并且所述外部电极焊盘的面积比所述芯片电极焊盘的面积大；
形成镀层，所述镀层覆盖所述外部电极焊盘的整个表面，并且覆盖在所述第二布线上的、从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面；以及
形成第三绝缘树脂层，所述第三绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述第三绝缘树脂层包括第三开口，所述第三开口暴露所述外部电极焊盘上的所述镀层的一部分。
19.一种半导体封装制造方法，包括：
在半导体器件上，形成包括第一开口的第一绝缘树脂层，所述第一开口暴露与所述半导体器件的内部电路相连接的芯片电极焊盘的表面；
利用由导电树脂或导电墨水制成的导电构件，在所述第一绝缘树脂层上形成第一布线，所述第一布线经由所述第一开口连接到所述芯片电极焊盘；
在所述第一绝缘树脂层上，形成包括第二开口的第二绝缘树脂层，所述第二开口暴露所述第一布线的一部分；
利用与所述导电构件等同的构件，在所述第二绝缘树脂层上，形成第二布线，所述第二布线经由所述第二开口连接到所述第一布线；
形成多层布线，所述多层布线包括交替形成在所述第二布线上的期望数量的绝缘树脂层和布线层；
利用与所述导电构件等同的构件，通过利用比所述芯片电极焊盘的节距宽的节距形成外部电极焊盘，所述外部电极焊盘具有比所述芯片电极焊盘大的表面积，所述外部电极焊盘连接到所述多层布线层的最上层的布线；
形成镀层，所述镀层覆盖所述外部电极焊盘的整个表面，并且覆盖在所述多层布线层的所述最上层的布线上的、从连接于所述外部电极焊盘的连接部分延伸到预定区域的表面；
形成第三绝缘树脂层，所述第三绝缘树脂层覆盖所述外部电极焊盘的外围边缘上的所述镀层，所述第三绝缘树脂层包括第三开口，所述第三开口暴露所述外部电极焊盘上的所述镀层的一部分。
20.根据权利要求15至19中的任一个所述的半导体封装制造方法，
其中，用于施加导电树脂和导电墨水的方法是丝网印刷、分配法或喷墨法。
21.根据权利要求15或16所述的半导体封装制造方法，
其中，用于形成所述绝缘树脂层的方法包括丝网印刷或喷墨法。
22.根据权利要求17至19中的任一个所述的半导体封装制造方法，
其中，用于形成从所述第二绝缘树脂层到最上层的绝缘树脂层的一个或多个绝缘树脂层的方法包括丝网印刷或喷墨法。
23.根据权利要求15至19中的任一个所述的半导体封装制造方法，其中，使用包括具有0.5μm以上且5μm以下的颗粒尺寸的金属颗粒来作为导电填料的所述导电树脂或所述导电墨水。
24.根据权利要求15至19以及权利要求23中的任一个所述的半导体封装制造方法，
其中，使用包括至少一部分微小金属颗粒来作为导电填料的所述导电树脂或所述导电墨水，所述微小金属颗粒具有5以上且20nm以下的颗粒尺寸。
25.根据权利要求15至19中的任一个所述的半导体封装制造方法，还包括：
在形成所述外部电极焊盘之前，在与所述外部电极焊盘的至少底表面相对应的区域中形成应力减轻层。
26.根据权利要求15至19中的任一个所述的半导体封装制造方法，还包括：
在所述外部电极焊盘上形成的所述镀层的暴露部分上形成焊料凸块。
27.根据权利要求26所述的半导体封装制造方法，
其中，用于形成所述焊料凸块的方法包括利用金属掩模来施加焊料膏，并熔化所述焊料膏以将所述焊料膏结合到所述镀层。
28.根据权利要求26所述的半导体封装制造方法，其中，用于形成所述焊料凸块的方法包括：
利用金属掩模来施加焊剂或焊料膏，在施加有所述焊剂或所述焊料膏的区域上安装焊料球，并且熔化所述焊料球以将所述焊料球结合到所述镀层。
29.根据权利要求15至28中的任一个所述的半导体封装制造方法，
其中，在晶片中执行所述半导体封装的制造工艺，并且随后划分所述晶片以形成单独的半导体封装。
CNA2007800373486A 2006-10-05 2007-10-02 半导体封装和用于制造半导体封装的方法 Pending CN101523594A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP273996/2006 2006-10-05
JP2006273996 2006-10-05

Publications (1)

Publication Number Publication Date
CN101523594A true CN101523594A (zh) 2009-09-02

Family

ID=39282746

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800373486A Pending CN101523594A (zh) 2006-10-05 2007-10-02 半导体封装和用于制造半导体封装的方法

Country Status (5)

Country Link
US (1) US7964963B2 (zh)
EP (1) EP2071619A1 (zh)
JP (1) JP5272729B2 (zh)
CN (1) CN101523594A (zh)
WO (1) WO2008044537A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887265A (zh) * 2012-12-21 2014-06-25 德州仪器公司 具有印刷电路层的集成电路封装及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786600B2 (en) * 2008-06-30 2010-08-31 Hynix Semiconductor Inc. Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
US9331007B2 (en) 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages
JP2014187334A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
WO2018015156A1 (en) * 2016-07-19 2018-01-25 Danfoss Silicon Power Gmbh Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them
JP6862983B2 (ja) * 2017-03-23 2021-04-21 住友電気工業株式会社 半導体光素子及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811741B2 (ja) * 1989-04-25 1998-10-15 日本電気株式会社 半導体装置の製造方法
JP4513973B2 (ja) 1996-12-04 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2001291721A (ja) 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002043462A (ja) * 2000-07-27 2002-02-08 Fuji Electric Co Ltd 半導体パッケージおよびその製造方法
JP4068838B2 (ja) 2001-12-07 2008-03-26 株式会社日立製作所 半導体装置の製造方法
JP3723524B2 (ja) * 2002-04-26 2005-12-07 松下電器産業株式会社 半導体装置の製造方法
JP2004051755A (ja) 2002-07-18 2004-02-19 Ricoh Co Ltd 弾性導電樹脂及び弾性導電接合構造
JP2004335915A (ja) 2003-05-12 2004-11-25 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20080001288A1 (en) * 2004-11-25 2008-01-03 Yoshimichi Sogawa Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887265A (zh) * 2012-12-21 2014-06-25 德州仪器公司 具有印刷电路层的集成电路封装及其制作方法
CN103887265B (zh) * 2012-12-21 2018-06-15 德州仪器公司 具有印刷电路层的集成电路封装及其制作方法

Also Published As

Publication number Publication date
JP5272729B2 (ja) 2013-08-28
WO2008044537A1 (en) 2008-04-17
US7964963B2 (en) 2011-06-21
EP2071619A1 (en) 2009-06-17
JPWO2008044537A1 (ja) 2010-02-12
US20090315176A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US7705456B2 (en) Semiconductor package substrate
JP5138277B2 (ja) 配線基板およびその製造方法
US7790270B2 (en) Wiring board and semiconductor device
US7948085B2 (en) Circuit board structure
CN101523594A (zh) 半导体封装和用于制造半导体封装的方法
JP2005217388A (ja) 半導体パッケージ基板のプリ半田構造及びその製法
CN102376667A (zh) 封装装置及其制造方法
JP2008112995A (ja) 回路基板及びその製造方法
KR20010051329A (ko) 반도체 장치 및 그 제조 방법
TWI542263B (zh) 中介基板及其製法
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
KR20010051327A (ko) 반도체 장치 및 그 제조 방법
TWI545997B (zh) 中介基板及其製法
US8158891B2 (en) Circuit board structure and method for manufacturing the same
KR101932727B1 (ko) 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
KR100393864B1 (ko) 반도체 장치
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
CN1980530A (zh) 电路板导电凸块结构的制法
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
JP2013065811A (ja) プリント回路基板及びその製造方法
US7859121B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2011100987A (ja) 配線基板
JP2010212616A (ja) 電極パッド及びその製造方法、回路配線体及びその製造方法、並びに、はんだ継手構造及びその方法
CN2672857Y (zh) 倒装芯片封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090902