JP4068838B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4068838B2
JP4068838B2 JP2001373505A JP2001373505A JP4068838B2 JP 4068838 B2 JP4068838 B2 JP 4068838B2 JP 2001373505 A JP2001373505 A JP 2001373505A JP 2001373505 A JP2001373505 A JP 2001373505A JP 4068838 B2 JP4068838 B2 JP 4068838B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
manufacturing
rewiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001373505A
Other languages
English (en)
Other versions
JP2003174118A (ja
Inventor
欣秀 山口
浩之 天明
裕之 宝蔵寺
尚哉 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001373505A priority Critical patent/JP4068838B2/ja
Priority to TW091116833A priority patent/TW579559B/zh
Priority to US10/207,083 priority patent/US6780748B2/en
Priority to KR10-2002-0044893A priority patent/KR100477908B1/ko
Publication of JP2003174118A publication Critical patent/JP2003174118A/ja
Application granted granted Critical
Publication of JP4068838B2 publication Critical patent/JP4068838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フリップチップ接続を目的とする半導体装置およびその製造技術に関し、特にウェハプロセスを経て半導体ウェハに形成された複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施すウェハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）という、技術を用いた半導体装置およびその製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
本発明者が検討したところによれば、半導体装置およびその製造方法に関しては、以下のような技術が考えられる。一般に、半導体装置の多くは積層構造となっており、各層の間には絶縁層が配置されている場合が多い。この絶縁層には開口部が設けられており、その開口部を通して下層の端子と上層の端子とを接続する配線が形成されている。
【０００３】
前記のような絶縁層の形成方法としては、以下の方法が採用されている。つまり、感光性絶縁材料を半導体装置上にスピンコート法により塗布し、露光および現像を実施することで絶縁層の開口部を形成する。また、下層の端子と上層の端子とを接続する金属配線は、第２の感光性材料を絶縁層の上層に塗布し、これに対して露光および現像を行うことでマスクを形成し、これとめっき、スパッタ、ＣＶＤ、蒸着等のプロセスを併用することで絶縁層下層の端子と上層との端子をつなぐ金属配線を形成する。マスクとして使用した感光性絶縁材料は、不要となった後、これを除去する。以上の工程により、絶縁層の下層にある端子と上層にある端子とを接続する配線が形成可能となる。
【０００４】
例えば、ウェハレベルパッケージ技術を用いた半導体装置においては、アルミニウムなどからなるボンディングパッドが絶縁層の下層の端子となっており、バンプパッドが絶縁層の上層の端子となっている。そして、半導体チップが形成された半導体ウェハ上に絶縁層を形成し、この絶縁層はボンディングパッド上に開口部が設けられている。また、ボンディングパッドから、絶縁層の上層のバンプパッドまで金属配線が形成されている。バンプパッドにはバンプが形成されている。なお、このようにボンディングパッドからバンプパッドまでの配線を形成することは再配線と呼ばれている。また、この際の絶縁層の厚さは金属配線の厚さとほぼ同等となっている。
【０００５】
以上の工程は、半導体ウェハの状態で複数の半導体チップに対して一括に処理されるため、組立工程のコストを低減できる特徴がある。また、組立工程の終了後に各個片へ分割した後の各半導体装置の大きさがチップサイズと同一（チップサイズパッケージ：ＣＳＰ）になる。これらの２つの特徴から、上記のような工程はウェハレベルチップサイズパッケージング、上記工程によって形成された半導体装置はウェハレベルチップサイズパッケージと呼ばれ、ウェハレベルチップサイズパッケージを提供する技術をウェハレベルチップサイズパッケージング技術と称することがある。また、ウェハレベルチップサイズパッケージング、ウェハレベルチップサイズパッケージング技術、ウェハレベルチップサイズパッケージのいずれの用語もＷＬＣＳＰと略記される場合がある。
【０００６】
このような工程を経て製造された半導体装置をプリント配線板のような回路基板上に実装して接続する形態の１つにフリップチップ接続がある。半導体装置と回路基板との接続は、半導体装置のバンプパッド上に設けられたバンプが回路基板上で溶融後に再度固体化することで実現されている。半導体装置と回路基板との間隙は高剛性の樹脂で充填されている。なお、この高剛性の樹脂からなる充填材は、アンダーフィルと呼ばれ、接続部を補強する効果がある。このアンダーフィルを実施したフリップチップ接続の半導体装置の例としては、例えば特開平１１−１１１７６８号公報などに記載されている。
【０００７】
【発明が解決しようとする課題】
ところで、前記のような半導体装置およびその製造方法について、本発明者が検討した結果、以下のようなことが明らかとなった。一般に、半導体装置は、そのワード・ビット構成を変更したり、あるいは入出力のバス幅を変更したり、さらには半導体素子の動作速度毎に選別したりなどの処理を施した後に出荷することがしばしば行われる。例えば、ＤＲＡＭ等のメモリ素子の場合には、ビット幅の広い半導体記憶装置を構成するために、ボンディングワイヤと接続する外部接続端子の位置を変更する、いわゆるボンディングオプションなどの方法が採られる場合がある。
【０００８】
しかしながら、前記のようなＷＬＣＳＰでは、ワイヤボンディング技術を使用していないため、上記のような方法によって個々の再配線と接続するパッド位置を変更することは困難であるという課題がある。例えば、図１８はＷＬＣＳＰにおける再配線構造の一例の要部概略図であるが、ボンディングパッド１とバンプパッド２とを電気的につないでいる再配線３はフォトリソグラフィ技術によって複数本が一括で形成される。従って、ボンディングパッド１とバンプパッド２との接続回路を変更するためには、再配線３を形成するフォトリソグラフィ工程で使用するフォトマスクを変更する必要があり、時間やコストの面で課題が生じ、柔軟に対応することができない。
【０００９】
また、前記のようなＷＬＣＳＰにおいては、ボンディングパッドとバンプパッドとの接続を変更可能とするために、予めボンディングパッドとバンプパッドとの接続部分にヒューズ回路を組み込んでおき、このヒューズ回路のヒューズをレーザなどで切断することにより、顧客の要求する性能に対応することも可能である。しかし、この方法では、レーザによってヒューズを切断する際に熱が発生することや、切断工程が余分に必要になるなど、信頼性と時間の面で課題が生じ、良好に適用することができない。
【００１０】
そこで、本発明の目的は、ＷＬＣＳＰにおいて、再配線の接続変更に対して柔軟に対応することができる技術を提供することにある。さらに言えば、再配線の接続変更を簡便かつ柔軟に達成することにより、顧客の要求する性能を有する半導体装置を短期間に提供するための技術を提供することである。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。すなわち、本発明による半導体装置およびその製造方法は、ＷＬＣＳＰにおいて、少なくとも一部をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて、一部がボンディングパッドのような第１の接続端子に接続し、他の一部がバンプパッドのような第２の接続端子となる再配線のような配線層を形成する工程を有するものである。これにより、再配線のような配線層によって相互に接続されている、ボンディングパッドのような第１の接続端子と、バンプパッドのような第２の接続端子との接続の組み合わせを簡便かつ短期間に組み替えることができ、その結果として、顧客の要求する性能を有する半導体装置を短期間に提供することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。また、説明を容易にするために、各部材の数量や寸法比などは各図面間で異なる場合があり、さらに実際のものとは変えて示している。
【００１３】
まず、図１〜図４により、本発明の一実施の形態の半導体装置の製造方法によって実現される再配線の結線構造の概念の一例を説明する。図１（ａ），（ｂ）は半導体装置における再配線の結線構造を示す結線図、図２（ａ），（ｂ）はそれぞれ図１（ａ），（ｂ）に対応した再配線の結線構造を示す斜視図、図３（ａ），（ｂ）は別の再配線の結線構造を示す斜視図、図４（ａ），（ｂ）は半導体装置におけるワード・ビット構成変更の概念を示す結線図である。
【００１４】
本実施の形態の技術によって実現される半導体装置においては、再配線の結線を図１（ａ）と図１（ｂ）のように容易に作り分けることが可能である。すなわち、半導体チップの主面上に配置されるボンディングパッド１（第１の接続端子）とバンプパッド２（第２の接続端子）の間は再配線３（配線層）により電気的に接続されるが、図１（ａ）ではボンディングパッド１の１ａとバンプパッド２の２ｄとの間が再配線３の３ｄで結線され、同様に、１ｂと２ｃが３ｃ、１ｃと２ｂが３ｂ、１ｄと２ａが３ａでそれぞれ結線されている。これに対して、図１（ｂ）では、ボンディングパッド１の１ａ，１ｂとバンプパッド２の２ｃ，２ｄとの間は、１ａと２ｃが３ｄ’、１ｂと２ｄが３ｃ’でそれぞれ結線されている。
【００１５】
具体的には、図２（ａ）のように、図１（ａ）に対応してボンディングパッド１とバンプパッド２との間を再配線３を結線している配線パターンをレイアウトしている場合に対して、図２（ｂ）のように、図１（ｂ）に対応して再配線３の引き回し経路を変えることでボンディングパッド１とバンプパッド２との接続を変更して配線パターンをレイアウトすることができる。
【００１６】
また、図３（ａ），（ｂ）は、ボンディングパッド１がバンプパッド２よりも多めに設けられており、余分のボンディングパッド１が再配線３によってバンプパッド２と接続されていない場合の配線パターンのレイアウトの例である。この例でも、図３（ａ）において、ボンディングパッド１の１ａ，１ｂとバンプパッド２の２ｄ，２ｃとの間がそれぞれ再配線３の３ｄ，３ｃで結線され、１ｃが未結線となっている場合に対して、図３（ｂ）のように、未配線だったボンディングパッド１の１ｃを再配線３の３ｃ’でバンプパッド２の２ｃと結線し、１ｂは未配線として、配線パターンのレイアウトを変更することができる。
【００１７】
このような再配線３の結線構造は、後述する再配線形成工程の最終段階で、ボンディングオプションとして実施することができる。例えば、図４の例では、ボンディングパッド１ａ，１ｃ，１ｅが高電位（Ｈ）側の電源配線に、ボンディングパッド１ｂ，１ｄが低電位（Ｌ）側の電源配線にそれぞれ電気的に接続されている場合に、ボンディングオプションにより、図４（ａ）ではバンプパッド２ａを再配線３ａによりボンディングパッド１ｄに接続して低電位（Ｌ）に固定し、図４（ｂ）ではバンプパッド２ａを再配線３ａ’によりボンディングパッド１ｅに接続して高電位（Ｈ）に固定することができる。
【００１８】
このように、ボンディングオプションによりバンプパッド２を高電位または低電位のいずれかに固定することにより、例えばＤＲＡＭ等であればそのワード・ビット構成を変更することができる。以上のような再配線３の結線構造の変更は、前記のように半導体装置のワード・ビット構成を変更したり、さらには入出力のバス幅を変更したり、または半導体素子の動作速度毎に選別したり、などの処理が必要となる場合に良好に適用することができる。
【００１９】
次に、図５〜図７により、本実施の形態のＷＬＣＳＰ技術を用いた半導体装置の製造方法の一例を説明する。図５（ａ）〜（ｅ）はＷＬＣＳＰ技術を用いた半導体装置の製造工程の概略を示す説明図、図６はセンターパッド配置構造の半導体装置を示す平面図、図７は四辺パッド配置構造の半導体装置の角部を示す平面図、図１９はマルチチップモジュール構造の半導体装置の他の例を示す断面図である。
【００２０】
図５（ａ）は、ウェハ・プロセス工程後の半導体ウェハ１０の平面図を模式的に示している。ここでウェハ・プロセスは、前工程ともいわれ、鏡面研磨を施した半導体ウェハ１０の主面上に半導体素子を形成し、配線層を形成し、表面保護膜を形成した後、半導体ウェハ１０に形成された複数の半導体チップ１１の各々の電気的試験をプローブ等により行える状態にするまでの工程をいう。
【００２１】
半導体ウェハ１０は、例えば平面略円形状のｐ型のシリコン単結晶等からなり、その主面には、例えば長方形状の複数の半導体チップ１１が図５（ａ）において上下左右方向に規則的に並んで配置されている。各半導体チップ１１の幅方向中央には、複数のボンディングパッド１が半導体チップ１１の長手方向に沿って並んで配置されている（センターパッド配置の例）。このボンディングパッド１は、外部端子ともいわれ、半導体チップ１１に形成された半導体素子や回路等の電極を外部に引き出すための電極である。上記プローブ等がボンディングパッド１に接触した状態で当てられて各半導体チップ１１の電気的試験が行われる。
【００２２】
続く図５（ｂ）は、再配線形成工程後の半導体ウェハ１０の平面図を模式的に示している。再配線３は、半導体チップ１１のボンディングパッド１と、半導体チップ１１を所定の回路基板上に実装するためのバンプ等が搭載されるバンプパッド２とを電気的に接続する配線であって、ウェハ・プロセスの寸法に律則されるボンディングパッド１と、パッケージ・プロセスの寸法に律則されるバンプパッド２との寸法上の整合をとるための配線である。
【００２３】
すなわち、バンプパッド２の寸法（バンプパッド自体の寸法および隣接間隔等）は、回路基板側の寸法に律則されるため、ボンディングパッド１の寸法（ボンディングパッド自体の寸法および隣接間隔等）よりも相対的に大きな寸法が必要となる。このため、ウェハ・プロセスに律則される微細なボンディングパッド１をそのままバンプパッド２に使用することはできない。そこで、相対的に大きな寸法のバンプパッド２は、半導体チップ１１の比較的広い空き領域に配置し、そのバンプパッド２とボンディングパッド１とを再配線３によって電気的に接続する構造となっている。
【００２４】
この再配線形成工程では、詳細は後述するが、顧客の要求する性能を有する半導体装置を製造するために、半導体チップ１１のボンディングパッド１とバンプパッド２とを接続する再配線３の少なくとも一部をフォトマスクが不要なフォトリソグラフィ技術を用いたボンディングオプションにより形成することが可能となっている。すなわち、標準的な部分（第１の部分）の再配線３は事前に形成しておき、顧客の仕様に対応させる部分（第２の部分）については、再配線形成工程の最終段階で、ボンディングパッド１とバンプパッド２との接続の組み合わせを変更して配線パターンを形成する。
【００２５】
続く図５（ｃ）は、バンプ形成工程後の半導体ウェハ１０の平面図を模式的に示している。バンプ１２は、バンプパッド２上に搭載され、例えばＳｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系はんだ等であり、そのうち高接続信頼性の観点から望ましい、Ｓｎ−（３重量％）Ａｇ−（０．５重量％）Ｃｕ系はんだからなる断面突状の電極であり、上記再配線３を覆う絶縁膜上に形成され、その絶縁膜に形成された開口部を通じて再配線３と電気的に接続され、さらにボンディングパッド１と電気的に接続されている。
【００２６】
続く図５（ｄ）は、ダイシング工程後の半導体チップ１１の平面図を示している。ダイシング工程は、半導体ウェハ１０から半導体チップ１１を個別に切り出す工程である。半導体チップ１１は、半導体ウェハ１０から切り出された段階で既にＣＳＰ構造となっている。例えば、図６に示すようなセンターパッド配置構造の半導体装置では、ボンディングパッド１が半導体チップ１１の中央に直線上に並んで配置され、再配線３を通じてバンプパッド２、このバンプパッド２上に搭載されたバンプ１２と電気的に接続されている。
【００２７】
また、例えば図７に示すような、四辺パッド配置構造の半導体装置の場合には、ボンディングパッド１は、半導体チップ１１の四辺近傍にその四辺に沿って複数個並んで配置されている。各ボンディングパッド１は、半導体チップ１１の主面上に配置されたバンプパッド２、さらにこのバンプパッド２上に搭載されたバンプ１２と再配線３を通じて電気的に接続されている。
【００２８】
続く図５（ｅ）は、半導体チップ実装工程後の半導体装置の断面図を示している。これは、例えばマルチチップモジュール構造の半導体装置を示したもので、特に限定されるものではないが、回路基板１３の主面上には、複数の半導体チップ１１（ＣＳＰ）が、半導体チップ１１の主面と回路基板１３の主面との間に充填材（アンダーフィル）１４を介在させ、半導体チップ１１のバンプ１２を回路基板１３の配線に接続させた状態で実装されている。充填材１４は、例えば低温加熱硬化型エポキシ系樹脂からなる。
【００２９】
なお、マルチチップモジュール構造の半導体装置には、充填材１４を介在させない構造や、図５（ｅ）のように同一種類の半導体装置を複数個搭載する場合の他に、複数種類の半導体装置を搭載した構造とすることも可能である。例えば図１９は、３種類の半導体チップ１１ａ，１１ｂ，１１ｃを回路基板１３上に実装した例である。半導体チップ１１ａは前記と同様に充填材１４を介在させたフリップチップボンディング方式、半導体チップ１１ｂは応力緩和層１５が形成され、充填材１４なしのフリップチップボンディング方式、半導体チップ１１ｃは接着剤１６（銀ペースト）を介したダイボンディングと、ワイヤ１７によるワイヤボンディング方式を組み合わせたものである。
【００３０】
次に、図８〜図１８により、本実施の形態の半導体装置の製造工程を詳細に説明する。図８は第１工程、図９は第２工程、図１０（ａ）〜（ｃ）は第３工程をそれぞれ示す半導体装置の要部断面図、図１１（ａ），（ｂ）はフォトマスクのパターンを示す説明図、図１２（ａ），（ｂ）および図１３（ａ），（ｂ）はマスクレス露光を示す説明図、図１４（ａ）〜（ｃ）は別の第３工程を示す半導体装置の要部断面図、図１５（ａ）〜（ｄ）はさらに別の第３工程を示す半導体装置の要部断面図、図１６は第４工程、図１７は第５工程をそれぞれ示す半導体装置の要部断面図である。
【００３１】
図８は、第１工程を示し、ウェハ・プロセス工程後の半導体装置の部分断面構造の一例を示している。この第１工程として、外部接続用のボンディングパッド１が形成済みである半導体チップ１１が形成された半導体ウェハ１０を従来の半導体装置と同様に、いわゆる前工程にて製造する。
【００３２】
すなわち、前工程では、半導体ウェハ１０の主面に所定の半導体素子が形成されている。また、半導体ウェハ１０の主面上には、配線層と層間絶縁層とが交互に積み重ねられて各層が形成されている。図では、絶縁層２１上に形成された最上の配線層のボンディングパッド１のみを示している。このボンディングパッド１は、例えばアルミニウム等から形成される。また、絶縁層２１上には絶縁膜２２ａからなる表面保護膜が形成されるが、これについては第２工程での保護膜２２（第１の絶縁層）の形成と合わせて説明する。このボンディングパッド１は、絶縁層２１上に形成される絶縁膜２２ａが開口されて上面の一部が露出されている。
【００３３】
続く図９は、第２工程を示し、保護膜形成後の半導体装置の部分断面構造の一例を示している。この第２工程として、前記半導体ウェハ１０上に保護膜２２を形成する。なお、この保護膜２２は、いわゆる前工程である第１工程において既に形成されている場合もあり、その場合には本工程は省略することができ、この保護膜２２の形成は第１工程で行われる。
【００３４】
本実施の形態においては、保護膜２２は半導体装置の製造工程における、いわゆる前工程で形成された無機材料からなる絶縁膜２２ａ、例えばＣＶＤ法等で形成した窒化珪素、テトラエトキシシラン等によって形成された二酸化珪素、あるいはそれらの複合膜からなる絶縁膜２２ａの上に、有機材料からなる絶縁膜２２ｂである感光性ポリイミド等を塗布し、これを感光、現像、硬化することで厚さが６μｍ程度の保護膜２２を形成する。しかし、これに限らず、公知慣用の保護膜２２を使用することに特段の問題はない。
【００３５】
この保護膜２２は、上記の通り絶縁膜であるから、以下、本実施の形態では第１の絶縁層と表現することもある。なお、第１の絶縁層には複数の開口部が設けられており、少なくともその一部は半導体チップ１１のボンディングパッド１上に位置している。
【００３６】
続く、第３工程は、再配線３（配線層）を形成する工程であるが、この第３工程として好適な実施の形態は幾通りかのバリエーションが存在する。ここでは、第１、第２、第３の３つの実施の形態について順に説明する。この再配線３は、配線パターンからなるものであるから、本実施の形態においては配線層と表現する場合もある。
【００３７】
図１０（ａ）〜（ｃ）は、第３工程の第１の実施の形態を示し、再配線３の形成が終了するまでの各工程の半導体装置の部分断面構造の一例を示している。この第３工程として、再配線３を形成する。まず、図１０（ａ）に示すように、上記第２工程を経た半導体ウェハ１０の表面に導電膜２３ａを形成する。この導電膜２３ａは、ＷＬＣＳＰの再配線３として使用される公知慣用の導体であれば特段の問題はないが、例えば銅等が特に好適である。また、第３工程で形成される再配線３の接続信頼性や密着信頼性の観点から、導電膜２３ａの形成にはスパッタ法を用いることが有利である。
【００３８】
より具体的に記載すると、スパッタエッチングした後に、再配線３と第１の絶縁層の保護膜２２（２２ｂ）との密着性を確保するための層と配線の導体となる層を連続成膜する。上記密着を確保するための層として、クロム、チタン、タングステン等が使用できるが、本実施の形態では膜厚が７５ｎｍ程度のクロム層とし、その密着層上部に配線となる導体、具体的には銅、銅−ニッケル合金等を連続成膜する。本実施の形態では、導体金属として銅を用い、さらにその上部に上層との密着性とバリア性のあるクロムを成膜した３層構造からなる導電膜２３ａとしている。
【００３９】
続いて、図１０（ｂ）に示すように、前記導電膜２３ａ上にエッチングレジスト２４ｅを成膜し、フォトマスクを用いたフォトリソグラフィ技術によってレジスト２４ｅをパターニングする。その際、バンプパッド２が少なくとも２個以上のボンディングパッド１と接続するように像形成された箇所が少なくとも１箇所以上設けられたフォトマスクを使用する。図１１は、バンプパッド２が２個のボンディングパッド１と接続するようなフォトマスクの一例を例示したもので、前記レジスト２４ｅがポジ型の場合に使用するフォトマスク上に形成されている像の一部を拡大して示している。図１１（ａ）のマスクパターン例では、ボンディングパッド１ａがバンプパッド２ｃを経てボンディングパッド１ｂに接続されており、図１１（ｂ）のマスクパターン例ではバンプパッド２ｃから延伸された再配線３が２本に分岐して、それぞれボンディングパッド１ａと１ｂに接続されている。ポジ型レジストを使用するとマスクで遮光されていない部分のレジスト２４ｅが光分解されるので、図１１に例示したフォトマスクを通して露光した時に形成されるレジストパターンはエッチングレジストとなる。
【００４０】
以上のように、第３工程の第１の実施の形態では、図１１に部分構造を例示したフォトマスクを通して露光し、しかる後に現像することによってレジスト２４ｅをパターニングするが、エッチングに先立って、図１２（ａ），（ｂ）の１ａ−Ｘ部あるいは１ｂ−Ｘ部に相当する箇所に対してマスクレス露光機を用いて追加露光し、再度現像を行うことにより、レジスト２４ｅは例えば図１３（ａ），（ｂ）に例示するような形状になる。例えば、配線救済を行う場合は、検査を行って不良がでた配線（配線パッド）などを検出し、その後、マスクレス露光をすることにより配線パターンを変更させるので、マスクレス露光の前に検査する工程を設けてもよい。同様に、半導体素子の動作速度を変更したりする場合も、マスクレス露光する前に動作速度などの検査工程を行った後、マスクレス露光により配線を形成することになる。なお、図１３（ａ）は図１２（ａ）の１ａ−Ｘ部を追加露光したときに得られる形状であり、図１３（ｂ）は図１２（ａ）の１ｂ−Ｘ部を追加露光したときに得られる形状である。
【００４１】
このような追加露光の処理を行うことにより、ＷＬＣＳＰでもボンディングオプションを達成できるが、本実施の形態の特徴はこの追加露光の段階でマスクレス露光機を使用する点にある。このマスクレス露光機を使用した追加露光により、フォトマスクを使用する必要が無く、従って、ボンディングオプションに対して柔軟に対応することができる。
【００４２】
なお、上記マスクレス露光機の概要は、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｅｒ Ｄｅｖｉｃｅ）プロジェクタを用いて露光を行う装置である。このＤＭＤプロジェクタのＤＭＤは、例えば１０〜２０μｍ角程度の微少なミラーが敷き詰められたデバイスであり、各ミラーのＯＮ／ＯＦＦをデジタル制御することができる。これらの各微少ミラーのＯＮ／ＯＦＦによって画像を形成したデバイスに光を当てて、その画像を反射・投影することにより、マスクレスにより露光を行うことができる。このマスクレス露光においても、フォトマスクを用いた露光と同様に縮小投影露光なども可能である。
【００４３】
また、上記工程ではフォトマスク露光→現像→マスクレス追加露光→追加現像という順に処理しているが、フォトマスク露光→マスクレス追加露光→現像としても構わない。このような工程にすることにより、現像工程が１回省略できるので、ボンディングオプションをさらに短期間に達成することができる。
【００４４】
ここまで説明したような工程によって、エッチングレジスト２４ｅをパターニングした後、そのパターンをマスクにして前記導電膜２３ａをエッチングする。この後、このエッチングレジスト２４ｅを除去することによって、図１０（ｃ）に示すような所望の回路パターンを有する再配線３を得ることができる。
【００４５】
上記第３工程の第１の実施の形態では、ポジ型レジストを用いた工程例を記述したが、透明領域と非透明領域とを反転させたフォトマスクを使用すればネガ型レジストを用いることも可能である。その場合、追加露光する領域も適宜調整するとよい。
【００４６】
次に、第３工程の第２の実施の形態について説明する。図１４（ａ）〜（ｃ）は、第３工程の第２の実施の形態を示し、再配線３の形成が終了するまでの各工程の半導体装置の部分断面構造の一例を示している。この第２の実施の形態における最初の処理は、図１４（ａ）に示すように、上記第２工程を経た半導体ウェハ１０の表面への導電膜２３ｂの形成である。なお、第２の実施の形態では再配線３をめっきによって形成するため、半導体ウェハ１０の表面に形成する導電膜２３ｂはめっきの給電膜として使用可能な層構成・膜厚でよい。ここでは公知慣用のめっき給電膜が使用可能であるが、本実施の形態では膜厚が７５ｎｍ程度のクロム層と膜厚が５００ｎｍ程度の銅からなる給電膜を使用する。
【００４７】
続いて、図１４（ｂ）に示すように、前記導電膜２３ｂ上に再配線３の逆パターンとなるめっきレジスト２４ｐを成膜し、このめっきレジスト２４ｐをパターニングした後に、めっきによって配線を形成する。この後、このめっきレジスト２４ｐを除去し、パターンを分離することによって、図１４（ｃ）に示すような所望の回路パターンを有する再配線３を形成することができる。
【００４８】
その際に、上記第１の実施の形態と同様に、フォトマスクを用いたフォトリソグラフィ技術とマスクレス露光技術とを適宜組み合わせることによって所望の回路パターンを有するレジストパターニングが達成できる。なお、その際、図１１に例示したフォトマスクを用い、図１２に例示した（ａ）の１ａ−Ｘ部あるいは１ｂ−Ｘ部を追加露光する場合には、ネガ型レジストを用いることにより、それぞれ図１３（ａ）あるいは図１３（ｂ）の配線形状となる。
【００４９】
次に、第３工程の第３の実施の形態について説明する。図１５（ａ）〜（ｄ）は、第３工程の第３の実施の形態を示し、再配線３の形成が終了するまでの各工程の半導体装置の部分断面構造の一例を示している。この第３の実施の形態では、上記第２の実施の形態と同様に、再配線３はめっきによって形成するが、図１５（ａ）に示すように、再配線３と第１の絶縁層の保護膜２２（２２ｂ）との間に絶縁層２５（応力緩和層）を形成する。なお、この絶縁層２５が再配線３に作用する応力を緩和する機能を有するので、この絶縁層６を応力緩和層と呼ぶ場合もある。より具体的には、上記第１の実施の形態や第２の実施の形態で最初に行った導電膜２３ｂの形成の処理に先立って、応力緩和層を半導体ウェハ１０上に形成する。この応力緩和層の絶縁層２５は、第１の絶縁層の保護膜２２に設けた開口部の少なくとも一部を避けて成膜することが望ましい。
【００５０】
続いて、応力緩和層の絶縁層２５を形成した後は、上記第２の実施の形態と同様に、図１５（ｂ）の導電膜２３ｂの形成、（ｃ）のめっきレジスト２４ｐの成膜およびレジストパターニングの工程を経て、めっき、レジスト剥離、パターン分離を行うことにより、図１５（ｄ）に示すような所望の回路パターンを有する再配線３を形成することができる。このような工程順で処理することにより、ボンディングオプションに対して柔軟に対応することができる。
【００５１】
以上のようにして、第１、第２、第３の実施の形態の実行により、第３工程における再配線３の形成工程が終了する。上述のように、第３工程においてレジストパターニングの際にフォトマスクを使用しないマスクレス露光技術を適用することにより、ＣＳＰを低コストで製造できるＷＬＣＳＰにおいて、ボンディングオプションに対応した製造技術を提供することができる。これにより、市場の需要変動に応じた生産品種変更が可能となり、また顧客からの低コスト化と短納期化の要求に対しても柔軟な対応ができるようになる。
【００５２】
なお、前記第３工程における再配線形成工程では、追加露光のボンディングオプションにマスクレス露光技術を適用する場合を説明したが、ボンディングオプションを含めた全ての再配線３をマスクレス露光→現像という順に処理することも可能である。すなわち、再配線形成工程において、ボンディングオプションの配線パターンはマスクレス露光技術を用いるが、ボンディングオプションを除く他の再配線３の配線パターンの形成には、フォトマスクを用いて露光を行う場合、フォトマスクを用いないでマスクレスで露光を行う場合、フォトマスクを用いかつマスクレスを組み合わせて露光を行う場合を所望に応じて実行することができる。
【００５３】
（１）ボンディングオプションを除く配線パターンの形成をマスク露光で形成する場合には、ボンディングオプションとならない部分をマスク露光で一括して形成することにより、ボンディングオプションとならない部分の形成を簡便かつ効率的に達成できる。
【００５４】
（２）ボンディングオプションを除く配線パターンの形成もマスクレス露光で形成する場合には、２種類の露光光学設備を準備する必要がないため、量産するための設備投資が少なくてよい。また、一般に、マスクレス露光設備はマスク露光設備より小さくなるため、設備を設置する建屋を小さくでき、従ってこの点でも設備投資・設備運転コストを低減できる。
【００５５】
（３）ボンディングオプションを除く配線パターンをさらにマスクレス露光で形成する部分とマスク露光で形成する部分に分ける場合には、マスク露光とマスクレス露光を併用することにより、半導体装置の共通部分はマスク露光を用いて、半導体装置の種類およびユーザからの要望に応じて配線パターンの変更が多い箇所、またはマスクを用いて配線パターンを露光（配線を形成）するのが困難な箇所についてはマスクレス露光を用いることで、少量多品種の半導体装置を効率よく生産できる。
【００５６】
続く図１６は、第４工程を示し、上記第３の実施の形態で第４工程が終了した状態の半導体装置の部分断面構造の一例を示している。この第４工程として、絶縁膜からなる第２の絶縁層２６を形成する。この第２の絶縁層２６は、バンプパッド２の上部の少なくとも一部を開口するように形成されており、少なくとも上記第１の絶縁層２２、ボンディングパッド１、応力緩和層２５、再配線３の上部を被覆するように成膜する。この第２の絶縁層２６は、通常、フォトマスクを使用して形成するが、半導体装置の最表面保護層となるため、例えばダミーバンプ用などを考慮して、パターニングの際にフォトマスクを使用しないマスクレス露光技術を適用することも可能である。
【００５７】
なお、上記第３工程の第１の実施の形態あるいは第２の実施の形態では、応力緩和層２５の形成は省略されているので、第４工程が終了した状態の半導体装置は図１６に対して応力緩和層２５がない部分断面構造となる。この第１の実施の形態あるいは第２の実施の形態においても、第２の絶縁層２６を形成する際に、第３の実施の形態と同様にマスクレス露光技術を用いてもよいことは言うまでもない。
【００５８】
続く図１７は、第５工程を示し、バンプ形成後の半導体装置の部分断面構造の一例を示している（上記第３の実施の形態の例）。この第５工程として、バンプパッド２にはんだボールを接続し、外部接続端子となるバンプ１２を形成する。
【００５９】
最後に、半導体装置が形成された半導体ウェハ１０をウェハダイシング技術により個々の半導体装置に切断する。これにより、フリップチップ接続を目的とするＷＬＣＳＰの半導体装置を完成することができる。
【００６０】
従って、本実施の形態の半導体装置およびその製造方法によれば、ボンディングパッド１とバンプパッド２とを電気的に接続するための再配線３の少なくとも一部をフォトマスクが不要なフォトリソグラフィ技術を用いて形成することにより、再配線３によって相互に接続されているボンディングパッド１とバンプパッド２との接続の組み合わせを簡便かつ短期間に組み替えることができ、その結果として、顧客の要求する性能を有する半導体装置を短期間に提供することができる。
【００６１】
また、第３の実施の形態のように、厚膜の絶縁層である応力緩和層（緩衝層）を有する半導体装置を、マスクを用いずＤＭＤを用いて露光することにより、次のようなメリットがある。応力緩和層の傾斜部に配線を形成するため、斜面部を露光する場合、光が斜めから照射されるために、面積当たりの照射量は平面部への露光の照射量よりも小さくなる。そのため、めっきあるいはエッチングのためのレジストをパターニングするに際し、平面部に適正な露光量を照射すると斜面部では露光量が不足、斜面部が適正露光量となるように照射すると平面部には過剰露光になるという問題が発生する場合がある。このような問題を解決する手段として応力緩和層の斜面部のみを追加露光するという方法があるが、フォトマスクを用いたフォトリソグラフィ技術では、斜面部の形状に合致するように露光量を調整することは必ずしも簡便に達成できるものではない。例えば、斜面部の頂部と裾部とで傾斜具合が異なる場合、頂部と裾部とで照射条件を変える必要があり、従って、複数回の追加露光が必要になる可能性があり、その場合には追加露光用のフォトマスクも複数枚用意する必要が生じる。一方、本願発明によるマスクを用いないフォトリソグラフィ技術によれば、傾斜部の形状に合わせて柔軟に露光量を変化させることができ、追加露光の工程やそのためのフォトマスクは不要となる。
【００６２】
傾斜部の形状に合わせて露光量を変化させるためには、例えば、上記微小鏡（ミラー）のＯＮ／ＯＦＦの時間比率を変えるなどの手法が使用できる。微小鏡のＯＮ／ＯＦＦの時間比率を調整することにより、擬似的に「階調的マスクパターン」と同等の光学効果が得られるからである。
【００６３】
微小鏡による変調光学素子を用いたフォトリソグラフィ技術においては、上記のような擬似階調的マスクパターン発生技術を活用することによって、立体的パターン形状のみならず、多種多様のパターンのフォトリソグラフィを簡便かつ迅速に達成できる。このような特徴から、顧客ニーズに応じた少量多品種、変量生産に対応した電子機器の製造ラインを構築できる。
【００６４】
以上、本発明の実施の形態を具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、ＤＲＡＭ等のような半導体装置に限らず、メモリ回路と論理回路とを同一半導体基板上に形成している混載型の半導体装置等にも適用することができる。
【００６５】
本願において開示される実施の形態の概要を整理すると、次のとおりである。
【００６６】
（１）（ａ）半導体ウェハに複数の半導体チップを形成する工程、（ｂ）前記複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施す工程を有し、
前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の半導体チップに半導体素子を形成する工程、（ａ２）前記複数の半導体チップ上に配線層を形成する工程、（ａ３）前記複数の半導体チップ上に、前記配線層の最上の配線層に形成された第１の接続端子の上面を開口して第１の絶縁層を形成する工程を有し、
前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、少なくとも一部をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて、一部が前記第１の接続端子に接続し、他の一部が第２の接続端子となる配線層を形成する工程、（ｂ２）前記配線層上に、前記第２の接続端子の上面を開口して第２の絶縁層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００６７】
（２）前記（１）記載の半導体装置の製造方法において、
前記（ｂ１）工程は、前記配線層の第１の部分の配線をフォトマスクを使用する（フォトマスクを必要とする）フォトリソグラフィ技術を用いて形成し、第２の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００６８】
（３）前記（１）記載の半導体装置の製造方法において、
前記（ｂ１）工程は、前記配線層の第１の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成し、第２の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００６９】
（４）前記（１）記載の半導体装置の製造方法において、
前記（ｂ１）工程は、前記配線層の第１の部分の配線をフォトマスクを使用する（フォトマスクを必要とする）フォトリソグラフィ技術とフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術とを用いて形成し、第２の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００７０】
（５）前記（１）記載の半導体装置の製造方法において、
前記（ｂ２）工程は、前記第２の絶縁層の第１の部分の開口をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００７１】
（６）（ａ）半導体ウェハに複数の半導体チップを形成する工程、（ｂ）前記複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施す工程を有し、
前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の半導体チップに半導体素子を形成する工程、（ａ２）前記複数の半導体チップ上に配線層を形成する工程、（ａ３）前記複数の半導体チップ上に、前記配線層の最上の配線層に形成された第１の接続端子の上面を開口して第１の絶縁層を形成する工程を有し、
前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、前記第１の接続端子の上面を開口して応力緩和層を形成する工程、（ｂ２）前記応力緩和層上に、少なくとも一部をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて、一部が前記第１の接続端子に接続し、他の一部が第２の接続端子となる配線層を形成する工程、（ｂ３）前記配線層上に、前記第２の接続端子の上面を開口して第２の絶縁層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００７２】
（７）前記（６）記載の半導体装置の製造方法において、
前記（ｂ２）工程は、前記配線層の第１の部分の配線をフォトマスクを使用する（フォトマスクを必要とする）フォトリソグラフィ技術を用いて形成し、第２の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００７３】
（８）前記（６）記載の半導体装置の製造方法において、
前記（ｂ２）工程は、前記配線層の第１の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成し、第２の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００７４】
（９）前記（６）記載の半導体装置の製造方法において、
前記（ｂ２）工程は、前記配線層の第１の部分の配線をフォトマスクを使用する（フォトマスクを必要とする）フォトリソグラフィ技術とフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術とを用いて形成し、第２の部分の配線をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００７５】
（１０）前記（１）記載の半導体装置の製造方法において、
前記（ｂ３）工程は、前記第２の絶縁層の第１の部分の開口をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
【００７６】
（１１）前記（１）または（６）記載の半導体装置の製造方法において、
前記（ｂ）工程後、
（ｃ）前記第２の接続端子上に外部接続端子を形成する工程、
（ｄ）前記半導体ウェハから複数の半導体チップを個別に切り出す工程を有することを特徴とする半導体装置の製造方法。
【００７７】
（１２）前記（１１）記載の半導体装置の製造方法において、
前記（ｄ）工程後、
（ｅ）前記半導体チップ上の外部接続端子と回路基板との間に充填材を介在させた状態で、前記半導体チップを前記外部接続端子を介して前記回路基板上に実装する工程を有することを特徴とする半導体装置の製造方法。なお、この実装する工程においては、充填材なしで実装することも可能である。
【００７８】
（１３）半導体ウェハに形成された複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施した後、前記複数の半導体チップを個別に切り出すことで形成された半導体装置であって、
（ａ）前記複数の半導体チップ上の最上の配線層に形成された第１の接続端子と、
（ｂ）前記複数の半導体チップ上に、前記第１の接続端子の上面を開口して形成された第１の絶縁層と、
（ｃ）前記第１の絶縁層上に、少なくとも一部をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成され、一部が前記第１の接続端子に接続する配線層と、
（ｄ）前記配線層の他の一部からなる第２の接続端子と、
（ｅ）前記配線層上に、前記第２の接続端子の上面を開口して形成された第２の絶縁層とを有することを特徴とする半導体装置。
【００７９】
（１４）半導体ウェハに形成された複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施した後、前記複数の半導体チップを個別に切り出すことで形成された半導体装置であって、
（ａ）前記複数の半導体チップ上の最上の配線層に形成された第１の接続端子と、
（ｂ）前記複数の半導体チップ上に、前記第１の接続端子の上面を開口して形成された第１の絶縁層と、
（ｃ）前記第１の絶縁層上に、前記第１の接続端子の上面を開口して形成された応力緩和層と、
（ｄ）前記応力緩和層上に、少なくとも一部をフォトマスクを使用しない（フォトマスクを必要としない）フォトリソグラフィ技術を用いて形成され、一部が前記第１の接続端子に接続する配線層と、
（ｅ）前記配線層の他の一部からなる第２の接続端子と、
（ｆ）前記配線層上に、前記第２の接続端子の上面を開口して形成された第２の絶縁層とを有することを特徴とする半導体装置。
【００８０】
（１５）（ａ）半導体ウェハに複数の半導体チップを形成する工程、（ｂ）前記複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施す工程を有し、
前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の半導体チップに半導体素子を形成する工程、（ａ２）前記複数の半導体チップ上に配線層を形成する工程、（ａ３）前記複数の半導体チップ上に、前記配線層の最上の配線層に形成された第１の接続端子の上面を開口して第１の絶縁層を形成する工程を有し、
前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、少なくとも一部を、光源からの光を微小の可動可能なミラーを複数有する装置に照射し、この装置のミラーを予め設定されたパターンに応じて操作することにより、反射させた光を用いて配線を露光させて、一部が前記第１の接続端子に接続し、他の一部が第２の接続端子となる配線層を形成する工程、（ｂ２）前記配線層上に、前記第２の接続端子の上面を開口して第２の絶縁層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００８１】
（１６）（ａ）半導体ウェハに複数の半導体チップを形成する工程、（ｂ）前記複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施す工程を有し、
前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の半導体チップに半導体素子を形成する工程、（ａ２）前記複数の半導体チップ上に配線層を形成する工程、（ａ３）前記複数の半導体チップ上に、前記配線層の最上の配線層に形成された第１の接続端子の上面を開口して第１の絶縁層を形成する工程を有し、
前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、前記第１の接続端子の上面を開口して応力緩和層を形成する工程、（ｂ２）前記応力緩和層上に、少なくとも一部を、光源からの光を微小の可動可能なミラーを複数有する装置に照射し、この装置のミラーを予め設定されたパターンに応じて操作することにより、反射させた光を用いて配線を露光させて、一部が前記第１の接続端子に接続し、他の一部が第２の接続端子となる配線層を形成する工程、（ｂ３）前記配線層上に、前記第２の接続端子の上面を開口して第２の絶縁層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００８２】
（１７）半導体ウェハに形成された複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施した後、前記複数の半導体チップを個別に切り出すことで形成された半導体装置であって、
（ａ）前記複数の半導体チップ上の最上の配線層に形成された第１の接続端子と、
（ｂ）前記複数の半導体チップ上に、前記第１の接続端子の上面を開口して形成された第１の絶縁層と、
（ｃ）前記第１の絶縁層上に、少なくとも一部を、光源からの光を微小の可動可能なミラーを複数有する装置に照射し、この装置のミラーを予め設定されたパターンに応じて操作することにより、反射させた光を用いて配線を露光させて形成され、一部が前記第１の接続端子に接続する配線層と、
（ｄ）前記配線層の他の一部からなる第２の接続端子と、
（ｅ）前記配線層上に、前記第２の接続端子の上面を開口して形成された第２の絶縁層とを有することを特徴とする半導体装置。
【００８３】
（１８）半導体ウェハに形成された複数の半導体チップに対して、半導体ウェハの状態のまま一括してパッケージ・プロセスを施した後、前記複数の半導体チップを個別に切り出すことで形成された半導体装置であって、
（ａ）前記複数の半導体チップ上の最上の配線層に形成された第１の接続端子と、
（ｂ）前記複数の半導体チップ上に、前記第１の接続端子の上面を開口して形成された第１の絶縁層と、
（ｃ）前記第１の絶縁層上に、前記第１の接続端子の上面を開口して形成された応力緩和層と、
（ｄ）前記応力緩和層上に、少なくとも一部を、光源からの光を微小の可動可能なミラーを複数有する装置に照射し、この装置のミラーを予め設定されたパターンに応じて操作することにより、反射させた光を用いて配線を露光させて形成され、一部が前記第１の接続端子に接続する配線層と、
（ｅ）前記配線層の他の一部からなる第２の接続端子と、
（ｆ）前記配線層上に、前記第２の接続端子の上面を開口して形成された第２の絶縁層とを有することを特徴とする半導体装置。
【００８４】
【発明の効果】
以上説明したように、本発明によれば、接続信頼性が向上した半導体装置でバンピングオプションを提供することができる。その結果、再配線の接続変更に対して柔軟に対応することができるので、顧客の要求する性能を有する半導体装置を短期間に提供することができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の一実施の形態の半導体装置における再配線の結線構造を示す結線図である。
【図２】（ａ），（ｂ）は本発明の一実施の形態において、それぞれ図１（ａ），（ｂ）に対応した再配線の結線構造を示す斜視図である。
【図３】（ａ），（ｂ）は本発明の一実施の形態において、別の再配線の結線構造を示す斜視図である。
【図４】（ａ），（ｂ）は本発明の一実施の形態において、半導体装置におけるワード・ビット構成変更の概念を示す結線図である。
【図５】（ａ）〜（ｅ）は本発明の一実施の形態において、半導体装置の製造工程の概略を示す説明図である。
【図６】本発明の一実施の形態において、センターパッド配置構造の半導体装置を示す平面図である。
【図７】本発明の一実施の形態において、四辺パッド配置構造の半導体装置の角部を示す平面図である。
【図８】本発明の一実施の形態の半導体装置の製造工程において、第１工程を示す半導体装置の要部断面図である。
【図９】本発明の一実施の形態の半導体装置の製造工程において、第２工程を示す半導体装置の要部断面図である。
【図１０】（ａ）〜（ｃ）は本発明の一実施の形態の半導体装置の製造工程において、第３工程を示す半導体装置の要部断面図である。
【図１１】（ａ），（ｂ）は本発明の一実施の形態の半導体装置の製造工程において、フォトマスクのパターンを示す説明図である。
【図１２】（ａ），（ｂ）は本発明の一実施の形態の半導体装置の製造工程において、マスクレス露光を示す説明図である。
【図１３】（ａ），（ｂ）は本発明の一実施の形態の半導体装置の製造工程において、マスクレス露光を示す説明図である。
【図１４】（ａ）〜（ｃ）は本発明の一実施の形態の半導体装置の製造工程において、別の第３工程を示す半導体装置の要部断面図である。
【図１５】（ａ）〜（ｄ）は本発明の一実施の形態の半導体装置の製造工程において、さらに別の第３工程を示す半導体装置の要部断面図である。
【図１６】本発明の一実施の形態の半導体装置の製造工程において、第４工程を示す半導体装置の要部断面図である。
【図１７】本発明の一実施の形態の半導体装置の製造工程において、第５工程を示す半導体装置の要部断面図である。
【図１８】本発明の前提として検討した半導体装置において、再配線の結線構造を示す斜視図である。
【図１９】本発明の一実施の形態において、マルチチップモジュール構造の半導体装置の他の例を示す断面図である。
【符号の説明】
１…ボンディングパッド、２…バンプパッド、３…再配線、１０…半導体ウェハ、１１，１１ａ，１１ｂ，１１ｃ…半導体チップ、１２…バンプ、１３…回路基板、１４…充填材、１５…応力緩和層、１６…接着剤、１７…ワイヤ、２１…絶縁層、２２…保護膜、２２ａ，２２ｂ…絶縁膜、２３ａ，２３ｂ…導電膜、２４ｅ，２４ｐ…レジスト、２５…絶縁層、２６…絶縁層。

Claims (6)

  1. 半導体装置の製造方法であって、
    半導体ウェハに複数の半導体チップを形成する工程と、
    前記半導体ウェハに形成された導電部材上に成膜されたレジストに対し、バンプパッドが少なくとも２個以上のボンディングパッドと接続するように像形成された箇所が少なくとも１箇所以上設けられたフォトマスクを用いて露光し、その後現像した上で、前記導電部材をエッチングすることにより前記複数の半導体チップに再配線を形成する工程と、
    前記複数の半導体チップをダイシングにより前記半導体ウェハから切り出す工程とを有し、
    前記再配線を形成する工程では、マスクレス露光機を用いて追加露光をすることにより、前記半導体チップの配線パターンを変更する工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記再配線は、導電膜によって形成することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記再配線は、めっきによって形成することを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記再配線の下層に応力緩和層を形成する工程をさらに有することを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記半導体チップのバンプパッド上にバンプを形成する工程をさらに有することを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記半導体チップ上のバンプとの間に充填材を介在させて回路基板上に実装する工程をさらに有することを特徴とする半導体装置の製造方法。
JP2001373505A 2001-12-07 2001-12-07 半導体装置の製造方法 Expired - Fee Related JP4068838B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001373505A JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法
TW091116833A TW579559B (en) 2001-12-07 2002-07-29 Semiconductor device manufacturing method and semiconductor device
US10/207,083 US6780748B2 (en) 2001-12-07 2002-07-30 Method of fabricating a wafer level chip size package utilizing a maskless exposure
KR10-2002-0044893A KR100477908B1 (ko) 2001-12-07 2002-07-30 반도체 장치의 제조 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373505A JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003174118A JP2003174118A (ja) 2003-06-20
JP4068838B2 true JP4068838B2 (ja) 2008-03-26

Family

ID=19182217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373505A Expired - Fee Related JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6780748B2 (ja)
JP (1) JP4068838B2 (ja)
KR (1) KR100477908B1 (ja)
TW (1) TW579559B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297559B2 (en) 2015-11-10 2019-05-21 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP2004134709A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI223882B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Bumping process
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
JP3918842B2 (ja) 2004-09-03 2007-05-23 ヤマハ株式会社 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP2006073838A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
KR100596797B1 (ko) 2004-12-28 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
WO2007046173A1 (ja) 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
CN101523594A (zh) 2006-10-05 2009-09-02 日本电气株式会社 半导体封装和用于制造半导体封装的方法
EP2092561B1 (en) * 2006-11-13 2013-04-10 Nxp B.V. Bond pad structure and method for producing same
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
JP5430848B2 (ja) * 2007-12-21 2014-03-05 ラピスセミコンダクタ株式会社 半導体素子、半導体装置、及びそれらの製造方法
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP5591594B2 (ja) * 2009-07-13 2014-09-17 ローム株式会社 半導体デバイス
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
KR102372355B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10277587B2 (en) 2015-10-08 2019-04-30 Apple Inc. Instantiation of multiple electronic subscriber identity module (eSIM) instances
CN108461411B (zh) * 2017-02-21 2020-10-27 华邦电子股份有限公司 封装结构
US10770427B1 (en) * 2019-06-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221294A (ja) 1985-07-22 1987-01-29 キヤノン株式会社 プリント基板焼付装置
CA2075026A1 (en) * 1991-08-08 1993-02-09 William E. Nelson Method and apparatus for patterning an imaging member
JPH1032159A (ja) 1996-07-17 1998-02-03 Canon Inc 露光装置、反射マスク、およびデバイスの製造方法
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JPH11111768A (ja) 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP2000305279A (ja) 1999-04-19 2000-11-02 Ricoh Microelectronics Co Ltd リソグラフィ装置および電子機器
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297559B2 (en) 2015-11-10 2019-05-21 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
US10784216B2 (en) 2015-11-10 2020-09-22 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same

Also Published As

Publication number Publication date
US6780748B2 (en) 2004-08-24
US20030109079A1 (en) 2003-06-12
KR20030047682A (ko) 2003-06-18
TW579559B (en) 2004-03-11
KR100477908B1 (ko) 2005-03-22
JP2003174118A (ja) 2003-06-20

Similar Documents

Publication Publication Date Title
JP4068838B2 (ja) 半導体装置の製造方法
JP3649993B2 (ja) 半導体装置及び半導体装置の製造方法
CN109786266A (zh) 半导体封装件及其形成方法
US8063487B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
JP5764256B2 (ja) 支持端子パッドを有する半導体チップ
TWI745926B (zh) 電子電路裝置及電子電路裝置的製造方法
JP2008182235A (ja) 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ
JP2000216191A (ja) 半導体集積回路の製造方法
CN109216207A (zh) 封装件及其形成方法
TWI574365B (zh) 積體電路結構及其製造方法
JP2008211187A (ja) 半導体パッケージ及びその製造方法
CN110970381B (zh) 半导体器件和形成半导体器件的方法
CN107768344B (zh) 半导体封装系统整合装置及其制造方法
TWI782567B (zh) 超越倍縮光罩極限之低成本、高頻寬單片系統整合之方法
JP7044653B2 (ja) 半導体装置および半導体装置の製造方法
CN103915397B (zh) 多裸晶、高电流晶圆级封装
KR20210075558A (ko) 반도체 패키지의 제조 방법
JP2005236117A (ja) 半導体装置の製造方法
JP2004273592A (ja) 半導体装置及びその製造方法
JP2004015017A (ja) マルチチップモジュールおよびその製造方法
JPH11354578A (ja) 半導体装置及びその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP7137674B1 (ja) 半導体装置およびその製造方法
TWI757639B (zh) 半導體元件及其形成方法
JP2005303039A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees