TW579559B - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
TW579559B
TW579559B TW091116833A TW91116833A TW579559B TW 579559 B TW579559 B TW 579559B TW 091116833 A TW091116833 A TW 091116833A TW 91116833 A TW91116833 A TW 91116833A TW 579559 B TW579559 B TW 579559B
Authority
TW
Taiwan
Prior art keywords
wiring
semiconductor
connection terminal
layer
wiring layer
Prior art date
Application number
TW091116833A
Other languages
English (en)
Inventor
Yoshihide Yamaguchi
Hiroyuki Tenmei
Hiroshi Hozoji
Naoya Kanda
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW579559B publication Critical patent/TW579559B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

579559 Λ7 五、發明說明（i) 發明背景 本發明與供覆晶用之丰道触壯职 ^ g, + 牛導體裝置及其製造技術有 關。本發明尤其與適用於半 ^ 也，，日η 卞導體裝置之技術及利用已知 為日日圓級封裝”技術之製造方 万去有關，其中封裝製程係 於日日圓狀態下，藉由晶圓製_ ’、 ^ 表氡冋時於半導體晶圓中形成 後數個半導體晶片上施行封裝。 1A1L技藝說明 10 15 經濟部智慧財產局員工消費合作社印製 20 依本發明研究結果，可考量下列與半導體裝置及半導 ^方法相關技術。概言之，大部分的半導體裝置均具薄片結 構’且在大部情灯，絕緣騎概辭導錄置之各芦 間。在這些絕緣層中形成開孔部，並形成連結於上下層端子二 接線，俾使此接線穿透這些開孔部。 •利用下列方法形成上述絕緣層。特別言之，藉由旋轉塗佈 製成將光雜絕緣材料塗佈於半導體裝置，並藉由施行曝光鱼 顯影而於_射形細孔部。料，連紅下層端子之 金屬接線，各絕緣層表面均為第4感性材料塗佈，並使此材 料歷經曝光與顯影而形成光罩；接著利用諸如電鍍、濺鍍、化 學蒸氣沉積（CVD)、真空蒸鍍或併此應用者等製程形成連結 於絕緣層下方層端子及絕緣層上方層端子之金屬接線。在無需 以光感性絕緣材料做為光罩後，即移除此材料。可利用上述製 程形成連結於絕緣層下方層端子及絕緣層上方層端子之接線。 例如：在採用晶圓級封裝技術之半導體裝置中，由鋁或類 似材料組成之打線墊構成絕緣層下方層中端子，而凸塊墊則構 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） 579559 A7 _____________B7_ 五、發明說明（2 ) 成絕緣層上方層中端子。此外，此一絕緣層係形成於半導體晶 圓（其中已形成半導體晶片）表面上，並於打線墊上之此絕緣 層中形成開孔部。此外，所形成之金屬接線係自打線墊至絕緣 層上方層中凸塊墊。此外，此類自打線墊至凸塊墊形成之接線 5稱之為”再接線”。再者，在此狀況下之絕緣層厚度近乎等於金 屬接線厚度。 由於上述製程係於晶圓狀態下同時於複數個半導體晶片上 施行’故此技術之特徵在於可降低組合製程成本。此外，在將 半導體裝置分為個別單元而後完成組合製程後，各裝置尺寸與 10晶片尺寸（晶片尺寸封裝，CSP)相同。由於這兩個特殊特 徵’故將上述製程稱之為，，晶圓級晶片尺寸封裝 (packaging) ”，並將藉由上述製程形成之半導體裝置稱之為，， 晶圓級晶片尺寸封裝（packages) ”。此外，有時將提供此類 晶圓級晶片尺寸封裝之技術稱之為”晶圓級晶片尺寸封裝技 15術。再者’有時將”晶圓級晶片尺寸封裝（packaging)，，、，，晶 圓級晶片尺寸封裝技術，，及”晶圓級晶片尺寸封裝（packages)，, 一概縮語為”WLCSP”。 經 濟 部 智 慧 財 產 局 員 工 消 费 合 作 社 藉此將由此一製程製造之半導體裝置固接並連結至電路板 (諸如印刷電路板）之組態之一為覆晶連接。此處實現在半導 20體裝置與電路板間連接之製程中，係將半導體裝置之凸塊墊上 形成之凸塊熔化，並接著再固化於電路板上。以高硬度樹脂填 充於半導體裝置與電路板間間隙。此外，由高硬度樹脂組成之 此填充材料稱之為，，下部填充（underfi丨丨），，，並具強化連接部之 效應。採用此類下部填充之覆晶連接半導體裝置實例述如曰本 -4-
579559 10 15 經濟部智慧財產局員工消费合作社印製 20 發明說明 專利特許公開申請案第 H11-111768 號等。 發明概述
Hn述轉體裝置之研究及本發明人施行 =&方法而得以爱清下列因素。半導體裝置常係於歷 疋架構變化、輸入·輸出匯流排寬度變化或依 +導體構件之操作速度而毁選等處理後始裝運之。例 如：在諸如DRAM #記憶體構件的情況下可利用諸 如所謂的打線選擇物等方法建構具寬位元寬度冬半導體 記憶裝置’其中與打線接線連接之外部連接端子 所選擇變化。 但在上述類型之WLCSP情況下，並未採用接線打 線技術，爰不易利用此一方法改變與個別再接線連接之 墊位置。例如：圖18係用以闡釋在WLCSP中，再接 線結構之一實例之不可或缺部分概略圖。此處電氣連接 於打線墊1與凸塊墊2之複數個再接線3係同時以微影 技術形成之。爰為改變打線墊1與凸塊墊2之連接電 路，需改變在微影製程中用以形成再接線3之光罩，此 舉造成時間與成本上的問題，且不具彈性因應。 此外，為改變上述類型之WLCSP中打線墊與凸塊 墊間連接，亦可預先將熔絲電路併入打線墊與凸塊墊間 連接部中，並利用雷射等方式切割此熔絲電路之熔絲， 因而具備客戶所需性能。但在此方法之情況下，問題在 於時間與可靠性，例如當以雷射切割熔絲時所生熱量， 以及所需之額外切割製程，故此一方法不具使用上之優 ^紙張尺度適用中國®家標準(CNS)A4規格（21G X297公釐)' --------— 發明說明（4) 勢。 爰本發明之一目的在提供可彈性因應於VVLCSP中 之再接線連接變化之技術。此外，本發明之一目的係藉 由簡單且彈性方式完成再接線連接中之變化，於短時間 内提供具備客戶所需性能之半導體裝置之技術。 茲將本申請案中所揭本發明之典型組成構件簡述如 次：特別言之，本發明之半導體裝置與半導體裂置製造 方法包括在VVLCSP中形成諸接線之接線層的一種步 驟，其中至少部分接線層係利用不具光罩之微影技術形 成（亦即無需光罩），部分接線層連接至諸如打線塾之 第一連接端子，接線層的其它部分則連接至諸如凸塊塾 之第一連接端子。結果’彼此為诸如再接線之接線層連 接之諸如打線墊之第一連接端子與諸如凸塊墊之第二連 接端子可簡單且快速重新配置，故可於短時間内提供具 客戶所需性能之半導體裝置。 圖式之簡單說明 圖1 (a)與1 (b)係接線連接圖，其中顯示構成本發明之 一實施例之半導體裝置中之再接線之接線連接結構； 圖2⑷與2⑻係與圖1⑷與1⑻分別對應之透視 圖，其中顯示構成本發明之一實施例之半導體裝置中之再接線 之接線連接結構； 圖3⑷與3⑻係在本發明之-實施例中之相異再接線 之接線連接結構透視圖； 圖4 (a)與4 (b)係用以闡釋在本發明之一實施例中之 579559 A7
導體裝置中之字元-位元架構之變化概念接線圖； 圖5 (a)至5 (e)係示例性圖式，其中描繪在本發明之一 實施例中之半導體裝置製造過程； 圖6闡釋在本發明之一實施例中，具中央墊佈局結構之半導 體裝置平面圖； 圖7闡釋在本發明之一實施例中，具四側墊佈局結構之半導 體裝置角落部分平面圖；
圖8係半導體裝置之必要部分剖面圖，其中闡釋在本發明之 一實施例之半導體裝置製造過程中之第一步驟； X 10 15 經濟部智慧財產局員工消費合作社印製 20 圖9係半導體裝置之必要部分剖面圖，其中闡釋在本發明之 一實施例之半導體裝置製造過程中之第二步驟； 圖⑷至10 (c)係半導體裝置之必要部分剖面圖其 中闡釋在本發明之—實關之半導體裝置製造触中之 ^
驟； —V 圖11 (a)與11 (b)係示雕圖式，其巾顯示在本發明之 一實施例中之半導體裝置製造過程中之光罩圖樣；‘ 圖12 (a)與12 (b)係示例性圖式，其中顯示在本發明之 一實靶例中之半導體裝置製造過程中之無罩曝光； 圖13⑷與13⑻闡釋在本發明之一實施例中 裝置製造過程中之無罩曝光； 圖14⑷至14⑷係半導體裝置之必要部分剖面圖，皇 中闡釋在本發明之-實施例之半導體裝置製造一 ' 步驟； 丁乃一笫二 圓15⑷至15 (d)係半導趙裝置之必要部分剖面圖，其 579559 A7 B7 五、發明說明（〇 經濟部智慧財產局員工消费合作社印製 中’在本發明之-實施例之半導體裝置製造過程中另一第三 步驟； 圖16係半導體裝置之必要部分剖面圖，其中閣釋在本發明 之一實施例之半導體裝置製造過程中之第四步驟； 圖17係半導體裝置之必要部分剖面圖，其中閣釋在本發明 之一實施例之半導體裝置製造過程中之第五步驟； 圖18顯示經研究為本發明中不可或缺之半導體裝置中之再 接線之接線連接結構透視圖；及 圖19顯示在本發明之一實施例中，具多晶片模組結構之半 10 導體裝置之另一實例剖面圖。 較佳實施例說明 以下即將參閱隨附之圖式料說明本發明之實施例。此 外，在所有用以闡釋實施例之圖式中，相同組件均以相同代碼 示之，不再贅述。此外，為增進對本說明之瞭解，在各圖式間 之各組件可能存在數量、尺寸比例等相異的情況，且這些數值 亦可能與實際組件相異。 首先，即將參閱圖1至4描述本發明之一實施例建構之半導 體裝置製造方法實現之再接線之接線連接結構概念實例。圖^ (a)與1 (b)係接線連接圖，其中顯示半導體裝置中之再接 線之接線連接結構；圖2 (a)與2 (b)係與圖1 (a)與^ (b) 分別對應之透視圖，其中顯示再接線之接線連接結構；圖3 (a)與3 (b)係相異再接線之接線連接結構透視圖·，圖4 (a)與4 (b)係用以闡釋半導體裝置中之字元_位元架構之變 化概念接線圖。 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） 5 15 20 ❿ 計 線 579559 五、發明說明（7) 5 10 15 20 員 製 在由本實施例之技術實現之半導體裝置中，可輕易將再接 線之接線連接分為如圖1 (a)與](b)所示。特別言之，配 置於半導體晶片主表面上之打線塾1(第一連接端子）與凸塊 墊2 (第二連接端子）為再接線3(接線層）電氣連接。在圖] (a)的情況下，打線墊彳-1a與凸塊墊2-2d為再接線3_3a連 接；類似地，1 b與2c為3c連接，1 c與2b為3b連接，且）d 與2a為3a連接。換言之，在圖](b)的情況下，打線墊] 中之1a與1b及凸塊塾2中之2c與2d連接如次：特別言之， 1a與2c為3d’連接，而1b與2d為3c，連接。 在具體項中，連接於打線墊彳與凸塊墊2間再接線3之接 線圖樣佈局係如對應於圖！⑷之圖樣的情況示如圖2⑷， 可藉與圖1⑻對應方式變化再麟3之麵，續變打線塾 1與凸塊墊2間連接，使得接線圖樣佈局如圖2所示。 此外圖3(a)與3(b)顯示之接線圖樣佈局實例狀況 係安裝之打線墊1數量大於凸塊墊2，且附加打線墊！並未由 再接線3連接至凸塊墊2。在此實例中亦然，在如圖3 (a)所 示，打線墊1中之1a與1b及凸塊墊2中之2d與2c分別為再 接線3d與3c連接的情況τ，可藉由連接先前未接線之打線塾 1c而改變接線圖樣之佈局，藉由再接線3c，至凸塊墊2c，留下 [打線塾]1b未接線，示如圖3 (b)。 了將此再接線3之接線連接結構形成於再接線形成盤 終階段中的打線選擇物，稍後即將述之。例如：在圓4所示實 例中’打線墊1a、1c與1e電氣連接至高電位（H)側上之電 源接線’且打線墊1b與1d電氣連接至低電位⑴側上之電 計 線 -9㈣ 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公爱） 五、發明說明（8) 源接線的情況下，利用此一打線選擇物，可藉由再接線3a連 接凸塊墊2a至打線塾1d，因而將凸塊塾々繫於低電位 (L)，示如圖4⑷，或可藉由再接線3a，連接凸塊墊2a至打 線墊1e，因而將凸塊墊2a繫於高電位（H)，示如圖4 (匕）。 5 纟可打線選擇物將凸塊塾2繫於高電位或低電位，以 此方式為之，可於例如DRAM等情況下改變字元_位元架構。 此再接線3之接線連接結構變化在下列處理情況下具其優點： 諸如半導體裝置字元-位元架構改變、輸入老出匯流排寬度改 變或如上述f辨導體構件操作速度分類（此值）時。· 1〇 接下來即將參閱圖5至7描述採用本實施例之WLCSP技術 之半導體裝置製造方法實例。圖5 (a)至5 (e)係示例性圖 式，其中描繪利用此WLCSP技術之之半導體裝置製造過程； 圖6闡釋具中央塾佈局結構之平面圖；圖7顯示具週邊塾佈局結 構之半導體裝置角落部分平面圖；及圖19顯示具多晶片模組結 15構之另一半導體裝置實例剖面圖。 ”圖5 (a)以模型型式顯示經晶圓製程後之半導體晶圓1〇 平面圖。此處之晶圓製程亦稱之為預製程；此術語係指半導體 $件係於已歷纖表_光、接騎形成、表面賴層形成之 晶圓主表面上形成之製程，並且晶圓所處狀態係使其得以藉由 2〇探針等於半導體晶圓10上形成之複數個半導體晶片Ή上施行 個別電氣測試。 例如：自ρ-型石夕單晶等、組成之半導體晶圓10平面圖看似 圓形’此外’複數個矩形（例如）半導體晶片Ή以垂直與左· 右方向呈規則列配置，示如圖5⑷。在與各寬度方向相關之 -10· 本紙張尺度適用中國國家標準(CNS)A4^7210 χ297公^ 579559 A7
各半導體晶片11中央處，複數個打線塾1沿半導體晶片Ή長 度方向呈列配置（此係中央墊佈局實例）。這些打線塾]亦稱 之為外來端子，並係用以將在半導體晶片11上形成之半導體 構件電極與電路導引至外側之電極。藉使上述探針等接觸打線 5塾卜啊於各半導體晶片Ή上施行電氣測試。 ^ 接著圖5⑻以模型型式顯示經再接線形成製程後之半導 體晶圓10平面圖。再接線3係電氣連接半導體晶片^之打線 墊1與凸塊墊2之接線，其中凸塊塾2上之凸塊等係吊以固接 半導體晶片11於所載之特定電路板上，這些接線係供打線塾巧 10尺寸匹配之用，並為晶圓製程尺寸所控，而凸塊塾2則係為封 裝製程尺寸所控。 特別s之，由於凸塊墊2尺寸（凸塊墊本身及相鄰凸塊墊 間距尺寸）係為電路板側上尺寸所控，故其尺寸需分別大於打 線墊1尺寸（凸塊墊本身及相鄰凸塊墊間距尺寸）。結果為晶 15圓製程所控之小打線墊1無法”如，，凸塊墊2般採用。爰結構之 使用係具相對大尺寸之凸塊墊2配置於半導體晶片彳彳之相對 經濟部智慧財產局員工消费合作社印製 寬廣空間區中，且這些凸塊墊2與打線墊1為再接線3電氣連 接。 在此再接線形成製程中，可利用無需光罩之微影技術，藉 20由打線選擇物形成連接半導體11之凸塊墊2與打線墊1之至 少部分再接線3，俾製造具客戶所需性能之半導體裝置（詳述 如後）。特別言之，預先形成標準部（第一部）之再接線3，同 時在與客戶之規範對應部分（第二部）中，藉由在再接線形成 製程的最終階段中，改變打線墊1與凸塊墊2間連接之組合而 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐）' "
經濟部智慧財產局員工消费合作社印製 579559 形成接線圖樣。 接著圖5 (C)以模型型式顯示經凸塊形成製程後之半導體 晶圓10平面圖。固接於凸塊塾2上之凸塊12係由例如如· Ag-Cu銲錫、Sn_Ag銲錫、Sf>Cu銲錫等組成。在這些類型凸 5塊中，具突出剖面外型之電極係由自高連接可靠性觀點而言尤 符所期之Sn-(重量百分比3% ) Ag_ (重量百分比〇热）& 銲錫組成。這些凸塊12係於覆蓋上述再接線3之絕緣膜上形 成，並經此絕緣膜中形成之開孔部電氣連接至再接線3，使得 凸塊12進一部電氣連接至打線塾1。 10 接著圖5⑷顯示經切方（dicing)製程卜]後之半導體晶 圓10平面圖。切方製程係自半導體晶圓切割出個別半導體 晶片11之製程。在自半導體晶圓10切割出半導體晶片Ή的 階段中，半導體晶片11已具CSP結構。例如··在半導體裝置 具中央墊佈局結構的情況下，示如圖6,打線墊彳係以直線列 I5配置於半導體晶片11中央，並經再接線3電氣連接至凸塊塾2 及固接於這些凸塊墊2上的凸塊12。 此外，例如·在半導體裝置具圖7所示類型週邊墊佈局結 構的情況下，複數個打線墊1係以列配置，並沿半導體晶片糾 四側則進於半導體晶片11這些側的附近。各打線墊1電氣連 20接至配置於半導體晶片11主表面上之凸塊墊2，並經再接線3 至固接於這些凸塊墊12上之凸塊2。 接著圖5 (e)顯示經半導體晶片固接製程後之半導體裝置 剖面圖。例如：此圖顯示具多晶片模組結構之半導體裝置。雖 然在此特定結構上並無特殊限制存在，此圖顯示之實例中，在 -12- 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐）
A7
五、發明說明 12 =圖17係半導體裝置之必要部分剖關，其中_第五步
圖8闡釋第一步驟，並顯示經晶圓製程後之半導 分剖面結構實例。尤士楚_ ^置口P .. 纟第—步驟中，以與習知轉體裝置相同 t:所謂的預製程形成半導體晶圓1Q，其上形成之半導體 曰曰片11具供外部連接用，已完成之打線墊1。 10 15 經濟部智慧財產局員工消费合作社印製 20 —特別言之，在此預製程中，於半導體 10主表面上形成 特疋半導體構件。此外，藉由㈣堆疊接線層與⑽絕緣層， 於半導體晶圓10主表面上形成各層。在此圖中，僅顯示在絕 緣層21表面切成之最上接線層之打線墊1。例如：此打線塾 1係由銘等材料形成。此外，在絕緣層21上形成由絕緣膜22a 組成之表面保翻，將於第二步驟巾併同倾膜22 (第一絕緣 層）之形成描述之。部分此打線墊彳之上表面因於絕緣層21 上形成之絕緣膜22a中形成之開孔而暴露在外。 接著圖9闡釋第二步驟，此圖顯示形成保護膜後之半導體 裝置部分剖面結構實例。在此第二步驟中，於上述半導體晶圓 10上形成保護膜22。此外，在某些情況下，此保護膜22可能 已於構成所謂預製程之第一步驟中形成，在此類情況下，此步 驟可略之，並可於第一步驟中施行保護膜22之形成。 在本實施例中，保護膜22[之形成如次：]，尤其是由無機 材料組成之絕緣膜22a表面係於所謂的預製程中形成，例如： 藉由CVD製程等形成之氮化矽，利用四環氧矽烷等形成之二 氧化矽，或由兩者組成之合成膜組成之絕緣膜22a為構成絕緣 膜22b (由有機材料組成）之光感性聚硫亞氨所塗佈，並將此 .14· 本紙張尺度適用中國國家標準(CNS)A4規格（210 X297公釐） B7 五、發明說明（13) 膜曝光、顯影與療治而形成厚約6微米之保護膜22。但非以此 限制本發明，採取慣用週知的保護膜22並不會引發特殊問 題。 如上述，此保遵膜22係一絕緣膜，爰於本實施例ψ，爾後 5將其稱之為第-絕緣層。此外，於第—絕緣層中形成複數個開 孔部，且至少部分開孔部位於半導體晶片糾之打線墊彳上。 接著第三步驟係形成再接線3 (接線層）之步驟。此第三 步驟之較佳實關包含難。此處雜序描駐實施例， 亦即第-第二與第三實補。由於這些再接線3係由接線圖樣 1〇組成，故於本實施例中的再接線亦可稱之為接線層。 圖10⑷至10⑷闡釋第三步驟之第一實施例，這些 圖式闞釋在各步驟中之半導體裝置部分剖面結構實例，直到完 全形成再接線3。在此第三步驟中，形成再接線3。首先，如 圖1〇⑷所示，在已歷經上述第二步驟之半導體晶圓1〇表 I5面上形成傳導膜23a。由於此傳導膜23a係慣用週知供 WLCSP中的再接線3使用之導體，故無特殊問題存在，因 此，由銅等組成之膜尤為適用。此外，自於第三步驟中形成之 經濟部智慧財產局員工消费合作社印製 再接線3之連射靠性著可_難而言，其優點在於利 用濺鍍製程形成傳導膜23a。 2〇為更具體描述之，用以確保再接線3與第_絕緣層之保護 膜22 G2b)之黏著之層以及構成接線導體之層接連於施行滅 鑛餘刻後形成。鉻、鈦、鱗可供做用以確保上述黏著之層， 在本實施例中，採用厚約75奈米鉻層，並以導體構成接^， 具體言之即為銅、銅錄合金等，接連於此黏著層上部形成。在 -15- 本紙張尺度適用中國國豕標準(CNS)A4規格（210x297公爱） 579559 A7 --- B7 五、發明說明（14) - 本實施例中，採用具三層結構之傳導膜23a，其中以銅做為傳 導金屬，並於此傳導金屬上形成對上層具障壁性質及黏著性之 鉻。 接著如圖10 (b)所示，在上述傳導膜23a上杉成蝕阻 5 24e，並採用光罩以微影技術將此钱阻24e圖樣化。在此情況 下，所採用之光罩至少一處經圖樣化，使得凸塊墊2連接至兩 或多個打線墊1。圖11顯示光罩實例，其中一凸塊墊2連接至 兩打線墊1。這些圖式顯示在光罩上形成之局部影像參大圖， 其中光罩之使用係在上述餘阻24e係正型颠阻的情況下。在圖 10 11 (a)所示罩圖樣實例中，打線墊1a經凸塊墊2c連接至打 線墊1b，同時在圖11 (b)所示罩圖樣實例中，再接線3自凸 塊墊2c延伸分支為雙線，分別連接至打線墊1a與化。當採 用正型蝕阻時，部分未為罩屏蔽之蝕阻24e為光裂解，爰例如 經圖11所示光罩曝光時形成之蝕阻圖樣構成蝕阻。 15 故在第三步驟之第一實施例中，經光罩（部分結構示如圖 11實例）及後續之顯影曝光將蝕阻24e圖樣化。故於餘刻前， 利用無罩曝光裝置施行額外曝光於1a_X部或1b_x部，示如圖 經濟部智慧財產局員工消費合作社印製 12 (a)與12 (b)，並再度施行顯影。使钱阻24e具圖13 (a)或13 (b)中實例所示外型。例如：在施行接線補償的 20情況下，施行檢查以偵測接線（接線墊）所具缺陷等，而後藉 由無罩曝光之施行改變接線圖樣。爰可於無罩曝光前插入偵測 步驟。類似地，在改變半導體操作速度的情況下，於無罩曝光 前施行計算操作速度等檢查步驟，接著以無罩曝光形成接線。 此外，圖13 (a)顯示當圖12 (a)中1a_x部歷經額外曝光所 •16- 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公爱）
經濟部智慧財產局員工消费合作社印製 579559 付夕型’同時圖13 (b)顯示當圖12⑷中1|>χ部歷經額外 曝光所得外型。 藉由方也仃此-額外曝光處理，即使於WLcsp中亦可實現 打線選擇物’因此，本實施例之特徵在於在此額外曝光階段中 5採用無罩曝光裝置。_用無罩曝光裝置之額外曝光，無需使 用光罩’ t可以雜方錢理打線選擇物。 此外’概述上述無罩曝光裝置，其係利用DMD (數位微鏡 裝置）投射器施行曝光之裳置。此DMD投射器之_係包 s約10至20微米正方形微鏡之裝置，其巾可數位控制各微鏡 10之開/關功能。使光照射於裝置上可施行無罩曝光，其中裝置上 的影像係依各微鏡之開/關功能形成，使得影線反射或投射。亦 可以如同採用光罩之曝光方式，以此無罩曝光施行施行降低投 射曝光等。 此外，在上述步驟中，施行處理順序如次：光罩曝光—顯 I5影—無罩額外曝光4額外顯影；換言之，此處理亦可施行如光 罩曝光無罩額外曝光H彡。採用此—步驟可將顯影步驟略 之，爰可於更短時間内完成打線選擇物。 截至目前所述步驟中，蝕阻24e經圖樣化，並接著利用此 圖樣為罩蝕刻上述傳導膜23a。而後藉由移除此蝕阻24e可獲 20得具所期電路圖樣（諸如圖1〇 (c)所示）之再接線3。 在上述第三步驟之第一實施例中，描述採用正型蝕阻之步 驟實例，換言之，如採用之光罩中可穿透區與非可穿透區相 反’則亦可採用負型钱阻。在此情況下，亦可對經額外曝光之 區域做適度調整。 -17- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
579559
五、發明說明（16) 經濟部智慧財產局員工消费合作社印製 接著即將描述第三步驟之第二實施例。圖14 (a)至14 、）闞釋第_步驟之第二實施例，這些圖式闡釋在各步驟中 之半導體裳置部分剖面結構實例，直到完全形成再接線3。如 ()所示，在此第一實施例中之啟始處理係於已歷經上 5述第二步驟之半導體晶圓1〇表面上形成傳導膜 23b。此外， 在此第，實施例中，以電錄形成再接線3，爰於半導體晶圓10 表面上形成之傳導膜23b具層架構且膜厚度使其得以做為供電 鑛用之種層較佳。在此可採祕賴知之種層，在丰實施例 中，所採狀種層係峨厚度約75奈狀鉻層與膜厚度約 10 500奈米之銅層組成。 接著如圖14 (b)所示，構成再接線3之相反圖樣之電鍍 阻24p係於上述傳導膜23b表面上形成，接著在將此電鑛阻 24p圖樣化後’以電鑛形成接線。接著藉由移除此電鍛阻2知 及分離該圖樣可形成具所期電路圖樣之再接線3，諸如圖14 15 (C)所示。 在此情況下，如上述第一實施例，具所期電路圖樣之钱阻 圖樣可藉由適當合併採用光罩之微影脑與無罩曝光技術完成 之。此外’在採用圖糾中實例所示光罩額外曝光圖12 中 實例所示1a-X或Αχ部的情況下，利用負型佩可分別獲得 20圖13 (a)或圖13 (b)所示接線外型。 接著即將描述第三步驟之第三實施例。圖15 (a)至15 (d)闡釋第三步驟之第三實施例，這些圖式闡釋各步驟中之 半導體裝置之部分剖面結構實例，直到完全完成再接線3。在 此第三實施例中，如上述第二實施例，以電鍍形成再接線3， -18- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X297公爱）
I I I I I I 579559 A7 B7 五 、發明說明（17) 但於再接線3與第一絕緣層之保護膜22 (22b)間形成絕緣層 25 (應力緩衝層）’示如圖15 (a)。此外，由於此絕緣層25 具緩和作用於再接線3上應力之功能，故在某些情況下，亦可 將此絕緣層25稱之為應力緩衝層。更具體言之，此一應力緩 5衝層之形成於半導體晶圓10上，係在上述第一實施例或上述 第二實施例中首先形成之傳導膜23b形成前。期使此應力緩衝 層之絕緣層25得以使此絕緣25避免於第一絕緣層之保護膜 22中形成至少部分開孔部。 接著在形成應力緩衝層之絕緣層25後，可藉由施行電鑛、 10阻剝除及圖樣分離形成具所期電路圖樣之再接線3，諸如圖15 (d)所示，接著為形成圖15 (b)所示傳導膜2北、形成圖 15 (c)所示電鍍阻24p及阻圖樣化之步驟，其施行方式與上 述第二實施例相同。藉由此步驟順序施行之處理，可以彈性方 式處理打線選擇物。 15 羑藉由施行第一、第二或第三實施例，可完成在第三步驟 經濟部智慧財產局員工消費合作社印製 中之再接線3形成製程。因於第三步驟中採用之無罩曝光術 無需使用供餘阻圖樣化之光罩，故所提供之技術可於WLCSP 中處理打線選擇物，其中CSP可以低成本製造之。結果可依 市場需求改變產品類型，並彈性因應客戶對降低成本及快速交 20 貨之要求。 此外，在上述第三步驟中的再接線形成製程情況下，所描 述的情況中採用無罩曝光技術供做額外曝光之打線選擇物。同 時亦可利用無罩曝光4顯影順序處理包含打線選擇物之所有再 接線3。特別言之，在再接線形成製程中，無罩曝光技術係供 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公爱） 579559
五、發明說明（ι〇 打線選擇物之接線圖樣使用，可利用光罩施行曝光，可以未採 用光罩之無罩技術施行曝光，或可藉由合併使用光罩與無罩技 術施行曝光。 (1) 在除打線選擇物以外之接線圖樣係藉由罩曝羌形成的 5情況下，藉由同時以罩曝光形成不構成打線選擇物部分，可輕 易並有效率地完成不構成打線選擇物部分之形成。 (2) 在除打線選擇物以外之接線圖樣亦係藉由無罩曝光形 成的情況下，無需準備兩種不同類型之曝光選用設備：爰可降 低大量生產之設備投資。此外，由於無罩曝光設備一般均小於 10罩曝光没備，故可降低未安裝設備而建造之樓層空間，故可降 低與此相關之設備投資及設備執行成本。 (3) 在除打線選擇物以外之接線圖樣分為藉由無罩曝光形 成部分及藉由罩曝光形成部分的情況下，合併使用罩曝光及無 罩曝光，可利用對半導體裝置共通部分之罩曝光；並於依半導 15體裝置類型及使用者需求具大量接線圖樣變化處使用無罩曝 光；或於不易暴露接線圖樣（亦即形成接線）處使用罩，致使 以高效率產生多項少量之半導體裝置得以實現。 經濟部智慧財產局員工消費合作社印製 接著圖16闡釋第四步驟，此圖式顯示半導體裝置部分剖面 結構實例，其係當已於上述第三實施例中完成第四步驟的狀 20態。在此第四步驟中，形成由絕緣膜組成之第二絕緣層26。此 第二絕緣層26之形成使得在凸塊墊2上至少部分區域開放， 並覆蓋至少上述第一絕緣層22、打線墊1、應力緩衝層25與 再接線3上方部分。此第二絕緣層26 —般係利用光罩形成 之。爱此層構成半導體裝置之最外表面保護層，故考量使用假 -20- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 579559 A7 -~------ZL__ 五、發明說明（19) " --— 凸塊等，亦可採用不具光罩之無罩曝光技術供圖樣化之用。 <此外，在上述第三步驟之第_實施例或第二實施例中，應 力緩衝層25之形成略之。故在這些實施例中，在完成第四步 驟厚之半導體裝置具無應力緩衝層％之部分剖面結構，盆類 5型示如目16。在此第一實施例與第二實施例中亦同，無消說明 可如第二實關中，以姻方式於第二絕緣層26之形成中採 用無罩曝光技術。 接著圖17闡釋第五步驟，此圖式顯示在凸塊形成舉之半導 體裝置部分剖面結構實例（上述第三實施例之-實例）。在此 1〇第五步驟中，銲錫球連接至凸塊墊2 ,因而形成之凸塊12可充 做外部端子。 隶終，利用晶圓切方技術將其上已形成半導體裝置之半導 體晶圓10切割為各半導體裝置。結果即可完成供覆晶連接用 之WLCSP半導體裝置。 15 爰如採用本實施例之半導體裝置及半導體裝置製造方法， 可快速且輕易重新配置彼此為再接線3連接之打線墊‘1與凸塊 墊2間連接組合，其係利用無需光罩之微影技術形成供打線墊 1與凸塊塾2電氡連接用之至少部分再接線3為之，結果即可 於短時間内提供具客戶所需性能之半導體裝置。 20 此外’如同第三實施例，採用無需罩之DMD將半導體裝 置曝光’其中半導體裝置具由厚絕緣層組成之應力緩衝層（撞 擊吸收層），可具下列優點：特別言之，由於接線係於應力緩 衝層之傾斜部上形成，故當對傾斜部曝光時，以一傾角將光線 照射於傾斜部，結果單位面積之照射量即小於曝光光線照射平 -21- 本紙張尺度適財國國家標準(CNS)A4規格（21() χ 297公
579559 A7 B7 五 發明說明（20) 坦部。爰當圖樣化電鍍阻或蝕阻時，可能發生下列問題：亦即 如以適量曝光光線照射平坦部，則傾斜部之曝光量不足，而如 施行照射使得傾斜部接收適量曝光，則平坦部過度曝光。藉決 此問題之一方法係僅使應力緩衝層之傾斜部歷經額外秦光之方 5法，但在採用光罩的微影技術情況下，常不易調整與傾斜部外 型相符之曝光量。例如：在傾斜度隨傾斜部之峰部與基部而變 的情況下，需於這些峰部與基部間改變照射條件，爰可能需複 數個額外曝光，且在此類情況下，亦需準備複數個供和類額外 曝光用之光罩。換言之，如採用無需使用光罩之本發明微影技 10術，則可依傾斜部外型彈性改變曝光量，故於此一額外曝光中 無需使用額外曝光步驟或光罩。 例如：可採用之方法諸如改變上述微鏡之開/關時間比等， 俾依傾斜部外型改變曝光量。此舉之因在於藉由調整微鏡之開/ 關時間比可於趨近方式獲得堪與”半調罩圖樣”比擬之光學效 15 應0 經 部 智 慧 財 產 局 員 工 消 费 合 作 社 印 在採用調制光學構件（使用微鏡）之微影技術中，可快速 並輕易元成之微影不僅為三為圖樣外型，亦可為不同類型之相 異圖樣，其係利用如上述之趨近半調罩圖樣產生技術為之。歸 因於此類特徵，本發明得以建構之電子裝置生產線，可因應客 2〇戶需求處理可變量之生產及多項少量生產。 上已具體描述本發明之實施例。但非欲以上述實施例限制 本發明，無消說明在不悖離本發明之精神的限制下可做各種改 變。例如··本發明不以諸如DRAM等半導體裝置為限，其亦適 用於混合固接型半導體裝置等於相同半導體基板上形成記憶電 -22· 579559 五、發明說明（21) 10 15 經濟部智慧財產局員工消費合作社印製 20 路與邏輯電路者。 兹將本中請案中所揭實_概摘如次： 本發明提供-辭導職置製造方法，包妨驟 +導體晶圓上職複數解導體晶d步驟在 態下即對财《數個半導體晶片施行辭m中 驟⑷包括步驟（a1)在上述半導體晶圓之複數個半導體晶 二=導體構件，步驟(a2)在上述複數個半導體晶片上 軸接線層’及步驟（a3)在上述複數個半導體晶片上形成第 一絕緣層’其中在上述接線層之最上接線層中形成之第一連接 端子上表面被露出；及上述步驟⑻包括步驟（Μ)在上述 第一絕緣層表面上形成接線層，使得接線層之第—接線部連接 至上述第-連接端子且其第二接線部構成第二連接端子，而利 用無光罩之微影技術形成至少部分此接線層（亦即無需使用光 罩），及步驟（b2)在上述接線層表面上形成第二絕緣層，其 中第二連接端子上表面被露出。 此外，本發明提供-種半導體裝置製造方法，包括步驟 (a)在-半導體晶圓上形成複數個半導體晶片；及步驟⑻ 在晶圓狀態下即對所有該複數個半導體晶片施行封裝製程；其 中步驟（a)包括步驟（a1)在半導體晶圓之複數個半導體晶 片上形成半導體構件，步驟（a2)在複數個半導體晶片上形成 接線層，及步驟（a3)在複數個半導體晶片上形成第一絕緣 層’其中在上述接線層之最上接線層中形成之第一連接端子上 表面被露出；及上述步驟（b)包括步驟（b1)在第一絕緣層 表面上形成應力緩衝層，其中第一連接端子之上表面被露出， -23- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 五 、發明說明（ 22 10 15 經濟部智慧財產局員工消费合作社印製 20 在上述應力緩衝層表面上形成接線層，使得接線層 連連接至該第—連接軒且其第二接線部構成第二 子@利用無光軍之微影技術形成至少部分此接線層 (亦即無f使用細，及步驟⑽在接線層表面上形成第 邑緣層，其中第二連接端子之上表面被露出。 此外’本發賴供—種半導體裝置，其形成储由在晶圓 下’在半導體晶片同時歷經製程後，切割在半導體晶 圓上形成之複數個半導體晶片為個別半導體晶片，其尹該半導 «置包括（a)在上述複數個半導體晶片之最上接線層中形 成之第一連接端子，⑻在上述複數個半導體晶片表面上形成 之第=絕緣層，其中上述第—連接端子之上表面被露出，（c) 在上述第-絕緣層表社形狀絲層，而部分此接線層連接 至上述第-連接端子，且利用無光罩之微影技術形成至少部分 此接線層（亦即無需使用光罩），⑷由上述接線層之另一部 份組成之第二連接端子，及（e)在上述接線層表面上形成之 第二絕緣層，其中上述第二連接端子之上表面被露出。 此外，本發明提供一種半導體裝置，其形成係藉由在晶圓 狀態下，在半導體晶片同時歷經封裝製程後，切割在半導體晶 圓上形成之複數個半導體晶片為個別半導體晶片，其中該半導 體裝置包括（a)在上述複數個半導體晶片之最上接線層中形 成之第一連接端子，（b)在上述複數個半導體晶片表面上形成 之第一絕緣層，其中上述第一連接端子之上表面被露出，（c) 在上述第一絕緣層表面上形成之應力緩衝層，其中上述第一連 接端子之上表面被露出，（d)在上述應力緩衝層表面上形成之
I I I I I I I I I I I I I I I I I I I I I I I 計 Μ -24- 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） 579559 A7 五、發明說明（23 10 15 經濟部智慧財產局員工消费合作社印製 20 接線層，其中部分此接線層連接至上述第一連接端子，且利用 無光罩之微影技術形成至少部分此接線層（亦即無需使用光 罩）（e)由上述接線層之另一部份組成之第二連接端子，及 (f)在上述接線層表面上形成之第二絕緣層，其中上述第二連 接端子之上表面被露出。 此外，本發明提供一種半導體裝置製造方法，包括步驟 (a)在-半導體晶圓上形成複數辨導體晶片；及步驟⑻ 在晶圓狀態下即對所有複數個半導體晶片施行封裝製祥；其中 上述步驟（a)包括（a1)在半導體晶圓之複數個半導體晶片 上形成半導體構件之步驟，轉（a2)在複數辨導體晶片上 形成接線層，及步驟（a3)在複數個半導體晶片上形成第一絕 緣層，其中在接線層之最上接線層中形成之第一連接端子上表 面被露出；及上述步驟⑻包括步驟（b1)在上述第一絕緣 層表面上形成接線層，使得接線層之第一接線部連接至第一連 接端子且其第二接線部構成第二連接端子，而以來自光源之光 線照射具魏個可微移鏡之裝置，並侧設赚操作此裝置之 鏡，藉由暴露於反射光下形成至少部分此接線層，及步驟 (b2)在接線層表面上形成第二絕緣層，其中上述第二連接端 子之上表面被露出。 此外，本發明提供一種半導體裝置製造方法，包括步驟 ⑷在—半導體晶圓上形成複數個半導體晶片；及步驟⑻ 在晶圓狀態下即對所有該複數個半導體晶片施行封裝製程；其 中上述步驟（a)包括步驟⑷）在上述半導體晶圓之複數個 半導體晶片上形成半導體構件，步驟（a2)在複數個半導體晶 計 線 -25- 579559
10 15 經濟部智慧財產局員工消費合作社印製 20 片上形成接線層，及步驟（ -絕緣層，a中在縣s & _u牛導體晶片上形成第 上表面娜;接線層中形成之第—連接端子 上表面被路出，及上述步驟⑻包括 =面:=緩衝層，其中上述第-連== 被路出一（b2)在應力緩衝層表面上 =:線部連接至該第-連接端子且二= 以來自光源之級照射具複數個可微移鏡 之，置’並依驗操作錄置之鏡，藉由暴露於反射光下 ▲此外，本發明提供-種半導體裝置，其形成係藉由在晶圓 紅下il字在半導體晶圓上形成之複數個半導體晶片同時歷經 封裝製程，接著自晶圓侧切觀複數辨導體晶片，其中該 半導體I置包括（a)在上述複數個半導體晶片之最上接線層 中形成之第-連接端子，⑻在上述複數辨導體晶片表面上 形成之第-絕緣層，其中上述第—連接端子之上表面被露出， (c)在上述第一絕緣層表面上形成接線層，而部分此接線層 連接至上述第一連接端子，且以來自光源之光線照射具複數個 可微移鏡之裝置，並側關樣操作此裝置之鏡，藉由暴露於 裝置之反射光下形成至少部分此接線層，（d)由接線層之另_ 部份組成之第二連接端子，及（e)在上述接線層表面上形成 之第二絕緣層，其中上述第二連接端子之上表面被露出。 此外’本發明提供一種半導體裝置，其形成係藉由在晶圓 狀態下’將在半導體晶圓上形成之複數個半導體晶片同時歷經 -26-
本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） 579559 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（25) --- 封裝製程，接著自晶圓個別切割該複數個半導體晶片其中該 半導體裝置包括（a)在上述複數個半導體晶片之最上接線層 中形成之第-連接端子，⑻在上述複數個半導體晶片表面上 形成之第-絕緣層，其中上述第一連接端子之上表面被露出， 5 (C)在第一絕緣層表面上形成之應力緩衝層，其中上述第一 連接端子之上表面祕ώ，⑷在上賴力_層表面上形成 之接線層’而部分此接線層連接至上述第一連接端子，且以來 自光源之絲騎具複數個可郷鏡之裝置，並簡設圖樣操 作此裝置之鏡’勤暴露於裝置之反射光下形叙少部分此接 10線層，（e)由接線層之另一部份組成之第二連接端子，及⑴ 在接線層表面上形成之第二絕緣層，其巾第二連接端子之上表 面被露出。 如上述，本發明得以提供連接可靠性改善之半導體裝置中 之打線選擇。結果，可以彈性方式處理再接線連接中之變化方 15式，故可於短時間内提供具客戶所需性能之半導體裝置。 囷式之代號說明 1 打線墊 2 凸塊墊 3 再接線 10 半導體晶圓 11 半導體晶片 12 凸塊 13 電路板 14 填充材料 15 應力緩衝層 16 黏著劑 17 接線 21 絕緣層 22 保護膜 22a,b -27- 絕緣膜 本紙張尺度適用中國國家標準(CNS)A4規格（21〇 X297公爱） 579559 經濟部智慧財產局員工消费合作社印製 A7 B7 -28- 五、發明說明（26) 23a,b 保護膜 24e 钱阻 24p 電鍍阻 25 絕緣層 26 第二絕緣層 本紙張尺度適用中國國家標準(CNS)A4規格（210 x297公釐）

Claims (1)

  1. A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 579559 六、申請專利範圍 專利申請案第91116833號 ROC Patent Appln. No.91116833 修正後無劃線之中文申請專利範圍修正本-附件(三 Amended Claims in Chinese - End YTTn J (民國92年10月13日送呈^ (Submitted on October 13,2003) 1· 一種半導體裝置製造方法，包括·· 步驟（a)在一半導體晶圓上形成複數個半導體晶片；及 步驟（b)在晶圓狀態下即對所有該複數個半導體晶片施 行封裝製程； 、 其中該步驟（3)包括步驟（a1)在該半導體4圓之該 複數個半導體晶片上形成半導體構件，步驟（a2)在該複數個 半導體晶片上形成接線層，及步驟（a3)在該複數個半導體晶 15片上形成第一絕緣層，其中在該接線層之最上接線層中形成之 第一連接端子上表面被露出；及 該步驟（b)包括步驟（b1)在該第一絕緣層表面上形 成接線層，使得接線層之第一接線部連接至該第一連接端子且 其第二接線部構成第二連接端子，而利用無光罩之微影技術形 2〇成至少部分此接線層，及步驟（b2)在該接線層表面上形成第 一絕緣層，其中該第二連接端子上表面被露出。 ^ 2β如申請專利範圍第1項之半導體裝置製造方法，其中在 該步驟（b1)中，利用具光罩之微影技術形成該接線層之該第 接線部，並利用無光罩之微影技街形成該第二接線部。 25 〇 ^ •如申請專利範圍第1項之半導體裝置製造方法，其中在 j步称（M)巾’利用無光罩之微影技術形成該接線層之該第 接線部，並利用無光罩之微影技術形成該第二接線部。 __ - 29 - 本紙張尺錢驗-----^-
    六、申請專利範圍 10 15 經濟部智慧財產局員工消費合作社印製 20 料：Μ請專利範圍第1項之半導败置製造方法，其中在 〜 b1)巾’ _具光罩之微影技航 一線部，並·無光罩之微影= :5·如申請專利範圍第i項之半導體裝置製造方法，其中在 該步驟（b2)中，利用無光罩之微影技術形成該第二絕緣層之 該第一部之開孔。 6· 一種半導體裝置製造方法，包括： 步驟（a)在一半導體晶圓上形成複數個半導體晶片；及 步驟（b)在晶圓狀態下即對所有該複數個半導體晶片施 行封裝製程； 、其中該步驟（a)包括步驟（a1)在該半導體晶圓之該 複數個半導體晶片上形成半導體構件，步驟（a2)在該複數個 半導體晶片上形成接線層，及步驟（a3)在該複數個半導體晶 片上形成第一絕緣層，其中在該接線層之最上接線層中形成之 第一連接端子上表面被露出；及 該步驟（b)包括步驟（b1)在該第一絕緣層表面上形 成應力緩衝層，其中該第一連接端子之上表面被露出，步驟 (b2)在該應力緩衝層表面上形成接線層，使得接線層之第一 接線部連接至該第一連接端子且其第二接線部構成第二連接端 子，而利用無光罩之微影技術形成至少部分此接線層，及步驟 (b3)在該接線層表面上形成第二絕緣層，其中該第二連接端 子之上表面被露出。 7.如申請專利範圍第6項之半導體裝置製造方法，其中在 30 - 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） 六、申請專利範圍 δχ步驟（b2)中’利用具光罩之微影技術形成該接線層之該第 -接線部’並無光罩之微影技術形成該第二接線部。 8. 如申請專利範圍第6項之半導體裝置製造松，其中在 5 10 § 乂驟（½)巾矛||用無光罩之微影技術形成該接線廣之該第 -接線部，並糊無光罩之郷技娜成該第二接線部。 9. 如申請專利範圍第6項之半導體裝置製造方法，其中在 §步驟（b2)巾’彻具光罩之微影技術及無光罩之微影技術 =該接線層之該第-接線部，並個無光罩之微影技術形成 該第一接線部。 10. 如申請專利範圍第彳項之半導體裝置製造方法，其中 在該步驟⑽中，利用無光罩之微影技術形成該第二絕緣層 之該第一部之開孔。 11·如申請專利範圍第]項之半導體裝置製造方法，更包 1在該步驟⑻€，⑷在該第二連接端子上形成外部連接 15端子之步驟，及⑷自該半導體晶圓個別切割複數個半導體 晶片之步驟。 • 12·如申請專利範圍第彳彳項之半導體裝置製造方法，更包 步驟（d)後’（e)於該半導體晶片上之外部連接端子 電路板間插人填充材料之雜下，經該外部連接端子在電 2〇路板上m接辭導體晶#之步驟。 13.如申請專利範圍第6項之半導體裝置製造方法，更包 =在該步驟⑻後，（c)在該第二連接端子上形成外部連接 端子之步驟，及⑷自該半導體晶圓個別切割複數個半導體 晶片之步驟。 -31 - 本紙張尺度適用中固固定# 一 固豕標準(CNS)A4規格（210 x 297公爱） 579559 /、、申睛專利範圍 5 10 15 20 製 14. 如申請專利細幻3項之铸败置製造方法 括在該步驟⑷S，（e)於該半導體晶片上之外部連接端子 與該電路板間插入填充材料之狀態下，經該外部連接端子在 路板上固接該半導體晶片之步驟。 15. —種半導體裝置製造方法，包括： 步驟⑷在-半導體晶圓上形成複數個半導體晶片；及 步驟（b)在晶圓狀態下即施行所有封裝製程； 其中該步驟⑷包括步驟（a1)在該 複數個半導體晶片上形成半導體構件，步驟（a2)在該複油 半導體晶片上形成接線層，及步驟（a3)在該複數 片上形成第-絕緣層，其巾在雌縣之最上接縣中形成之 第一連接端子上表面被露出；及 、該步驟⑻包括步驟（b1)在該第一絕緣層表面上形 成接線層，使得該接線層之第一接線部連接至該第一連接端子 且其第二接線部構成第二連接端子，而以來自光源之光線照射具複數個可郷鏡之裝置，並侧賴樣操作此裝置之鏡，藉 由暴露於反射光下形成至少部分此接線層，及步驟（b2)在該 接線層表面上形成第二絕緣層，其中該第二連接端子之上表面 被露出。 16·—種半導體裝置製造方法，包括： 步驟（a)在一半導體晶圓上形成複數個半導體晶片；及 步驟（b)在晶圓狀態下即對所有該複數個半導體晶片施 行封裝製程； 其中該步驟（a)包括步驟（a1)在該半導體晶圓之該 本紙張尺度適用中國國家標準(CNS)A4規格（21〇 -32 X 297公釐） 579559
    複數個半導體晶片上形成半導體構件，步驟（a2)在該複數個 半導體晶片上形成接線層，及步驟（a3)在該複數個半導體晶 片上形成第-絕緣層，其中在該接線層之最上接線層中形成之 第一連接端子上表面被露出；及 5 該步驟⑻包括步驟⑻）在該第-絕緣層表面上形 成應力緩衝層，其中該第一連接端子之上表面被露出，步驟 (b2)在該應力緩衝層表面上形成接線層，使得接線層之第一 接線部連接至該第一連接端子且其第二接線部構成第二連接端 子，而以來自光源之光線照射具複數個可微移鏡之裝置，並依 10預設圖樣操作此裝置之鏡，藉由暴露於反射光下形成至少部分 此接線層，及步驟（b3)在該接線層表面上形成第二絕緣層， 其中該第二連接端子之上表面被露出。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
TW091116833A 2001-12-07 2002-07-29 Semiconductor device manufacturing method and semiconductor device TW579559B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373505A JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW579559B true TW579559B (en) 2004-03-11

Family

ID=19182217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116833A TW579559B (en) 2001-12-07 2002-07-29 Semiconductor device manufacturing method and semiconductor device

Country Status (4)

Country Link
US (1) US6780748B2 (zh)
JP (1) JP4068838B2 (zh)
KR (1) KR100477908B1 (zh)
TW (1) TW579559B (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP2004134709A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI223882B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Bumping process
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
JP2006073838A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3918842B2 (ja) 2004-09-03 2007-05-23 ヤマハ株式会社 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
KR100596797B1 (ko) 2004-12-28 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US7947978B2 (en) 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
WO2008044537A1 (en) 2006-10-05 2008-04-17 Nec Corporation Semiconductor package and method for producing semiconductor package
CN101536184B (zh) * 2006-11-13 2011-07-13 Nxp股份有限公司 焊盘结构和制造该焊盘结构的方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
JP5430848B2 (ja) * 2007-12-21 2014-03-05 ラピスセミコンダクタ株式会社 半導体素子、半導体装置、及びそれらの製造方法
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP5591594B2 (ja) * 2009-07-13 2014-09-17 ローム株式会社 半導体デバイス
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
JP6356450B2 (ja) 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
KR102372355B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10277587B2 (en) * 2015-10-08 2019-04-30 Apple Inc. Instantiation of multiple electronic subscriber identity module (eSIM) instances
KR102437687B1 (ko) 2015-11-10 2022-08-26 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
CN108461411B (zh) * 2017-02-21 2020-10-27 华邦电子股份有限公司 封装结构
US10770427B1 (en) 2019-06-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221294A (ja) 1985-07-22 1987-01-29 キヤノン株式会社 プリント基板焼付装置
CA2075026A1 (en) 1991-08-08 1993-02-09 William E. Nelson Method and apparatus for patterning an imaging member
JPH1032159A (ja) 1996-07-17 1998-02-03 Canon Inc 露光装置、反射マスク、およびデバイスの製造方法
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JPH11111768A (ja) 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP2000305279A (ja) 1999-04-19 2000-11-02 Ricoh Microelectronics Co Ltd リソグラフィ装置および電子機器
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2003174118A (ja) 2003-06-20
KR20030047682A (ko) 2003-06-18
KR100477908B1 (ko) 2005-03-22
US20030109079A1 (en) 2003-06-12
JP4068838B2 (ja) 2008-03-26
US6780748B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
TW579559B (en) Semiconductor device manufacturing method and semiconductor device
KR102293692B1 (ko) 구성된 웨이퍼들에서의 교차 웨이퍼 rdls
US6111317A (en) Flip-chip connection type semiconductor integrated circuit device
TW588577B (en) Circuit wiring board, and method for making semiconductor device and circuit wiring board
US8232655B2 (en) Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
US11217534B2 (en) Galvanic corrosion protection for semiconductor packages
US6258705B1 (en) Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
TWI758072B (zh) 封裝及其形成方法
KR101132825B1 (ko) 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스
US12027435B2 (en) Packages including multiple encapsulated substrate blocks and overlapping redistribution structures
TW202247407A (zh) 全模製電橋中介層及其製造方法
KR20220132337A (ko) 반도체 패키지 및 그 제조 방법
KR20220033636A (ko) 반도체 패키지
US20060049518A1 (en) Semiconductor device and method for manufacturing the same
US20090020878A1 (en) Semiconductor packages and methods of fabricating the same
US20210343656A1 (en) Semiconductor package
JPH08162456A (ja) バンプの製造方法
JP7137674B1 (ja) 半導体装置およびその製造方法
US11887862B2 (en) Method for redistribution layer (RDL) repair by mitigating at least one defect with a custom RDL
JP3531863B2 (ja) ウェーハ・レベルの集積回路の構造およびそれを製造するための方法
US20240321661A1 (en) Packages with multiple encapsulated substrate blocks
TW202230196A (zh) 封裝結構與其製作方法
TW202308050A (zh) 具有矽通孔(tsv)垂直互連件的可堆疊的完全模製半導體結構
CN117238858A (zh) 包括再分布结构的半导体封装件
JP2004152953A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees