JPH09115957A - 電子部品及びこれを使用した電子回路装置の製造方法 - Google Patents
電子部品及びこれを使用した電子回路装置の製造方法Info
- Publication number
- JPH09115957A JPH09115957A JP7294700A JP29470095A JPH09115957A JP H09115957 A JPH09115957 A JP H09115957A JP 7294700 A JP7294700 A JP 7294700A JP 29470095 A JP29470095 A JP 29470095A JP H09115957 A JPH09115957 A JP H09115957A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump electrode
- solder layer
- layer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 溶融温度が高いにも拘らず信頼性も高いフリ
ップチップ型半導体素子を提供する。溶融温度の高いフ
リップチップ型半導体素子を良好に半田付けする方法を
提供する。 【解決手段】 フリップチップ型半導体素子１のバンプ
電極６の半田層９をＰｂ−Ｓｎ−Ｓｂ−Ａｇで形成す
る。バンプ電極６を回路基板１０のパッド１１に固着す
る時にＮ2 雰囲気で加熱する。
ップチップ型半導体素子を提供する。溶融温度の高いフ
リップチップ型半導体素子を良好に半田付けする方法を
提供する。 【解決手段】 フリップチップ型半導体素子１のバンプ
電極６の半田層９をＰｂ−Ｓｎ−Ｓｂ−Ａｇで形成す
る。バンプ電極６を回路基板１０のパッド１１に固着す
る時にＮ2 雰囲気で加熱する。
Description
【０００１】
【産業上の利用分野】本発明は半田バンプ電極を有する
電子部品及びこれを使用した電子回路装置の製造方法に
関する。
電子部品及びこれを使用した電子回路装置の製造方法に
関する。
【０００２】
【従来の技術】ハイブリッドＩＣ（混成集積回路）を形
成するためにフリップチップ型半導体素子が使用され
る。このフリップチップ型半導体素子は、バンプ電極
（突起状電極）を有し、このバンプ電極によって回路基
板の電極接続導体（パッド）に半田付けされる。典型的
なバンプ電極は、下地金属層と中間金属層と半球状の半
田層とから成る。半田層は例えばＰｂ−Ｓｎ−Ａｇ半田
から成り、約１８０℃の固相線温度を有する。
成するためにフリップチップ型半導体素子が使用され
る。このフリップチップ型半導体素子は、バンプ電極
（突起状電極）を有し、このバンプ電極によって回路基
板の電極接続導体（パッド）に半田付けされる。典型的
なバンプ電極は、下地金属層と中間金属層と半球状の半
田層とから成る。半田層は例えばＰｂ−Ｓｎ−Ａｇ半田
から成り、約１８０℃の固相線温度を有する。
【０００３】
【発明が解決しようとする課題】ところで、従来のバン
プ電極の半田層は、固相線温度が約１８０度と低いの
で、バンプ電極を有する半導体素子を回路基板のパッド
に固着した後においてバンプ電極の半田層の固相線温度
よりも高い温度に回路基板を加熱することは好ましくな
い。このため、バイブリッドＩＣの設計の自由度が制限
されていた。設計の自由度を上げるためには、バンプ電
極の半田層の組成を変えてこの固相線温度即ち溶融温度
を高めることが必要になる。しかし、半田の組成を変え
て単に半田の溶融温度を高めても、熱疲労等による信頼
性の低下が生じると実用不可能になる。
プ電極の半田層は、固相線温度が約１８０度と低いの
で、バンプ電極を有する半導体素子を回路基板のパッド
に固着した後においてバンプ電極の半田層の固相線温度
よりも高い温度に回路基板を加熱することは好ましくな
い。このため、バイブリッドＩＣの設計の自由度が制限
されていた。設計の自由度を上げるためには、バンプ電
極の半田層の組成を変えてこの固相線温度即ち溶融温度
を高めることが必要になる。しかし、半田の組成を変え
て単に半田の溶融温度を高めても、熱疲労等による信頼
性の低下が生じると実用不可能になる。
【０００４】そこで、本発明の第１の目的は、溶融温度
が高く且つ信頼性の高いバンプ電極を備えた電子部品を
提供することにある。本発明の第２の目的は、溶融温度
の高いバンプ電極を備えた電子部品を回路基板の導体層
に良好に固着することができる電子部品装置の製造方法
を提供することにある。
が高く且つ信頼性の高いバンプ電極を備えた電子部品を
提供することにある。本発明の第２の目的は、溶融温度
の高いバンプ電極を備えた電子部品を回路基板の導体層
に良好に固着することができる電子部品装置の製造方法
を提供することにある。
【０００５】
【課題を解決するための手段】上記第１の目的を達成す
るための発明は、半田層を含むバンプ電極を備えた電子
部品において、前記バンプ電極の半田層が、 Ｐｂ ７０〜８５重量％、 Ｓｎ １０〜２０重量％、 Ｓｂ ３〜 ８重量％、 Ａｇ １〜 ５重量％ の範囲の組成の金属材料から成ることを特徴とする電子
部品に係わるものである。上記第２の目的を達成するた
めの発明は、請求項１の電子部品を電子回路装置を構成
するための回路基板の導体にリフロー法で接続する時
に、非酸化性雰囲気中で前記バンプ電極を加熱すること
を特徴とする電子回路装置の製造方法に係わるものであ
る。
るための発明は、半田層を含むバンプ電極を備えた電子
部品において、前記バンプ電極の半田層が、 Ｐｂ ７０〜８５重量％、 Ｓｎ １０〜２０重量％、 Ｓｂ ３〜 ８重量％、 Ａｇ １〜 ５重量％ の範囲の組成の金属材料から成ることを特徴とする電子
部品に係わるものである。上記第２の目的を達成するた
めの発明は、請求項１の電子部品を電子回路装置を構成
するための回路基板の導体にリフロー法で接続する時
に、非酸化性雰囲気中で前記バンプ電極を加熱すること
を特徴とする電子回路装置の製造方法に係わるものであ
る。
【０００６】
【発明の作用及び効果】請求項１の発明によれば、溶融
温度が高く且つ熱疲労が生じにくいバンプ電極を提供す
ることが可能になり、この電子部品を使用する電子回路
装置の設計の自由度を大きくし且つ信頼性を向上させる
ことができる。また、請求項２の発明によれば、バンプ
電極を回路基板の導体（パッド）に比較的高い温度で半
田付けする場合において半田の濡れ性を保持して良好な
結合状態を得ることができる。即ち、リフロー法で半田
付けする時にリフロー半田及び／又はバンプ電極の半田
層からフラックスが揮発するが、非酸化性雰囲気で加熱
するためにフラックスの炭化現象が抑制され、濡れ性を
保持することができ、溶融温度の高い半田を使用してい
るにも拘らず良好な半田付けを達成することができる。
温度が高く且つ熱疲労が生じにくいバンプ電極を提供す
ることが可能になり、この電子部品を使用する電子回路
装置の設計の自由度を大きくし且つ信頼性を向上させる
ことができる。また、請求項２の発明によれば、バンプ
電極を回路基板の導体（パッド）に比較的高い温度で半
田付けする場合において半田の濡れ性を保持して良好な
結合状態を得ることができる。即ち、リフロー法で半田
付けする時にリフロー半田及び／又はバンプ電極の半田
層からフラックスが揮発するが、非酸化性雰囲気で加熱
するためにフラックスの炭化現象が抑制され、濡れ性を
保持することができ、溶融温度の高い半田を使用してい
るにも拘らず良好な半田付けを達成することができる。
【０００７】
【実施例】次に、図１〜図６を参照して本発明の実施例
に係わるフリップチップ型半導体素子及びこれを使用し
た電子回路装置の製造方法を説明する。図１〜図４は電
子部品としての半導体素子１のバンプ電極６を製造工程
順に示す。半導体素子１のバンプ電極６を形成する時に
は、まず、図１に示すように例えばトランジスタを形成
するための半導体領域（例えばエミッタ領域、ベース領
域、コレクタ領域）を含むシリコン半導体基板２を用意
し、この半導体基板２の一方の主表面上にシリコン酸化
膜等から成る絶縁膜３、アルミニウム等から成る配線導
体４及びシリコン酸化膜等から成る絶縁膜５を順次に形
成する。なお、絶縁膜５には、バンプ電極形成予定部分
に対応させて開口を設ける。
に係わるフリップチップ型半導体素子及びこれを使用し
た電子回路装置の製造方法を説明する。図１〜図４は電
子部品としての半導体素子１のバンプ電極６を製造工程
順に示す。半導体素子１のバンプ電極６を形成する時に
は、まず、図１に示すように例えばトランジスタを形成
するための半導体領域（例えばエミッタ領域、ベース領
域、コレクタ領域）を含むシリコン半導体基板２を用意
し、この半導体基板２の一方の主表面上にシリコン酸化
膜等から成る絶縁膜３、アルミニウム等から成る配線導
体４及びシリコン酸化膜等から成る絶縁膜５を順次に形
成する。なお、絶縁膜５には、バンプ電極形成予定部分
に対応させて開口を設ける。
【０００８】次に、図２に示すように、アルミニウムの
真空蒸着等によって絶縁膜５の開口を通じて配線導体４
に電気的に接続された下地金属層７を形成する。この下
地金属層７は必要に応じて異なる種類の金属から成る２
層以上の層とすることもできる。
真空蒸着等によって絶縁膜５の開口を通じて配線導体４
に電気的に接続された下地金属層７を形成する。この下
地金属層７は必要に応じて異なる種類の金属から成る２
層以上の層とすることもできる。
【０００９】次に、図３に示すように、この下地金属層
７の上面に選択的にＣｕ（銅）をメッキすることによっ
て下地金属層７に電気的に接続された茸形状断面の中間
金属層８を形成する。
７の上面に選択的にＣｕ（銅）をメッキすることによっ
て下地金属層７に電気的に接続された茸形状断面の中間
金属層８を形成する。
【００１０】最後に、図４に示すように、銅メッキから
成る中間金属層８の上面に Ｐｂ（鉛） ７９重量％、 Ｓｎ（スズ） １４重量％、 Ｓｂ（アンチモン） ５重量％、 Ａｇ（銀） ２重量％ から成る固相線温度２２０℃の合金成分とフラックス
（ロジン）とを含有する半田を浸漬又は塗布又はメッキ
等によって選択的に付着させることによって半球状の半
田層９を形成する。これにより、フリップチップ型半導
体素子１が完成する。
成る中間金属層８の上面に Ｐｂ（鉛） ７９重量％、 Ｓｎ（スズ） １４重量％、 Ｓｂ（アンチモン） ５重量％、 Ａｇ（銀） ２重量％ から成る固相線温度２２０℃の合金成分とフラックス
（ロジン）とを含有する半田を浸漬又は塗布又はメッキ
等によって選択的に付着させることによって半球状の半
田層９を形成する。これにより、フリップチップ型半導
体素子１が完成する。
【００１１】図４の半導体素子１を使用して電子回路装
置を製造する場合には、図５に示すアルミナ等の絶縁性
回路基板１０に厚膜導体から成るパッド１１が形成され
た回路基板装置を用意する。回路基板１０には厚膜抵抗
等の他の回路素子も設けられているが、その図示は省略
されている。なお、この実施例ではバンプ電極６の溶融
による半導体素子１の傾きを防止するために平面形状が
ほぼ正方形のパッド１１の一辺の長さが半球状半田層９
ａの直径にほぼ等しく設定されている。
置を製造する場合には、図５に示すアルミナ等の絶縁性
回路基板１０に厚膜導体から成るパッド１１が形成され
た回路基板装置を用意する。回路基板１０には厚膜抵抗
等の他の回路素子も設けられているが、その図示は省略
されている。なお、この実施例ではバンプ電極６の溶融
による半導体素子１の傾きを防止するために平面形状が
ほぼ正方形のパッド１１の一辺の長さが半球状半田層９
ａの直径にほぼ等しく設定されている。
【００１２】次に、パッド１１の上に印刷によってフラ
ックス（例えばロジン）入りの半田ペースト（ペースト
状半田）１２を所定パターンに選択的に形成する。
ックス（例えばロジン）入りの半田ペースト（ペースト
状半田）１２を所定パターンに選択的に形成する。
【００１３】次に、この回路基板１０のパッド１１に半
導体素子１のバンプ電極６を半田ペースト１２の粘着力
を利用して仮固着して、半導体素子１と回路基板１０と
の組合せからなる中間組立体を形成する。続いて、この
中間組立体を窒素（Ｎ2 ）雰囲気（非酸化性雰囲気）の
加熱炉に入れて半田層９及び半田ペースト１２を最高温
度３０５℃に加熱してこれ等を再溶融（リフロー）させ
る。この加熱工程において、半田層９及び半田ペースト
１２の中に含まれているフラックスが揮発するが、窒素
雰囲気中での加熱であるのでフラックスの炭化又は酸化
が防止され、良好な半田濡れ性を保って半田付けを良好
に達成することができる。最後に、加熱炉から中間組立
体を取り出し、半田層９及び半田ペースト１２を硬化さ
せることにより、図６の状態の電子回路装置を完成させ
る。
導体素子１のバンプ電極６を半田ペースト１２の粘着力
を利用して仮固着して、半導体素子１と回路基板１０と
の組合せからなる中間組立体を形成する。続いて、この
中間組立体を窒素（Ｎ2 ）雰囲気（非酸化性雰囲気）の
加熱炉に入れて半田層９及び半田ペースト１２を最高温
度３０５℃に加熱してこれ等を再溶融（リフロー）させ
る。この加熱工程において、半田層９及び半田ペースト
１２の中に含まれているフラックスが揮発するが、窒素
雰囲気中での加熱であるのでフラックスの炭化又は酸化
が防止され、良好な半田濡れ性を保って半田付けを良好
に達成することができる。最後に、加熱炉から中間組立
体を取り出し、半田層９及び半田ペースト１２を硬化さ
せることにより、図６の状態の電子回路装置を完成させ
る。
【００１４】本発明に従うバンプ電極６の回路基板１０
のパッド１１に対する接続の信頼性を調べるために、図
６に示すように半田付けしたものを２０個用意し、これ
等に対して−４０℃で３０分間、＋１５０℃で３０分間
を１サイクルとする温度サイクルを１０００サイクル加
える熱衝撃試験を行い、半田付け部分の抵抗を測定し、
抵抗が所定値以上の増大する不良の発生の有無を調べ
た。この結果、不良は発生しなかった。なお、半田層９
の組成の好ましい範囲を求めるためにＰｂ−Ｓｎ−Ｓｂ
−Ａｇの組成を種々変えた半田を作成した。この結果、 Ｐｂ ７０〜８５重量％、 Ｓｎ １０〜２０重量％、 Ｓｂ ３〜 ８重量％、 Ａｇ １〜 ５重量％ の範囲の組成の半田を使用した場合も前述の実施例と同
様に不良の発生はなかった。また、 Ｐｂ ７０重量％、 Ｓｎ ２７重量％、 Ｓｂ ３重量％ のＡｇを含まない組成の半田（以下、比較例半田と言
う）を作成し、これと本発明の実施例に従うＰｂ−Ｓｎ
−Ｓｂ−Ａｇ半田との比較を行うために、−４０℃３０
分間と＋１５０℃３０分間を１サイクルとする熱衝撃試
験と、３０分間で＋３５℃から＋１２５℃まで上昇させ
た後に再び＋３５℃に戻すサイクルを繰返す熱疲労試験
とを行ったところ、図７及び図８に示す結果が得られ
た。図７の線Ａは本発明に従う半田を使用した場合の熱
衝撃試験における評価サイクルとバンプ電極の不良率と
の関係を示し、線Ｂは比較例半田を使用した場合の結果
を示す。図８の線Ａは本発明に従う半田を使用した場合
の熱疲労試験における評価サイクルとバンプ電極の不良
率との関係を示し、線Ｂは比較半田を使用した場合の結
果を示す。図７及び図８から明らかなように本発明に従
う半田を使用したものは比較例半田を使用したものより
も優れている。
のパッド１１に対する接続の信頼性を調べるために、図
６に示すように半田付けしたものを２０個用意し、これ
等に対して−４０℃で３０分間、＋１５０℃で３０分間
を１サイクルとする温度サイクルを１０００サイクル加
える熱衝撃試験を行い、半田付け部分の抵抗を測定し、
抵抗が所定値以上の増大する不良の発生の有無を調べ
た。この結果、不良は発生しなかった。なお、半田層９
の組成の好ましい範囲を求めるためにＰｂ−Ｓｎ−Ｓｂ
−Ａｇの組成を種々変えた半田を作成した。この結果、 Ｐｂ ７０〜８５重量％、 Ｓｎ １０〜２０重量％、 Ｓｂ ３〜 ８重量％、 Ａｇ １〜 ５重量％ の範囲の組成の半田を使用した場合も前述の実施例と同
様に不良の発生はなかった。また、 Ｐｂ ７０重量％、 Ｓｎ ２７重量％、 Ｓｂ ３重量％ のＡｇを含まない組成の半田（以下、比較例半田と言
う）を作成し、これと本発明の実施例に従うＰｂ−Ｓｎ
−Ｓｂ−Ａｇ半田との比較を行うために、−４０℃３０
分間と＋１５０℃３０分間を１サイクルとする熱衝撃試
験と、３０分間で＋３５℃から＋１２５℃まで上昇させ
た後に再び＋３５℃に戻すサイクルを繰返す熱疲労試験
とを行ったところ、図７及び図８に示す結果が得られ
た。図７の線Ａは本発明に従う半田を使用した場合の熱
衝撃試験における評価サイクルとバンプ電極の不良率と
の関係を示し、線Ｂは比較例半田を使用した場合の結果
を示す。図８の線Ａは本発明に従う半田を使用した場合
の熱疲労試験における評価サイクルとバンプ電極の不良
率との関係を示し、線Ｂは比較半田を使用した場合の結
果を示す。図７及び図８から明らかなように本発明に従
う半田を使用したものは比較例半田を使用したものより
も優れている。
【００１５】この実施例は次の利点を有する。 （１） バンプ電極６の半田層９の組成をＰｂ−Ｓｎ−
Ｓｂ−Ａｇとしたので、信頼性の低下を伴なわないで半
田層９の溶融温度が従来よりも高くなり、半導体素子１
を回路基板１０に半田付けした後における加熱工程でバ
ンプ電極６の再溶融を防ぐことが容易になり、電子回路
装置の製作の自由度が高くなる。 （２） 回路基板１０のパッド１１にバンプ電極６を固
着する時に窒素雰囲気で加熱するので、従来よりも高い
温度に加熱するにも拘らずフラックスの炭化が防止さ
れ、半田濡れ性を良好に保って半田付けを良好に達成す
ることができる。 （３） パッド１２の一辺の長さを半球状バンプ電極６
の直径にほぼ等しくしたので、半田層９の溶融による広
がりが適当に制限され、バンプ電極６の高さのバラツキ
が少なくなり、半導体素子１の傾きを防ぐことができ
る。
Ｓｂ−Ａｇとしたので、信頼性の低下を伴なわないで半
田層９の溶融温度が従来よりも高くなり、半導体素子１
を回路基板１０に半田付けした後における加熱工程でバ
ンプ電極６の再溶融を防ぐことが容易になり、電子回路
装置の製作の自由度が高くなる。 （２） 回路基板１０のパッド１１にバンプ電極６を固
着する時に窒素雰囲気で加熱するので、従来よりも高い
温度に加熱するにも拘らずフラックスの炭化が防止さ
れ、半田濡れ性を良好に保って半田付けを良好に達成す
ることができる。 （３） パッド１２の一辺の長さを半球状バンプ電極６
の直径にほぼ等しくしたので、半田層９の溶融による広
がりが適当に制限され、バンプ電極６の高さのバラツキ
が少なくなり、半導体素子１の傾きを防ぐことができ
る。
【００１６】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものであり、例えばトラン
ジスタ以外のダイオード、サイリスタ、複合半導体素子
等の種々の電子部品に本発明を適用することができる。
また、半田付けのための加熱時の雰囲気を窒素ガスのみ
としないで、非酸化性の混合雰囲気とすることができ
る。
く、例えば次の変形が可能なものであり、例えばトラン
ジスタ以外のダイオード、サイリスタ、複合半導体素子
等の種々の電子部品に本発明を適用することができる。
また、半田付けのための加熱時の雰囲気を窒素ガスのみ
としないで、非酸化性の混合雰囲気とすることができ
る。
【図１】バンプ電極を設ける前の半導体素子の一部を示
す断面図である。
す断面図である。
【図２】バンプ電極の下地金属層を設けた状態の半導体
素子の一部を示す断面図である。
素子の一部を示す断面図である。
【図３】バンプ電極の中間金属層を設けた状態の半導体
素子の一部を示す断面図である。
素子の一部を示す断面図である。
【図４】バンプ電極の半田層を設けた状態を示す断面図
である。
である。
【図５】回路基板の上に半田ペーストを印刷して半導体
素子を配置した状態を示す断面図である。
素子を配置した状態を示す断面図である。
【図６】半田層を溶融した後の状態を示す断面図であ
る。
る。
【図７】熱衝撃試験の結果を示す図である。
【図８】熱疲労試験の結果を示す図である。
１ 半導体素子 ６ バンプ電極 ９ 半田層
Claims (2)
- 【請求項１】 半田層を含むバンプ電極を備えた電子部
品において、前記バンプ電極の半田層が、 Ｐｂ ７０〜８５重量％、 Ｓｎ １０〜２０重量％、 Ｓｂ ３〜 ８重量％、 Ａｇ １〜 ５重量％ の範囲の組成の金属材料から成ることを特徴とする電子
部品。 - 【請求項２】 請求項１の電子部品を電子回路装置を構
成するための回路基板の導体にリフロー法で接続する時
に、非酸化性雰囲気中で前記バンプ電極を加熱すること
を特徴とする電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7294700A JPH09115957A (ja) | 1995-10-18 | 1995-10-18 | 電子部品及びこれを使用した電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7294700A JPH09115957A (ja) | 1995-10-18 | 1995-10-18 | 電子部品及びこれを使用した電子回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115957A true JPH09115957A (ja) | 1997-05-02 |
Family
ID=17811179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7294700A Pending JPH09115957A (ja) | 1995-10-18 | 1995-10-18 | 電子部品及びこれを使用した電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378919B1 (ko) * | 1999-04-28 | 2003-04-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 범프 전극을 갖는 탄성 표면파 장치 및 그 장치의 제조방법 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158542A (ja) * | 1984-08-28 | 1986-03-25 | Ezaki Glyco Kk | バ−状アイスクリ−ム製造の方法 |
| JPH01321094A (ja) * | 1988-06-24 | 1989-12-27 | Mitsubishi Metal Corp | 半導体装置組立て用Ｐｂ合金ろう材の製造に用いられる高純度Ｐｂ材 |
| JPH03106591A (ja) * | 1989-09-14 | 1991-05-07 | Toyota Motor Corp | はんだ付部品にて接合部を構成するはんだ |
| JPH03204194A (ja) * | 1989-12-29 | 1991-09-05 | Tanaka Denshi Kogyo Kk | 熱疲労特性に優れたＰｂ合金ろう |
| JPH03255637A (ja) * | 1990-02-28 | 1991-11-14 | Toshiba Corp | ダイボンディング用半田 |
| JPH05315400A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 電子回路装置の接合装置 |
| JPH06182580A (ja) * | 1992-12-15 | 1994-07-05 | Mitsubishi Materials Corp | 低α線Ｐｂ合金はんだ材およびはんだ膜 |
| JPH06333987A (ja) * | 1993-05-18 | 1994-12-02 | Hitachi Ltd | 電子回路接合装置及び電子回路接合方法 |
| JPH07108396A (ja) * | 1993-10-12 | 1995-04-25 | Sanken Electric Co Ltd | 高温はんだ |
-
1995
- 1995-10-18 JP JP7294700A patent/JPH09115957A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158542A (ja) * | 1984-08-28 | 1986-03-25 | Ezaki Glyco Kk | バ−状アイスクリ−ム製造の方法 |
| JPH01321094A (ja) * | 1988-06-24 | 1989-12-27 | Mitsubishi Metal Corp | 半導体装置組立て用Ｐｂ合金ろう材の製造に用いられる高純度Ｐｂ材 |
| JPH03106591A (ja) * | 1989-09-14 | 1991-05-07 | Toyota Motor Corp | はんだ付部品にて接合部を構成するはんだ |
| JPH03204194A (ja) * | 1989-12-29 | 1991-09-05 | Tanaka Denshi Kogyo Kk | 熱疲労特性に優れたＰｂ合金ろう |
| JPH03255637A (ja) * | 1990-02-28 | 1991-11-14 | Toshiba Corp | ダイボンディング用半田 |
| JPH05315400A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 電子回路装置の接合装置 |
| JPH06182580A (ja) * | 1992-12-15 | 1994-07-05 | Mitsubishi Materials Corp | 低α線Ｐｂ合金はんだ材およびはんだ膜 |
| JPH06333987A (ja) * | 1993-05-18 | 1994-12-02 | Hitachi Ltd | 電子回路接合装置及び電子回路接合方法 |
| JPH07108396A (ja) * | 1993-10-12 | 1995-04-25 | Sanken Electric Co Ltd | 高温はんだ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378919B1 (ko) * | 1999-04-28 | 2003-04-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 범프 전극을 갖는 탄성 표면파 장치 및 그 장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| JP4051893B2 (ja) | 電子機器 | |
| US6344234B1 (en) | Method for forming reflowed solder ball with low melting point metal cap | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JPH07297229A (ja) | 低温三元ｃ４ボンディング法 | |
| JPH06297185A (ja) | 動的ハンダペースト組成物 | |
| JP3081559B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 | |
| JP2002321083A (ja) | はんだ接合の形成方法 | |
| US6619536B2 (en) | Solder process and solder alloy therefor | |
| JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
| JPH09115957A (ja) | 電子部品及びこれを使用した電子回路装置の製造方法 | |
| US11239190B2 (en) | Solder-metal-solder stack for electronic interconnect | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| JP2001244622A (ja) | 電子回路装置 | |
| JP2001332641A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11177016A (ja) | 混成集積回路装置 | |
| JPH11320176A (ja) | はんだペースト | |
| WO2024090143A1 (ja) | 装置、電気装置および基板 | |
| JPH09172250A (ja) | 回路基板装置及びこれを使用した電子回路装置の製造方法 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 |