JP6119125B2 - 半導体試験装置および半導体試験方法 - Google Patents

半導体試験装置および半導体試験方法 Download PDF

Info

Publication number
JP6119125B2
JP6119125B2 JP2012138467A JP2012138467A JP6119125B2 JP 6119125 B2 JP6119125 B2 JP 6119125B2 JP 2012138467 A JP2012138467 A JP 2012138467A JP 2012138467 A JP2012138467 A JP 2012138467A JP 6119125 B2 JP6119125 B2 JP 6119125B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
current
voltage
semiconductor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012138467A
Other languages
English (en)
Other versions
JP2014002092A (ja
Inventor
裕章 市川
裕章 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012138467A priority Critical patent/JP6119125B2/ja
Publication of JP2014002092A publication Critical patent/JP2014002092A/ja
Application granted granted Critical
Publication of JP6119125B2 publication Critical patent/JP6119125B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は半導体試験装置および半導体試験方法に関し、特に半導体チップが構成部材と接合されるはんだ接合部の中にボイドを有するような半導体装置を精度よく検出することができる半導体試験装置および半導体試験方法に関する。
半導体装置では、放熱性を保証する項目として熱抵抗がある。熱抵抗の高い半導体装置は、放熱性が悪いので、特に発熱の大きなパワー半導体装置では、半導体チップのジャンクション温度を許容温度以下に抑えることが困難になってくる。この熱抵抗は、半導体チップとヒートシンクのような構成部材とを接合するはんだ接合部の中にボイド(気泡)が生じてしまうと、そこで放熱性が阻害されることにより、高くなってしまう。そこで、ボイド検出が必要な半導体装置については、一般に、熱抵抗試験、X線検査などによるボイドの検出が全数で実施されている。
熱抵抗試験は、半導体チップを通電により発熱する前と発熱後における電流電圧特性の変化を検出して比較することにより、ボイドの有無を判断している(たとえば、特許文献1参照)。
X線検査は、はんだ接合部にX線を照射して、ボイドの有無を判断している。これは、ボイドのある部分がない部分に比較してX線の透過率が大きく、透過映像に濃淡が生じることを利用している。
ただ、X線による検査は、明らかにはんだが欠落している場合は検出可能であるが、たとえば数十μmの薄いボイドがある場合は厚さ方向で大部分にはんだが存在するために、X線を透過させても濃淡差が出難く、ボイドの有無の判断が難しい。しかも、はんだ材料は、有鉛はんだから無鉛はんだに切り換わっているが、その無鉛はんだは、鉛を含有しない分、X線透過性が高く(透過し易い)、ボイドの検出をさらに困難にしている。
このため、量産用としては、測定時間の短い熱抵抗試験が適している。特許文献1では、発熱前後の半導体チップの順方向電圧を検出する方法と、しきい値電圧を検出する方法とを開示している。
半導体チップの順方向電圧を検出する方法は、発熱前後の半導体チップの順方向電圧をそれぞれ検出してそれらに対応するジャンクション温度を推定し、そのジャンクション温度の大きさによりボイドの有無を判断している。この方法では、半導体チップは、その温度が上がるほど、その順方向電圧が低下するという温度依存特性を有していることを利用し、温度換算で規格以上の温度に達している場合には、不良であると判断している。
一方、半導体チップのしきい値電圧を検出する方法は、発熱前後で半導体チップを電流が流れるようになるしきい値電圧をそれぞれ検出してそれらに対応するジャンクション温度を推定し、そのジャンクション温度の変化の大きさによりボイドの有無を判断している。この方法では、半導体チップは、その温度が上がるほど、そのしきい値電圧が低下するという温度依存特性を有していることを利用し、温度換算で規格以上の温度に達している場合には、不良であると判断している。
特開2007−278910号公報
しかしながら、半導体チップを発熱させるために所定時間電流を流すことになるが、その間、ボイド部分の発熱が周囲に拡散され、半導体チップの平均温度でのしきい値電圧の検出となるため、検出精度が低下するという問題点があった。たとえば、サイズ換算で直径が3mm以下のボイドは、検出が非常に困難になっている。また、はんだ接合部の中で、半導体チップとの界面近傍または銅パターンとの界面近傍にできる薄いボイドについても、検出が困難になっている。
本発明はこのような点に鑑みてなされたものであり、半導体チップ下のはんだ接合部の中にできる微小または薄いボイドを電気的に高精度で検出できる半導体試験装置および半導体試験方法を提供することを目的とする。
本発明では上記の課題を解決するために、半導体チップがはんだ接合部によって構成部材に接合された半導体装置を試験する半導体試験装置において、前記半導体チップのしきい値電圧を測定するときに前記半導体チップに電流を流す第1の電流源と、前記半導体チップに電流を流して前記半導体チップを発熱させる第2の電流源と、前記第2の電流源から前記半導体チップに供給される電流をデューティ比が制御された連続したパルス電流にするスイッチと、前記半導体チップに前記第2の電流源の電流を流すときに前記半導体チップに飽和電圧を印加する第1の電圧源と、前記半導体チップの前記しきい値電圧を測定するときに前記半導体チップに可変の電圧を印加する第2の電圧源と、前記第2の電圧源の電圧を可変して前記半導体チップが前記第1の電流源の電流を流すようにするときの前記半導体チップの前記しきい値電圧を測定する電圧計と、前記半導体チップの発熱前後に測定した前記半導体チップの前記しきい値電圧から前記はんだ接合部内のボイドの有無を判断する制御部と、を備えたことを特徴とする半導体試験装置が提供される。
また、本発明では、半導体チップがはんだ接合部によって構成部材に接合された半導体装置を試験する半導体試験方法において、前記半導体チップに測定用の第1の電流源および駆動電圧源を接続し、前記第1の電流源の電流を流すようにするときの前記駆動電圧源の駆動電圧を発熱前の第1のしきい値電圧として測定し、前記半導体チップに加熱用の第2の電流源をスイッチを介して接続するとともに前記半導体チップを飽和させる発熱用駆動電圧源を接続し、前記スイッチをオン・オフ制御することにより前記半導体チップに供給される前記第2の電流源の電流をデューティ比が制御された連続したパルス電流にして前記半導体チップを発熱させ、前記半導体チップに前記第1の電流源および前記駆動電圧源を接続し、前記第1の電流源の電流を流すようにするときの前記駆動電圧源の駆動電圧を発熱後の第2のしきい値電圧として測定し、前記第1および第2のしきい値電圧に対応する前記半導体チップのジャンクション温度の差から前記はんだ接合部内のボイドの有無を判断する、ことを特徴とする半導体試験方法が提供される。
上記構成の半導体試験装置および半導体試験方法は、半導体チップを発熱させるときに、半導体チップに供給する電流をパルス電流にしたため、発熱した熱の横方向の拡散が抑制され、発熱後のしきい値電圧の測定が精度よくできるという利点がある。
試験対象の半導体装置の構成例を示す断面図であって、(A)は正常な状態を示し、(B)ははんだ接合部の中にボイドを有する状態を示している。 半導体チップの電流電圧特性を示す図である。 実施の形態に係る半導体試験装置の概要を示す図である。 熱抵抗試験のタイミングチャートである。 半導体チップのしきい値電圧とジャンクション温度との関係を例示した図である。 はんだ内に薄いボイドがある半導体装置を示した断面図であって、(A)は半導体チップとの界面近傍のはんだにボイドがある場合を示し、(B)は銅パターンとの界面近傍のはんだにボイドがある場合を示している。
以下、本発明の実施の形態について、半導体素子としてIGBT(Insulated Gate Bipolar Transistor)を搭載した半導体装置の試験の場合を例に図面を参照して詳細に説明する。もちろん、半導体素子は、IGBTに限らず、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)とすることができる。
図1は試験対象の半導体装置の構成例を示す断面図であって、(A)は正常な状態を示し、(B)ははんだ接合部の中にボイドを有する状態を示している。図2は半導体チップの電流電圧特性を示す図である。
試験対象の半導体装置は、図1の(A)に示したように、放熱用の金属ベースプレート11を有し、絶縁基板12が載置される。絶縁基板12は、その両面に銅パターン13,14a,14b,14cが形成され、図の下面側の銅パターン13がはんだ15によって金属ベースプレート11に接合されている。図の上面側の銅パターン14a,14b,14cは、回路パターンとして使用され、銅パターン14aには、半導体チップ16がはんだ17によって接合されている。銅パターン14b,14cは、半導体チップ16の電極とアルミワイヤ18a,18bによって接続され、さらに、端子ケース19に設けられた外部端子20a,20bとアルミワイヤ18c,18dによって接続されている。半導体チップ16は、また、端子ケース19に充填されたシリコーン樹脂21によって封止されている。
本実施の形態に係る半導体試験装置が熱抵抗試験で検出しようとしているのは、図1の(B)に示したように、半導体チップ16を銅パターン14aに接合しているはんだ17の中に存在するボイド22である。半導体チップ16は、これがIGBTの場合、多数の単位IGBTセルが並列接続されたセル構造を有している。したがって、はんだ17の中にボイド22があると、そのボイド22に対応する位置のセルは、ボイド22によって放熱が阻害されることにより局部的に発熱する。局部的に発熱したセルは、発熱していない他のセルよりもゲート−エミッタ間のしきい値電圧VGE(th)が低下する。
すなわち、図2に示す半導体チップ16の電流電圧特性において、横軸は、ゲート−エミッタ間のしきい値電圧VGE(th)を表し、縦軸は、しきい値電圧測定時に流す測定電流Imを表している。ここで、半導体チップ16の電流電圧特性において、たとえば、半導体チップ16が発熱する前の特性線VGE1は、しきい値電圧VGE(th)に比例して流すことができる測定電流Imが増加する特性になっている。
半導体チップ16を発熱した後の電流電圧特性は、しきい値電圧VGE(th)が低くなっているので、発熱する前の特性線VGE1から平行移動した特性線VGE2となる。ただし、この特性線VGE2は、はんだ17にボイド22が存在しない場合である。はんだ17にボイド22が存在する場合は、そのボイド22に対応する単位IGBTセルが他の単位IGBTセルよりも放熱が阻害されていることにより、局部的に高温になっており、しきい値電圧VGE(th)がさらに低くなっている。このため、ボイド22が存在するときの電流電圧特性は、特性線VGE1および特性線VGE2よりも傾斜の小さい特性線VGE3となる。特性線VGE3は、途中で特性線VGE2と交差するが、その交点Pよりも測定電流Imが高い領域では、ボイド22の影響が小さくなり、特性線VGE2とほぼ同じ特性になる。
ここで、しきい値電圧VGE(th)を測定するときのコレクタ電流Ic1は、しきい値電圧VGE(th)を測定可能な下限の電流値Im0と交点Pに相当する上限の電流値Im1との間の値に設定されている。具体的には、電流値Im0は、たとえば、半導体チップ16の定格電流の1/1000000であり、電流値Im1は、たとえば、半導体チップ16の定格電流の1/10000である。
試験のときには、電流値Im0と電流値Im1との間の測定電流Im(図2では、コレクタ電流Ic1)を半導体チップ16に流したときのしきい値電圧VGE(th)を発熱前後で測定する。ボイド22の有無によって発熱後のしきい値電圧VGE(th)が違うので、本実施の形態に係る半導体試験装置では、発熱前後のしきい値電圧の差(|ΔVGE0−ΔVGE1|)の違いを利用して、ボイド22の有無を判断している。
図3は実施の形態に係る半導体試験装置の概要を示す図、図4は熱抵抗試験のタイミングチャート、図5は半導体チップのしきい値電圧とジャンクション温度との関係を例示した図である。
半導体試験装置は、図3に示したように、試験対象の半導体チップ16であるIGBT30の電極の端子に接続して熱抵抗試験を行う。半導体試験装置は、しきい値電圧VGE(th)を測定するときにIGBT30に測定電流Imを流す測定用電流源41と、IGBT30にパワー電流Ipを流してIGBT30を発熱させる発熱用電流源42とを備えている。測定用電流源41は、一方の端子がスイッチSW1を介して電流計43の一方の端子に接続され、電流計43の他方の端子は、IGBT30のコレクタ端子31に接続されている。発熱用電流源42は、一方の端子がスイッチSW2を介して電流計43の一方の端子に接続されている。測定用電流源41および発熱用電流源42の他方の端子は、IGBT30のエミッタ端子32に接続されている。電流計43は、IGBT30のコレクタ電流Icを測定し、IGBT30のコレクタ端子31とエミッタ端子32とに接続された電圧計44は、コレクタ−エミッタ間の端子電圧V1を測定する。
半導体試験装置は、また、IGBT30にパワー電流Ipを流すときにIGBT30のゲート端子33に印加する電圧VG1を出力する発熱用駆動電圧源45と、IGBT30に測定電流Imを流すゲート電圧VG2を出力する測定用駆動電圧源46とを備えている。発熱用駆動電圧源45および測定用駆動電圧源46の一方の端子は、スイッチSW3,SW4を介してIGBT30のゲート端子33に接続され、他方の端子は、IGBT30のエミッタ補助端子34に接続されている。IGBT30のゲート端子33とエミッタ補助端子34とには、IGBT30に測定電流Imを流すときのゲート−エミッタ間電圧V2(=VGE)、すなわち、しきい値電圧VGE(th)を測定する電圧計47が接続されている。
発熱用駆動電圧源45が出力する電圧VG1は、IGBT30に十分に大きな電流を流すのに必要な飽和電圧である。測定用駆動電圧源46は、しきい値電圧VGE(th)を測定するときに、バッファ回路48を介してフィードバックされたコレクタ−エミッタ間の端子電圧V1が一定になるように調整された電圧VG2を出力する。
半導体試験装置は、さらに、制御部50を備えている。この制御部50は、スイッチ制御部51と、ジャンクション温度推定部52と、ボイド有無判断部53とを備えている。スイッチ制御部51は、スイッチSW1,SW2,SW3,SW4をそれぞれオン・オフ制御する機能を有している。ジャンクション温度推定部52は、測定したゲート−エミッタ間電圧V2であるしきい値電圧VGE(th)に基づいてIGBT30のジャンクション温度を推定する。ジャンクション温度は、IGBT30の熱抵抗を求めるのに必要であるが、直接測定することができないので、ジャンクション温度推定部52がしきい値電圧VGE(th)の温度依存性を利用してジャンクション温度を推定している。ボイド有無判断部53は、ジャンクション温度推定部52が推定したIGBT30の発熱前後のジャンクション温度に基づいてボイド22の有無を判断する。
次に、以上の構成の半導体試験装置が試験を行うときの動作について説明する。半導体試験装置による熱抵抗試験は、図4に示したタイミングチャートに見られるように、発熱前VGE測定期間T1、発熱期間T2および発熱後VGE測定期間T3の順に実施される。
まず、熱抵抗試験は、スイッチSW1がオンされることによって開始される。発熱前VGE測定期間T1では、スイッチSW2,SW3は、オフ状態に制御され、スイッチSW4は、オン状態に制御される。これにより、IGBT30は、ゲート端子33に測定用駆動電圧源46の電圧VG2が印加されて測定用電流源41の測定電流Imが流れ、その後、電圧VG2が調整されてコレクタ−エミッタ間の端子電圧V1が所定の一定値に維持される。このときの電圧VG2がしきい値電圧VGE(th)として測定される。このしきい値電圧VGE(th)を測定するときのコレクタ電流Ic1は、IGBT30の定格電流の1/1000000〜1/10000とし、測定電流Imによる発熱を最小限にすることで、検出精度を高めている。
しきい値電圧VGE(th)を測定しているとき、電圧計44が検出する電圧V1および電圧計47がしきい値電圧VGE(th)として検出する電圧V2(VGE1)は、コレクタ電流Icと相似形を有している。なお、この発熱前VGE測定期間T1の長さは、しきい値電圧VGE(th)を測定するときのコレクタ電流Ic1が微小であって、単位IGBTセルが発熱することもないので、適当に設定される。
発熱期間T2では、スイッチSW2がオン・オフ制御され、スイッチSW3がオン状態に制御される。IGBT30は、スイッチSW3がオン状態になってゲート端子33に飽和の電圧VG1が印加されることで、パワー電流Ipのコレクタ電流Ic2が流れ、そのコレクタ電流Ic2は、スイッチSW2によってパルス状になる。このときのパルス電流は、たとえばデューティ比が50%、パルス数は、発熱期間T2を500ミリ秒にしたとき、10パルス(100Hz)としている。
このように、IGBT30は、パワー電流Ipが流れることによって発熱するが、このパワー電流Ipをパルス通電とし、発熱期間T2を500ミリ秒としたことにより、ボイド22箇所の発熱が周囲に拡散することを抑制することができる。その結果、この熱抵抗試験の検出精度を高めることができる。
この発熱期間T2においてIGBT30を発熱させているとき、電圧計44は、コレクタ電流Icと相似形の電圧V1を検出し、電圧計47は、発熱用駆動電圧源45の電圧VG1を検出している。
次に、発熱後VGE測定期間T3では、スイッチSW2,SW3は、オフ状態に制御され、スイッチSW4は、オン状態に制御される。これにより、IGBT30は、ゲート端子33に測定用駆動電圧源46の電圧VG2が印加されて測定用電流源41の測定電流Imが流れ、その後、電圧VG2が調整されてコレクタ−エミッタ間の端子電圧V1が所定の一定値に維持される。このときの電圧VG2がしきい値電圧VGE(th)として測定される。このしきい値電圧VGE(th)を測定するときのコレクタ電流Ic3は、IGBT30の定格電流の1/1000000〜1/10000としている。この発熱後VGE測定期間T3は、ボイド22箇所の発熱が周囲に拡散する前にしきい値電圧VGE(th)を測定することが好ましいので、たとえば、100マイクロ秒〜500マイクロ秒程度に設定される。
ここで、発熱前VGE測定期間T1で測定したときのしきい値電圧VGE(th)は、ボイド22の有無に関係なく、同じ値の電圧VGE1が検出されている。これに対し、発熱後VGE測定期間T3で測定したときのしきい値電圧VGE(th)は、ボイド22がないとき、電圧VGE1より低い電圧VGE2が検出され、ΔVGE0の電位差がある。また、ボイド22があるときには、それに対応する単位IGBTセルのしきい値電圧VGE(th)がさらに低くなっているので、ボイド22がないときよりもさらに低い電圧VGE2が検出され、ΔVGE1(>ΔVGE0)の電位差となっている。
電圧計47が測定した電圧VGE1,VGE2は、制御部50のジャンクション温度推定部52に送られ、電圧VGE1,VGE2に対応するジャンクション温度が推定される。図5に示したように、IGBT30のゲート電圧VGEは、ジャンクション温度Tjの一次関数で表され、Kファクタと呼ばれる傾きを有している。このため、ゲート電圧VGEを知ることによって、直接測定することができないジャンクション温度Tjを推定することができる。
ジャンクション温度推定部52で推定されたジャンクション温度Tjは、ボイド有無判断部53に送られ、ボイド有無判断部53において、半導体チップ16の下のはんだ17にボイド22があるかどうかが判断される。すなわち、ボイド有無判断部53では、まず、発熱後VGE測定期間T3で測定したしきい値電圧VGE(th)が温度換算で最大許容温度以下かどうかが判断され、最大許容温度を超えている場合には、測定対象のIGBT30は、不良と判断される。
しきい値電圧VGE(th)が温度換算で最大許容温度以下の場合、発熱前VGE測定期間T1で測定した電圧VGE1に対応するジャンクション温度と発熱後VGE測定期間T3で測定した電圧VGE2に対応するジャンクション温度との差ΔTjが求められる。その差ΔTjが一定値以上あれば、半導体チップ16の下のはんだ17にボイド22があり、放熱が阻害されていると判断して、当該IGBT30は、不良と判断される。
図6ははんだ内に薄いボイドがある半導体装置を示した断面図であって、(A)は半導体チップとの界面近傍のはんだにボイドがある場合を示し、(B)は銅パターンとの界面近傍のはんだにボイドがある場合を示している。この図6の(A)および(B)において、図1に示した構成要素と同じ構成要素には同じ符号を付してある。
半導体チップ16の下のはんだ17において、図6の(A)に示したように半導体チップ16との界面近傍や図6の(B)に示したように銅パターン14aとの界面近傍のいずれかに薄いボイド22がある場合でも、それらを精度よく検出することができる。
すなわち、まず、発熱期間T2では、半導体チップ16に大電流を通電して半導体チップ16を発熱させるが、そのとき、半導体チップ16をパルスで通電している。これにより、単位IGBTセルで発熱した熱の横方向の拡がりが抑えられるため、ボイド22の位置に対応するセル16aが局部的に発熱しても、その熱の拡散が抑制されるため、発熱期間T2の後も、局部的に熱が残る。
次の発熱後VGE測定期間T3では、局部的に発熱したセル16aは、しきい値電圧VGE(th)が低くなっている。このとき、しきい値電圧VGE(th)を測定する測定電流Imとして、微小のコレクタ電流Ic3が用いられる。しきい値電圧VGE(th)の測定に大電流のコレクタ電流を使わないことで、発熱したセル16a以外のセルに電流が流れることはない。したがって、多くの並列セルの内、しきい値電圧VGE(th)の低い極限定されたセル16aのみに電流が流れることで、ボイド22を精度よく検出することができる。このとき、図6の(A)および(B)に示したように、ボイド22が非常に薄い状態ではんだ17の中に存在している場合ももちろん、大きさが単位IGBTセルに近いような微小のボイド22でも、精度よい検出が可能となっている。
11 金属ベースプレート
12 絶縁基板
13,14a,14b,14c 銅パターン
15 はんだ
16 半導体チップ
16a セル
17 はんだ
18a,18b,18c,18d アルミワイヤ
19 端子ケース
20a,20b 外部端子
21 シリコーン樹脂
22 ボイド
30 IGBT
31 コレクタ端子
32 エミッタ端子
33 ゲート端子
34 エミッタ補助端子
41 測定用電流源
42 発熱用電流源
43 電流計
44 電圧計
45 発熱用駆動電圧源
46 測定用駆動電圧源
47 電圧計
48 バッファ回路
50 制御部
51 スイッチ制御部
52 ジャンクション温度推定部
53 ボイド有無判断部

Claims (6)

  1. 半導体チップがはんだ接合部によって構成部材に接合された半導体装置を試験する半導体試験装置において、
    前記半導体チップのしきい値電圧を測定するときに前記半導体チップに電流を流す第1の電流源と、
    前記半導体チップに電流を流して前記半導体チップを発熱させる第2の電流源と、
    前記第2の電流源から前記半導体チップに供給される電流をデューティ比が制御された連続したパルス電流にするスイッチと、
    前記半導体チップに前記第2の電流源の電流を流すときに前記半導体チップに飽和電圧を印加する第1の電圧源と、
    前記半導体チップの前記しきい値電圧を測定するときに前記半導体チップに可変の電圧を印加する第2の電圧源と、
    前記第2の電圧源の電圧を可変して前記半導体チップが前記第1の電流源の電流を流すようにするときの前記半導体チップの前記しきい値電圧を測定する電圧計と、
    前記半導体チップの発熱前後に測定した前記半導体チップの前記しきい値電圧から前記はんだ接合部内のボイドの有無を判断する制御部と、
    を備えたことを特徴とする半導体試験装置。
  2. 前記制御部は、前記半導体チップの発熱前後に測定した前記半導体チップの前記しきい値電圧に対応する前記半導体チップのジャンクション温度を推定し、発熱前後の推定された前記ジャンクション温度の差に基づいて前記はんだ接合部内のボイドの有無を判断することを特徴とする請求項1記載の半導体試験装置。
  3. 前記第2の電圧源が前記半導体チップの順方向電圧に基づいて前記半導体チップに流れる前記第1の電流源の電流を一定にするよう前記半導体チップに印加する電圧を調整し、前記電圧計が前記第2の電圧源の調整された電圧を前記しきい値電圧として検出することを特徴とする請求項1記載の半導体試験装置。
  4. 前記第1の電流源は、前記はんだ接合部内に前記ボイドがあるときの発熱後における前記半導体チップの電流電圧特性曲線と前記ボイドがないときの発熱後における前記半導体チップの電流電圧特性曲線との交点に相当する上限の電流値と、前記しきい値電圧を測定可能な下限の電流値との間の値に設定されていることを特徴とする請求項1記載の半導体試験装置。
  5. 前記上限の電流値は、前記半導体チップの定格電流の1/10000であり、前記下限の電流値は、前記半導体チップの定格電流の1/1000000であることを特徴とする請求項4記載の半導体試験装置。
  6. 半導体チップがはんだ接合部によって構成部材に接合された半導体装置を試験する半導体試験方法において、
    前記半導体チップに測定用の第1の電流源および駆動電圧源を接続し、前記第1の電流源の電流を流すようにするときの前記駆動電圧源の駆動電圧を発熱前の第1のしきい値電圧として測定し、
    前記半導体チップに加熱用の第2の電流源をスイッチを介して接続するとともに前記半導体チップを飽和させる発熱用駆動電圧源を接続し、前記スイッチをオン・オフ制御することにより前記半導体チップに供給される前記第2の電流源の電流をデューティ比が制御された連続したパルス電流にして前記半導体チップを発熱させ、
    前記半導体チップに前記第1の電流源および前記駆動電圧源を接続し、前記第1の電流源の電流を流すようにするときの前記駆動電圧源の駆動電圧を発熱後の第2のしきい値電圧として測定し、
    前記第1および第2のしきい値電圧に対応する前記半導体チップのジャンクション温度の差から前記はんだ接合部内のボイドの有無を判断する、
    ことを特徴とする半導体試験方法。
JP2012138467A 2012-06-20 2012-06-20 半導体試験装置および半導体試験方法 Expired - Fee Related JP6119125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012138467A JP6119125B2 (ja) 2012-06-20 2012-06-20 半導体試験装置および半導体試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138467A JP6119125B2 (ja) 2012-06-20 2012-06-20 半導体試験装置および半導体試験方法

Publications (2)

Publication Number Publication Date
JP2014002092A JP2014002092A (ja) 2014-01-09
JP6119125B2 true JP6119125B2 (ja) 2017-04-26

Family

ID=50035385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138467A Expired - Fee Related JP6119125B2 (ja) 2012-06-20 2012-06-20 半導体試験装置および半導体試験方法

Country Status (1)

Country Link
JP (1) JP6119125B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033735B2 (ja) * 2013-05-02 2016-11-30 新電元工業株式会社 半導体検査装置および半導体検査方法
JP6221408B2 (ja) * 2013-06-27 2017-11-01 富士電機株式会社 熱抵抗計測方法及び熱抵抗計測装置
KR101913385B1 (ko) * 2015-05-08 2018-10-30 전자부품연구원 반도체 소자 진단장치
CN108205074B (zh) * 2016-12-16 2020-07-10 上海新微技术研发中心有限公司 一种基于igbt模块的饱和电压测量电路及方法
CN107807319B (zh) * 2017-09-22 2020-03-10 全球能源互联网研究院有限公司 一种绝缘栅双极型晶体管igbt测试电路及方法
CN108051721A (zh) * 2017-12-08 2018-05-18 国网江苏省电力有限公司南京供电分公司 一种基于同轴电阻的igbt可靠性测试方法及系统
JP2021040062A (ja) 2019-09-04 2021-03-11 株式会社東芝 半導体装置
CN115291070B (zh) * 2022-07-29 2024-03-19 杭州中安电子有限公司 基于动态的hdrb及hdgb测试方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57191574A (en) * 1981-05-21 1982-11-25 Nec Corp Testing method for transistor
JPS6379340A (ja) * 1986-09-22 1988-04-09 Nec Corp 半導体装置の試験方法
JP2644824B2 (ja) * 1988-05-31 1997-08-25 松下電子工業株式会社 半導体チップの接着不良検査装置
JP2002344819A (ja) * 2001-05-17 2002-11-29 Nippon Hoso Kyokai <Nhk> 電圧可変電源回路及びこの電圧可変電源回路を用いたカメラ
JP2004309204A (ja) * 2003-04-03 2004-11-04 Cluster Technology Co Ltd 高周波加熱チップおよび装置
JP4720586B2 (ja) * 2006-04-10 2011-07-13 富士電機システムズ株式会社 検査方法及び検査装置
JP2008039406A (ja) * 2006-08-01 2008-02-21 Toyota Motor Corp 多層型パワーモジュールの放熱性能検査方法及びその装置
JP2010276680A (ja) * 2009-05-26 2010-12-09 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイの駆動装置

Also Published As

Publication number Publication date
JP2014002092A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP6119125B2 (ja) 半導体試験装置および半導体試験方法
JP6104407B2 (ja) 半導体装置
Herold et al. Power cycling methods for SiC MOSFETs
Choi et al. Power cycling test methods for reliability assessment of power device modules in respect to temperature stress
Herold et al. Requirements in power cycling for precise lifetime estimation
JP4830993B2 (ja) 半導体装置の劣化検出方法
JP4153513B2 (ja) 半導体装置の温度測定方法および半導体装置の温度測定装置
KR20140011471A (ko) 파워 사이클 시험을 위한 장치 및 방법
JP2002005989A (ja) 電力用半導体素子の劣化判断方法
JP4720586B2 (ja) 検査方法及び検査装置
CN109752637B (zh) 用于检测多芯片并联瞬态电流不均匀度的方法及装置
Wang et al. SiC device junction temperature online monitoring
US9484927B2 (en) Semiconductor device and automobile
Yuan et al. Failure mode verification of power IGBT under different thermal stress application conditions in power cycling test environment
JP5420461B2 (ja) 温度センサ接合部検査装置、及び、温度センサ接合部検査方法
Sarkany et al. Effect of power cycling parameters on predicted IGBT lifetime
JP2020013866A (ja) 電力用半導体装置の製造方法
JP6275631B2 (ja) パワーサイクル試験装置およびパワーサイクル試験方法
JP6656501B1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
US20200286848A1 (en) System and method for allowing restoration of interconnection of die of power module
Hernes et al. Improving monitoring of parallel ageing of IGBT bond-wires and solder layers by temperature compensation
JP6275629B2 (ja) パワーサイクル試験装置およびパワーサイクル試験方法
US12007437B2 (en) Test method
JP2023023918A (ja) 半導体装置の製造方法
JP2008164629A (ja) 半導体装置の温度測定方法および半導体装置の温度測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees