JP6033735B2 - 半導体検査装置および半導体検査方法 - Google Patents

Description

本発明は、半導体検査装置および半導体検査方法、より詳しくは、半導体素子と端子導体とを電気的に接続する接合材（はんだ）中のボイド（はんだボイド）について検査し、半導体装置の良否を判定する半導体検査装置および半導体検査方法に関する。

従来、半導体素子を樹脂封止した半導体装置に対して、半導体素子と端子導体とを電気的に接続するはんだ内にボイド（はんだボイド）が無いかどうかを検査している。図７（ａ）は、この検査における半導体装置の端子間電圧（以下、単に「電圧」ともいう。）の波形を示している。但し、図７（ａ）の電圧波形は、半導体素子の静電容量の影響を無視している。

検査では、端子間電圧測定用の電流（以下、「プローブ電流」ともいう。）を半導体素子に流した状態下でパルス状の大電流（以下、「発熱電流」ともいう。）を流すことによって半導体素子を発熱させる。図７（ａ）では、時刻ｔ_０から時刻ｔ_４までの間プローブ電流を流し、時刻ｔ_１から時刻ｔ_２までの間発熱電流を流している。電圧Ｖｍ_１は、発熱電流を流す前の端子間電圧であり、電圧Ｖｍ_２は、発熱電流を切った後の時刻ｔ_３に測定した端子間電圧である。

この端子間電圧は、半導体素子の直流抵抗成分を反映した値となる。よって、図７（ａ）に示すように、時刻ｔ_２で発熱電流を切った後の半導体装置の冷却過程において、半導体素子中のキャリア濃度の低下とともに、端子間電圧は、発熱電流が流れる前の電圧Ｖｍ_１に収束するように上昇していく。

冷却過程における端子間電圧の上昇スピードは、半導体装置の熱回復特性を反映したものになる。はんだボイドが存在する場合には、熱せられた空気がはんだボイド内に籠もる。このボイド内の高温の空気により半導体装置は冷却されづらいため、端子間電圧の上昇スピードは遅い。一方、はんだボイドがない場合には、半導体装置は冷却され易いため、端子間電圧の上昇スピードは速い。

上記の現象を利用して、冷却過程における電圧Ｖｍ_２と発熱電流を流す前の電圧Ｖｍ_１との差分ΔＶＦ（＝Ｖｍ_１−Ｖｍ_２）が所定の判定閾値よりも小さい場合に、はんだ内にボイドがないと判定することが可能である。

なお、特許文献１には、上記の方法と同様、半導体装置の発熱前後における電圧変化分に基づいて、はんだボイドの大きさを評価する検査方法が記載されている。

特開２００７−２７８９１０号公報

しかしながら、ダイオード素子などのｐｎ接合を有する半導体素子を備える半導体装置を上記の方法で検査する場合、半導体素子の静電容量に起因して、信頼性の高い検査を行うことが実際上困難であった。このことについて、図７（ｂ）を用いて詳しく説明する。図７（ｂ）は、従来の半導体検査装置で検査した場合における端子間電圧の実際の波形図である。

図７（ｂ）に示すように、時刻ｔ_２に発熱電流を切った後、半導体素子のｐｎ接合に伴う静電容量（具体的には、接合容量および拡散容量）などの影響により、端子間電圧は静電容量に基づく時定数でゆっくりと低下することになる。端子間電圧の立ち下がり過程では、半導体装置の熱回復特性と静電容量の電荷放出特性の両方が足しあわされた電圧が測定されることになる。このため、端子間電圧の測定により、はんだボイドによる熱回復特性の差を読み取ることができない。

よって、端子間電圧の測定は、端子間電圧が十分に低下してから行うことになる。しかしながら、発熱電流を切ってから時間が経過するにつれて、はんだボイドが端子間電圧に与える影響（即ち、はんだボイドに起因する半導体装置の熱回復特性の差）が小さくなる。このため、信頼性の高い検査を行うことが困難になるという課題があった。

そこで、本発明は、半導体素子と端子導体とを電気的に接続するはんだについて信頼性の高いはんだボイドの検査を行い、半導体装置の良否を精度良く判定することが可能な半導体検査装置および半導体検査方法を提供することを目的とする。

本発明に係る半導体検査装置は、
ｐｎ接合を有する半導体素子と、前記半導体素子の一端にはんだを介して電気的に接続された第１の端子導体と、前記半導体素子の他端にはんだを介して電気的に接続された第２の端子導体とを有する半導体装置を検査する半導体検査装置であって、
前記半導体装置の前記第１の端子導体に電気的に接続可能な第１の接続端子と、
前記半導体装置の前記第２の端子導体に電気的に接続可能な第２の接続端子と、
一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続された第１の電流源と、
一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続された第２の電流源と、
一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続され、前記第１および第２の接続端子間の電圧を検出する電圧検出部と、
前記半導体素子の静電容量に蓄積された電荷を強制的に放電可能に構成された強制放電部と、
前記第１の電流源、前記第２の電流源および前記強制放電部を制御する制御部と、を備え、
前記半導体装置を検査する際、
前記半導体装置の前記第１の端子導体は前記第１の接続端子に電気的に接続され、前記第２の端子導体は前記第２の接続端子に電気的に接続され、
前記制御部は、前記第１の電流源を第１の時間にわたって前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向に流れるプローブ電流を出力するように制御し、前記第２の電流源を前記第１の時間に含まれる第２の時間にわたって前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向に流れ且つ前記プローブ電流よりも大きい発熱電流を出力するように制御し、前記強制放電部を、前記第２の時間が終了した後、所定の放電時間にわたって前記半導体素子の前記静電容量に蓄積された電荷を放電するように制御し、前記第１の時間内であり且つ前記第２の時間が始まる前に前記電圧検出部により検出された第１の電圧と、前記所定の放電時間に続く前記第１の電流源により前記半導体素子の前記静電容量を充電する充電時間が経過した後に前記電圧検出部により検出された第２の電圧との間の差分に基づいて前記半導体装置の良否を判定する、
ことを特徴とする。

また、前記半導体検査装置において、
前記強制放電部は、一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続されたスイッチング素子を有し、前記制御部は、前記第２の時間が終了した後、前記所定の放電時間にわたって前記一端および前記他端の間が導通状態になるように前記スイッチング素子を制御するようにしてもよい。

また、前記半導体検査装置において、
前記強制放電部は、前記スイッチング素子に直列接続された抵抗をさらに有するようにしてもよい。

また、前記半導体検査装置において、
前記制御部は、前記所定の放電時間の経過後、前記プローブ電流の値を大きくするように前記第１の電流源を制御し、前記電圧検出部により検出された電圧の時間変化率が所定の値よりも小さくなると、前記プローブ電流の値を元の値に戻すように前記第１の電流源を制御するようにしてもよい。

また、前記半導体検査装置において、
前記制御部は、前記半導体素子の前記静電容量に蓄積された電荷を放電している間に前記電圧検出部により検出された電圧の時間変化率が所定の値よりも大きくなると、放電を停止するように前記強制放電部を制御するようにしてもよい。

また、前記半導体検査装置において、
前記制御部は、前記発熱電流を切るように前記第２の電流源を制御してから所定の待ち時間が経過した後、前記半導体素子の静電容量に蓄積された電荷を放電するように前記強制放電部を制御するようにしてもよい。

また、前記半導体検査装置において、
前記制御部は、前記発熱電流を切るように前記第２の電流源を制御し前記発熱電流が所定の値まで低下した後、前記半導体素子の静電容量に蓄積された電荷を放電するように前記強制放電部を制御するようにしてもよい。

また、前記半導体検査装置において、
前記半導体素子は、ダイオード素子であるようにしてもよい。

本発明に係る半導体検査方法は、
ｐｎ接合を有する半導体素子と、前記半導体素子の一端にはんだを介して電気的に接続された第１の端子導体と、前記半導体素子の他端にはんだを介して電気的に接続された第２の端子導体とを有する半導体装置を検査する方法であって、
前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向にプローブ電流を流している状態における、前記第１および第２の端子導体間の第１の電圧を検出する工程と、
前記第１の電圧を検出した後、前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向に前記プローブ電流よりも大きい発熱電流を流し、前記半導体素子を発熱させる工程と、
前記発熱電流を切った後、前記半導体素子の静電容量に蓄積された電荷を強制的に放電させる放電工程と、
前記放電工程の終了後、前記半導体素子の前記静電容量を前記プローブ電流により充電する充電工程と、
前記充電工程の終了後、前記半導体装置に前記プローブ電流を流している状態における、前記第１および第２の端子導体間の第２の電圧を検出する工程と、
前記第１の電圧と前記第２の電圧との間の差分を求め、前記差分に基づいて前記半導体装置の良否を判定する工程と、
を有することを特徴とする。

本発明では、発熱電流を切った後、半導体素子の静電容量に蓄積された電荷を所定の放電時間にわたって強制的に放電させることで、半導体装置の端子間電圧の立ち下がり時間を大幅短縮することができる。さらに、本発明では、放電時間に続く充電時間が経過した後に検出された第２の電圧を用いて第１の電圧との差分を求めることで、第１の電流源による静電容量の充電による影響を含まない差分を求めることができる。

これにより、発熱電流を切ってから従来よりも早いタイミングで、半導体装置の熱回復特性を反映した第２の電圧を測定することができるようになる。その結果、本発明によれば、半導体素子と端子導体とを電気的に接続するはんだについて信頼性の高いはんだボイドの検査を行い、半導体装置の良否を精度良く判定することができる。

本発明の第１の実施形態に係る半導体検査装置の概略的な構成図である。 検査対象の半導体装置の一例を示す一部断面図である。 第１の実施形態に係る半導体検査装置における、強制放電部の具体的な構成例を示す図である。 （ａ）は半導体装置に流す電流の波形図であり、（ｂ）は半導体装置の端子間電圧の波形図である。 第１の実施形態に係る半導体検査装置の動作を説明するための各種信号等の波形図である。 本発明の第２の実施形態に係る半導体検査装置の概略的な構成図である。 （ａ）は従来の半導体検査装置で検査した場合における、半導体素子に静電容量がないと仮定したときの半導体装置の端子間電圧の波形図であり、（ｂ）は従来の半導体検査装置で検査した場合における端子間電圧の実際の波形図である。

以下、図面を参照しつつ本発明に係る実施形態について説明する。

（第１の実施形態）
本発明の第１の実施形態に係る半導体検査装置１について説明する。図１は、本発明の第１の実施形態に係る半導体検査装置１の概略的な構成図を示している。半導体検査装置１は、はんだボイドの検査を行い、半導体装置３０の良否を判定する検査装置である。

半導体検査装置１について詳しく説明する前に、検査対象の半導体装置について説明する。図２は、検査対象の半導体装置３０の一例を示す一部断面図（半導体素子３１を除く断面図）を示している。

図２に示すように、半導体装置３０は、半導体素子３１と、半導体素子３１の一端にはんだ３２を介して電気的に接続された端子導体３３と、半導体素子３１の他端にはんだ３２を介して電気的に接続された端子導体３４とを有する。

端子導体３３は、例えば、はんだ３２により半導体素子３１の一端に接続された金属ワイヤ３３ａと、この金属ワイヤ３３ａに接続されたリード端子３３ｂとからなる。同様に、端子導体３４は、例えば、はんだ３２により半導体素子３１の他端に接続された金属ワイヤ３４ａと、この金属ワイヤ３４ａに接続されたリード端子３４ｂとからなる。

半導体素子３１は、ｐｎ接合を有する半導体素子であり、例えばダイオード素子である。ダイオード素子は、ｐｎ接合型ダイオードであってもよいし、ＭＯＳキャパシタであってもよい。

半導体装置３０は、半導体素子３１としてダイオード素子を有する場合、端子導体３３はダイオード素子のアノードに電気的に接続され、端子導体３４はカソードに電気的に接続される。

次に、半導体検査装置１の構成について図１を参照して説明する。

半導体検査装置１は、接続端子２と、接続端子３と、電流源４と、電流源５と、電圧検出部６と、強制放電部７と、制御部８とを備えている。

接続端子２は半導体装置３０の端子導体３３に電気的に接続可能な端子であり、接続端子３は半導体装置３０の端子導体３４に電気的に接続可能な端子である。即ち、半導体検査装置１が半導体装置３０を検査する際、半導体装置３０の端子導体３３は接続端子２に電気的に接続され、端子導体３４は接続端子３に電気的に接続される。

電流源４は、プローブ電流を流すための電流源であり、一端が接続端子２に電気的に接続され、他端が接続端子３に電気的に接続されている。また、電流源４は、制御部８の端子Ｉｍ＿ＳＴＢに接続されており、端子Ｉｍ＿ＳＴＢが出力する設定値に応じた電流を半導体装置３０に流す。

電流源５は、発熱電流を流すための電流源であり、一端が接続端子２に電気的に接続され、他端が接続端子３に電気的に接続されている。また、電流源５は、制御部８の端子ＩＦ＿ＳＴＢに接続されており、端子ＩＦ＿ＳＴＢが出力する設定値に応じた電流を半導体装置３０に流す。

電圧検出部６は、一端が接続端子２に電気的に接続され、他端が接続端子３に電気的に接続されており、接続端子２および接続端子３間の電圧（即ち、半導体装置３０の端子間電圧ＶＦ）を検出する。電圧検出部６は、例えば、デジタルマルチメータから構成される。電圧検出部６は、測定した電圧の値をＡ／Ｄ変換した後、制御部８に送信してもよい。

強制放電部７は、半導体素子３１の静電容量に蓄積された電荷を強制的に放電することが可能なように構成されている。ここで、半導体素子３１の静電容量に蓄積された電荷とは、半導体素子３１のｐｎ接合に伴う静電容量、即ち、接合容量および拡散容量に蓄積された電荷のことである。

図３に強制放電部７の具体的な構成例を示す。強制放電部７は、一端が接続端子２に電気的に接続され、他端が接続端子３に電気的に接続されたスイッチング素子７ａを有する。スイッチング素子７ａの種類は、特に限定されるものではないが、例えば、ｐ型ＭＯＳＦＥＴなどの半導体スイッチである。スイッチング素子７ａを導通状態にして、半導体装置３０の端子導体３３と端子導体３４とを電気的に接続することにより、半導体素子３１に蓄積された電荷を強制的に放電させることができる。

なお、強制放電部７は、図３に示すように、スイッチング素子７ａに直列接続された抵抗７ｂをさらに有することが好ましい。この抵抗７ｂにより、強制放電時に、半導体素子３１に蓄えられた静電エネルギーが消費される。よって、半導体素子３１の静電容量と半導体検査装置１に含まれる寄生インダクタンスとによって強制放電時に発生し得る発振現象を抑制し、端子間電圧の立ち上がり速度が低下することを防止できる。なお、抵抗７ｂの抵抗値が大きすぎると強制放電の速度が低下し、却って端子間電圧の立ち下がりが遅くなる。このため、抵抗７ｂの抵抗値としては適当な値を選択することが好ましい。

制御部８は、電流源４、電流源５および強制放電部７を制御するものであり、マイクロコンピュータ等で構成される。

また、制御部８は、図１に示すように、端子ＩＦ＿ＳＴＢ、端子ＶＦ＿ｄｃｔ、端子Ｑｄｒおよび端子Ｉｍ＿ＳＴＢを有する。

端子ＩＦ＿ＳＴＢは、電流源５が出力する発熱電流の設定値を出力する端子である。端子ＶＦ＿ｄｃｔは、電圧検出部６により検出された電圧値が入力される端子である。端子Ｑｄｒは、強制放電部７に接続され、強制放電部７の動作を制御するための端子である。例えば、端子Ｑｄｒはスイッチング素子７ａのゲート端子に接続される。端子Ｉｍ＿ＳＴＢは、電流源４が出力するプローブ電流の設定値を出力する端子である。

次に、上記構成を有する半導体検査装置１による半導体装置３０の検査について図４を参照して説明する。図４（ａ）は半導体装置３０に流す電流の波形図であり、図４（ｂ）は半導体装置３０の端子間電圧の波形図である。なお、図４（ｂ）において、時刻ｔ_２から時刻ｔ_ｍ２までの電圧波形は概略的なものであり、より正確には後述の図５に示す波形になる。

半導体検査装置１が半導体装置３０を検査する際、制御部８は以下のように動作する。

制御部８は、図４（ａ）に示すように、時刻ｔ_０から時刻ｔ_３までの時間（以下、「第１の時間」ともいう。）にわたってプローブ電流（Ｉｍ）を出力するように電流源４を制御する。プローブ電流は、半導体装置３０の端子導体３３から端子導体３４の方向に流れる一定の電流である。具体的な動作として、制御部８は、第１の時間のあいだ、端子Ｉｍ＿ＳＴＢからプローブ電流の設定値を出力する。

また、制御部８は、図４（ａ）に示すように、時刻ｔ_１から時刻ｔ_２までの時間（以下、「第２の時間」ともいう。）にわたって発熱電流（ＩＦ）を出力するように電流源５を制御する。第２の時間は、第１の時間に含まれる。発熱電流は、半導体素子３１を発熱させるための電流であって、半導体装置３０の端子導体３３から端子導体３４の方向に流れ、且つプローブ電流よりも大きい電流である。具体的な動作として、制御部８は、第２の時間のあいだ、端子ＩＦ＿ＳＴＢから発熱電流の設定値を出力する。

第２の時間が終了した後、制御部８は、所定の放電時間（以下、「電荷放電時間」ともいう。）にわたって半導体素子３１の静電容量に蓄積された電荷を放電するように強制放電部７を制御する。例えば、制御部８は、スイッチング素子７ａを制御して、一端および他端の間が導通状態になるようにする。具体的な動作として、制御部８は、電荷放電時間のあいだ、端子Ｑｄｒからスイッチング素子７ａを導通状態にするための制御信号を出力する。

制御部８は、図４（ｂ）に示すように、測定時刻ｔ_ｍ１に電圧検出部６により検出された電圧Ｖｍ_１と、測定時刻ｔ_ｍ２に電圧検出部６により検出された電圧Ｖｍ_２との間の差分ΔＶＦを求める。ここで、測定時刻ｔ_ｍ１は、第１の時間内であり且つ第２の時間が始まる前の時刻である。測定時刻ｔ_ｍ２は、充電時間が経過した後の時刻である。この充電時間は、電荷放電時間に続く時間であり、半導体素子３１の静電容量を電流源４により充電する時間である。

なお、電圧検出部６が上記電圧の差分ΔＶＦを求め、求めた差分を制御部８に送信するようにしてもよい。

制御部８は、差分ΔＶＦに基づいて半導体装置３０の良否を判定する。具体的には、制御部８は、差分ΔＶＦが所定の判定閾値よりも小さい場合に、半導体装置３０を良品と判定し、そうでない場合に半導体装置３０を不良品と判定する。なお、ここでいう「良品」の意味は、半導体装置３０のはんだ３２内にはんだボイドがない、あるいは、はんだボイドがあったとしても、その数や大きさが所定の基準よりも小さいということである。

ここで、検査中における半導体装置３０の端子間電圧ＶＦについて、図５を参照して詳しく説明する。図５は、半導体検査装置１の動作を説明するための各種信号等の波形図である。

時刻ｔ_２において、制御部８は、電流源５が出力する発熱電流を切るために、端子ＩＦ＿ＳＴＢから出力する信号を変化させる。例えば、図５に示すように、端子ＩＦ＿ＳＴＢから出力する信号をＬレベル信号からＨレベル信号に変化させる。

発熱電流ＩＦは、図５に示すように、端子ＩＦ＿ＳＴＢの信号が変化した後、瞬時に低下するわけではない。図５中の時間Ｔａは、発熱電流の立ち下がり時間に所定のマージンを付加した時間である。この時間Ｔａは、例えば３０μ秒である。

時間Ｔａが経過すると、端子Ｑｄｒから出力される信号がアクティブになり、スイッチング素子７ａは導通状態となる。これにより、強制放電部７による強制放電が始まるため、端子間電圧ＶＦは急速に低下する。半導体素子３１に蓄えられた電荷の放出が終了すると、端子間電圧はほぼ一定となる。図５中の時間Ｔｂは、半導体素子３１の静電容量に蓄積された電荷を強制的に放電させる時間に所定のマージンを付加した時間であり、電荷放電時間に対応する。この時間Ｔｂは、例えば９０μ秒である。

時間Ｔｂが経過すると、端子Ｑｄｒから出力される信号が非アクティブとなり、スイッチング素子７ａは遮断状態となる。これにより、半導体素子３１の静電容量が電流源４のプローブ電流により充電されるため、端子間電圧ＶＦは上昇する。図５中の時間Ｔｃは、半導体素子３１の静電容量をプローブ電流により充電する時間に所定のマージンを付加した時間であり、充電時間に対応する。この時間Ｔｃは、例えば６０μ秒である。なお、端子間電圧の時間変化率（ｄＶＦ／ｄｔ）は、図５に示すように、半導体素子３１の静電容量の充電が終わりに近づくと小さくなる。

なお、時間Ｔｃでの端子間電圧の立ち上がり波形は、半導体装置３０の熱回復特性による上昇分だけでなく、半導体素子３１の充電による上昇分も含んでしまう。よって、電圧Ｖｍ_２は、電流源４により半導体素子３１が充電された後に行う必要がある。

なお、時間Ｔｂおよび時間Ｔｃの所定のマージンは、検査対象となる複数の半導体装置３０の半導体素子３１の静電容量のバラツキを考慮して値が決められる。

時間Ｔｃの経過後電圧Ｖｍ_２が測定可能となる。したがって、発熱電流を切る時刻ｔ_２から電圧Ｖｍ_２が測定可能になるまでの時間Ｔは、Ｔａ、ＴｂおよびＴｃの和となる。この時間Ｔは、図５に示すように、Ｔａ、ＴｂおよびＴｃの和に所定のマージン（Ｔｄ）を含めた時間でもよい。例えば、時間Ｔは、２００μ秒（＝３０μ秒（Ｔａ）＋９０μ秒（Ｔｂ）＋６０μ秒（Ｔｃ）＋２０μ秒（Ｔｄ））である。

制御部８は、発熱電流を切る信号を電流源５に送信した時刻ｔ_２からの経過時間をカウントし、時間Ｔが経過したときに電圧検出部６から受信した電圧を電圧Ｖｍ_２とし、この電圧Ｖｍ_２と電圧Ｖｍ_１との差分ΔＶＦを算出する。

次に、本実施形態に係る半導体装置３０の検査方法について説明する。

まず、半導体装置３０の端子導体３３から端子導体３４の方向にプローブ電流を流し、その状態における端子導体３３と端子導体３４との間の電圧Ｖｍ_１を検出する。

次に、半導体装置３０の端子導体３３から端子導体３４の方向にプローブ電流よりも大きい発熱電流を流し、半導体素子３１を発熱させる。

次に、発熱電流を切り、その後、半導体素子３１の静電容量に蓄積された電荷を強制的に放電させる。この放電は、例えば、端子導体３３および端子導体３４を電気的に接続することにより行う。

次に、半導体素子３１の静電容量をプローブ電流により充電する。

次に、半導体装置３０にプローブ電流を流している状態における、端子導体３３と端子導体３４との間の電圧Ｖｍ_２を検出する。

次に、電圧Ｖｍ_１と電圧Ｖｍ_２との間の差分ΔＶＦを求め、この差分ΔＶＦに基づいて半導体装置３０の良否を判定する。判定方法の詳細は前述したので、ここでの説明は省略する。

上記のように、本実施形態では、発熱電流を切った後、半導体素子３１のｐｎ接合に伴う静電容量に蓄積された電荷を強制的に放電させることで、半導体装置３０の端子間電圧（ＶＦ）の立ち下がり時間を大幅短縮する。さらに、充電時間が経過した後に検出された電圧Ｖｍ_２を用いて電圧Ｖｍ_１との差分を求めることで、電流源４による静電容量の充電による影響を含まない差分を求める。

これにより、半導体素子３１の静電容量に伴う端子間電圧ＶＦの長い立ち下がりを待つ必要がなくなり、発熱電流を切ってから従来よりも早いタイミングで電圧Ｖｍ_２を測定することができるようになる。換言すれば、半導体素子３１の静電容量による影響を排除した半導体装置３０の真の熱回復特性を測定できる。その結果、本実施形態によれば、半導体素子３１と端子導体３３，３４とを電気的に接続するはんだ３２について信頼性の高いはんだボイドの検査を行い、半導体装置３０の良否を精度良く判定することができる。

さらに、本実施形態によれば、従来よりも早いタイミングで電圧Ｖｍ_２を測定するため、電圧の差分ΔＶＦとして比較的大きい値を得ることができる。このため、半導体素子３１を従来ほど発熱させる必要がなくなる。よって、発熱電流を流す時間（時刻ｔ_１〜時刻ｔ_２）を短縮することで、半導体検査装置１の省電力化を図ることができる。あるいは、発熱電流の電流値を下げることで、半導体検査装置１を小型化することができる。

なお、制御部８は、電荷放電時間の経過後、プローブ電流Ｉｍの値を大きくするように電流源４を制御することが好ましい。この場合、制御部８は、電圧検出部６により検出された電圧の時間変化率（ｄＶＦ／ｄｔ）が所定の値よりも小さくなると、プローブ電流の値を元の値に戻すように電流源４を制御する。プローブ電流Ｉｍの値を大きくすることで、時間Ｔｃに含まれるマージンを減らし時間Ｔｃを短縮できる。その結果、測定時刻ｔ_ｍ２をさらに早めることができ、より高精度で信頼性の高い検査を行うことができる。

また、制御部８は、半導体素子３１の静電容量に蓄積された電荷を強制放電している間に電圧検出部６により検出された電圧の時間変化率（ｄＶＦ／ｄｔ）が所定の値よりも大きくなると、放電を停止するように強制放電部７を制御してもよい。これにより、時間Ｔｂに含まれるマージンを減らし時間Ｔｂを短縮できる。その結果、測定時刻ｔ_ｍ２をさらに早めることができ、より高精度で信頼性の高い検査を行うことができる。

（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体検査装置について、図６を参照して説明する。図６は、第２の実施形態に係る半導体検査装置１Ａの概略的な構成図である。以下、第１の実施形態との相違点を中心に第２の実施形態について説明する。

半導体検査装置１Ａは、接続端子２と、接続端子３と、電流源４と、電流源５と、電圧検出部６と、強制放電部７と、制御部８とを備えている。

半導体検査装置１Ａの制御部８は、図６に示すように、端子ＩＦ＿ＳＴＢ、端子ＶＦ＿ｄｃｔ、端子Ｑｄｒおよび端子Ｉｍ＿ＳＴＢに加え、端子ＩＦ＿ｄｃｔおよび接地端子ＧＮＤを有する。

端子ＩＦ＿ｄｃｔは、電流源５に接続されており、発熱電流が所定の電圧値未満になったときに出力される信号を受信する端子である。この所定の電圧値は、抵抗５ｄ，５ｅの抵抗値に基づく値である。

接地端子ＧＮＤは、接地に接続された端子である。なお、抵抗５ｅが接地に直接接続される場合には、制御部８は接地端子ＧＮＤを有さなくてもよい。

半導体検査装置１Ａの電流源５は、図６に示すように、電源部５ａと、増幅器（オペアンプ）５ｂ，５ｃと、抵抗５ｄ，５ｅと、電流検出部５ｆとを有している。

電源部５ａは、増幅器５ｂの出力に基づいて発熱電流を出力する電源である。

増幅器５ｂは、非反転入力端子が端子ＩＦ＿ＳＴＢに接続され、反転入力端子が増幅器５ｃの反転入力端子に接続されている。また、増幅器５ｂの出力端子は、電源部５ａに接続されている。

増幅器５ｃは、非反転入力端子が直列接続された抵抗５ｄおよび抵抗５ｅの接続点に接続され、反転入力端子が増幅器５ｂの反転入力端子に接続されている。また、増幅器５ｃの出力端子は、制御部８の端子ＩＦ＿ｄｃｔに接続されている。

抵抗５ｄおよび抵抗５ｅは直列接続されており、抵抗５ｄが端子ＩＦ＿ＳＴＢに接続され、抵抗５ｅが端子ＧＮＤに接続されている。抵抗５ｄと抵抗５ｅは分圧回路として機能し、端子ＩＦ＿ＳＴＢの出力電圧を分圧した電圧を増幅器５ｃの非反転入力端子に与える。

電流検出部５ｆは、電源部５ａから出力された電流値を検出し、その値を増幅器５ｂの反転入力端子および増幅器５ｃの反転入力端子に与える。電流検出部５ｆは、例えば、ホール素子を用いたカレントセンサから構成される。

電流源５は、電源部５ａ、増幅器５ｂおよび電流検出部５ｆを有することで、端子ＩＦ＿ＳＴＢから出力される設定値に応じた電流を出力するように電源部５ａをフィードバック制御する。

また、電流源５は、増幅器５ｃおよび抵抗５ｄ，５ｅを有することで、発熱電流が所定の値に低下したことを制御部８に通知することができる。より詳しくは、電源部５ａの出力する発熱電流が、所定の値まで低下すると、増幅器５ｃは制御部８の端子ＩＦ＿ｄｃｔに信号を出力する。例えば、発熱電流が半減した場合に制御部８にその旨を通知する場合は、抵抗５ｄと抵抗５ｅの抵抗値を同じにする。

図５に示すように、発熱電流を切るために、時刻ｔ_２において、制御部８の端子ＩＦ＿ＳＴＢから出力される信号レベルが変化する。しかしながら、実際には発熱電流ＩＦは瞬時にゼロになるわけではなく、図６に示すように、ある時間をかけてゼロになる。このため、端子ＩＦ＿ＳＴＢから出力される信号を変化させると同時に強制放電部７のスイッチング素子７ａを導通状態にすると、スイッチング素子７ａに過剰な電流が流れ、スイッチング素子７ａが破損するおそれがある。

そこで、本実施形態においては、制御部８は、発熱電流を切るように電流源５を制御し発熱電流が所定の値まで低下した後、半導体素子３１の静電容量に蓄積された電荷を放電するように強制放電部７を制御する。即ち、制御部８は、端子ＩＦ＿ｄｃｔで増幅器５ｃからの信号を受けると、端子Ｑｄｒからスイッチング素子７ａを導通状態にする制御信号を出力する。これにより、強制放電の際に、スイッチング素子７ａが破損することを防止することができる。

なお、上記の方法に代えて、制御部８は、発熱電流を切るように電流源５を制御してから所定の待ち時間（ＩＦオフ待ち時間）が経過した後、半導体素子３１の静電容量に蓄積された電荷を放電するように強制放電部７を制御するようにしてもよい。例えば、図５の時間ＴａがＩＦオフ待ち時間に対応する。これにより、強制放電させる際に、スイッチング素子７ａが破損することを防止することができる。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１，１Ａ 半導体検査装置
２，３ 接続端子
４，５ 電流源
５ａ 電源部
５ｂ，５ｃ 増幅器
５ｄ，５ｅ 抵抗
５ｆ 電流検出部
６ 電圧検出部
７ 強制放電部
７ａ スイッチング素子
７ｂ 抵抗
８ 制御部
３０ 半導体装置
３１ 半導体素子
３２ はんだ
３３，３４ 端子導体
３３ａ，３４ａ 金属ワイヤ
３３ｂ，３４ｂ リード端子
３５ 封止樹脂

Claims (9)

1. ｐｎ接合を有する半導体素子と、前記半導体素子の一端にはんだを介して電気的に接続された第１の端子導体と、前記半導体素子の他端にはんだを介して電気的に接続された第２の端子導体とを有する半導体装置を検査する半導体検査装置であって、
   前記半導体装置の前記第１の端子導体に電気的に接続可能な第１の接続端子と、
   前記半導体装置の前記第２の端子導体に電気的に接続可能な第２の接続端子と、
   一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続された第１の電流源と、
   一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続された第２の電流源と、
   一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続され、前記第１および第２の接続端子間の電圧を検出する電圧検出部と、
   前記半導体素子の静電容量に蓄積された電荷を強制的に放電可能に構成された強制放電部と、
   前記第１の電流源、前記第２の電流源および前記強制放電部を制御する制御部と、を備え、
   前記半導体装置を検査する際、
   前記半導体装置の前記第１の端子導体は前記第１の接続端子に電気的に接続され、前記第２の端子導体は前記第２の接続端子に電気的に接続され、
   前記制御部は、前記第１の電流源を第１の時間にわたって前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向に流れるプローブ電流を出力するように制御し、前記第２の電流源を前記第１の時間に含まれる第２の時間にわたって前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向に流れ且つ前記プローブ電流よりも大きい発熱電流を出力するように制御し、前記強制放電部を、前記第２の時間が終了した後、所定の放電時間にわたって前記半導体素子の前記静電容量に蓄積された電荷を放電するように制御し、前記第１の時間内であり且つ前記第２の時間が始まる前に前記電圧検出部により検出された第１の電圧と、前記所定の放電時間に続く前記第１の電流源により前記半導体素子の前記静電容量を充電する充電時間が経過した後に前記電圧検出部により検出された第２の電圧との間の差分に基づいて前記半導体装置の良否を判定する、
   ことを特徴とする半導体検査装置。
2. 前記強制放電部は、一端が前記第１の接続端子に電気的に接続され、他端が前記第２の接続端子に電気的に接続されたスイッチング素子を有し、前記制御部は、前記第２の時間が終了した後、前記所定の放電時間にわたって前記一端および前記他端の間が導通状態になるように前記スイッチング素子を制御することを特徴とする請求項１に記載の半導体検査装置。
3. 前記強制放電部は、前記スイッチング素子に直列接続された抵抗をさらに有することを特徴とする請求項２に記載の半導体検査装置。
4. 前記制御部は、前記所定の放電時間の経過後、前記プローブ電流の値を大きくするように前記第１の電流源を制御し、前記電圧検出部により検出された電圧の時間変化率が所定の値よりも小さくなると、前記プローブ電流の値を元の値に戻すように前記第１の電流源を制御することを特徴とする請求項１〜３のいずれかに記載の半導体検査装置。
5. 前記制御部は、前記半導体素子の前記静電容量に蓄積された電荷を放電している間に前記電圧検出部により検出された電圧の時間変化率が所定の値よりも大きくなると、放電を停止するように前記強制放電部を制御することを特徴とする請求項１〜４のいずれかに記載の半導体検査装置。
6. 前記制御部は、前記発熱電流を切るように前記第２の電流源を制御してから所定の待ち時間が経過した後、前記半導体素子の静電容量に蓄積された電荷を放電するように前記強制放電部を制御することを特徴とする請求項１〜５のいずれかに記載の半導体検査装置。
7. 前記制御部は、前記発熱電流を切るように前記第２の電流源を制御し前記発熱電流が所定の値まで低下した後、前記半導体素子の静電容量に蓄積された電荷を放電するように前記強制放電部を制御することを特徴とする請求項１〜５のいずれかに記載の半導体検査装置。
8. 前記半導体素子は、ダイオード素子であることを特徴とする請求項１〜７のいずれかに記載の半導体検査装置。
9. ｐｎ接合を有する半導体素子と、前記半導体素子の一端にはんだを介して電気的に接続された第１の端子導体と、前記半導体素子の他端にはんだを介して電気的に接続された第２の端子導体とを有する半導体装置を検査する方法であって、
   前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向にプローブ電流を流している状態における、前記第１および第２の端子導体間の第１の電圧を検出する工程と、
   前記第１の電圧を検出した後、前記半導体装置の前記第１の端子導体から前記第２の端子導体の方向に前記プローブ電流よりも大きい発熱電流を流し、前記半導体素子を発熱させる工程と、
   前記発熱電流を切った後、前記半導体素子の静電容量に蓄積された電荷を強制的に放電させる放電工程と、
   前記放電工程の終了後、前記半導体素子の前記静電容量を前記プローブ電流により充電する充電工程と、
   前記充電工程の終了後、前記半導体装置に前記プローブ電流を流している状態における、前記第１および第２の端子導体間の第２の電圧を検出する工程と、
   前記第１の電圧と前記第２の電圧との間の差分を求め、前記差分に基づいて前記半導体装置の良否を判定する工程と、
   を有することを特徴とする半導体検査方法。

Images