JP6275629B2 - パワーサイクル試験装置およびパワーサイクル試験方法 - Google Patents

パワーサイクル試験装置およびパワーサイクル試験方法 Download PDF

Info

Publication number
JP6275629B2
JP6275629B2 JP2014247919A JP2014247919A JP6275629B2 JP 6275629 B2 JP6275629 B2 JP 6275629B2 JP 2014247919 A JP2014247919 A JP 2014247919A JP 2014247919 A JP2014247919 A JP 2014247919A JP 6275629 B2 JP6275629 B2 JP 6275629B2
Authority
JP
Japan
Prior art keywords
power
test
application
unit
test device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014247919A
Other languages
English (en)
Other versions
JP2016109577A (ja
Inventor
則人 菅
則人 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espec Corp
Original Assignee
Espec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espec Corp filed Critical Espec Corp
Priority to JP2014247919A priority Critical patent/JP6275629B2/ja
Publication of JP2016109577A publication Critical patent/JP2016109577A/ja
Application granted granted Critical
Publication of JP6275629B2 publication Critical patent/JP6275629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、パワーサイクル試験装置およびパワーサイクル試験方法に関し、より特定的には、ジャンクション温度とケース温度との乖離を抑制しつつ試験を行うことが可能なパワーサイクル試験装置およびパワーサイクル試験方法に関する。
従来、パワー半導体デバイスへの電力印加およびその停止による試験サイクルの繰り返しにより熱ストレスを与えてパワー半導体デバイスの寿命を評価するパワーサイクル試験が知られている。このパワーサイクル試験では、デバイスのジャンクション温度(Tj温度)またはケース温度(Tc温度)が下限値に到達したときに電力印加を開始し、上限値に到達したときに電力印加を停止することにより上記試験サイクルが繰り返される。特許文献1には、このパワーサイクル試験をサーマルサイクル試験に合わせて実行する方法が記載されている。
特開2014−20893号公報
従来のパワーサイクル試験では、一定の電力を一定時間印加し続けることによりデバイスを発熱させる。このとき、Tj温度は急激に上昇する一方でTc温度はTj温度に比べて緩やかに上昇するため、Tj温度とTc温度との乖離が大きくなる。このような温度変化の条件下では、デバイスのチップとボンディングワイヤとの線膨張係数の差により発生する故障モードを再現することができる。しかし、Tj温度とTc温度との乖離が抑制されているにも関わらず発生する故障モードも存在しており、従来ではこのような故障モードを再現することは困難であった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、Tj温度とTc温度との乖離を抑制しつつ試験を行うことが可能なパワーサイクル試験装置およびパワーサイクル試験方法を提供することである。
本発明の一局面に係るパワーサイクル試験装置は、試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与えるパワーサイクル試験装置である。上記パワーサイクル試験装置は、前記試験デバイスに電力を印加するための電力印加部と、前記電力印加部による電力印加および前記電力印加の停止を制御する制御部と、を備える。前記制御部は、各々の前記試験サイクルにおいて、前記試験デバイスへの電力印加の開始時点から前記試験デバイスへの電力印加の終了時点までに亘って、前記電力印加部から前記試験デバイスに印加する電力値を時間経過に伴って増加させるように、前記電力印加部を制御する。
上記パワーサイクル試験装置では、各々の試験サイクルにおいて、印加電力値が時間経過に伴い増加するように試験デバイスへの電力印加を行うことができる。そのため、従来のように一定の電力を一定時間印加し続ける場合とは異なり、デバイスのTj温度とTc温度との乖離を抑制することができる。したがって、上記パワーサイクル試験装置によれば、Tj温度とTc温度との乖離を抑制しつつ試験を行うことにより、従来では再現が困難であったデバイスの故障モードを再現することが可能になる。
上記パワーサイクル試験装置において、各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割されていてもよい。また、前記制御部は、前記単位印加時間の各々において前記電力印加部から前記試験デバイスに印加する電力値段階的に増加させるように前記電力印加部を制御してもよい。
これにより、電力印加部から試験デバイスへの電力印加の制御をより容易に実行することができる。また、印加電力値を増加させるための制御部が複雑化しないという利点がある。
上記パワーサイクル試験装置において、前記制御部は、前記単位印加時間の各々における前記試験デバイスの温度上昇の目標値を設定し、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように前記電力印加部を制御してもよい。
これにより、試験デバイスの温度を前記目標値に向かってより短時間で変化させることが可能となり、所望の温度上昇のプロファイルにより近づけることができる。
上記パワーサイクル試験装置において、前記制御部は、前記目標値を線形的に増加するように設定し、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように前記電力印加部を制御してもよい。
これにより、試験デバイスの温度を電力印加時間の経過に伴って略線形的に上昇させることが可能となり、Tj温度とTc温度との乖離をより確実に抑制することができる。
本発明の他局面に係るパワーサイクル試験装置は、試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与える装置である。このパワーサイクル試験装置は、前記試験デバイスに電力を印加するための電力印加部と、前記電力印加部による電力印加および前記電力印加の停止を制御する制御部と、を備えている。前記制御部は、各々の前記試験サイクルにおいて、前記試験デバイスへの印加電力値が電力印加の時間経過に伴い増加するように前記電力印加部を制御する試験モードと、前記試験モードの前に、電力印加による前記試験デバイスの温度の時間変化に基づいて前記試験デバイスの熱抵抗及び熱容量を算出する確認モードと、を実行する。各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割されている。前記制御部は、前記単位印加時間の各々において前記印加電力値が段階的に増加するように前記電力印加部を制御すると共に、前記単位印加時間の各々において前記熱抵抗および前記熱容量に基づいて算出された電力が前記試験デバイスに印加されるように前記電力印加部を制御する
これにより、前記単位印加時間の各々において試験デバイスの温度をより確実に前記目標値に到達させることができる。
上記パワーサイクル試験装置において、前記試験デバイスは、チップと、前記チップを収容するためのケースと、を含んでいてもよい。また、上記パワーサイクル試験装置は、前記ケース側から前記試験デバイスを加熱するための加熱部をさらに備えていてもよい。
これにより、Tc温度をTj温度に比べて相対的に上昇させることができる。その結果、Tj温度がTc温度に比べて大きく上昇する場合でも、Tj温度とTc温度との乖離をより確実に抑制することができる。
本発明の一局面に係るパワーサイクル試験方法は、試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与えるパワーサイクル試験方法である。上記パワーサイクル試験方法では、各々の前記試験サイクルにおいて、前記試験デバイスへの電力印加の開始時点から前記試験デバイスへの電力印加の終了時点までに亘って、前記試験デバイスに印加する電力値を時間経過に伴って増加させるように、電力印加を行う試験モードが実行される。
上記パワーサイクル試験方法では、各々の試験サイクルにおいて、印加電力値が時間経過に伴い増加するように試験デバイスへの電力印加が行われる。そのため、従来のように一定の電力を一定時間印加し続ける方法とは異なり、デバイスのTj温度とTc温度との乖離を抑制することができる。したがって、上記パワーサイクル試験方法によれば、Tj温度とTc温度との乖離を抑制しつつ試験を行うことにより、従来では再現が困難であったデバイスの故障モードを再現することができる。
上記パワーサイクル試験方法において、前記試験モードでは、各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割され、前記単位印加時間の各々において前記試験デバイスに印加する電力値段階的に増加させるように電力印加が行われてもよい。
これにより、試験デバイスへの電力印加の制御をより容易に実行することができる。
上記パワーサイクル試験方法において、前記試験モードでは、前記単位印加時間の各々における前記試験デバイスの温度上昇の目標値が設定され、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように電力印加が行われてもよい。
これにより、試験デバイスの温度を前記目標値に向かってより短時間で変化させることが可能となり、所望の温度上昇のプロファイルにより近づけることができる。
上記パワーサイクル試験方法において、前記試験モードでは、前記目標値が線形的に増加するように設定され、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように電力印加が行われてもよい。
これにより、試験デバイスの温度を電力印加時間の経過に伴って略線形的に上昇させることが可能となり、Tj温度とTc温度との乖離をより確実に抑制することができる。
本発明の他局面に係るパワーサイクル試験方法は、試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与える方法である。この方法では、各々の前記試験サイクルにおいて前記試験デバイスへの印加電力値が電力印加の時間経過に伴い増加するように電力印加を行う試験モードが実行される。前記試験モードでは、各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割され、前記単位印加時間の各々において前記印加電力値が段階的に増加するように電力印加が行われる。前記試験モードの前に、電力印加による前記試験デバイスの温度の時間変化に基づいて前記試験デバイスの熱抵抗および熱容量を算出する確認モードがさらに実行され。また、前記試験モードでは、前記単位印加時間の各々において前記熱抵抗および前記熱容量に基づいて算出された電力が前記試験デバイスに印加され
このように、確認モードを実行して試験デバイスの熱抵抗および熱容量を予め算出し、これに基づいて試験モードにおける印加電力値を算出することにより、前記単位印加時間の各々において試験デバイスの温度をより確実に前記目標値に到達させることができる。
本発明によれば、Tj温度とTc温度との乖離を抑制しつつ試験を行うことが可能なパワーサイクル試験装置およびパワーサイクル試験方法を提供することができる。
本発明の一実施形態に係るパワーサイクル試験装置の構成を示す概略図である。 IGBTモジュールの構成を示す概略図である。 本発明の一実施形態に係るパワーサイクル試験方法の手順を示すフローチャートである。 プリチェックモードにおけるデバイス温度の時間変化を示すグラフである。 試験モードにおけるデバイス温度の時間変化を示すグラフである。 比較例のパワーサイクル試験方法におけるデバイス温度の時間変化を示すグラフである。
以下、図面に基づいて、本発明の実施形態につき詳細に説明する。
(パワーサイクル試験装置)
まず、本発明の一実施形態に係るパワーサイクル試験装置の構成について説明する。図1は、本実施形態に係るパワーサイクル試験装置1の構成を模式的に示している。図2は、試験対象となるIGBT(Insulated Gate Bipolar Transistor)モジュール2の構成を模式的に示している。
図1を参照して、パワーサイクル試験装置1は、IGBTモジュール2(試験デバイス)への電力印加およびその停止による試験サイクルを繰り返し、IGBTモジュール2に繰り返し温度変化を与える装置である。パワーサイクル試験装置1は、電源部10およびゲート制御部20(電力印加部)と、加熱部30と、制御コントローラ40(制御部)と、定電流ユニット50と、を主に有する。IGBTモジュール2は、IGBTチップ11と、IGBTチップ11を収容するためのケース18と、を有する。
電源部10は、定電圧定電流(CV/CC)電源を含み、IGBTチップ11のコレクタ端子Cおよびエミッタ端子Eと接続されている。電源部10は、制御部40からの指令に基づいて、コレクタ端子Cとエミッタ端子Eとの間に所定の電圧(コレクタエミッタ間電圧:VCE)を印加する。
ゲート制御部20は、IGBTチップ11のゲート端子Gと接続されている。ゲート制御部20は、制御部40からの指令に基づいて、ゲート端子Gに所定の電圧(ゲート電圧:V)を印加する。ゲート制御部20により閾値電圧以上のゲート電圧Vが印加された状態で電源部10により所定のコレクタエミッタ間電圧VCEが印加されると、IGBTチップ11にストレス電流Iが流れる。これにより、IGBTチップ11に所定の電力P(I×VCE)が印加される。
加熱部30は、IGBTモジュール2を載置可能な温度プレートであり、ヒータ31が内蔵されている。IGBTモジュール2は、ヒータ31によりケース18側から加熱される。なお、加熱部30は、ケース18側からIGBTモジュール2を加熱可能に構成されていればよく、ヒータ内蔵の温度プレートには限定されない。
定電流ユニット50は、IGBTチップ11に一定のストレス電流Iを流すためのものであり、シャント抵抗および差動アンプを含む。
制御コントローラ40は、電源部10、ゲート制御部20、加熱部30および定電流ユニット50の各々と接続されており(図1中破線)、上記各部の動作を制御する。より具体的には、制御コントローラ40からの指令により電源部10およびゲート制御部20を動作させることで、コレクタエミッタ間電圧VCEおよびゲート電圧Vの印加が制御され、IGBTチップ11への電力印加およびその停止が制御される。また制御コントローラ40からの指令により加熱部30を動作させることで、ヒータ31によりIGBTモジュール2がケース18側から加熱される。
次に、IGBTモジュール2の構成について、図2を参照して詳細に説明する。IGBTモジュール2は、IGBTチップ11と、絶縁基板12と、ベース板13と、半田層14,15と、ボンディングワイヤ17と、ケース18と、を主に有する。IGBTチップ11は、半導体基板とその上に形成された絶縁膜および電極により構成され、半田層14により絶縁基板12上に接合されている。IGBTチップ11同士は、アルミニウムなどの材質からなるボンディングワイヤ17により互いに接続されている。
絶縁基板12は、IGBTチップ11とベース板13とを互いに絶縁するためのものであり、セラミックスなどの材質からなる。絶縁基板12は、半田層15によりベース板13上に接合されている。また、絶縁基板12上には配線パターンが引かれており、当該配線パターンにボンディングワイヤ17が接続されている。
ベース板13は、IGBTチップ11の駆動により生じる熱を外部に放出するためのものであり、銅などの材質からなる放熱板である。ケース18は、IGBTチップ11および絶縁基板12を内部に収容するためのものであり、樹脂材料などからなる。ケース18の内部は、IGBTチップ11の保護のためにシリコーンゲルなどが封入されている。
IGBTチップ11の発熱部の温度がTj温度であり、ケース18の表面温度がTc温度である。Tj温度はゲート制御部20(図1)に内蔵された計測システムにより測定され、Tc温度はケース18に設けられた熱電対(図示しない)などにより測定される。
(パワーサイクル試験方法)
次に、上記パワーサイクル試験装置1を用いて行われる本実施形態に係るパワーサイクル試験方法の手順について説明する。上記パワーサイクル試験方法では、図3のフローチャートに示すように、プリチェックモード後、IGBTモジュール2への電力印加およびその停止による試験サイクルを繰り返し、IGBTモジュール2に繰り返し温度変化を与えることにより、所定の熱ストレスが与えられたときのデバイスの寿命が評価される。なお、試験サイクルの繰り返し回数は特に限定されるものではなく、試験条件に合わせて適宜設定可能である。
<プリチェックモード(確認モード)>
まず、IGBTモジュール2固有の熱抵抗Rthおよび熱容量Cthを算出するプリチェックモードが実行される(図3:S10)。まず、制御コントローラ40からの指令に基づいて、ゲート制御部20により所望のストレス電流Iを流すためのゲート電圧VがIGBTチップ11に印加され、かつ電源部10により所定のコレクタエミッタ間電圧VCEがIGBTチップ11に印加される。これにより、IGBTチップ11にストレス電流Iが流れ、電力P(I×VCE)が消費される。
図4は、プリチェックモードにおけるIGBTモジュール2のTj温度の時間変化を示しており、横軸は時間を示し、縦軸はTj温度を示している。電力Pの印加によりIGBTモジュール2のTj温度は時間経過に伴い非線形に上昇し、温度Tjsatにおいて飽和する。IGBTモジュール2のTj温度は、制御コントローラ40からの指令に基づいて、ゲート制御部20に内蔵された計測システムにより所定の時間間隔で測定される。
そして、電力印加の開始から時間t1が経過した後にゲート電圧Vの印加が停止される。その後、IGBTモジュール2が冷却され、時間t2に達した時点でプリチェックモードが終了する。このようにして、IGBTモジュール2に対して一定の電力Pを一定時間印加し続けたときのTj温度の時間変化が得られる。
次に、Tj温度の時間変化に基づいてIGBTモジュール2の熱抵抗Rth(℃/W)および熱容量Cth(J/℃)が算出される。具体的には、下記の式(1)において電力Pおよび電力Pの印加による温度上昇ΔTがそれぞれ代入され、熱抵抗Rthが算出される。また下記の式(2)において熱抵抗Rth、電力P、温度上昇ΔT(t)および時間tがそれぞれ代入され、熱容量Cthが算出される。
Figure 0006275629
<試験モード>
上記プリチェックモードに続いて試験モードが実行される(図3:S20)。この試験モードでは電力印加およびその停止による試験サイクルが繰り返され、その印加電力値は以下詳述するように上記プリチェックモードで得られた熱抵抗Rthおよび熱容量Cthに基づいて算出される。
図5は、一つの試験サイクルにおけるIGBTモジュール2への印加電力値およびIGBTモジュール2の温度の時間変化を示しており、横軸は時間を示し、縦軸は印加電力値および温度を示している。図5のグラフ中、(A)はIGBTモジュール2のTj温度の時間変化を示し、(B)はTc温度の時間変化を示し、(C)はIGBTモジュール2への印加電力値の時間変化を示している。
はじめに試験条件が設定される。まず電力印加によるTj温度の上限値Tjsatと、一つの試験サイクルにおける電力印加時間tnと、電力印加時間tnを複数に分割した単位印加時間tsと、がそれぞれ設定される。単位印加時間tsへの分割数は特に限定されず、試験条件に応じて適宜設定される。また単位印加時間tsは同じ長さで設定されてもよいし、異なる長さで設定されてもよい。そして、上限値Tjsatおよび単位印加時間tsの数により、単位印加時間tsの各々においてIGBTモジュール2の温度上昇の目標値がTj1、Tj2、Tj3、…、のように設定される。この目標値は、上限値Tjsatに向かって線形的に増加するように設定される。つまり、各目標値Tj1、Tj2、Tj3、…、は、一定の大きさで大きくなる。上記試験条件の設定は、制御コントローラ40により行われる。
次に、単位印加時間tsの各々におけるIGBTモジュール2への印加電力値が算出される。まず、電力印加開始の時点ts0から単位印加時間tsが経過した時間ts1においてIGBTモジュール2を温度Tj1に昇温させるための電力P1は、上記の式(2)において熱抵抗Rth、熱容量Cth、時間ts1−ts0および温度Tj1−Tj0のそれぞれを代入することにより算出される。
次に、時間ts1から単位印加時間tsが経過した時間ts2においてIGBTモジュール2を温度Tj2に昇温させるための電力P2は、以下のように算出される。まず、温度Tj1に維持するための電力P1’は、上記の式(1)において温度Tj1および熱抵抗Rthをそれぞれ代入することにより算出される。次に、温度Tj1から温度Tj2に昇温させるための電力P2’は、上記の式(2)において熱抵抗Rth、熱容量Cth、温度Tj2−Tj1および時間ts2−ts1をそれぞれ代入することにより算出される。そして、電力P1’と電力P2’とを加算することで電力P2が算出される。このような計算を電力印加時間tnの全体にわたって行うことにより、単位印加時間tsの各々においてIGBTモジュール2に印加されるべき電力P1、P2、P3、…、Pnが算出される。
次に、制御コントローラ40からの指令により電源部10およびゲート制御部20を動作させることで、単位印加時間tsの各々において電力P1、P2、P3、…、Pnが段階的に増加するように電力印加が行われる。これにより、単位印加時間tsの各々においてIGBTモジュール2のTj温度が目標値Tj1、Tj2、Tj3、…、Tjsatに到達する。このようにIGBTモジュール2への印加電力値が電力印加の時間経過に伴い増加するように電力印加を行うことにより、Tj温度およびTc温度が略線形的に増加し、Tj温度とTc温度との乖離が抑制される。
その後、電力印加時間tnが経過した時点で、制御コントローラ40からの指令により電源部10およびゲート制御部20の動作が停止し、IGBTモジュール2への電力印加が停止される。そして、IGBTモジュール2が冷却される。このようにして電力印加およびその停止による一つの試験サイクルが完了する。この試験サイクルが所定回数だけ繰り返されることによりそれに応じた熱ストレスが与えられ、IGBTモジュール2の寿命が評価される。
次に、上記パワーサイクル試験装置1およびこれを用いたパワーサイクル試験方法による作用効果について比較例を参照しつつ説明する。図6は、比較例のパワーサイクル試験方法における(A)Tj温度の時間変化、(B)Tc温度の時間変化、および(C)電力印加の波形をそれぞれ示しており、横軸は時間を示し、縦軸は温度および印加電力値を示している。
比較例のパワーサイクル試験では、一定の電力印加(ON)およびその停止(OFF)による試験サイクルが繰り返される。この場合、Tj温度は急激に上昇する一方でTc温度はTj温度に比べて緩やかに変化するため、Tj温度とTc温度との乖離が大きくなる。この温度変化の条件下では、IGBTチップ11とボンディングワイヤ17との線膨張係数の差により接合面に亀裂が生じて剥離する故障モードを再現することができる(図2参照)。しかし、IGBTモジュール2には、Tj温度とTc温度との乖離が抑制された条件下で発生する故障モードも存在し、上記比較例ではこれを再現することが困難である。
これに対して、上記パワーサイクル試験装置1およびこれを用いたパワーサイクル試験方法では、印加電力値P1、P2、P3、…、Pnが時間経過に伴い増加するようにIGBTモジュール2への電力印加を行うことができる。そのため、上記比較例のように一定の電力を一定時間印加し続ける場合とは異なり、Tj温度とTc温度との乖離を抑制し、これらの温度差を所定の範囲内に収めることができる。したがって、Tj温度とTc温度との乖離を抑制しつつ試験を行うことにより、多様なデバイスの故障モードを再現することが可能になる。具体的には、エレベータやエスカレータのシステム制御において生じる故障モードのように、絶縁基板12とベース板13との線膨張係数の差によりこれらを接合する半田層15に亀裂が発生し、絶縁基板12とベース板13とが互いに剥離する故障モードなどを再現することができる(図2参照)。
上記パワーサイクル試験装置1において、制御コントローラ40は、電力印加時間tnを複数に分割した単位印加時間tsの各々において印加電力値が段階的に増加するように電源部10およびゲート制御部20を制御する。これにより、制御コントローラ40においてIGBTモジュール2への電力印加の制御をより容易に実行することができる。
上記パワーサイクル試験装置1において、制御コントローラ40は、単位印加時間tsの各々における温度上昇の目標値Tj1、Tj2、Tj3、…、Tjsatを設定し、IGBTモジュール2の温度が上記目標値に到達するように電源部10およびゲート制御部20の動作を制御する。これにより、IGBTモジュール2のTj温度を上記目標値に向かってより短時間で変化させることが可能となり、所望の温度上昇のプロファイルにより近づけることができる。
上記パワーサイクル試験装置1において、制御コントローラ40は、上記目標値を線形的に増加するように設定し、IGBTモジュール2の温度が上記目標値に到達するように電源部10およびゲート制御部20を制御する。これにより、一定の電力印加では線形的に上昇しないTj温度を電力印加時間の経過に伴って略線形的に上昇させることが可能となり、Tj温度とTc温度との乖離をより確実に抑制することができる。なお、Tj温度をより線形的に上昇させたい場合には単位印加時間tsをより短く設定すればよい。
上記パワーサイクル試験装置1において、制御コントローラ40は、各単位印加時間tsにおいて熱抵抗Rthおよび熱容量Cthに基づいて算出された電力がIGBTモジュール2に印加されるように電源部10およびゲート制御部20の動作を制御する。これにより、各単位印加時間tsにおいてIGBTモジュール2の温度をより確実に上記目標値に到達させることができる。
上記パワーサイクル試験装置1は、ケース18側からIGBTモジュール2を加熱するための加熱部30を有する。これにより、Tc温度をTj温度に比べて相対的に上昇させることができる。そのため、特に温度上昇の勾配が急峻な場合など、Tj温度がTc温度よりも大きく上昇する場合でも、Tj温度とTc温度との乖離を抑制することができる。
最後に、上記パワーサイクル試験装置1およびこれを用いたパワーサイクル試験方法の変形例を挙げる。
まず、上記実施形態のように各単位印加時間tsにおいて電力P1、P2、P3、…、Pnが段階的に増加するように印加される場合に限定されず、時間経過に伴い連続的に増加する電力が印加されてもよいし、段階的に増加する電力印加と連続的に増加する電力印加とが組み合わされてもよい。
また、Tj温度とTc温度との乖離をより確実に抑制する観点からは、上記実施形態のように各単位印加時間tsにおけるTj温度の温度上昇の目標値を線形的に増加するように設定することが好ましいがこれに限定されず、非線形に増加するように設定されてもよい。また上記温度上昇の目標値を設けずに、各単位印加時間tsにおいて印加電力値が段階的に増加するように電力印加が行われてもよい。
また、上記実施形態のように試験デバイスとしてIGBTモジュール2が用いられる場合に限定されず、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの他のパワー半導体デバイスが同様に用いられてもよい。
なお、上記実施形態は例示であり、本発明の範囲は上記実施形態に制限されるものではないと考えられるべきである。本発明の範囲は上記実施形態ではなく特許請求の範囲により示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
1 パワーサイクル試験装置、2 IGBTモジュール(試験デバイス)、10 電源部(電力印加部)、11 IGBTチップ(チップ)、18 ケース、20 ゲート制御部(電力印加部)、30 加熱部、40 制御コントローラ(制御部)。

Claims (11)

  1. 試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与えるパワーサイクル試験装置であって、
    前記試験デバイスに電力を印加するための電力印加部と、
    前記電力印加部による電力印加および前記電力印加の停止を制御する制御部と、を備え、
    前記制御部は、各々の前記試験サイクルにおいて、前記試験デバイスへの電力印加の開始時点から前記試験デバイスへの電力印加の終了時点までに亘って、前記電力印加部から前記試験デバイスに印加する電力値を時間経過に伴って増加させるように、前記電力印加部を制御する、パワーサイクル試験装置。
  2. 各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割されており、
    前記制御部は、前記単位印加時間の各々において前記電力印加部から前記試験デバイスに印加する電力値段階的に増加させるように前記電力印加部を制御する、請求項1に記載のパワーサイクル試験装置。
  3. 前記制御部は、前記単位印加時間の各々における前記試験デバイスの温度上昇の目標値を設定し、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように前記電力印加部を制御する、請求項2に記載のパワーサイクル試験装置。
  4. 前記制御部は、前記目標値を線形的に増加するように設定し、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように前記電力印加部を制御する、請求項3に記載のパワーサイクル試験装置。
  5. 試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与えるパワーサイクル試験装置であって、
    前記試験デバイスに電力を印加するための電力印加部と、
    前記電力印加部による電力印加および前記電力印加の停止を制御する制御部と、を備え、
    前記制御部は、
    各々の前記試験サイクルにおいて、前記試験デバイスへの印加電力値が電力印加の時間経過に伴い増加するように前記電力印加部を制御する試験モードと、
    前記試験モードの前に、電力印加による前記試験デバイスの温度の時間変化に基づいて前記試験デバイスの熱抵抗及び熱容量を算出する確認モードと、を実行し、
    各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割されており、
    前記制御部は、前記単位印加時間の各々において前記印加電力値が段階的に増加するように前記電力印加部を制御すると共に、前記単位印加時間の各々において前記熱抵抗および前記熱容量に基づいて算出された電力が前記試験デバイスに印加されるように前記電力印加部を制御する、パワーサイクル試験装置。
  6. 前記試験デバイスは、チップと、前記チップを収容するためのケースと、を含み、
    前記ケース側から前記試験デバイスを加熱するための加熱部をさらに備えた、請求項1〜5のいずれか1項に記載のパワーサイクル試験装置。
  7. 試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与えるパワーサイクル試験方法であって、
    各々の前記試験サイクルにおいて、前記試験デバイスへの電力印加の開始時点から前記試験デバイスへの電力印加の終了時点までに亘って、前記試験デバイスに印加する電力値を時間経過に伴って増加させるように、電力印加を行う試験モードが実行される、パワーサイクル試験方法。
  8. 前記試験モードでは、各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割され、前記単位印加時間の各々において前記試験デバイスに印加する電力値
    段階的に増加させるように電力印加が行われる、請求項7に記載のパワーサイクル試験方法。
  9. 前記試験モードでは、前記単位印加時間の各々における前記試験デバイスの温度上昇の目標値が設定され、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように電力印加が行われる、請求項8に記載のパワーサイクル試験方法。
  10. 前記試験モードでは、前記目標値が線形的に増加するように設定され、前記単位印加時間の各々において前記試験デバイスの温度が前記目標値に到達するように電力印加が行われる、請求項9に記載のパワーサイクル試験方法。
  11. 試験デバイスへの電力印加およびその停止による試験サイクルを繰り返し、前記試験デバイスに繰り返し温度変化を与えるパワーサイクル試験方法であって、
    各々の前記試験サイクルにおいて前記試験デバイスへの印加電力値が電力印加の時間経過に伴い増加するように電力印加を行う試験モードが実行され、
    前記試験モードでは、各々の前記試験サイクルにおける電力印加時間が複数の単位印加時間に分割され、前記単位印加時間の各々において前記印加電力値が段階的に増加するように電力印加が行われ、
    前記試験モードの前に、電力印加による前記試験デバイスの温度の時間変化に基づいて前記試験デバイスの熱抵抗および熱容量を算出する確認モードがさらに実行され、
    前記試験モードでは、前記単位印加時間の各々において前記熱抵抗および前記熱容量に基づいて算出された電力が前記試験デバイスに印加される、パワーサイクル試験方法。
JP2014247919A 2014-12-08 2014-12-08 パワーサイクル試験装置およびパワーサイクル試験方法 Active JP6275629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014247919A JP6275629B2 (ja) 2014-12-08 2014-12-08 パワーサイクル試験装置およびパワーサイクル試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014247919A JP6275629B2 (ja) 2014-12-08 2014-12-08 パワーサイクル試験装置およびパワーサイクル試験方法

Publications (2)

Publication Number Publication Date
JP2016109577A JP2016109577A (ja) 2016-06-20
JP6275629B2 true JP6275629B2 (ja) 2018-02-07

Family

ID=56123833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014247919A Active JP6275629B2 (ja) 2014-12-08 2014-12-08 パワーサイクル試験装置およびパワーサイクル試験方法

Country Status (1)

Country Link
JP (1) JP6275629B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346671B2 (ja) * 1975-01-08 1978-12-15
JPS58165681U (ja) * 1982-04-28 1983-11-04 日本電気株式会社 半導体寿命試験装置
JP3769220B2 (ja) * 2001-10-29 2006-04-19 富士通テン株式会社 パワーモジュールの繰返し耐久試験方法および試験装置
JP2012098224A (ja) * 2010-11-04 2012-05-24 Renesas Electronics Corp パワーサイクル試験方法、及び、パワーサイクル試験装置
JP5731448B2 (ja) * 2012-07-18 2015-06-10 エスペック株式会社 パワーサイクル試験装置
JP5829986B2 (ja) * 2012-07-18 2015-12-09 エスペック株式会社 パワーサイクル試験装置
JP5891184B2 (ja) * 2013-01-17 2016-03-22 エスペック株式会社 パワーサイクル試験装置

Also Published As

Publication number Publication date
JP2016109577A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
Scheuermann et al. Power cycling results for different control strategies
JP5829986B2 (ja) パワーサイクル試験装置
JP6659160B2 (ja) 半導体素子のパワーサイクル評価試験制御装置
JP6104407B2 (ja) 半導体装置
JP5731448B2 (ja) パワーサイクル試験装置
JP6221408B2 (ja) 熱抵抗計測方法及び熱抵抗計測装置
JP6119125B2 (ja) 半導体試験装置および半導体試験方法
CN107209222A (zh) 用于确定功率半导体模块的老化的方法以及设备和电路装置
JP2014020892A5 (ja)
JP2018096970A (ja) パワーモジュールのジャンクション温度測定方法
JP2017166824A5 (ja)
JP2002005989A (ja) 電力用半導体素子の劣化判断方法
JP6275631B2 (ja) パワーサイクル試験装置およびパワーサイクル試験方法
Ayadi et al. Electro-thermal simulation of a three phase inverter with cooling system
JP6275629B2 (ja) パワーサイクル試験装置およびパワーサイクル試験方法
JP5434844B2 (ja) 昇温装置及び昇温試験方法
JP2005354812A (ja) インバータ装置
JP4673360B2 (ja) 半導体装置
Sarkany et al. Effect of power cycling parameters on predicted IGBT lifetime
JP2009160617A (ja) ヒータチップ及び接合装置
US20140049283A1 (en) Method and apparatus for detecting semiconductor device property
JP2008124199A (ja) 信頼性試験装置および信頼性試験方法
Bach et al. Failure mechanisms of low-voltage trench power MOSFETs under repetitive avalanche conditions
Liao et al. Power cycling test and failure mode analysis of high-power module
JP2016171610A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180110

R150 Certificate of patent or registration of utility model

Ref document number: 6275629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250