JP2012098224A - パワーサイクル試験方法、及び、パワーサイクル試験装置 - Google Patents

Abstract

【課題】複数のＭＯＳＦＥＴに対して同時にパワーサイクル試験を行うこと。
【解決手段】本発明では、チャネル部発熱処理において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧をＭＯＳＦＥＴ１のゲートに供給することにより、複数のＭＯＳＦＥＴ１に対して同時にパワーサイクル試験を行うため、従来に比べて試験時間を短縮することができる。また、チャネル部発熱処理において、第１設定時間“３ｍｉｎ”ちょうどでチャネル温度が規定温度“１５０℃”に達するようにゲート電圧ＶＧを下げるが、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達する場合、ゲート電圧ＶＧを更に下げると共に、ドレイン電流ＩＤを減少させる。このため、ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあっても、複数のＭＯＳＦＥＴ１に対して同時にパワーサイクル試験を行うことができる。
【選択図】図６

Description

本発明は、供試品であるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に対してパワーサイクル試験を行うパワーサイクル試験方法、及び、パワーサイクル試験装置に関する。

ＭＯＳＦＥＴのようなパワーデバイスに対して信頼性試験が行われる。この信頼性試験の一つとして、ＭＯＳＦＥＴのチャネル部に対して発熱と冷却とを繰り返す電力印加試験（パワーサイクル試験）がある。

パワーサイクル試験では、ＭＯＳＦＥＴのチャネル部を発熱させるチャネル部発熱処理と、ＭＯＳＦＥＴのチャネル部を冷却させるチャネル部冷却処理とを繰り返す。

まず、チャネル部発熱処理が行われる。チャネル部発熱処理では、第１設定時間内に、ＭＯＳＦＥＴのドレイン−ソース間に電力を供給して、ＭＯＳＦＥＴのチャネル部を自己発熱させて、チャネル部の温度を初期温度から規定温度まで上昇させる。この場合、ドレイン電圧をＭＯＳＦＥＴのドレインに供給し、ＭＯＳＦＥＴをオンさせるためのゲート電圧をＭＯＳＦＥＴのゲートに供給しておき、ＭＯＳＦＥＴのチャネル部の発熱によりゲート−ソース間の電圧が減少してもドレイン−ソース間への電力を一定にするようにする。このために、ドレイン−ソース間に流れるドレイン電流の値を設定電流値に維持し、且つ、第１設定時間ちょうどでチャネルの温度が規定温度に達するようにゲート電圧を少しずつ下げる。

次に、チャネル部冷却処理が行われる。チャネル部冷却処理では、第２設定時間内に、ＭＯＳＦＥＴのドレイン−ソース間への電力の供給を停止して、ＭＯＳＦＥＴのチャネル部を冷却させて、チャネル部の温度を規定温度から初期温度まで低下させる。

チャネル温度を把握する方法については特開昭５８−３２１７７号公報に記載されている。

特開昭５８−３２１７７号公報の２頁目左欄下段部分に記載されているように、較正データを生成しておく。較正データは、恒温槽により周囲温度を目的の温度にし、ＭＯＳＦＥＴのチャネル部の温度を初期温度から規定温度まで可変したときに、ＭＯＳＦＥＴのゲート−ソース間の電圧が第１電圧から第１電圧よりも低い第２電圧まで測定されたものであり、チャネル部の温度とゲート−ソース間の電圧との関係を表している。チャネル部発熱処理では、この較正データが表す温度の中から、ゲート−ソース間の電圧に対応する温度をチャネル温度として決定すればよい。

特開昭５８−３２１７７号公報

パワーサイクル試験は、ＭＯＳＦＥＴに対してチャネル部発熱処理とチャネル部冷却処理とを繰り返す。このため、複数のＭＯＳＦＥＴに対して次々とパワーサイクル試験を行う場合、試験時間がかかってしまう。試験時間の短縮が望まれる。

以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のパワーサイクル試験方法は、（ａ）の工程（Ｓ１０）と、（ｂ）の工程（Ｓ３０）と、（ｃ）の工程（Ｓ４０−ＮＯ）とを具備している。（ａ）の工程（Ｓ１０）は、第１設定時間（“３ｍｉｎ”）内に、供試品であるＭＯＳＦＥＴ（１）のドレイン−ソース間に電力を供給して、ＭＯＳＦＥＴ（１）のチャネル部を自己発熱させて、チャネル部の温度を初期温度（“２５℃”）から初期温度（“２５℃”）よりも高い規定温度（“１５０℃”）まで上昇させる。（ｂ）の工程（Ｓ３０）は、第２設定時間（“３ｍｉｎ”）内に、ドレイン−ソース間への電力の供給を停止して、チャネル部を冷却させて、チャネル部の温度を規定温度（“１５０℃”）から初期温度（“２５℃”）まで低下させる。（ｃ）の工程（Ｓ４０−ＮＯ）は、（ａ）の工程（Ｓ１０）と（ｂ）の工程（Ｓ３０）とを繰り返す。（ａ）の工程（Ｓ１０）は、（ａ１）の工程（Ｓ１２）と、（ａ２）の工程（Ｓ１２）とを具備している。（ａ１）の工程（Ｓ１２）は、ドレイン電圧（ＶＤ）をＭＯＳＦＥＴ（１）のドレインに供給する。（ａ２）の工程（Ｓ１２）は、ＭＯＳＦＥＴ（１）をオンさせるためのゲート電圧（ＶＧ）として、他のＭＯＳＦＥＴのゲートに供給される電圧と同一の電圧をＭＯＳＦＥＴ（１）のゲートに供給する。

本発明のパワーサイクル試験方法によれば、（ａ）の工程（Ｓ１０）において、ゲート電圧（ＶＧ）として、他のＭＯＳＦＥＴのゲートに供給される電圧と同一の電圧をＭＯＳＦＥＴ（１）のゲートに供給することにより、複数のＭＯＳＦＥＴ（１）に対して同時にパワーサイクル試験を行うため、従来に比べて試験時間を短縮することができる。

本発明の第１態様によるパワーサイクル試験方法は、（ｄ）の工程（Ｓ１）を更に具備している。（ｄ）の工程（Ｓ１）は、（ａ）〜（ｃ）の工程（Ｓ１０、Ｓ３０、Ｓ４０）の前に行われる。（ｄ）の工程（Ｓ１）は、周囲温度を目的の温度にし、ＭＯＳＦＥＴ（１）のチャネル部が自己発熱しない条件により、ドレイン電流（ＩＤ）の値を第１電流値（“６０ｍＡ”）と第１電流値（“６０ｍＡ”）よりも高い第２電流値（“８０ｍＡ”）との間の設定電流値（“７０ｍＡ”）に維持したまま、チャネル部の温度を初期温度（“２５℃”）から規定温度（“１５０℃”）まで可変したときに、ＭＯＳＦＥＴ（１）のゲート−ソース間の電圧を第１電圧から第１電圧よりも低い第２電圧まで測定しておき、チャネル部の温度とゲート−ソース間の電圧との関係を表す第１相関データ（１３）を生成する。（ａ）の工程（Ｓ１０）は、（ａ３）の工程（Ｓ１４）と、（ａ４）の工程（Ｓ１５−ＮＯ、Ｓ１６）と、（ａ５）の工程（Ｓ１５−ＹＥＳ、Ｓ１９〜Ｓ２１）とを更に具備している。（ａ３）の工程（Ｓ１４）は、第１相関データ（１３）が表す温度の中から、ゲート−ソース間の電圧（ＶＧＳ）に対応する温度をチャネル温度として決定する。（ａ４）の工程（Ｓ１５−ＮＯ、Ｓ１６）は、チャネル温度が規定温度（“１５０℃”）に達してない場合、ゲート電圧（ＶＧ）を下げる。（ａ５）の工程（Ｓ１５−ＹＥＳ、Ｓ１９〜Ｓ２１）は、第１設定時間（“３ｍｉｎ”）になる前に、チャネル温度が規定温度（“１５０℃”）に達する場合、チャネル温度を規定温度（“１５０℃”）に維持したまま、ゲート電圧（ＶＧ）とドレイン−ソース間に流れるドレイン電流（ＩＤ）とを下げる。

本発明の第１態様によるパワーサイクル試験方法によれば、（ａ）の工程（Ｓ１０）において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧（ＶＧ）をＭＯＳＦＥＴ（１）のゲートに供給したときに、例えばＭＯＳＦＥＴ（１）の特性が他のＭＯＳＦＥＴの特性に対してばらつきがなく、第１設定時間（“３ｍｉｎ”）になる前にチャネル温度が規定温度（“１５０℃”）に達しない場合、ゲート電圧（ＶＧ）を下げる。一方、例えばＭＯＳＦＥＴ（１）の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあり、第１設定時間（“３ｍｉｎ”）になる前にチャネル温度が規定温度（“１５０℃”）に達する場合、ゲート電圧（ＶＧ）を更に下げると共に、ドレイン電流（ＩＤ）を減少させる。このため、本発明の第１態様によるパワーサイクル試験方法によれば、ＭＯＳＦＥＴ（１）の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあっても、複数のＭＯＳＦＥＴ（１）に対して同時にパワーサイクル試験を行うことができる。

本発明の第２態様によるパワーサイクル試験方法は、上述の（ｄ）の工程（Ｓ１）を更に具備している。（ａ）の工程（Ｓ１０）は、上述の（ａ３）の工程（Ｓ１４）と、上述の（ａ４）の工程（Ｓ１５−ＮＯ、Ｓ１６）と、（ａ５）の工程（Ｓ１５−ＹＥＳ）とを更に具備している。（ａ５）の工程（Ｓ１５−ＹＥＳ）は、第１設定時間（“３ｍｉｎ”）になる前に、チャネル温度が規定温度（“１５０℃”）に達する場合、（ａ）の工程（Ｓ１０）を終了する。

本発明の第２態様によるパワーサイクル試験方法によれば、（ａ）の工程（Ｓ１０）において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧（ＶＧ）をＭＯＳＦＥＴ（１）のゲートに供給したときに、例えばＭＯＳＦＥＴ（１）の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあり、第１設定時間（“３ｍｉｎ”）になる前にチャネル温度が規定温度（“１５０℃”）に達する場合、（ａ）の工程（Ｓ１０）を終了する。このため、本発明の第２態様によるパワーサイクル試験方法によれば、ＭＯＳＦＥＴ（１）の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあっても、複数のＭＯＳＦＥＴ（１）に対して同時にパワーサイクル試験を行うことができると共に、第１態様に比べて試験時間を短縮することができる。

本発明の第１、２態様によるパワーサイクル試験方法における（ａ４）の工程（Ｓ１５−ＮＯ、Ｓ１６）について具体的に説明する。（ａ４）の工程（Ｓ１５−ＮＯ、Ｓ１６）は、チャネル温度が規定温度（“１５０℃”）に達してない場合（Ｓ１５−ＮＯ）、チャネル部の発熱によりゲート−ソース間の電圧（ＶＧＳ）が減少してもドレイン−ソース間への電力を一定にするために、ドレイン−ソース間の電流であるドレイン電流（ＩＤ）の値を設定電流値（“７０ｍＡ”）に維持するようにゲート電圧（ＶＧ）を下げる（Ｓ１６）。具体的には、ドレイン電流（ＩＤ）の値を設定電流値（“７０ｍＡ”）に維持し、且つ、第１設定時間（“３ｍｉｎ”）ちょうどでチャネル温度が規定温度（“１５０℃”）に達するようにゲート電圧（ＶＧ）を下げる（Ｓ１６）。

本発明の第１態様によるパワーサイクル試験方法における（ａ５）の工程（Ｓ１５−ＹＥＳ、Ｓ１９〜Ｓ２１）について具体的に説明する。本発明の第１態様によるパワーサイクル試験方法は、（ｅ）の工程（Ｓ２）を更に具備している。（ｅ）の工程（Ｓ２）は、（ａ）〜（ｃ）の工程（Ｓ１０、Ｓ３０、Ｓ４０）の前に行われる。（ｅ）の工程（Ｓ２）は、周囲温度を規定温度（“１５０℃”）にし、ドレイン−ソース間のドレイン電流（ＩＤ）の値を第１電流値（“６０ｍＡ”）から第２電流値（“８０ｍＡ”）まで可変したときに、ゲート−ソース間の電圧を測定しておき、ドレイン電流（ＩＤ）とゲート−ソース間の電圧との関係を表す第２相関データ（１４）を生成する。（ａ５）の工程（Ｓ１５−ＹＥＳ、Ｓ１９〜Ｓ２１）は、第１設定時間（“３ｍｉｎ”）になる前に、チャネル温度が規定温度（“１５０℃”）に達する場合（Ｓ１５−ＹＥＳ）、ゲート−ソース間の電圧（ＶＧＳ）を更に減少させるために、ゲート電圧（ＶＧ）を下げ（Ｓ１９）、第２相関データ（１４）が表す電流の中から、設定電流値（“７０ｍＡ”）より小さく、且つ、ゲート−ソース間の電圧（ＶＧＳ）に対応する対応電流を決定し（Ｓ２０）、チャネル温度を規定温度（“１５０℃”）に維持するために、ドレイン電流（ＩＤ）の値が設定電流値（“７０ｍＡ”）から対応電流に下がるようにゲート電圧（ＶＧ）を調整する（Ｓ２１）。

以上により、本発明のパワーサイクル試験方法によれば、複数のＭＯＳＦＥＴ（１）に対して同時にパワーサイクル試験を行うため、従来に比べて試験時間を短縮することができる。

図１は、本発明の第１、２実施形態によるパワーサイクル試験方法を実現するための装置（パワーサイクル試験装置）を示している。 図２は、複数のＭＯＳＦＥＴ１の各々に対して事前に行う個別事前測定を示すフローチャートである（第１、２実施形態）。 図３は、第１相関データ１３を示している（第１、２実施形態）。 図４は、第２相関データ１４を示している（第１、２実施形態）。 図５は、複数のＭＯＳＦＥＴ１に対してパワーサイクル試験を同時に行う複数同時試験を示すフローチャートである（第１、２実施形態）。 図６は、図５のチャネル部発熱処理（工程Ｓ１０）を示すフローチャートである（第１実施形態）。 図７は、（Ａ）ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがないときの時間｛第１設定時間“３ｍｉｎ（５０ｓｅｃ〜２３０ｓｅｃ）”、第２設定時間“３ｍｉｎ（２３０ｓｅｃ〜４１０ｓｅｃ）”｝に対するドレイン電流ＩＤを示している（第１実施形態）。 図８は、（Ａ）のときの時間｛第１設定時間“３ｍｉｎ”、第２設定時間“３ｍｉｎ”｝に対するゲート−ソース間電圧ＶＧＳを示している（第１実施形態）。 図９は、（Ａ）のときの時間｛第１設定時間“３ｍｉｎ”、第２設定時間“３ｍｉｎ”｝に対するチャネル温度を示している（第１実施形態）。 図１０は、チャネル温度が規定温度“１５０℃”を超えてしまう例を示している。 図１１は、（Ｂ）ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあるときの時間｛第１設定時間“３ｍｉｎ（５０ｓｅｃ〜２３０ｓｅｃ）”、第２設定時間“３ｍｉｎ（２３０ｓｅｃ〜４１０ｓｅｃ）”｝に対するゲート−ソース間電圧ＶＧＳを示している（第１実施形態）。 図１２は、（Ｂ）のときの時間｛第１設定時間“３ｍｉｎ”、第２設定時間“３ｍｉｎ”｝に対するドレイン電流ＩＤを示している（第１実施形態）。 図１３は、（Ｂ）のときの時間｛第１設定時間“３ｍｉｎ”、第２設定時間“３ｍｉｎ”｝に対するチャネル温度を示している（第１実施形態）。 図１４は、本発明の効果を説明するための図である（第１実施形態）。 図１５は、図５のチャネル部発熱処理（工程Ｓ１０）を示すフローチャートである（第２実施形態）。

以下に添付図面を参照して、本発明の実施形態によるパワーサイクル試験方法について詳細に説明する。

（第１実施形態）
図１は、本発明の第１実施形態によるパワーサイクル試験方法を実現するための装置（パワーサイクル試験装置）を示している。

パワーサイクル試験装置は、供試品であるＭＯＳＦＥＴ１に対してパワーサイクル試験を行うものである。このパワーサイクル試験装置は、マイクロコンピュータ（以下、マイコン）１０と、ドレイン側スイッチ２と、ゲート側スイッチ３と、ドレイン電源４と、ゲート電源５と、ゲート−ソース間電圧計測部（以下、ＶＧＳモニタ）６と、抵抗素子７と、電圧計８と、負荷抵抗９とを具備している。

ＭＯＳＦＥＴ１のドレインと接地間には、ドレイン電源４が設けられている。ＭＯＳＦＥＴ１のドレインとドレイン電源４間には、ドレイン側スイッチ２が設けられている。ドレイン側スイッチ２は、マイコン１０に接続され、マイコン１０からの制御信号に応じてオンする。ドレイン側スイッチ２がオンしているとき、ドレイン電源４は、ドレイン電圧ＶＤをＭＯＳＦＥＴ１のドレインに供給する。ＭＯＳＦＥＴ１のドレインとドレイン側スイッチ２間には、負荷抵抗９が設けられている。

ＭＯＳＦＥＴ１のゲートと接地間には、ゲート電源５が設けられている。ＭＯＳＦＥＴ１のゲートとゲート電源５間には、ゲート側スイッチ３が設けられている。ゲート側スイッチ３は、マイコン１０に接続され、マイコン１０からの制御信号に応じてオンする。ゲート側スイッチ３がオンしているとき、ゲート電源５は、ゲート電圧ＶＧをＭＯＳＦＥＴ１のゲートに供給する。

ＶＧＳモニタ６は、ＭＯＳＦＥＴ１のゲート−ソース間に設けられ、マイコン１０に接続されている。ＶＧＳモニタ６は、ＭＯＳＦＥＴ１のゲート−ソース間の電圧を計測して、ゲート−ソース間電圧ＶＧＳとしてマイコン１０に出力する。

ＭＯＳＦＥＴ１のソースと接地間には、抵抗素子７が設けられている。電圧計８は、抵抗素子７の両端に接続され、マイコン１０に接続されている。電圧計８は、抵抗素子７の両端の電圧を計測して、その電圧から抵抗素子７の抵抗値を除算した電流をＭＯＳＦＥＴ１のドレイン−ソース間の電流、即ち、ドレイン電流ＩＤとしてマイコン１０に出力する。

マイコン１０は、コンピュータプログラムが格納された記憶部１１と、コンピュータプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である制御部１２とを具備している。記憶部１１には、更に、後述の第１相関データ１３、第２相関データ１４が格納される。

パワーサイクル試験装置の動作としては、複数のＭＯＳＦＥＴ１の各々に対して事前に行う個別事前測定と、複数のＭＯＳＦＥＴ１に対してパワーサイクル試験を同時に行う複数同時試験とに分けられる。個別事前測定は、複数同時試験の前に行われる。

図２は、個別事前測定を示すフローチャートである。

（工程Ｓ１）
まず、第１相関データ１３を生成する。

恒温槽により周囲温度を目的の温度にする。次に、ＭＯＳＦＥＴ１のチャネル部が自己発熱しない条件により、ＭＯＳＦＥＴ１のドレイン−ソース間に流れるドレイン電流ＩＤの値を第１電流値“６０ｍＡ”と第２電流値“８０ｍＡ”との間の設定電流値“７０ｍＡ”に維持しておく。ここで、ＭＯＳＦＥＴ１のドレイン−ソース間の電圧を“１０Ｖ”とし、パルス幅を“３８０ｍｓ”としている。そこで、ＭＯＳＦＥＴ１のチャネル部の温度を初期温度“２５℃”から規定温度“１５０℃”まで可変したときに、ＭＯＳＦＥＴ１のゲート−ソース間の電圧を第１電圧から第１電圧よりも低い第２電圧まで測定する。このときに、図３に示されるように、チャネル部の温度とＭＯＳＦＥＴ１のゲート−ソース間の電圧との関係を第１相関データ１３として生成し、記憶部１１に格納しておく。この場合、温度計数は、（第２電圧［Ｖ］−第１電圧［Ｖ］）／（規定温度“１５０［℃］”−初期温度“２５［℃］”）により、“４．９［ｍＶ／℃］”となる。

（工程Ｓ２）
次に、第２相関データ１４を生成する。

恒温槽により周囲温度を規定温度“１５０℃”にしておく。そこで、ＭＯＳＦＥＴ１のドレイン−ソース間に流れるドレイン電流ＩＤの値を第１電流値“６０ｍＡ”から第２電流値“８０ｍＡ”まで可変したときに、ＭＯＳＦＥＴ１のゲート−ソース間の電圧を測定する。このときに、図４に示されるように、ドレイン電流ＩＤとＭＯＳＦＥＴ１のゲート−ソース間の電圧との関係を第２相関データ１４として生成し、記憶部１１に格納しておく。

図５は、複数同時試験を示すフローチャートである。

制御部１２は、複数のＭＯＳＦＥＴ１のチャネル部を発熱させるチャネル部発熱処理（工程Ｓ１０）と、複数のＭＯＳＦＥＴ１のチャネル部を冷却させるチャネル部冷却処理（工程Ｓ３０）とを繰り返す（工程Ｓ４０−ＮＯ）。

まず、マイコン１０の制御部１２は、複数のＭＯＳＦＥＴ１に対してチャネル部発熱処理（工程Ｓ１０）を行う。チャネル部発熱処理（工程Ｓ１０）では、第１設定時間“３ｍｉｎ”内に、ＭＯＳＦＥＴ１のドレイン−ソース間に電力を供給して、ＭＯＳＦＥＴ１のチャネル部を自己発熱させて、チャネル部の温度を初期温度“２５℃”から規定温度“１５０℃”まで上昇させる。チャネル部発熱処理（工程Ｓ１０）の詳細については後述する。

次に、制御部１２は、複数のＭＯＳＦＥＴ１に対してチャネル部冷却処理（工程Ｓ３０）を行う。チャネル部冷却処理（工程Ｓ３０）では、第２設定時間“３ｍｉｎ”内に、ＭＯＳＦＥＴ１のドレイン−ソース間への電力の供給を停止して、ＭＯＳＦＥＴ１のチャネル部を冷却させて、チャネル部の温度を規定温度“１５０℃”から初期温度“２５℃”まで低下させる。

制御部１２は、予め設定された回数により、又は、外部からの指示により、パワーサイクル試験を終了する（工程Ｓ４０−ＹＥＳ）。

図６は、図５のチャネル部発熱処理（工程Ｓ１０）を示すフローチャートである。

（Ａ）まず、ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがない場合のチャネル部発熱処理（工程Ｓ１０）について説明する。

（工程Ｓ１１）
マイコン１０の制御部１２は、ドレイン側スイッチ２とゲート側スイッチ３とに制御信号を供給し、ドレイン側スイッチ２とゲート側スイッチ３とをオンさせる。

（工程Ｓ１２）
このとき、ドレイン電源４は、ドレイン電圧ＶＤをＭＯＳＦＥＴ１のドレインに供給する。また、制御部１２は、ゲート電源５を制御して、ＭＯＳＦＥＴ１をオンさせるためのゲート電圧ＶＧをＭＯＳＦＥＴ１のゲートに供給する。ゲート電圧ＶＧは、他のＭＯＳＦＥＴのゲートに供給される電圧と同一の電圧である。

（工程Ｓ１３）
マイコン１０の制御部１２は、ＭＯＳＦＥＴ１がオンしているときに、電圧計８を常時監視し、ＭＯＳＦＥＴ１のドレイン−ソース間の電流であるドレイン電流ＩＤを電圧計８から取得する。また、制御部１２は、ＭＯＳＦＥＴ１がオンしているときに、ＶＧＳモニタ６を常時監視し、ＭＯＳＦＥＴ１のゲート−ソース間の電圧であるゲート−ソース間電圧ＶＧＳをＶＧＳモニタ６から取得する。

（工程Ｓ１４）
マイコン１０の制御部１２は、第１相関データ１３が表す温度の中から、ゲート−ソース間電圧ＶＧＳに対応する温度をチャネル温度として決定する。

ここで、チャネル温度が規定温度“１５０℃”に達してないものとする（工程Ｓ１５−ＮＯ）。

（工程Ｓ１６）
この場合、ＭＯＳＦＥＴ１のチャネル部の発熱によりゲート−ソース間電圧ＶＧＳが減少してもドレイン−ソース間への電力を一定にするようにする。このために、制御部１２は、ゲート電源５を制御して、ドレイン電流ＩＤの値を設定電流値“７０ｍＡ”に維持し、且つ、第１設定時間“３ｍｉｎ”ちょうどでチャネル温度が規定温度“１５０℃”に達するようにゲート電圧ＶＧを第１所定値ΔＶＧ１だけ下げる。

ここで、工程Ｓ１３、Ｓ１４、ＳＳ１５−ＮＯ、Ｓ１６、Ｓ１７−ＮＯが繰り返されることにより、第１設定時間“３ｍｉｎ”ちょうどでチャネル温度が規定温度“１５０℃”に達する（工程Ｓ１７−ＹＥＳ）。

（工程Ｓ１８）
このとき、制御部１２は、ドレイン側スイッチ２とゲート側スイッチ３への制御信号の供給を停止し、ドレイン側スイッチ２とゲート側スイッチ３とをオフさせる。

図７〜９は、それぞれ、（Ａ）ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがないときの時間｛第１設定時間“３ｍｉｎ（５０ｓｅｃ〜２３０ｓｅｃ）”、第２設定時間“３ｍｉｎ（２３０ｓｅｃ〜４１０ｓｅｃ）”｝に対するドレイン電流ＩＤ、ゲート−ソース間電圧ＶＧＳ、チャネル温度を示している。この場合、チャネル部発熱処理（工程Ｓ１０）において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧ＶＧをＭＯＳＦＥＴ１のゲートに供給したとき、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達しない。本発明の第１実施形態によるパワーサイクル試験方法では、ＭＯＳＦＥＴ１のチャネル部の発熱によりゲート−ソース間電圧ＶＧＳが減少しても、ドレイン電流ＩＤを設定電流値“７０ｍＡ”に維持し、第１設定時間“３ｍｉｎ”ちょうどでチャネル温度が規定温度“１５０℃”に達するように、ゲート電圧ＶＧを下げる。

（Ｂ）次に、ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがある場合のチャネル部発熱処理（工程Ｓ１０）について説明する。

上述と同様に、工程Ｓ１１〜Ｓ１４、Ｓ１５−ＮＯ、Ｓ１６、Ｓ１７−ＮＯが繰り返される。いま、第１設定時間“３ｍｉｎ”になる前に、チャネル温度が規定温度“１５０℃”に達してしまうものとする（工程Ｓ１５−ＹＥＳ）。しかし、図１０に示されるように、チャネル温度が規定温度“１５０℃”を超えてしまってはパワーサイクル試験が成立しない。

（工程Ｓ１９）
そこで、チャネル温度が規定温度“１５０℃”に達するときに、ゲート−ソース間電圧ＶＧＳを更に減少させるようにする。このために、制御部１２は、ゲート電源５を制御して、ゲート電圧ＶＧを第１所定値ΔＶＧ１よりも大きい第２所定値ΔＶＧ２（ΔＶＧ２＞ΔＶＧ１）だけ下げる。

（工程Ｓ２０）
次に、制御部１２は、第２相関データ１４が表す電流の中から、設定電流値“７０ｍＡ”より小さく、且つ、ゲート−ソース間電圧ＶＧＳに対応する対応電流を決定する。

（工程Ｓ２１）
次に、チャネル温度を規定温度“１５０℃”に維持させるようにする。このために、制御部１２は、ゲート電源５を制御して、ドレイン電流ＩＤの値が設定電流値“７０ｍＡ”から対応電流に下がるようにゲート電圧ＶＧを調整する。

ここで、第１設定時間“３ｍｉｎ”になった場合（工程Ｓ１７−ＹＥＳ）、制御部１２は、ドレイン側スイッチ２とゲート側スイッチ３への制御信号の供給を停止し、ドレイン側スイッチ２とゲート側スイッチ３とをオフさせる（工程Ｓ１８）。

図１１〜１３は、それぞれ、（Ｂ）ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあるときの時間｛第１設定時間“３ｍｉｎ（５０ｓｅｃ〜２３０ｓｅｃ）”、第２設定時間“３ｍｉｎ（２３０ｓｅｃ〜４１０ｓｅｃ）”｝に対するゲート−ソース間電圧ＶＧＳ、ドレイン電流ＩＤ、チャネル温度を示している。この場合、チャネル部発熱処理（工程Ｓ１０）において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧ＶＧをＭＯＳＦＥＴ１のゲートに供給したとき、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達することがある。本発明の第１実施形態によるパワーサイクル試験方法では、最初は、ＭＯＳＦＥＴ１のチャネル部の発熱によりゲート−ソース間電圧ＶＧＳが減少しても、ドレイン電流ＩＤを設定電流値“７０ｍＡ”に維持し、第１設定時間“３ｍｉｎ”ちょうどでチャネル温度が規定温度“１５０℃”に達するように、ゲート電圧ＶＧを下げ、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達したときに、ゲート−ソース間電圧ＶＧＳを更に減少させるためにゲート電圧ＶＧを更に下げると共に、チャネル温度を規定温度“１５０℃”に維持したまま、ドレイン電流ＩＤを減少させるために、ゲート電圧ＶＧを調整する。

以上の説明により、本発明の第１実施形態によるパワーサイクル試験方法によれば、チャネル部発熱処理（工程Ｓ１０）において、ゲート電圧ＶＧとして、他のＭＯＳＦＥＴのゲートに供給される電圧と同一の電圧をＭＯＳＦＥＴ１のゲートに供給することにより、複数のＭＯＳＦＥＴ１に対して同時にパワーサイクル試験を行うことができる。このため、従来に比べて試験時間を短縮することができる。

本発明の第１実施形態によるパワーサイクル試験方法によれば、チャネル部発熱処理（工程Ｓ１０）において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧ＶＧをＭＯＳＦＥＴ１のゲートに供給したときに、例えばＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがある場合、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達することが考えられる。そこで、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達しない場合、ゲート電圧ＶＧを下げる。一方、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達する場合、ゲート電圧ＶＧを更に下げると共に、ドレイン電流ＩＤを減少させる。このため、本発明の第１実施形態によるパワーサイクル試験方法によれば、ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあっても、複数のＭＯＳＦＥＴ１に対して同時にパワーサイクル試験を行うことができる。

また、本発明の第１実施形態によるパワーサイクル試験方法では、熱サイクルによりＭＯＳＦＥＴ１にストレスがかかるため、ＭＯＳＦＥＴ１のパッケージが劣化して熱抵抗が変動することも考えられる。この場合でも、熱抵抗の変動を考慮して第２相関データ１４を生成しておけばよい。この場合、熱抵抗変動により第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達しても、上述と同様に、ゲート−ソース間電圧ＶＧＳを更に減少させると共に、図１４に示されるようにチャネル温度を規定温度“１５０℃”に維持したまま、ドレイン電流ＩＤを減少させることにより対応できる。

（第２実施形態）
本発明の第２実施形態によるパワーサイクル試験方法では、第１実施形態と重複する説明を省略する。

図１５は、図５のチャネル部発熱処理（工程Ｓ１０）を示すフローチャートである。

（Ａ）ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがない場合のチャネル部発熱処理（工程Ｓ１０）については、第１実施形態と同じである。

（Ｂ）ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがある場合のチャネル部発熱処理（工程Ｓ１０）について説明する。

前述と同様に、工程Ｓ１１〜Ｓ１４、Ｓ１５−ＮＯ、Ｓ１６、Ｓ１７−ＮＯが繰り返される。いま、第１設定時間“３ｍｉｎ”になる前に、チャネル温度が規定温度“１５０℃”に達してしまうものとする（工程Ｓ１５−ＹＥＳ）。

この場合、制御部１２は、ドレイン側スイッチ２とゲート側スイッチ３への制御信号の供給を停止し、ドレイン側スイッチ２とゲート側スイッチ３とをオフさせる（工程Ｓ１８）。即ち、第１実施形態における工程Ｓ１９〜Ｓ２１が省略される。

本発明の第２実施形態によるパワーサイクル試験方法によれば、チャネル部発熱処理（工程Ｓ１０）において、他のＭＯＳＦＥＴのゲートに供給される電圧と同一のゲート電圧ＶＧをＭＯＳＦＥＴ１のゲートに供給したときに、第１設定時間“３ｍｉｎ”になる前にチャネル温度が規定温度“１５０℃”に達する場合、チャネル部発熱処理（工程Ｓ１０）を終了する。このため、本発明の第２実施形態によるパワーサイクル試験方法によれば、ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあっても、複数のＭＯＳＦＥＴ１に対して同時にパワーサイクル試験を行うことができると共に、第１実施形態に比べて試験時間を短縮することができる。

１ 供試品（ＭＯＳＦＥＴ）、
２ ドレイン側スイッチ、
３ ゲート側スイッチ、
４ ドレイン電源、
５ ゲート電源、
６ ゲート−ソース間電圧計測部（ＶＧＳモニタ）、
７ 抵抗素子、
８ 電圧計、
９ 負荷抵抗、
１０ マイクロコンピュータ（マイコン）、
１１ 記憶部、
１２ 制御部、
１３ 第１相関データ、
１４ 第２相関データ、
ＩＤ ドレイン電流、
ＶＤ ドレイン電圧、
ＶＧ ゲート電圧、
ＶＧＳ ゲート−ソース間電圧

Claims (14)

1. （ａ） 第１設定時間内に、供試品であるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のドレイン−ソース間に電力を供給して、前記ＭＯＳＦＥＴのチャネル部を自己発熱させて、前記チャネル部の温度を初期温度から前記初期温度よりも高い規定温度まで上昇させる工程と、
   （ｂ） 第２設定時間内に、前記ドレイン−ソース間への電力の供給を停止して、前記チャネル部を冷却させて、前記チャネル部の温度を前記規定温度から前記初期温度まで低下させる工程と、
   （ｃ） 前記（ａ）の工程と前記（ｂ）の工程とを繰り返す工程と
   を具備し、
   前記（ａ）の工程は、
   （ａ１） ドレイン電圧を前記ＭＯＳＦＥＴのドレインに供給する工程と、
   （ａ２） 前記ＭＯＳＦＥＴをオンさせるためのゲート電圧として、他のＭＯＳＦＥＴのゲートに供給される電圧と同一の電圧を前記ＭＯＳＦＥＴのゲートに供給する工程と
   を具備するパワーサイクル試験方法。
2. 前記（ａ）〜（ｃ）の工程の前に行われ、
   （ｄ） 周囲温度を目的の温度にし、前記ＭＯＳＦＥＴのチャネル部が自己発熱しない条件により、前記ドレイン電流の値を第１電流値と前記第１電流値よりも高い第２電流値との間の設定電流値に維持したまま、前記チャネル部の温度を前記初期温度から前記規定温度まで可変したときに、前記ＭＯＳＦＥＴのゲート−ソース間の電圧を第１電圧から前記第１電圧よりも低い第２電圧まで測定しておき、前記チャネル部の温度と前記ゲート−ソース間の電圧との関係を表す第１相関データを生成する工程
   を更に具備し、
   前記（ａ）の工程は、
   （ａ３） 前記第１相関データが表す温度の中から、前記ゲート−ソース間の電圧に対応する温度をチャネル温度として決定する工程と、
   （ａ４） 前記チャネル温度が前記規定温度に達してない場合、前記ゲート電圧を下げる工程と、
   （ａ５） 前記第１設定時間になる前に、前記チャネル温度が前記規定温度に達する場合、前記チャネル温度を前記規定温度に維持したまま、前記ゲート電圧と前記ドレイン−ソース間に流れるドレイン電流とを下げる工程と
   を更に具備する請求項１に記載のパワーサイクル試験方法。
3. 前記（ａ）〜（ｃ）の工程の前に行われ、
   （ｄ） 周囲温度を目的の温度にし、前記ＭＯＳＦＥＴのチャネル部が自己発熱しない条件により、前記ドレイン電流の値を第１電流値と前記第１電流値よりも高い第２電流値との間の設定電流値に維持したまま、前記チャネル部の温度を前記初期温度から前記規定温度まで可変したときに、前記ＭＯＳＦＥＴのゲート−ソース間の電圧を第１電圧から前記第１電圧よりも低い第２電圧まで測定しておき、前記チャネル部の温度と前記ゲート−ソース間の電圧との関係を表す第１相関データを生成する工程
   を更に具備し、
   前記（ａ）の工程は、
   （ａ３） 前記第１相関データが表す温度の中から、前記ゲート−ソース間の電圧に対応する温度をチャネル温度として決定する工程と、
   （ａ４） 前記チャネル温度が前記規定温度に達してない場合、前記ゲート電圧を下げる工程と、
   （ａ５） 前記第１設定時間になる前に、前記チャネル温度が前記規定温度に達する場合、前記（ａ）の工程を終了する工程と
   を更に具備する請求項１に記載のパワーサイクル試験方法。
4. 前記（ａ４）の工程は、
   前記チャネル温度が前記規定温度に達してない場合、
   前記チャネル部の発熱により前記ゲート−ソース間の電圧が減少しても前記ドレイン−ソース間への電力を一定にするために、前記ドレイン−ソース間の電流であるドレイン電流の値を前記設定電流値に維持するように前記ゲート電圧を下げる工程
   を含む請求項２又は３に記載のパワーサイクル試験方法。
5. 前記（ａ４）の工程は、
   前記チャネル温度が前記規定温度に達してない場合、
   前記ドレイン電流の値を前記設定電流値に維持し、且つ、前記第１設定時間ちょうどで前記チャネル温度が前記規定温度に達するように前記ゲート電圧を下げる工程
   を含む請求項４に記載のパワーサイクル試験方法。
6. 前記（ａ）〜（ｃ）の工程の前に行われ、
   （ｅ） 周囲温度を前記規定温度にし、前記ドレイン−ソース間の前記ドレイン電流の値を前記第１電流値から前記第２電流値まで可変したときに、前記ゲート−ソース間の電圧を測定しておき、前記ドレイン電流と前記ゲート−ソース間の電圧との関係を表す第２相関データを生成する工程
   を更に具備し、
   前記（ａ５）の工程は、
   前記第１設定時間になる前に、前記チャネル温度が前記規定温度に達する場合、
   前記ゲート−ソース間の電圧を更に減少させるために、前記ゲート電圧を下げる工程と、
   前記第２相関データが表す電流の中から、前記設定電流値より小さく、且つ、前記ゲート−ソース間の電圧に対応する対応電流を決定する工程と、
   前記チャネル温度を前記規定温度に維持するために、前記ドレイン電流の値が前記設定電流値から前記対応電流に下がるように前記ゲート電圧を調整する工程と
   を含む請求項２に記載のパワーサイクル試験方法。
7. 前記（ａ）の工程は、
   （ａ６） 前記ドレイン−ソース間の電流を前記ドレイン電流として常時監視する工程と、
   （ａ７） 前記ゲート−ソース間の電圧を常時監視する工程と
   を更に具備する請求項２〜６のいずれかに記載のパワーサイクル試験方法。
8. 供試品であるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のドレイン側に設けられ、ドレイン電圧を前記ＭＯＳＦＥＴのドレインに供給するドレイン電源と、
   前記ＭＯＳＦＥＴのゲート側に設けられたゲート電源と、
   前記ＭＯＳＦＥＴのドレインと前記ドレイン電源間に設けられたドレイン側スイッチと、
   前記ＭＯＳＦＥＴのゲートと前記ゲート電源間に設けられたゲート側スイッチと、
   第１設定時間内に、前記ＭＯＳＦＥＴのドレイン−ソース間に電力を供給して、前記ＭＯＳＦＥＴのチャネル部を自己発熱させて、前記チャネル部の温度を初期温度から前記初期温度よりも高い規定温度まで上昇させる第１工程と、第２設定時間内に、前記ドレイン−ソース間への電力の供給を停止して、前記チャネル部を冷却させて、前記チャネル部の温度を前記規定温度から前記初期温度まで低下させる第２工程とを繰り返す制御部と
   を具備し、
   前記制御部は、前記第１工程において、
   前記ドレイン側スイッチと前記ゲート側スイッチとをオンさせ、
   前記ゲート電源を制御して、前記ＭＯＳＦＥＴをオンさせるためのゲート電圧として、他のＭＯＳＦＥＴのゲートに供給される電圧と同一の電圧を前記ＭＯＳＦＥＴのゲートに供給する
   パワーサイクル試験装置。
9. 第１相関データが格納された記憶部
   を更に具備し、
   前記第１相関データは、周囲温度を目的の温度にし、前記ＭＯＳＦＥＴのチャネル部が自己発熱しない条件により、前記ドレイン電流の値を第１電流値と前記第１電流値よりも高い第２電流値との間の設定電流値に維持したまま、前記チャネル部の温度を前記初期温度から前記規定温度まで可変したときに、前記ＭＯＳＦＥＴのゲート−ソース間の電圧が第１電圧から前記第１電圧よりも低い第２電圧まで測定されたものであり、前記チャネル部の温度と前記ゲート−ソース間の電圧との関係を表し、
   前記制御部は、前記第１工程において、
   前記第１相関データが表す温度の中から、前記ゲート−ソース間の電圧に対応する温度をチャネル温度として決定し、
   前記チャネル温度が前記規定温度に達してない場合、前記ゲート電源を制御して、前記ゲート電圧を下げ、
   前記第１設定時間になる前に、前記チャネル温度が前記規定温度に達する場合、前記ゲート電源を制御して、前記ゲート電圧と前記ドレイン−ソース間に流れるドレイン電流とを下げ、
   前記第１設定時間になった場合、前記ドレイン側スイッチと前記ゲート側スイッチとをオフさせる
   請求項８に記載のパワーサイクル試験装置。
10. 第１相関データが格納された記憶部
    を更に具備し、
    前記第１相関データは、周囲温度を目的の温度にし、前記ＭＯＳＦＥＴのチャネル部が自己発熱しない条件により、前記ドレイン電流の値を第１電流値と前記第１電流値よりも高い第２電流値との間の設定電流値に維持したまま、前記チャネル部の温度を前記初期温度から前記規定温度まで可変したときに、前記ＭＯＳＦＥＴのゲート−ソース間の電圧が第１電圧から前記第１電圧よりも低い第２電圧まで測定されたものであり、前記チャネル部の温度と前記ゲート−ソース間の電圧との関係を表し、
    前記制御部は、前記第１工程において、
    前記第１相関データが表す温度の中から、前記ゲート−ソース間の電圧に対応する温度をチャネル温度として決定し、
    前記チャネル温度が前記規定温度に達してない場合、前記ゲート電源を制御して、前記ゲート電圧を下げ、
    前記第１設定時間になった場合、又は、前記第１設定時間になる前に、前記チャネル温度が前記規定温度に達する場合、前記ドレイン側スイッチと前記ゲート側スイッチとをオフさせる
    パワーサイクル試験装置。
11. 前記制御部は、前記第１工程において、
    前記チャネル温度が前記規定温度に達してない場合、
    前記チャネル部の発熱により前記ゲート−ソース間の電圧が減少しても前記ドレイン−ソース間への電力を一定にするために、前記ドレイン−ソース間の電流であるドレイン電流の値を前記設定電流値に維持するように前記ゲート電圧を下げる
    請求項９又は１０に記載のパワーサイクル試験装置。
12. 前記制御部は、前記第１工程において、
    前記チャネル温度が前記規定温度に達してない場合、
    前記ゲート電源を制御して、前記ドレイン電流の値を前記設定電流値に維持し、且つ、前記第１設定時間ちょうどで前記チャネル温度が前記規定温度に達するように前記ゲート電圧を下げる
    を含む請求項１０に記載のパワーサイクル試験装置。
13. 前記記憶部には、第２相関データが更に格納され、
    前記第２相関データは、周囲温度を前記規定温度にし、前記ドレイン−ソース間の前記ドレイン電流の値を前記第１電流値から前記第２電流値まで可変したときに、前記ゲート−ソース間の電圧が測定されたものであり、前記ドレイン電流と前記ゲート−ソース間の電圧との関係を表し、
    前記制御部は、前記第１工程において、
    前記第１設定時間になる前に、前記チャネル温度が前記規定温度に達する場合、
    前記ゲート−ソース間の電圧を更に減少させるために、前記ゲート電源を制御して、前記ゲート電圧を下げ、
    前記第２相関データが表す電流の中から、前記設定電流値より小さく、且つ、前記ゲート−ソース間の電圧に対応する対応電流を決定し、
    前記チャネル温度を前記規定温度に維持するために、前記ゲート電源を制御して、前記ドレイン電流の値が前記設定電流値から前記対応電流に下がるように前記ゲート電圧を調整する
    請求項９に記載のパワーサイクル試験装置。
14. 前記ＭＯＳＦＥＴのソース側に設けられた抵抗素子と、
    前記抵抗素子の両端の電圧を計測して、その電圧から前記抵抗素子の抵抗値を除算した電流を前記ドレイン電流として前記制御部に出力する電圧計と、
    前記ゲート−ソース間に設けられ、前記ゲート−ソース間の電圧を計測して前記制御部に出力するゲート−ソース間電圧計測部と
    を更に具備する請求項９〜１３のいずれかに記載のパワーサイクル試験装置。

Images