WO2014082574A1 - 一种ldmos器件热载流子注入效应的测试方法 - Google Patents

一种ldmos器件热载流子注入效应的测试方法 Download PDF

Info

Publication number
WO2014082574A1
WO2014082574A1 PCT/CN2013/087913 CN2013087913W WO2014082574A1 WO 2014082574 A1 WO2014082574 A1 WO 2014082574A1 CN 2013087913 W CN2013087913 W CN 2013087913W WO 2014082574 A1 WO2014082574 A1 WO 2014082574A1
Authority
WO
WIPO (PCT)
Prior art keywords
drain
voltage
current
gate
ldmos device
Prior art date
Application number
PCT/CN2013/087913
Other languages
English (en)
French (fr)
Inventor
杨涛
王少荣
Original Assignee
无锡华润上华半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 无锡华润上华半导体有限公司 filed Critical 无锡华润上华半导体有限公司
Publication of WO2014082574A1 publication Critical patent/WO2014082574A1/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Definitions

  • the present invention relates to the field of MOS device reliability research, and more particularly to a test method for hot carrier injection effects of LDMOS. Background technique
  • LDMOS laterally diffused metal oxide semiconductor devices
  • CMOS processes The operating voltage is 4 ⁇ low, generally only 5V, and the drain voltage can be as high as 60V.
  • the parameters of the LDMOS affect the active leakage breakdown voltage (BVDS), on-resistance (Rds ON ), etc.; if these parameters degrade faster under continuous operation, it may cause the rise of the chip temperature; so in the process of use The degradation of these parameters is of greater concern.
  • BVDS active leakage breakdown voltage
  • Rds ON on-resistance
  • the safe working area of MOS means to ensure the safe operation of the device, with high stability and long life.
  • the current, voltage and power consumption of the device are limited. It is represented by coordinate plane and constitutes the safe operation of the device. Area.
  • the types are divided into: positively biased SOA (Safe Operation Area) and reverse biased SOA, DC SOA and pulsed SOA, and normal working SOA and short-circuit SOA; among them, MOS HCI (Hot Carrier Inject) Effect) SOA refers to the voltage safety interval of the device under normal DC operating conditions, the parameter degradation due to hot carrier injection is still in the safe working range.
  • MOS HCI Hot Carrier Inject
  • the gate voltage Vg corresponding to the maximum village current value (Isubmax) under a certain fixed drain voltage Vd is selected as the voltage stress. Stress ) condition, the HCI lifetime at this voltage is obtained; but this is only a point on the HCI SOA two-dimensional curve. LDMOS work is often pulsed For example, an HCI evaluation within a voltage range is required; if the actual test determines that the entire interval requires a large amount of testing and time, it is not conducive to the process development cycle and market demand, and the test cost is high.
  • the present invention proposes a new method for testing the hot carrier injection effect of an LDMOS device, so that the calculation of the working life under the hot carrier injection effect is increased from a voltage condition to a working interval.
  • a method for testing a hot carrier injection effect of an LDMOS device according to the object of the present invention includes the steps of:
  • step 5) performing hot carrier injection experiments on the LDMOS device with the drain voltage stress condition in step 4) and the stress condition of the gate voltage to obtain the stress hot carrier injection lifetime
  • TTFstress ( TTFstress ) ; 6) testing a plurality of samples in steps 1) to 5), and fitting the hot carrier injection lifetime TTFuse of the LDMOS device according to the stress hot carrier injection lifetime (TFFstress) of the plurality of samples;
  • the measurement condition in the step 2) is: the drain voltage (Vd) is from 0 to the breakdown voltage (Vsnapback), and the pixel is taken in 101 steps; the gate voltage (Vg) is from 0 to the gate. Within the range of the extreme operating voltage (Vgop), take a step in IV.
  • the measurement condition in the step 3) is: the gate voltage (Vg) is from 0 to the gate operating voltage (Vgop), and the pixel is taken in 101 steps; the drain voltage (Vd) is from 0 to In the range of the maximum drain operating voltage (Vdop), the IV is taken as a step.
  • the hot carrier injection experiment in the step 5) specifically includes:
  • step 5.2 the gate voltage of the linear region of the LDMOS device is changed from 0 to the gate operating voltage (Vgop) in steps of 100 steps, and step 5.3) is repeated to obtain a set of heat at different gate voltages.
  • the change time in the step 5.2) is: at an interval of 10 exponentials, the unit is seconds.
  • the drain voltage Vd is 0.1V.
  • the drain linear current Idlin is attenuated to a preset value of 10%-20%.
  • the processing of each data is performed by the VB software to write a macro under the Excel to capture the original data text file in a comma-separated value format.
  • the number of samples is 8-20.
  • the method for fitting the service life of the LDMOS device TTFuse includes:
  • the method further comprises the steps of: injecting the obtained hot carrier into the service life TTFuse according to the gate voltage and the drain voltage as the X-axis and the Y-axis, and drawing a two-dimensional graph of the service life.
  • the present invention reverses the working life of the LDMOS device under various working conditions by using the life model to obtain the life of the device under stress conditions, and can be obtained including the entire working interval. HCI's SOA.
  • FIG. 1 is a flow chart of a test method for hot carrier injection effect of an LDMOS device of the present invention
  • FIG. 2 is a schematic view of an Id-Vd curve of an embodiment
  • Figure 3 is a schematic diagram of an Isub-Vg curve in still another embodiment
  • Fig. 4 is a two-dimensional graph of the service life of the LDMOS device under the hot carrier injection effect in still another embodiment. detailed description
  • FIG. 1 is a flow chart of a test method for hot carrier injection effect of the LDMOS device of the present invention. As shown, the test method includes the steps:
  • S1 Provide an LDMOS device for HCI testing. Before testing, it is necessary to know the gate operating voltage (Vgop) and the drain breakdown voltage (Vsnapback) of the LDMOS device, and prepare the test for the LDMOS device, that is, the drain, source, and gate of the LDMOS device. Village bottom They are respectively connected to different test electrodes for detecting the input and output of voltage and current for each of the above terminals.
  • the gate operating voltage Vgop refers to the voltage normally applied to the gate of the LDMOS device product when it is used.
  • the gate operating voltage Vgop is between 3V and 7V.
  • the drain breakdown voltage Vsnapback refers to the critical operating voltage at which the device operates in the saturation region and the breakdown region, typically between 8V and 65V.
  • Id-Vd drain current-drain voltage
  • Vdop maximum drain operating voltage
  • a scan voltage is applied to the drain, so that the drain voltage (Vd) is scanned from 0 to the breakdown voltage (Vsnapback), and the pixel is taken in 101 steps, that is, 101 drain voltages are taken.
  • the drain current corresponding to each drain voltage is measured and plotted as an Id-Vd curve; and the gate voltage (Vg) is taken from 0 to the gate operating voltage (Vgop), taking IV as a step.
  • step S3 measuring the drain current-gate voltage (Id-Vg) and the village current-gate voltage (Isub-Vg) at different drain voltages with the drain maximum operating voltage (Vdop) as the upper limit value in step S2 Curve, measured, gate voltage (Vg) from 0 to the gate operating voltage (Vgop), taken in 101 steps; drain voltage (Vd) from 0 to the drain maximum operating voltage (Vdop) Within the range, take IV as a step to take points.
  • the Id-Vg curve and the Isub-Vg curve are plotted separately, as shown in Fig. 3.
  • Fig. 3 shows the Isub-Vg curve when Vgop is 5V.
  • Vdstress can take a value less than 9V.
  • S5 Performing a hot carrier injection experiment on the LDMOS device under the two stress conditions in step S4 to obtain a stress hot carrier injection lifetime (TTFstress). In the specific operation, the following steps are included:
  • step S51 first applying voltage to the gate and drain of the LDMOS device under the two stress conditions in step S4;
  • TTFstress hot carrier injection lifetime
  • the preset value here means that after a certain time change, the measured drain linear current Idlin will have a reduction.
  • the amount is reduced to a certain amount, it is considered that the hot carrier injection lifetime of the LDMOS device is obtained, and the TTFstress has been obtained. Stress test of hot carrier injection under the stress test conditions.
  • the amount of attenuation may be determined according to actual needs, and preferably, the preset value is selected to be attenuated to 10%-20%.
  • step S54 Converting the linear region gate voltage of the LDMOS device in step S52 from 0 to the gate operating voltage (Vgop) by 100 steps, and repeating step S53 to obtain a set of hot carrier currents at different gate voltages.
  • TTFstress Sub-injection lifetime
  • Ido is a set of array matrices that vary with the operating voltages applied to the gate and drain.
  • a set of Vgop and Vdop is known, and the corresponding Ido and IbOo can be found according to the curve.
  • the voltage in the entire working range can find the corresponding working current.
  • the Ido, Ibo, and the drain stress current Idstress, the village stress current Ibstress, and the hot carrier injection lifetime (TTFstress) obtained by the above analysis are substituted into the life model:
  • TTFuse According to each group of Ibo and Ido, TTFuse can be obtained in all intervals.
  • TTFuse can draw the two-dimensional graph of the service life according to the gate voltage and the drain voltage as the X-axis and the Y-axis.
  • Figure 4 shows the gate voltage Vg from 0 to 5V.
  • the pole voltage Vd is from 0 to 42V as an example of a two-dimensional graph of the lifetime of an LDMOS device under the hot carrier injection effect.
  • the Isubmax point in the figure represents the service life obtained under the stress condition of only one voltage value in the prior art, and the present invention measures the entire two-dimensional curve.
  • the present invention proposes a method for testing the hot carrier effect of an LDMOS device.
  • the test method can derive the SOA of the HCI under the whole working interval by using the life model to reverse the working life of the LDMOS device under various working conditions by using the lifetime of the device under stress conditions.
  • the time of the entire testing process is greatly shortened.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出了一种LDMOS器件的热载流子效应的测试方法，该测试方法通过对应力条件下获得的器件寿命，利用寿命模型反推出各个工作条件下LDMOS器件的工作寿命，可以得出包括整个工作区间下的HCI的SOA。在本发明中由于不需要对所有工作电压进行寿命测试，大大缩短了整个测试过程的时间。并且利用VB编写的Excel宏程序，可以实现自动抓取数据和计算，大大降低了操作的人力成本。

Description

一种 LDMOS器件热载流子注入效应的测试方法 技术领域
本发明涉及 MOS器件可靠性研究领域， 尤其涉及一种用于 LDMOS 的热载流子注入效应的测试方法。 背景技术
在显示驱动和电源管理的产品中， 我们需要能够耐高压和通过大电流等 特性的高压器件； LDMOS (横向扩散金属氧化物半导体器件） 由于更容易和 CMOS工艺兼容， 被广泛采用； 其栅电极的工作电压 4艮低， 一般只有 5V, 而 漏端电压很高可以到 60V。 影响 LDMOS的参数有源漏击穿电压 （BVDS ) , 导通电阻（RdsON )等； 如果在持续工作情况下这些参数较快退化， 可能引起 芯片温度升高的影响； 所以在使用过程中的这些参数的退化情况更加受到关 注。
MOS的安全工作区是指为保障器件安全工作， 具有较高的稳定性和较长 的寿命， 器件所承受的电流、 电压和功耗有一定限制， 采用坐标平面表示， 并构成器件的安全工作区。 其种类分为： 正偏 SOA ( Safe Operation Area, 安 全工作区）与反偏 SOA、 直流 SOA与脉沖 SOA, 以及正常工作 SOA与短路 SOA; 其中 MOS的 HCI ( Hot Carrier Inject, 热载流子注入效应） SOA是指器 件在正常 DC工作条件下，由于热载流子注入造成的参数退化仍在安全工作范 围的寿命对应的电压安全区间。 针对直流下 LDMOS的线性漏电流（Idlin ) 的 HCI退化， 目前已有一些 测试方法， 一般会选择测试某一固定漏电压 Vd下最大村底电流值（ Isubmax ) 对应的栅压 Vg作为电压应力 （stress )条件， 得到这个电压下的 HCI寿命； 但这只是 HCI SOA二维曲线上的一个点。 LDMOS工作情况下往往是脉沖方 式， 需要一个电压区间范围内的 HCI评价； 如果通过实际测试确定整个区间 需要大量的测试和时间， 不利于工艺开发周期和市场需求， 而且测试成本较 高。
发明内容
有鉴于此， 本发明提出了一种新的 LDMOS 器件的热载流子注入效应的 测试方法， 使得使热载流子注入效应下的工作寿命计算由一个电压条件增大 到工作区间。 根据本发明的目的提出的 LDMOS器件的热载流子注入效应的测试方法， 包括步骤：
1 )提供一 LDMOS器件， 已知该 LDMOS器件的栅极工作电压 （ Vgop ) 和漏极击穿电压 （Vsnapback) ；
2)测量该 LDMOS器件的漏极电流-漏极电压 （Id-Vd) 曲线， 得到漏极 最大工作电压 （Vdop) ；
3) 以步骤 2) 中漏极最大工作电压（Vdop)为上限值， 测量不同漏极电 压下的漏极电流-栅极电压 （Id-Vg)和村底电流-栅极电压 （Isub-Vg) 曲线；
4)从步骤 2) 中的漏极电流-漏极电压 （Id-Vd) 曲线选取一个小于 90% 中的村底电流-栅极电压 （Isub-Vg) 曲线选取最大村底电流（Isubmax)对应 的栅极电压作为栅极电压的应力条件 ( Vgstress ) ；
5 ) 以步骤 4) 中的漏极电压应力条件和栅极电压的应力条件对所述 LDMOS 器件进行热载流子注入实验， 获取应力热载流子注入寿命
( TTFstress ) ； 6) 以步骤 1)至 5)对若干个样品进行测试， 根据该若干个样品的应力 热载流子注入寿命 ( TTFstress )拟合出 LDMOS 器件的热载流子注入使用寿 命 TTFuse;
优选的， 所述步骤 2) 中的测量条件为： 漏极电压 （Vd)从 0到击穿电 压（Vsnapback)范围内， 以 101个步长取点； 栅极电压（ Vg )从 0到栅极工 作电压 （Vgop) 范围内， 以 IV为一个步长取点。 优选的， 所述步骤 3) 中的测量条件为： 栅极电压 （Vg)从 0到栅极工 作电压 （Vgop) 范围内， 以 101个步长取点； 漏极电压 （Vd)从 0到漏极最 大工作电压 （Vdop) 范围内， 以 IV为一个步长取点。
优选的， 所述步骤 5) 中热载流子注入实验具体包括：
5.1 ) 以所述步骤 4) 中漏极电压应力条件和栅极电压的应力条件对 LDMOS器件的栅极和漏极加电压；
5.2) 步骤 5.1)持续一变化时间后， 改变 LDMOS 器件的工作模式， 使 LDMOS器件工作在线性区， 测量并记录此时的漏极线性电流（Idlin) ；
5.3 )重复步骤 5.1 )和 5.2 ) , 直至 LDMOS的漏极线性电流 Idlin衰减一 预设值，将此时 LDMOS器件持续的时间记录为热载流子注入寿命（ TTFstress )
5.4)使步骤 5.2) 中 LDMOS器件线性区栅极电压从 0到栅极工作电压 (Vgop)之间以 100个步长进行变换， 并重复步骤 5.3) , 得到一组不同栅极 电压下的热载流子注入寿命 ( TTFstress )样本。
优选的， 所述步骤 5.2) 中的变化时间为： 以 10的指数次方为间隔， 单 位为秒。
优选的， 所述步骤 5.2) 中， LDMOS器件在线性区工作时， 漏极电压 Vd 为 0.1V。 优选的， 所述步骤 5.3 ) 中， 漏极线性电流 Idlin 衰减到的预设值为 10%-20%。 优选的， 所述步骤 5.2 )和 5.3 )中的， 各项数据的处理通过 VB软件编写 Excel下的宏抓取以逗号分隔值格式的原始数据文本文件。 优选的， 所述步骤 6 ) 中， 样品个数为 8-20。 优选的， 所述步骤 6 ) 中， LDMOS器件的使用寿命 TTFuse的拟合方法 包括：
6.1 )根据步骤 3 ) 中的漏极电流-栅极电压 （Id-Vg )和村底电流-栅极电 压 （Isub-Vg ) 曲线， 得到栅极电压处于栅极工作电压 Vgop下的漏极工作电 流 Ido和村底工作电流 Ibo,以及栅极电压处于栅极电压的应力条件（ Vgstress ) 下的漏极应力电流 Idstress和^"底应力电流 Ibstress;
6.2 )将步骤 5 )中的应力热载流子注入寿命（TTFstress ) , 以及步骤 6.1 ) 中的漏极工作电流 Ido、 村底工作电流 Ibo、 漏极应力电流 Idstress、 村底应力 电流 Ibstress 通过寿命模型拟合出 LDMOS 器件的热载流子注入使用寿命 TTFuse。 优选的， 进一步包括步骤， 将获得的热载流子注入使用寿命 TTFuse按栅 极电压和漏极电压为 X轴和 Y轴， 画出使用寿命的二维曲线图。 通过本发明的应用， 可以得到如下的优点： 第一： 本发明通过对应力条件下获得的器件寿命， 利用寿命模型反推出 各个工作条件下 LDMOS 器件的工作寿命， 可以得出包括整个工作区间下的 HCI的 SOA。 第二： 由于不需要对所有工作电压进行寿命测试， 大大缩短了整个测试 过程的时间。 第三： 本发明利用 VB编写的 Excel宏程序， 可以实现自动抓取数据和计 算， 大大降低了操作的人力成本。
附图说明
施例或现有技术描述中所需要使用的附图作筒单地介绍， 显而易见地， 下面 描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 1是本发明的 LDMOS器件的热载流子注入效应的测试方法流程图； 图 2是一种实施例下的 Id- Vd曲线示意图；
图 3是又一种实施方式下 Isub-Vg曲线示意图；
图 4是又一种实施方式下的 LDMOS器件热载流子注入效应下的使用寿命 二维曲线图。 具体实施方式
本发明针对现有的 LDMOS器件产品， 在做 HCI ( Hot Carrier Inject, 热 载流子注入效应） 的 SOA ( Safe Operation Area, 安全工作区）测试时， 只能 取一个电压点作为应力条件， 无法涉及所有的工作电压这个问题， 提出了一 种筒单的能够覆盖全部工作区间内的电压点的测试方法。 下面， 将对本发明 的技术方案做详细介绍。 请参见图 1 ,图 1是本发明的 LDMOS器件的热载流子注入效应的测试方 法流程图。 如图所示， 该测试方法包括步骤：
S1: 提供一 LDMOS器件， 用来进行 HCI的测试。 测试前， 需要已知该 LDMOS器件的栅极工作电压 （Vgop )和漏极击穿电压 （Vsnapback ) , 并对 该 LDMOS器件做测试准备， 即把 LDMOS器件的漏极、 源极、 栅极和村底 分别接到不同的测试电极上， 用来对上述各端进行电压电流的输入输出检测。 这里的栅极工作电压 Vgop指 LDMOS器件产品在使用时，正常加载在栅极上 的电压， 通常， 该栅极工作电压 Vgop 在 3V-7V 之间。 而漏极击穿电压 Vsnapback 则是指器件工作在饱和区和击穿区的临界工作电压， 通常在 8V-65V之间。
S2: 测量该 LDMOS器件的漏极电流-漏极电压（Id-Vd )曲线， 得到漏极 最大工作电压 （Vdop ) 。 具体测量时， 在漏极施加一个扫描电压， 使得漏极 电压（Vd )从 0到击穿电压（Vsnapback )范围内进行扫描， 并以 101个步长 取点， 即取 101 个漏极电压， 并测量每个漏极电压对应的漏极电流， 绘制成 Id-Vd曲线； 而栅极电压 ( Vg )则从 0到栅极工作电压 （Vgop ) 范围内， 以 IV为一个步长取点。以栅极工作电压 Vgop=5V、漏极击穿电压 Vsnapback=8V 为例， 则分别取栅极电压 Vg=lV, 2V, 3V, 4V, 5V这几个点， 并在这几个 栅极电压点上， 分别绘制出 Id-Vd曲线， 参见图 2。
S3 : 以步骤 S2中漏极最大工作电压（Vdop )为上限值， 测量不同漏极电 压下的漏极电流-栅极电压 （Id-Vg )和村底电流-栅极电压 （Isub-Vg ) 曲线， 测量时， 栅极电压 （Vg )从 0到栅极工作电压 （Vgop ) 范围内， 以 101个步 长取点； 漏极电压 （Vd )从 0到漏极最大工作电压 （Vdop ) 范围内， 以 IV 为一个步长取点。 分别绘制出 Id-Vg曲线和 Isub-Vg曲线， 如图 3所示， 图 3 给出了 Vgop为 5V时的 Isub-Vg曲线。
S4: 从步骤 S2中的漏极电流-漏极电压 （Id-Vd ) 曲线选取一个小于 90% 的击穿电压 （ Vsnapback ) 的值作为漏极电压应力条件 （ Vdstress ) , 比如 Vsnapback=10V, 则 Vdstress可以取小于 9V的一个值。 从步骤 S3中的村底 电流 -栅极电压 （ Isub-Vg ) 曲线选取最大村底电流（ Isubmax )对应的栅极电 压作为栅极电压的应力条件 ( Vgstress ) , 比如图 3中的 Isubmax=5 χ 10—5Α, 对应的栅极电压 1.7V即为 Vgstress。 S5: 以步骤 S4中的 2个应力条件对所述 LDMOS器件进行热载流子注入 实验， 获取应力热载流子注入寿命（TTFstress ) 。 具体操作时， 包括如下几 个步骤：
S51: 首先以步骤 S4中两个应力条件对 LDMOS器件的栅极和漏极加电 压；
S52: 然后， 利用上述两个应力条件让器件持续工作一变化时间后， 改变 LDMOS器件的工作模式， 使 LDMOS器件工作在线性区， 测量并 记录此时的漏极线性电流 （ Idlin ) ； 这里的时间变化量以 10的指数次方 为间隔， 单位为秒， 比如 10秒后、 100秒后、 1000秒后 ··· ···当然， 也可以设 置为其他的变化形式。在每个时间变化点上，量取漏极线型电流 Idlin。 LDMOS 器件线性区的漏极电压 Vd=0.1V。
S53 : 重复上述两个步骤， 直至 LDMOS的漏极线性电流 Idlin衰减 一预设值， 将此时 LDMOS 器件持续的时间记录为热载流子注入寿命 ( TTFstress ) 。 这里的预设值是指经过一定时间变化之后， 测量得到的漏极 线性电流 Idlin会存在一个缩减， 当缩减到一定量时， 认为此时 LDMOS器件 的热载流子注入寿命 TTFstress已经获得， 停止在该应力测试条件下的热载流 子子注入的应力测试。 一般的， 这个衰减量可以根据实际需要而定， 较佳地， 将该预设值选择衰减为 10%-20%时。
S54: 使步骤 S52中 LDMOS器件线性区栅极电压从 0到栅极工作电压 ( Vgop )之间以 100个步长进行变换， 并重复步骤 S53, 得到一组不同栅极 电压下的热载流子注入寿命 ( TTFstress )样本。 这里需要注意的是， 由于测试过程中每个时间点 Vg扫描 101个点， 在应 力测试过程中监控的时间点在 15到 20个以上，会有超过 1500个数据要处理。 靠手动处理比较繁瑣而起容易出错， 本发明对上述各项数据的处理通过 VB 软件编写 Excel下的宏抓取以逗号分隔值格式的原始数据文本文件（.csv ) 。 该 VB编写的抓取宏如下：
Option Explicit
Dim intCount As Integer, strPath As String
Sub 列出文件 (）
Dim My Object As Object
Dim i As Integer
Dim j As Integer
Dim k As Integer
Dim dataPathl As String, dataPath2 As String, namePath As String
Application.ScreenUpdating = False
On Error Resume Next
intCount = Range("A65536").End(xlUp).Row
If intCount > 6 Then
Range("D18:CY35").Clear
Range("D82:CY99").Clear
Range("D146:CY163").Clear
Range("D210:CY227").Clear
Range("D274:CY291").Clear
Range("D338:CY355").Clear
End If
For k = 1 To 6 strPath = ThisWorkbook.Path & "\" & k
With Application. FileSearch .NewSearch .Lookln = strPath .SearchSubFolders = False .Filename = & ".csv" ' .TextOrProperty = "San*" ' .Match AllWordForms = True .FileType = msoFileTypeOfficeFiles
If .Execute() > 0 Then intCount = .FoundFiles. Count
For i = 1 To intCount
namePath = Replace(.FoundFiles(i), strPath & "\", "")
Set MyObject = GetObject(strPath & 7" & namePath)
For j = 1 To 101 dataPath 1 = ""' & strPath & "\[" & Right(namePath, 35) & "]" & Left(Right(namePath, 35), 24) & '"!" & Cells(32 + j, l).Address(, , xlRlCl)
Cells(17 + 64 * (k - 1), 3 + j) = Application.ExecuteExcel4Macro(dataPathl) dataPath2 = ""' & strPath & "\[" & Right(namePath, 35) & "]" & Left(Right(namePath, 35), 24) & '"!" & Cells(32 + j, 2).Address(, , xlRlCl)
Cells(i + 17 + 64 * (k - 1), 3 + j) = Application.ExecuteExcel4Macro(dataPath2)
Next j
Next i
Workbooks("*").Close
Else
MsgBox "没有找到符合指定文件， 请重新搜索！ " End If
End With
Application.ScreenUpdating = True Next k End Sub 利用该抓取程序， 可以实现数据的自动记录和处理， 避免的大量的人工 时间。
S6: 以步骤 S1至 S5对若干个样品进行测试， 根据该若干个样品的应力 热载流子注入寿命 ( TTFstress )拟合出 LDMOS 器件的热载流子注入使用寿 命 TTFuse。 该步骤中， 样品的数量通常可以为 8至 20个， 太少的话容易引起 数据失真， 而太多的话， 又会使测试时间过长。 具体测量时， 包括步骤：
S61 : 根据步骤 S3 中的漏极电流-栅极电压 （Id-Vg )和村底电流-栅极电 压 （Isub-Vg ) 曲线， 得到栅极电压处于栅极工作电压 Vgop 下的漏极工作电 流 Ido和村底工作电流 Ibo,以及栅极电压处于栅极电压的应力条件（ Vgstress ) 下的漏极应力电流 Idstress和^"底应力电流 Ibstress;
S62: 将步骤 S5中的应力热载流子注入寿命（TTFstress ) , 以及步骤 S61 中的漏极工作电流 Ido、 村底工作电流 Ibo、 漏极应力电流 Idstress、 村底应力 电流 Ibstress 通过寿命模型拟合出 LDMOS 器件的热载流子注入使用寿命 TTFuse。
这里的 Ido、 Ibo是一组随着加载在栅极和漏极上的工作电压不同而不同 的数组矩阵，比如已知一组 Vgop和 Vdop,可以 ^据曲线找到对应的 Ido、 IbOo 如此， 在整个工作区间内的电压， 都能找到对应的工作电流。 利用上述分析得到的 Ido、 Ibo , 和漏极应力电流 Idstress、 村底应力电流 Ibstress, 以及热载流子注入寿命（ TTFstress ) , 代入寿命模型：
TTFstress x Idstress=HW* (Ibstress/Idstress)"M ( 1 )
TTFuse x Ido=HW* (Ibo/Ido)- M ( 2 )
( 1 ) 式和（2 ) 式中的 HW为器件的参数， M根据经验通常取值为 3 , 将（1 ) 式和（2 ) 式等比一下， 即可获得热载流子注入使用寿命 TTFuse。 根据每组 Ibo、 Ido, 既能获得全部区间内的 TTFuse。
最后， 可以将 TTFuse按栅极电压和漏极电压为 X轴和 Y轴， 画出使用 寿命的二维曲线图， 如图 4所示， 图 4是以栅极电压 Vg从 0到 5V, 漏极电 压 Vd从 0到 42V为例作出的一个 LDMOS器件热载流子注入效应下的使用 寿命二维曲线图。 图中的 Isubmax 点表示的是现有技术中只以一个电压值作 为应力条件下获得的使用寿命， 而本发明则是将整条二维曲线都能测量出来。 综上所述， 本发明提出了一种 LDMOS器件的热载流子效应的测试方法， 该测试方法通过对应力条件下获得的器件寿命， 利用寿命模型反推出各个工 作条件下 LDMOS器件的工作寿命， 可以得出包括整个工作区间下的 HCI的 SOA。 在本发明中由于不需要对所有工作电压进行寿命测试， 大大缩短了整 个测试过程的时间。 并且利用 VB编写的 Excel宏程序， 可以实现自动抓取数 据和计算， 大大降低了操作的人力成本。 对所公开的实施例的上述说明， 使本领域专业技术人员能够实现或使用 本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易 见的， 本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实施例中实现。 因此， 本发明将不会被限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

权利要求
1、 一种 LDMOS器件的热载流子注入效应测试方法， 其特征在于， 包括 步骤：
1 )提供一 LDM0S器件， 已知该 LDMOS器件的栅极工作电压和漏极击 穿电压；
2 )测量该 LDMOS器件的漏极电流-漏极电压曲线，得到漏极最大工作电 压；
3 ) 以步骤 2 ) 中漏极最大工作电压为上限值， 测量不同漏极电压下的漏 极电流 -栅极电压和村底电流 -栅极电压曲线；
4 )从步骤 2 )中的漏极电流-漏极电压曲线选取一个小于 90%的击穿电压 的值作为漏极电压应力条件， 从步骤 3 ) 中的村底电流-栅极电压曲线选取最 大村底电流对应的栅极电压作为栅极电压的应力条件；
5 ) 以步骤 4 ) 中的漏极电压应力条件和栅极电压的应力条件对所述 LDMOS器件进行热载流子注入实验， 获取应力热载流子注入寿命；
6 ) 以步骤 1 )至 5 )对若干个样品进行测试， 根据该若干个样品的应力 热载流子注入寿命拟合出 LDMOS器件的热载流子注入使用寿命。
2、 如权利要求 1所述的测试方法， 其特征在于： 所述步骤 2 ) 中的测量 条件为： 漏极电压从 0到击穿电压范围内， 以 101个步长取点； 栅极电压从 0 到栅极工作电压范围内， 以 IV为一个步长取点。
3、 如权利要求 1所述的测试方法， 其特征在于： 所述步骤 3 ) 中的测量 条件为： 栅极电压从 0到栅极工作电压范围内， 以 101个步长取点； 漏极电 压从 0到漏极最大工作电压范围内， 以 IV为一个步长取点。
4、 如权利要求 1所述的测试方法， 其特征在于： 所述步骤 5 ) 中热载流 子注入实验具体包括：
5.1 ) 以所述步骤 4 ) 中漏极电压应力条件和栅极电压的应力条件对 LDMOS器件的栅极和漏极加电压；
5.2 ) 步骤 5.1 ) 持续一变化时间后， 改变 LDMOS器件的工作模式， 使 LDMOS器件工作在线性区， 测量并记录此时的漏极线性电流；
5.3 ) 重复步骤 5.1 ) 和 5.2 ) , 直至 LDMOS的漏极线性电流衰减一 预设值， 将此时 LDMOS器件持续的时间记录为热载流子注入寿命
5.4 )使步骤 5.2 )中 LDMOS器件线性区栅极电压从 0到栅极工作电压之 间以 100个步长进行变换， 并重复步骤 5.3 ) , 得到一组不同栅极电压下的热 载流子注入寿命样本。
5、 如权利要求 4所述的测试方法， 其特征在于： 所述步骤 5.2 ) 中的变 化时间为： 以 10的指数次方为间隔， 单位为秒。
6、如权利要求 4所述的测试方法，其特征在于：所述步骤 5.2 )中， LDMOS 器件在线性区工作时， 漏极电压 Vd为 0.1V。
7、 如权利要求 4所述的测试方法， 其特征在于： 所述步骤 5.3 ) 中， 漏 极线性电流衰减到的预设值为 10%-20%。
8、 如权利要求 4所述的测试方法， 其特征在于： 所述步骤 5.2 ) 至 5.4 ) 中的，各项数据的处理通过 VB软件编写 Excel下的宏抓取以逗号分隔值格式 的原始数据文本文件。
9、 如权利要求 1所述的测试方法， 其特征在于： 所述步骤 6 ) 中， 样品 个数为 8-20。
10、如权利要求 1所述的测试方法，其特征在于：所述步骤 6 )中， LDMOS 器件的使用寿命的拟合方法包括：
6.1 )根据步骤 3 )中的漏极电流 -栅极电压和村底电流-栅极电压曲线， 得 到栅极电压处于栅极工作电压下的漏极工作电流和村底工作电流， 以及栅极 电压处于栅极电压的应力条件下的漏极应力电流和村底应力电流；
6.2 )将步骤 5 ) 中的应力热载流子注入寿命， 以及步骤 6.1 ) 中的漏极工 作电流、 村底工作电流、 漏极应力电流、 村底应力电流通过寿命模型拟合出
LDMOS器件的热载流子注入使用寿命。
11、 如权利要求 1 所述的测试方法， 其特征在于： 进一步包括步骤， 将 获得的热载流子注入使用寿命按漏极电压和栅极电压为 X轴和 Y轴， 画出使 用寿命的二维曲线图。
PCT/CN2013/087913 2012-11-29 2013-11-27 一种ldmos器件热载流子注入效应的测试方法 WO2014082574A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210499936.4 2012-11-29
CN201210499936.4A CN103852700B (zh) 2012-11-29 2012-11-29 一种ldmos器件热载流子注入效应的测试方法

Publications (1)

Publication Number Publication Date
WO2014082574A1 true WO2014082574A1 (zh) 2014-06-05

Family

ID=50827189

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/087913 WO2014082574A1 (zh) 2012-11-29 2013-11-27 一种ldmos器件热载流子注入效应的测试方法

Country Status (2)

Country Link
CN (1) CN103852700B (zh)
WO (1) WO2014082574A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104237764B (zh) * 2014-09-15 2017-01-25 工业和信息化部电子第五研究所 Mos器件热载流子注入寿命退化的测试方法和装置
CN112560380A (zh) * 2019-09-25 2021-03-26 天津大学 一种使用基于知识的神经网络的mos晶体管的射频参数退化模型
CN111060794B (zh) * 2019-11-19 2022-05-13 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 热载流子注入效应的寿命评估方法、装置和计算机设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201939A (ja) * 1993-12-28 1995-08-04 Matsushita Electron Corp 半導体素子の信頼性試験方法
CN101271143A (zh) * 2008-03-25 2008-09-24 上海集成电路研发中心有限公司 一种热载流子注入测试mos器件的方法
CN101587162B (zh) * 2008-05-23 2011-08-24 中芯国际集成电路制造(北京)有限公司 检测半导体器件热载流子效应的方法
CN101726695B (zh) * 2008-10-17 2011-12-28 和舰科技(苏州)有限公司 一种测试nmos热载流子注入寿命的方法
CN102495345A (zh) * 2011-12-06 2012-06-13 上海集成电路研发中心有限公司 确定热载流子注入器件寿命的方法
CN102508146A (zh) * 2011-11-25 2012-06-20 上海集成电路研发中心有限公司 确定热载流子注入应力测试条件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106088B2 (en) * 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
CN101089642B (zh) * 2006-06-13 2012-08-22 中芯国际集成电路制造(上海)有限公司 一种加速热载流子注入测试的方法
CN102567560A (zh) * 2010-12-27 2012-07-11 北京圣涛平试验工程技术研究院有限责任公司 Mos器件寿命预计方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201939A (ja) * 1993-12-28 1995-08-04 Matsushita Electron Corp 半導体素子の信頼性試験方法
CN101271143A (zh) * 2008-03-25 2008-09-24 上海集成电路研发中心有限公司 一种热载流子注入测试mos器件的方法
CN101587162B (zh) * 2008-05-23 2011-08-24 中芯国际集成电路制造(北京)有限公司 检测半导体器件热载流子效应的方法
CN101726695B (zh) * 2008-10-17 2011-12-28 和舰科技(苏州)有限公司 一种测试nmos热载流子注入寿命的方法
CN102508146A (zh) * 2011-11-25 2012-06-20 上海集成电路研发中心有限公司 确定热载流子注入应力测试条件的方法
CN102495345A (zh) * 2011-12-06 2012-06-13 上海集成电路研发中心有限公司 确定热载流子注入器件寿命的方法

Also Published As

Publication number Publication date
CN103852700B (zh) 2016-08-03
CN103852700A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
Yang et al. High temperature gate-bias and reverse-bias tests on SiC MOSFETs
CN102004218B (zh) 芯片可接受度测试方法
CN102385029A (zh) 高压mos器件测试方法
WO2014082574A1 (zh) 一种ldmos器件热载流子注入效应的测试方法
US9054793B2 (en) Structure, system and method for device radio frequency (RF) reliability
CN105609023B (zh) 一种测试元件组、阵列基板、检测设备及检测方法
CN103576066A (zh) 一种半导体器件热载流子寿命的测量方法
CN103106882A (zh) 时钟控制电路、驱动电路以及液晶显示装置
CN103364694B (zh) 对超测量源表范围的漏源击穿电压进行测量的装置及方法
CN113092975A (zh) 功率mos器件的源漏击穿电压测试方法
Tang et al. RTN induced frequency shift measurements using a ring oscillator based circuit
CN103412032A (zh) 增强型功率mos器件栅内引线脱落的检测方法
CN103576065A (zh) 一种晶体管阈值电压的测试电路
CN103995222B (zh) 开关管的开启电压测试方法
CN113030675B (zh) 一种基于临近颗粒法的无背金mosfet晶圆测试方法
CN206148935U (zh) 防浪涌继电器
CN115639454A (zh) SiC MOSFET高温反偏或高温栅偏试验的阈值电压监测电路
CN102194691B (zh) 多栅结构mosfet模型的建模方法
JP2009151546A (ja) 高耐圧ｍｏｓトランジスタの回路シミュレーション方法
CN114895166A (zh) GaN功率器件动态应力老化试验方法和系统
CN103499782B (zh) 垂直双扩散金属氧化物半导体场效应晶体管的测试方法
US20140195175A1 (en) Measuring dielectric breakdown in a dynamic mode
JP6829432B2 (ja) 太陽電池特性測定装置および太陽電池特性測定方法
CN103792478A (zh) 一种绝缘栅双极型晶体管直流特性的仿真方法
Golan et al. An improved reliability model for Si and GaN power FET

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13858667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13858667

Country of ref document: EP

Kind code of ref document: A1