JP2011199150A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011199150A
JP2011199150A JP2010066389A JP2010066389A JP2011199150A JP 2011199150 A JP2011199150 A JP 2011199150A JP 2010066389 A JP2010066389 A JP 2010066389A JP 2010066389 A JP2010066389 A JP 2010066389A JP 2011199150 A JP2011199150 A JP 2011199150A
Authority
JP
Japan
Prior art keywords
chip
power semiconductor
control
heat radiating
radiating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010066389A
Other languages
English (en)
Inventor
Toshitaka Shiga
利貴 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010066389A priority Critical patent/JP2011199150A/ja
Publication of JP2011199150A publication Critical patent/JP2011199150A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】制御用ICの温度センサが良好に機能し、パワー半導体チップを良好に制御する事のできる半導体モジュールを実現する。
【解決手段】第１のリード端子（リード端子２１〜２４）は、第１の放熱板３１の第１の側面に連結されており、パワー半導体チップ４１の裏面電極（Ｄ：ドレイン電極）の取り出し電極として機能する。第２のリード端子（リード端子２５）は、ソース電極（Ｓ）となるボンディングパッド４１１に接続される。第３のリード端子（リード端子２６〜２８）は、制御用ＩＣチップ４２の電極と接続されている。さらに前記パワー半導体チップの電極と、前記制御用ICチップの電極とがワイヤを介して電気的に接続されている。
【選択図】図１

Description

本発明は、大電力動作をするパワー半導体チップ、及びこれを制御する制御用ICチップが共にリードフレーム上に搭載され、さらに制御用ICチップはパワー半導体チップの温度を検知する温度センサを有し、これらがモールド材により被覆された半導体装置(パワー半導体モジュール)の構造に関する。
大電流のスイッチングや整流を行うパワー半導体素子（整流用ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ等）及びこれを制御する制御用ICチップが共にリードフレーム上に搭載され、さらに制御用ICチップはパワー半導体チップの温度を検知する温度センサを有する半導体装置は例えば特許文献１に記載されている。
一般には、こうしたパワー半導体モジュールにおいては、放熱板とリード端子（リード）とから構成されるリードフレームが使用され、この放熱板の上にパワー半導体チップが搭載される。この構造は、樹脂から成るモールド材で封止され、この固化したモールド材がパッケージとなる。リードフレームは、熱伝導率の高い銅等で形成されている。また、リードフレームの一部を構成するリード端子がモールド材から突出した形態とされる。パワー半導体チップの電極は、電気信号の入出力端子を構成する各リードにボンディングワイヤ等を用いて接続される。パワー半導体チップは、外部から各リードに印加された電圧によって動作する。この構成のパワー半導体モジュールは、プリント基板中に形成されたスルーホールに各リードが挿入されてはんだ付けされることによって実際に使用される。あるいは、各リードがモールド材から突出しているだけでなく、モールド材の裏面に放熱板が露出した形態とすることもできる。この場合、裏面の放熱板自身もプリント基板にはんだ付けされて使用されることもある。
ここで、下記特許文献１においてはパワー半導体チップと同一のリードフレーム上に制御用ICチップが搭載され、さらにパワー半導体チップと制御用ICチップは互いに密着するように構成されている。
特開2005-44958号公報
しかしながら、こうした場合においては、パワー半導体チップの発した熱が伝達して制御用ＩＣの温度が上昇し、性能が著しく劣化する場合がある。従って、パワー半導体チップの温度上昇が制御用ＩＣチップ等に伝達され、パワー半導体モジュールの動作が適正になされなくなる場合があり、最悪の場合制御用ICチップが熱破壊され、制御機能を喪失する虞があった。しかし制御用ICチップの破壊を防止するためにリードフレームを離間し、それぞれ別個のリードフレームに搭載した構成を取った場合は逆に制御用ICチップの温度センサが機能する温度に達しない場合があり、パワー半導体装置の制御を行う事が困難であった。
そのため、パワー半導体チップと制御用ICチップをそれぞれ別個のリードフレームに搭載した構成において制御用ICチップの温度センサを良好に機能させる構成が望まれていた。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１の放熱板と、該第１の放熱板と離間して配置された第２の放熱板と、前記第１の放熱板の主面に搭載され、１対の電極を具備するパワー半導体チップと、前記第２の放熱板の主面に搭載された制御用ICチップと、前記第１の放熱板、前記第２の放熱板、を具備し、前記制御用ICチップは制御部と温度センサを有し、
前記パワー半導体チップの電極と、前記制御用ICチップの電極とがワイヤを介して電気的に接続されており、前記パワー半導体チップの発熱が前記ワイヤを介して前記制御用ICチップの前記温度センサに伝達される事を特徴とする。
本発明の半導体装置においてはさらに、前記第１の放熱板は、一方の側面から突出する延伸部を備え、前記第１の放熱板の一方の側面と前記延伸部とがそれぞれ前記第２の放熱板の異なる辺に対向している事を特徴とする。
本発明の半導体装置においてはさらに、前記第１の放熱板、前記第２の放熱板、前記パワー半導体チップ、及び前記制御用ICチップを被覆するモールド材を備え、前記モールド材のフィラー含有率が８０重量％から９０重量％である事を特徴とする。
本発明はパワー半導体チップの発熱がワイヤを介して制御用ICチップの温度センサに伝達されるため、パワー半導体チップと制御用ICチップをそれぞれ別個のリードフレームに搭載した構成において制御用ICチップの温度センサを良好に機能させる事が可能となり、高信頼性の半導体装置を得ることができる。
本発明の実施の形態に係る半導体装置の構成を示す上面からの透視図である。 本発明の実施の形態に係る半導体装置の外観を示す斜視図である。 本発明の実施の形態に係る半導体装置の製造において用いられる金属パターンの平面図である。 本発明の実施の形態に係る半導体装置において構成される回路図の一例である。
以下、本発明の実施の形態となる半導体装置として、パワー半導体モジュールについて説明する。このパワー半導体モジュールにおいては、パワー半導体チップと制御用ＩＣチップが、それぞれ独立した放熱板上に搭載され、複数のリード端子と組み合わせた形態となったリードフレーム組立体とされる。このリードフレーム組立体がモールド材に包囲された形態で、パワー半導体モジュール（半導体装置）とされる。
図１は、このパワー半導体モジュール（半導体装置）１０を上側から見た透視図である。ここで、図中の破線で囲まれた領域がモールド材に対応する。モールド材の外側には、その一方の側面からリード端子２１〜２４の４本、他方の側面からリード端子２５〜２８の４本のリード端子がそれぞれ反対方向に導出されている。このパワー半導体モジュール１０においては、パワー半導体チップが大電力でのスイッチング動作を行い、制御用ＩＣチップがこのパワー半導体チップの制御を行う。
また、このパワー半導体モジュール１０の外観斜視図が図２である。図示のように、パワー半導体モジュール１０は、モールド材から導出されたリード端子にリードフォーミング（折り曲げ加工）が施され、各リード端子はその先端部がプリント基板上のスルーホールに挿入され、プリント基板にはんだ付けによって固定される。
このパワー半導体モジュール１０においては、互いに分離して形成された第１の放熱板３１と第２の放熱板３２とが用いられる。このうち、第１の放熱板３１の主面にはパワー半導体チップ４１が搭載され、第２の放熱板３２の主面には制御用ＩＣチップ４２が搭載される。パワー半導体チップ４１は制御用ＩＣチップ４２に比較して大きな発熱が生じ、その放熱効果を高くするために、第１の放熱板３１の面積は第２の放熱板３２の面積よりも大きくなっている。制御用ＩＣチップ４２中には、その温度を測定する温度センサ４２８が形成されている。
ここで用いられるリード端子２１〜２８は、第１のリード端子（リード端子２１〜２４）、第２のリード端子（リード端子２５）、第３のリード端子（リード端子２６〜２８）に、その機能上区分される。
第１の放熱板３１は、第１のリード端子（リード端子２１〜２４）の配列方向において、第２の放熱板３２が設けられた側に向かって延伸する延伸部３１Ａを備える。このため、図１においては、第２の放熱板３２の外周部となる辺ｃ、辺ｄは、第１の放熱板３１における辺ａ、辺ｂと近接して対向する。温度センサ４２８が検知する温度をパワー半導体チップ４１の温度に近づけるためには、辺ｃと辺ａ、辺ｄと辺ｂの間隔は、例えば０．１５ｍｍ〜０．９ｍｍとすることが好ましい。
第１の放熱板３１及び第２の放熱板３２は、所望の機械的強度と放熱効果が得られる厚さの銅又は銅合金、鉄または鉄合金、アルミニウムまたはアルミニウム合金等で構成される。また、第１の放熱板３１及び第２の放熱板３２、延伸部３１を、リード端子２１〜２４、２５〜２８よりも厚くすることも可能である。具体的には第１の放熱板３１及び第２の放熱板３２、延伸部３１Ａは０．２５ｍｍから１．０ｍｍ、リード端子２１〜２４、２５〜２８は０．２５ｍｍから０．７５ｍｍで構成される事が好ましい。銅又は銅合金、鉄または鉄合金、アルミニウムまたはアルミニウム合金等は、モールド材を構成するエポキシ樹脂等と比べて充分に高い熱伝導率をもつため、パワー半導体チップ４１が動作時に発する熱は、放熱板を介し、リード端子から放熱させることができる。本発明においてモールド材はフィラー（一般的には結晶または溶融シリカ）とエポキシ樹脂を主成分として構成され、その他公知の離型剤、硬化剤、難燃材などが添加される。本発明においてはモールド樹脂はフィラーの含有率が８０重量％から９０重量％とされる事が好ましい。
重量を８０％重量とした場合には、従来７０％程度フィラーを含有した場合と比較して熱伝導率が向上し、制御用ICチップの温度センサに対してより熱を伝達する事が可能となり、温度センサをより良好に動作させる事が出来る。しかし９０重量％以上とした場合には、相対的にエポキシ樹脂の比率が低下するため成形性の面で問題が生じる虞がある。そのため本発明においてはフィラーの含有率が８０重量％から９０重量％とした。フィラーの材料については主にシリカが好適に使用されるが、材料についてはその他アルミナなどが使用される。
このパワー半導体モジュール１０を製造するに際しては、パワー半導体モジュール１０の多数個分の放熱板とリード端子とが配列して形成された、図３に示される金属フレームを使用する。この金属フレーム上における各放熱板にパワー半導体チップ４１、制御用ＩＣチップ４２等を搭載し、複数のリードフレーム組立体が配列された状態とした後、各パワー半導体モジュールに対応する箇所にモールド材を形成し、多数のパワー半導体モジュールを区画する境界部（図３中の破線で示された箇所）で金属フレームを切断することにより、図１のパワー半導体モジュール１０が得られる。なお、金属フレーム中に第１の放熱板３１及び第２の放熱板３２を固定するために、固定バー３１１、３２１が設けられているが、これらは半導体モジュール１０の製造過程において除去される。この製造方法自体は、リードフレーム上に半導体チップを搭載した形態の半導体モジュールにおいて通常知られる製造方法と同様である。
ここで、パワー半導体チップ（パワー半導体チップ）４１は、整流用ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、高電圧が印加され、大電流が流されて動作する半導体素子である。パワー半導体チップ（パワー半導体チップ）４１の一方の主面は導電性接着材（図示せず）を介して第１の放熱板３１に電気的に接続され、
他方の主面には、複数のボンディングパッド（電極）４１１、４１２が設けられている。
制御用ＩＣチップ（制御用ICチップ）４２は、パワー半導体チップ４１を制御する回路が構成されたＩＣであり、制御部４２７と、温度センサ４２８を有している。その上面には、パワー半導体チップ４１と同様にボンディングパッド４２１、４２３、４２４、４２５が設けられている。また、その内部には、制御回路と共に温度センサ（温度感知素子）４２８が形成されている。温度センサ４２８は、パワー半導体チップ４１の温度を電気的に感知し、制御回路に出力する。制御回路は、パワー半導体チップ４１の温度がその正常動作時の温度と比べて大きくなった場合に、パワー半導体チップ４１の動作を制御するように機能する。本発明においては、パワー半導体チップの電極と、前記制御用ICチップの電極とがワイヤを介して電気的に接続されており、前記パワー半導体チップの発熱が前記ワイヤを介して前記制御用ICチップの前記温度センサに伝達されるため、
温度センサ４２８へ確実に温度を伝達する事が可能となり、温度センサ４２８は確実に温度を感知する事ができる。
パワー半導体チップ４１、制御用ＩＣチップ４２への電気的接続は、これらの上面に形成されたボンディングパッドにボンディングワイヤを接続することによって行われる。図１においては、パワー半導体チップ４１のボンディングパッド４１１（ソース電極）と第２のリード端子（リード端子２５）との間、パワー半導体チップ４１のボンディングパッド４１１と制御用ＩＣチップ４２のボンディングバッド４２２との間、及びパワー半導体チップ４１のボンディングパッド４１２（ゲート電極）と制御用ＩＣチップ４２のボンディングバッド４２１との間がボンディングワイヤ５０を用いて電気的に接続されている。また、制御用ＩＣチップ４２のボンディングバッド４２３、４２５と第３のリード端子（リード端子２６、２８）との間もボンディングワイヤ５０を用いて電気的に接続されている。更に、制御用ＩＣチップ４２のボンディングバッド４２４と第２の放熱板３２との間もボンディングワイヤ５０を用いて電気的に接続されている。パワー半導体チップ４１の裏面（ボンディングパッド４１１等が設けられている面と反対側の面）にはドレイン電極が設けられており、第１の放熱板３１の上面に導電性接着材を介して固着されている。
このパワー半導体モジュール１０を用いて実現される電源回路（例えばスタンバイ用電源回路）の一例が図４に示されている。図４の電源回路を実現するパワー半導体モジュール１０においては、パワー半導体チップ４１の動作電流は、１対の主電極であるドレイン（Ｄ）とソース（Ｓ）間に流れる。このため、Ｄ−Ｓ間には、この電源回路に通常動作時に印加される最も高い電圧が加わる。そして、この動作電流のオンオフは、制御用ＩＣチップ４２からの出力信号（ゲート信号）によって制御される。制御用ＩＣチップ４２を動作させるための電源電圧入力端子としてＶｃｃがあり、制御信号入力端子としてＦＢが設けられている。最終的には、右上に記載された負荷に対して出力電圧Ｖｏが印加される。このため、このパワー半導体モジュール１０においては、Ｄ、Ｓ、Ｖｃｃ、ＦＢ、ＧＮＤ（接地）の５つの端子が必要になり、これらが前記の各リード端子に振り分けられる。
このパワー半導体モジュール１０においては、第１の放熱板３１における第１の側面(一方の側面：図１中では右側面）に沿って第１のリード端子（リード端子２１〜２４）が互いに並行して配置されている。一方、第１の放熱板３１における第１の側面の反対側に位置する第２の側面（他方の側面：図１中では左側面）の側に、第２のリード端子（リード端子２５）が配置される。また、第２のリード端子が形成された側（第２の側面側）における第２の放熱板３２に近い側に、第３のリード端子（リード端子２６〜２８）が配置される。
ここで、第１のリード端子（リード端子２１〜２４）は、第１の放熱板３１の第１の側面に連結されており、第１の放熱板３１の上面に固着されたパワー半導体チップ４１の裏面電極（Ｄ：ドレイン電極：一方の主電極）の取り出し電極として機能する。第２のリード端子（リード端子２５）は、ソース電極（Ｓ：他方の主電極）となるボンディングパッド４１１に接続される。第３のリード端子（リード端子２６〜２８）は、制御用ＩＣチップ４２の電極（Ｖｃｃ、ＧＮＤ、ＦＢ）と接続されている。なお、第２のリード端子と第３のリード端子は、いずれも第１の放熱板３１とは分離されている。ただし、リード端子２７は、第２の放熱板３２と連結されており、接地端子として機能している。
１０ パワー半導体モジュール（半導体装置）
１１ パッケージ
２１〜２４ 第１のリード端子（リード端子）
２５ 第２のリード端子（リード端子）
２６〜２８ 第３のリード端子（リード端子）
３１ 放熱板（第１の放熱板）
３１Ａ 延伸部
３２ 放熱板（第２の放熱板）
４１ パワー半導体チップ
４２ 制御用ＩＣチップ
５０ ボンディングワイヤ
３１１、３２１ リードフレーム固定バー
４１１、４１２、４２１〜４２５ ボンディングパッド
４２７ 制御部
４２８ 温度センサ

Claims (3)

  1. 第１の放熱板と、該第１の放熱板と離間して配置された第２の放熱板と、前記第１の放熱板の主面に搭載され、１対の電極を具備するパワー半導体チップと、前記第２の放熱板の主面に搭載された制御用ICチップと、前記第１の放熱板、前記第２の放熱板を具備し、前記制御用ICチップは制御部と温度センサを有し、前記パワー半導体チップの電極と、前記制御用ICチップの電極とがワイヤを介して電気的に接続されており、前記パワー半導体チップの発熱が前記ワイヤを介して前記制御用ICチップの前記温度センサに伝達される事を特徴とした半導体装置。
  2. 前記第１の放熱板は、一方の側面から延伸する延伸部を備え、前記第１の放熱板の一方の側面と前記延伸部とがそれぞれ前記第２の放熱板の異なる辺に対向している事を特徴とした請求項１に記載の半導体装置。
  3. 前記第１の放熱板、前記第２の放熱板、前記パワー半導体チップ、及び前記制御用ICチップを被覆するモールド材を備え、前記モールド材のフィラー含有率が８０重量％から９０重量％である事を特徴とした請求項１に記載の半導体装置。

JP2010066389A 2010-03-23 2010-03-23 半導体装置 Pending JP2011199150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010066389A JP2011199150A (ja) 2010-03-23 2010-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066389A JP2011199150A (ja) 2010-03-23 2010-03-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2011199150A true JP2011199150A (ja) 2011-10-06

Family

ID=44876963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066389A Pending JP2011199150A (ja) 2010-03-23 2010-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2011199150A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021124632A1 (de) 2020-12-24 2022-06-30 Mitsubishi Electric Corporation Halbleitermodul und elektrische-Energie-Wandlungsvorrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021124632A1 (de) 2020-12-24 2022-06-30 Mitsubishi Electric Corporation Halbleitermodul und elektrische-Energie-Wandlungsvorrichtung
US11710683B2 (en) 2020-12-24 2023-07-25 Mitsubishi Electric Corporation Heat conduction pattern for cooling a power module
JP7396264B2 (ja) 2020-12-24 2023-12-12 三菱電機株式会社 半導体モジュール及び電力変換装置

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP4985810B2 (ja) 半導体装置
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP4985809B2 (ja) 半導体装置
JP5749468B2 (ja) 回路装置およびその製造方法
JP2006332579A (ja) 半導体装置
JP2011199148A (ja) 半導体装置
JP2010034350A (ja) 半導体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP6813259B2 (ja) 半導体装置
JP5161688B2 (ja) 半導体装置および半導体モジュール
JP5341339B2 (ja) 回路装置
JP5909396B2 (ja) 回路装置
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP2010177619A (ja) 半導体モジュール
JP4375299B2 (ja) パワー半導体装置
JP4695041B2 (ja) 半導体装置
JP2011199150A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
JP2011199149A (ja) 半導体装置
JP5962364B2 (ja) パワー半導体モジュール
JP2017069352A (ja) 半導体装置
JP2014090017A (ja) パワー半導体モジュール
JP2017069350A (ja) 半導体装置
JP2013207168A (ja) 半導体モジュール