JP2564370Y2 - 電力半導体装置 - Google Patents

電力半導体装置

Info

Publication number
JP2564370Y2
JP2564370Y2 JP1992073377U JP7337792U JP2564370Y2 JP 2564370 Y2 JP2564370 Y2 JP 2564370Y2 JP 1992073377 U JP1992073377 U JP 1992073377U JP 7337792 U JP7337792 U JP 7337792U JP 2564370 Y2 JP2564370 Y2 JP 2564370Y2
Authority
JP
Japan
Prior art keywords
power semiconductor
control
semiconductor element
temperature
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1992073377U
Other languages
English (en)
Other versions
JPH0638259U (ja
Inventor
光利 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1992073377U priority Critical patent/JP2564370Y2/ja
Publication of JPH0638259U publication Critical patent/JPH0638259U/ja
Application granted granted Critical
Publication of JP2564370Y2 publication Critical patent/JP2564370Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は電力半導体装置に関し、
更に詳しくは電力半導体素子とその制御用ＩＣが１つの
基板に搭載された電力半導体装置に関する。
【０００２】
【従来の技術】図４及び図５は従来例を示す図で、
（ａ）は平面図、（ｂ）はその側面図を示す。
【０００３】電力半導体素子４１と制御用ＩＣ４２は放
熱板４３に搭載されており、樹脂４７によって樹脂封止
されている。この電力半導体素子４１は熱を発生するた
め、電気的接続と熱伝導性の良いハンダを介して放熱板
４３に搭載されている。一方制御用ＩＣ４２は、半導体
素子４１を搭載した放熱板４３の電位と制御用ＩＣ４２
の裏面の電位が異なる場合、放熱板４３と制御用ＩＣ４
２とを絶縁する必要があり、例えば図４に示すような絶
縁ぺースト４０や、図５に示すような絶縁フィルム５０
の他、絶縁テープやセラミックスやセラミックス等の絶
縁物を介して、この制御用ＩＣ４２と放熱板４３とが固
着されている。また、電力半導体素子４１と制御用ＩＣ
４２と外部出力端子４９とは金属細線４４によって電気
的に接続されている。そこで、電力半導体素子４１に過
大な電流が流れたり、放熱が不十分であった場合に、電
力半導体素子４１が異常発熱が起こると、放熱板４３か
ら絶縁物を通して制御用ＩＣ４２に熱が伝わるが、ある
一定以上の温度上昇があった場合、制御用ＩＣ４２内部
に形成されている過熱保護回路（図示せず）が作動し、
電流電圧が遮断されるようになっている。
【０００４】
【考案が解決しようとする課題】ところで、電力半導体
素子を搭載した放熱板と制御用ＩＣとの間に高い絶縁が
要求される場合、放熱板と制御用ＩＣとを固着させる絶
縁物の厚さを厚くする必要があり、絶縁ペーストでは高
い絶縁が得られない。この場合、絶縁テープで絶縁物を
厚くすることによって高い絶縁性が得られるものの、電
力半導体素子からの熱がこの絶縁物により遮られるた
め、電力半導体素子から生じる熱が、制御用ＩＣに的確
に伝わらず、この電力半導体素子が異常発熱したとき
に、制御用ＩＣ内部に形成されている過熱保護回路が働
かず、そのため素子が破壊するといった問題が生じてい
た。また、セラミックス等の絶縁性及び熱伝導性に優れ
た絶縁物は高価なため、製造コストが上昇するという問
題もあった。
【０００５】本考案は以上の問題点を解決するためにな
されたもので、電力半導体素子に過熱異常が発生した場
合でも、その熱による素子破壊を防ぐことができる機能
を有し、絶縁性及び信頼性が高く、しかも安価な電力半
導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本考案の電力半導体装置は、放熱板上に、ハンダ
を介して電力半導体素子が電気的に接続され、かつ、上
記電力半導体素子を制御するための制御用ＩＣが絶縁物
を介して固着されてなる半導体装置において、その制御
用ＩＣと電力半導体素子とが金属細線を介して電気的に
接続されているとともに、上記制御用ＩＣ内に、当該制
御用ＩＣの温度を上記金属細線の接続点近傍で検知する
温度検知手段と、その温度検知手段による検知結果に基
づいて上記電力半導体素子に供給すべき電流及び電圧を
遮断するための過熱保護回路とを備えたことによって特
徴付けられる。
【０００７】
【作用】従来、電力半導体素子から生じる熱は、制御用
ＩＣの過熱保護回路に伝達されるが、このときに検知さ
れる温度は放熱板上の絶縁物を介して伝達される温度で
あり、特にこの絶縁物が厚い場合は電力半導体素子から
生じる熱と検知される温度との相関性が劣るものであっ
た。本考案では、電力半導体素子に発熱した熱は、金属
細線を介して制御用ＩＣ内に形成されている温度検知手
段に伝達され、電力半導体素子に発熱した熱と検知され
た温度とは相関する。この温度検知手段によって検知さ
れた検知結果は、過熱保護回路に伝達され、その温度が
所定以上である場合には電力半導体素子に供給すべき電
流電圧が遮断される。
【０００８】
【実施例】本考案実施例として、リニアレギュレータを
例にあげて以下に説明する。図２はこの本考案実施例の
平面図であり、図１はその要部拡大図である。
【０００９】トランジスタチップ１と制御用ＩＣチップ
２は放熱板３上に搭載されており、これらのチップは樹
脂７によって樹脂封止されている。このトランジスタチ
ップ１は、過大な電流が流れたり、放熱が不十分である
場合、熱を発生する。このため、トランジスタチップ１
は導電性及び熱伝導性が良いハンダ８を介して放熱板３
に搭載されているが、制御用ＩＣチップ２は放熱板３と
の絶縁性を保持するために絶縁フィルム６を介して固着
されている。さらに、トランジスタチップ１と制御用Ｉ
Ｃチップ２と外部出力端子９とは金属細線４によって電
気的に接続されている。この制御用ＩＣチップ２におい
て、この金属細線４との接続部分にはボンディングパッ
ト１０が設けられており、トランジスタチップ１で発生
した熱はこのボンディングパット１０に伝達し、またこ
のボンディングパット１０の近傍に設けられた温度セン
サ５ａにより温度が検知され、過熱保護回路５ｂに伝達
される。そこで過熱保護回路５ｂによって、この検知さ
れた温度が予め設定された温度に達しているか否かの判
断がなされ、設定された温度に達している場合は、トラ
ンジスタチップ１に供給すべき電流及び電圧を遮断する
ことにより、トランジスタチップ１の作動を停止し、過
熱を防止している。
【００１０】ここで、図３に示した本発明実施例のリニ
アレギュレータのブロック図を参照しながら、本発明実
施例の作用を説明する。トランジスタ１ａが発熱する
と、その熱は金属細線を介して制御用ＩＣチップ２に伝
達される（図１に示す矢附の向き）。トランジスタ１ａ
が予め設定された温度まで上昇した場合に、過熱保護回
路５が温度を検知し作動する。この過熱保護回路５が作
動すると、トランジスタ１ａを制御するトランジスタ３
７のべース電流が過熱保護回路５に引き込まれオフとな
り、トランジスタ１ａのべースに供給する電流を遮断
し、このトランジスタ１ａをオフとすることにより、ト
ランジスタ１ａは動作を停止する。
【００１１】一方、トランジスタ１ａが上述した設定温
度まで上昇していない場合は、過熱保護回路５は作動せ
ず、基準電圧発生回路３３の基準電圧に基づいて出力電
圧が制御される。
【００１２】なお、ＡＳＯ保護回路３１はこのリニアレ
ギュレータにおいて、過電流過電圧を保護する回路であ
る。また、出力ON/OFF制御回路３４は外部信号により出
力をオンオフさせる回路である。
【００１３】
【考案の効果】以上述べたように、本考案の電力半導体
装置によれば、電力半導体素子から発生する熱は金属細
線によって制御用ＩＣに伝達され、その伝達された熱に
よる温度を検知する温度検知手段と、その検知された温
度が所定以上である場合には電力半導体素子に供給すべ
き電流及び電圧を遮断するための過熱保護回路とを設け
たので、電力半導体素子に過熱異常が発生した場合、た
だちにその電力半導体素子の動作が停止するように電流
及び電圧の供給を遮断することができる。したがって、
過熱による素子破壊を防ぐことができ、その結果、絶縁
性及び信頼性の高い電力半導体装置を実現できる。
【００１４】さらに、制御用ＩＣに用いられる絶縁物
は、従来のような熱伝導性に優れた高価なものは必要と
せず、製造コストを低減することができる。
【図面の簡単な説明】
【図１】本考案実施例の要部拡大図
【図２】本考案実施例の平面図
【図３】本考案実施例の回路ブロック図
【図４】従来例を説明する図
【図５】従来例を説明する図
【符号の説明】
１・・・・トランジスタチップ ２・・・・制御用ＩＣチップ ３・・・・放熱板 ４・・・・金属細線 ５・・・・過熱保護回路部 ５ａ・・・・温度センサ ５ｂ・・・・過熱保護回路 ６・・・・絶縁フィルム ７・・・・樹脂 ８・・・・ハンダ ９・・・・リード端子 １０・・・・ボンディングパット １１・・・・べース

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 放熱板上に、ハンダを介して電力半導体
    素子が電気的に接続され、かつ、上記電力半導体素子を
    制御するための制御用ＩＣが絶縁物を介して固着されて
    なる半導体装置において、その制御用ＩＣと電力半導体
    素子とが金属細線を介して電気的に接続されているとと
    もに、上記制御用ＩＣ内に、当該制御用ＩＣの温度を上
    記金属細線の接続点近傍で検知する温度検知手段と、そ
    の温度検知手段による検知結果に基づいて上記電力半導
    体素子に供給すべき電流及び電圧を遮断するための過熱
    保護回路とを備えたことを特徴とする電力半導体装置。
JP1992073377U 1992-10-21 1992-10-21 電力半導体装置 Expired - Fee Related JP2564370Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992073377U JP2564370Y2 (ja) 1992-10-21 1992-10-21 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992073377U JP2564370Y2 (ja) 1992-10-21 1992-10-21 電力半導体装置

Publications (2)

Publication Number Publication Date
JPH0638259U JPH0638259U (ja) 1994-05-20
JP2564370Y2 true JP2564370Y2 (ja) 1998-03-09

Family

ID=13516439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992073377U Expired - Fee Related JP2564370Y2 (ja) 1992-10-21 1992-10-21 電力半導体装置

Country Status (1)

Country Link
JP (1) JP2564370Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH094787A (ja) * 1995-06-15 1997-01-07 Nakatsu:Kk 室外機用配管配線収納架台およびこの室外機用配管配線収納架台を用いた室外機の配設施工方法
JP4366269B2 (ja) * 2004-07-30 2009-11-18 株式会社日立産機システム 半導体素子の温度検出方法及び電力変換装置

Also Published As

Publication number Publication date
JPH0638259U (ja) 1994-05-20

Similar Documents

Publication Publication Date Title
US7501700B2 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US6055148A (en) Semiconductor device assemblies and circuits
US5763929A (en) Transistor package having a series connected thermistor for protection from thermal destruction
US6137165A (en) Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
US8423317B2 (en) Temperature detection method of semiconductor device and power conversion apparatus
US20040007772A1 (en) Power semiconductor device
JP2677735B2 (ja) 混成集積回路装置
EP0418891B1 (en) Moulded plastic power semiconductor device
JP3684748B2 (ja) 負荷駆動回路
JP4479453B2 (ja) 電力半導体装置
JPH0766402A (ja) 半導体装置
JP2564370Y2 (ja) 電力半導体装置
JP2005129826A (ja) パワー半導体装置
EP0340466B1 (en) Semiconductor device comprising leads
EP0431586B1 (en) High-power semiconductor device
JPH09163592A (ja) 保護機能付スイッチング部材及びこれを用いた制御回路ユニット
JP3114966B2 (ja) 直流安定化電源装置
JPH01286781A (ja) 感熱素子内蔵型半導体モジュール
JP4045404B2 (ja) パワーモジュールおよびその保護システム
JPH0476943A (ja) 半導体素子
US20230163056A1 (en) Semiconductor module
JP2003017653A (ja) 電源回路装置
JP2000083319A (ja) 電源装置
JPH04344120A (ja) 過熱保護装置
JP2536626Y2 (ja) 混成集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees