CN104115086A - 用于封装件上输入/输出架构的非线性端接 - Google Patents

用于封装件上输入/输出架构的非线性端接 Download PDF

Info

Publication number
CN104115086A
CN104115086A CN201180075806.1A CN201180075806A CN104115086A CN 104115086 A CN104115086 A CN 104115086A CN 201180075806 A CN201180075806 A CN 201180075806A CN 104115086 A CN104115086 A CN 104115086A
Authority
CN
China
Prior art keywords
circuit
group
tube core
conducting wires
multiple conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180075806.1A
Other languages
English (en)
Other versions
CN104115086B (zh
Inventor
T·W·梅林格尔
M·E·格里菲思
G·巴拉穆鲁根
T·P·托马斯
R·库马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104115086A publication Critical patent/CN104115086A/zh
Application granted granted Critical
Publication of CN104115086B publication Critical patent/CN104115086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种封装件上接口。第一管芯上的第一组单端发送器电路。第二管芯上的第一组单端接收器电路。这些接收器电路具有包括反相器和电阻性反馈元件的端接电路。多根导线耦合第一组发送器电路与第一组接收器电路。多根导线的长度是匹配的。

Description

用于封装件上输入/输出架构的非线性端接
技术领域
本发明的实施例涉及输入/输出架构及接口。更具体地，本发明的实施例涉及高带宽封装件上输入/输出架构及接口。
背景技术
芯片之间使用常规输入/输出(I/O)接口的高带宽互连需要相当大的功率和芯片面积。因此，在需要显著降低的功率消耗和/或较小芯片面积的应用中，这些常规接口不合乎期望。
附图说明
本发明的实施例是作为示例并非作为限制而在附图的各图中示出，其中类似的附图标记指的是相似的元件。
图1是多芯片封装件(MCP)的一个实施例的方框图，该多芯片封装件具有在至少两个芯片之间的封装件上输入/输出(OPIO)接口。
图2a是反馈反相器端接(FIT)方案的第一实施例的电路图。
图2b是反馈反相器端接(FIT)方案的第二实施例的电路图。
图2c是反馈反相器端接(FIT)方案的第三实施例的电路图。
图3提供了FIT方案的示例电阻特性。
图4是可在多个系统部件之间利用OPIO接口的系统的一个实施例的方框图。
图5是FIT的一个实施例的阻抗图。
图6是电子系统的一个实施例的方框图。
具体实施方式
在下面的说明书中，提出许多特定细节。然而，本发明的实施例在没有这些特定细节的情况下也是可以实施的。在其它情况下，众所周知的电路、结构和技术没有详细示出，以免混淆对本说明书的理解。
本文描述了一种封装件上I/O(OPIO)接口，该接口通过使用非常低的功率、非常小的面积和非常短的等待时间而在多芯片封装件(MCP)中的芯片之间提供非常高带宽的I/O，来解决常规I/O接口的问题。OPIO可以是有用的，例如，用来使用相较于常规I/O低一个数量级的每比特能量和每带宽面积将处理器互连至存储器(eDRAM/DRAM)、另一处理器、芯片组、图形处理器或MCP中的任意其他芯片。
本文描述的接口的各种不同的实施例包括下列部件中的一个或多个：(1)具有较小的管芯至管芯间隙的MCP中的IC芯片之间的单端高速I/O接口(例如，CMOS接口)；(2)阻抗匹配的发送器(例如，CMOS发送器)，其不具有接收器端接或具有非常微弱的端接，并且不具有均衡；(3)用于信号群集的所转发时钟信号，其具有长度匹配的路由，用来最小化或消除每个引脚的抗扭斜(de-skew)；和/或(4)已降低的静电放电(ESD)保护(例如50V、70V、95V、100V)，用来提供较小的焊盘电容及较高的数据率。
MCP中的密集芯片组件(close chip assembly)能够实现非常短的长度匹配I/O迹线，其又使本文描述的OPIO架构能够使用已简化的单端I/O和定时电路以高带宽运行，以便降低功率、减小面积以及缩短等待时间。在一个实施例中，对于所需的带宽，具有最小凸块节距的高速单端I/O减小了凸块限定的硅面积。
在一个实施例中，使用不具有接收器端接或具有微弱接收器端接并且不具有均衡的CMOS发送器与接收器能降低I/O功率。在芯片间的距离较长的另一个实施例中，启用可选的微弱至完全匹配的接收器端接，以便以I/O功率为代价来实现高数据率。由于审慎的长度匹配的路由降低了时钟功率，因此可实现具有每信号群集转发的时钟且不具有每引脚抗扭斜的已简化定时。因此，本文描述的OPIO架构以非常低的功率、非常小的面积和非常短的等待时间在芯片之间提供高带宽。具有OPIO的MCP在没有显著的功率和面积开销的情况下提供产品灵活性、工艺灵活性和管芯面积灵活性。本文描述的OPIO架构还能针对以较低数据率的小形状因数的移动应用扩展至具有完全ESD保护的密集分离式封装件(closediscrete packages)。可以以较高的数据率使用多电平(例如，M-PAM)信令，用来抑制时钟频率。
图1是多芯片封装件(MCP)的一个实施例的方框图，该多芯片封装件具有位于至少两个芯片之间的封装件上输入/输出(OPIO)接口。图1的示例示出了具有接口的两个芯片；然而，封装件内任意数量的芯片均可利用本文描述的技术进行互连。
封装件100可为可包括多个集成电路芯片的任意类型封装件。在图1的示例中，封装件100包括芯片120及芯片140。这些芯片可以是例如处理器、存储器芯片、图形处理器等等。
在一个实施例中，芯片120包括OPIO发送器125和OPIO接收器130。类似地，芯片140包括OPIO发送器145和OPIO接收器150。发送器125与接收器150耦合，并且发送器145与接收器130耦合。
在一个实施例中，芯片120和芯片140之间的间隙175比较小。在一个实施例中，间隙175小于20mm。在一个实施例中，间隙175小于10mm。在一个实施例中，间隙175约为1.5mm。在其他实施例中，间隙175可以小于1.5mm。一般而言，间隙175越小，可以在芯片之间提供的带宽就越大。
在一个实施例中，发送器125与接收器150之间的接口以及发送器145与接收器130之间的接口是单端的较高速接口。在一个实施例中，这些接口是芯片120与芯片140之间的CMOS接口。在一个实施例中，发送器125及145是阻抗匹配的CMOS发送器，并且不提供端接或均衡。在一个实施例中，发送器125及145是阻抗匹配的CMOS发送器且具有非常微弱的端接并且不提供均衡。
在一个实施例中，为信号群集传送转发的时钟信号。在一个实施例中，在发送器与接收器之间提供长度匹配的路由。在一个实施例中，为芯片120与140之间的接口提供最小静电放电(ESD)保护(仅仅是70伏)。
在一个实施例中，使用不具有接收器端接或具有微弱接收器端接并且不具有均衡的CMOS发送器和接收器能够降低I/O功率。因为审慎的长度匹配的路由降低了时钟功率，因此具有每个信号群集转发的时钟并且不具有每个引脚抗扭斜的已简化定时能够实现。因此，本文描述的架构以非常低的功率、非常小的面积和非常短的等待时间在芯片之间提供高带宽。
本文描述的架构还能够针对以较低的数据率的小形状因数的移动应用扩展至具有完全ESD保护的密集分离式封装件。能够以较高的数据率使用多电平(例如，M-PAM)信令，用来抑制时钟频率。
在特定条件下，图1的接口可从端接获益。然而，使用无源电阻器实现的常规中心抽头端接(CCT)消耗静态功率，并且降低了I/O的功率效率。CCT典型情况下还耗费相当大的管芯面积，并且增大I/O焊盘电容。本文描述的是非线性端接方法，其可显著地减少功率/面积/焊盘电容的成本，同时保留线性CCT的优点。
图2a是反馈反相器端接(FIT)方案的第一个实施例的电路图。图2a的FIT具有非线性电流-电压(I-V)特性，用来提供可用于端接目的的压敏电阻。
焊盘210提供与例如接口(图2A中未示出)的远程部分的电气接口。焊盘210可以与FIT耦合，FIT包括反相器220(例如，CMOS反相器)和被耦合用于向反相器220提供反馈的电阻性元件230，。
图2b是反馈反相器端接(FIT)方案的第二实施例的电路图。图2b的FIT具有非线性电流-电压(I-V)特性，用来提供可用于端接目的的压敏电阻。
焊盘240提供与例如接口(图2b中未示出)的远程部分的电气接口。焊盘240可与FIT耦合，FIT包括反相器250(例如，CMOS反相器)和与反相器250耦合的电阻器245，用来从反相器250的输出端向反相器250的输入端提供反馈。
图2c是反馈反相器端接(FIT)方案的第一实施例的电路图。图2c的FIT具有非线性电流-电压(I-V)特性，用来提供可用于端接目的的压敏电阻。
焊盘260提供与例如接口(图2c中未示出)的远程部分的电气接口。焊盘260可与FIT耦合，FIT包括与可调反相器280耦合的电阻器270和可调反相器280，该可调反相器280可提供变化的阻抗。
图3提供了FIT方案的示例电阻特性。大信号电阻约在Vcc/2处为最大值，并且随着电压接近干线电压值而减小。此种类型的变化在源系列端接(source-series terminated，SST)链路中可是有利的，其可用于例如图1的接口中。
出于参考目的，线条300提供了线性I-V特性。线条310代表非线性I-V特性，譬如可由文本描述的FIT方案来提供的非线性I-V特性。方块350和360指示对应于0/Vcc的较小电阻值。
当入射波到达接收器时，由于驱动器端接与信道特性阻抗之间的分压，该值约为Vcc/2。在此值处，接收器大信号端接阻抗为最大值，以使该反射最大化并加速至全干线电压值的转变。一旦该信号已固定至接近0/Vcc，小信号电阻更小，其进一步减少反射并降低反冲/过冲。
因此，本文描述的端接方案运用MOS设备的固有非线性I-V特性，用来实现接收器CCT的益处，进而减小端接功率/面积，同时保持常规CCT所提供的信号完整性益处。因此，本文描述的方案可以用于减少可使用CCT的I/O链路中的端接功率。它特别良好地适用于图1的接口以及其他仅需微弱端接的SST I/O接口，用来改善信号完整性并减小过冲/反冲。FIT还可以显著减小CCT的面积及焊盘电容影响，这是因为其能够仅使用有源设备来实现，而无需依赖面积大的无源设备。
一般而言，移动的小形状因数设备(例如，薄型膝上型计算机、平板计算机、智能型手机)由于热量限制和电池寿命限制而分配有限的功率给芯片。相较于本文描述的接口，常规的接口需要相当大的功率。这些接口可以用于耦合MCP中的多个芯片和/或提供与其的多个链路。各个接口可以具有变化的宽度、速度和/或协议(例如，存储器或非存储器)，同时使用共同的物理层架构。
图4是可以在多个系统部件之间利用OPIO接口的系统的一个实施例的方框图。处理器400可以使用OPIO接口与一个或多个存储器410、无线部件420、图形部件430和/或平台控制器中心(PCH)440耦合。
基于连接设备的需求和/或特性，不同的接口所用的总线宽度和/或频率可以是不同的。例如，处理器400与图形组件430之间的数据总线可以是非对称的，和/或处理器400与存储器410之间的接口可以以与处理器400与PCH440之间的接口所不同的频率来操作。
图5是FIT的一个实施例的阻抗图。在图5的图形中，线条500代表FIT的大信号阻抗，并且线条510代表FIT的小信号阻抗。
图6是电子系统的一个实施例的方框图。图6中所示出的电子系统旨在代表一系列(a range of)电子系统(有线或无线)，其包括例如平板计算机设备、智能手机、桌上型计算机系统、膝上型计算机系统、服务器等等。备选的电子系统可以包括更多的部件、更少的部件和/或不同的部件。
图6中所示出的一个或多个部件可以利用本文所述的OPIO架构来互连。例如，多个处理器芯片可以互连，或处理器和高速缓冲存储器或动态随机存取存储器等可以互连。
电子系统600包括总线605或用来传递信息的其它通信设备，以及耦合至总线605的一个或多个处理器610，所述一个或多个处理器610可以处理信息。电子系统600可以包括多个处理器和/或协处理器。电子系统600进一步可以包括耦合至总线605的随机存取存储器(RAM)或其它动态存储设备620(称为存储器)，并且可以存储可以由处理器610执行的信息和指令。存储器620还可以用来在由一个或多个处理器610执行指令期间存储临时变量或其它中间信息。
电子系统600还可以包括只读存储器(ROM)和/或耦合至总线605的其它静态存储设备630，其可以为处理器610存储静态信息和指令。数据存储设备640可以耦合至总线605，用来存储信息和指令。数据存储设备640(譬如磁盘或光盘)以及对应的驱动器可以耦合至电子系统600。
电子系统600还可以经由总线605耦合至显示设备650，显示设备650可以是用来向用户显示信息的任意类型显示设备，例如触摸屏。输入设备660可以是任意类型的接口和/或设备，用来允许用户提供输入至电子系统600。输入设备可以包括硬按键和/或软按键、语音或扬声器输入，用来传递信息和命令选择至一个或多个处理器610。
电子系统600可以进一步包括传感器670，传感器670可以用来支持由电子系统600所提供的功能。传感器670可以包括例如陀螺仪、近程传感器、光传感器等等。任意数量的传感器和传感器类型均可得到支持。
电子系统600进一步可以包括一个或多个网络接口680，用来提供对网络(譬如局域网络)的访问。一个或多个网络接口680可以包括例如具有天线685的无线网络接口，该天线685可以代表一个或多个天线。一个或多个网络接口680还可以包括例如有线网络接口，用来经由网络线缆687与远程装置通信，网络线缆687可以是例如以太网络线缆、同轴线缆、光纤线缆、串行线缆或并行线缆。
在一个实施例中，一个或多个网络接口680可以提供对局域网络的访问，例如，通过符合IEEE802.11b和/或IEEE802.11g和/或IEEE802.11n标准，和/或该无线网络接口可以提供对个人区域网络的访问，例如通过符合蓝牙标准。其它无线网络接口和/或协议也可得到支持。
IEEE802.11b对应于1999年9月16日核准的标题为“Local andMetropolitan Area Networks，Part11：Wireless LAN Medium Access Control(MAC)and Physical Layer(PHY)Specifications：Higher-Speed PhysicalLayer Extension in the2.4GHz Band，”的IEEE Std.802.11b-1999以及相关文件。IEEE802.11g对应于2003年6月27日核准的标题为“Local andMetropolitan Area Networks，Part11：Wireless LAN Medium Access Control(MAC)and Physical Layer(PHY)Specifications，Amendment6：FurtherHigher Rate Extension in the2.4GHz Band，”的IEEE Std.802.11g-2003以及相关文件。蓝牙协议在由蓝牙专用业务组有限公司在2001年2月22日发表的“Specification of the Bluetooth System：Core，Version1.1，”中描述。蓝牙标准的相关联版本以及之前或之后的版本也可得到支持。
除了经由无线LAN标准进行通信之外，或取代经由无线LAN标准进行通信，一个或多个网络接口680可提供使用例如时分多址(TDMA)协议、全球移动通信系统(GSM)协议、码分多址(CDMA)协议和/或任意其它类型的无线通信协议的无线通信。
说明书中提及的“一个实施例”或“一实施例”意味着连同实施例一起描述的特定特征、结构或特性包括在本发明的至少一个实施例内。在说明书不同位置出现的术语“在一个实施中”不必均指代相同的实施例。
虽然已经依据若干实施例来对本发明进行了描述，但所属领域的技术人员将认识到本发明不局限于所描述的实施例，而是在附加的权利要求的精神和范围之内可通过修改和改变来加以实施。因而，本说明书被视为说明性的而非限制性的。

Claims (19)

1.一种装置，包括：
第一管芯上的第一组单端发送器电路；
第二管芯上的第一组单端接收器电路，其中所述接收器电路具有端接电路，所述端接电路包括反相器和电阻性反馈元件；以及
在第一组发送器电路与第一组接收器电路之间的多根导线，其中所述多根导线的长度是匹配的。
2.如权利要求1的装置，进一步包括：
第二管芯上的第二组单端发送器电路；
第一管芯上的第二组单端接收器电路，其中所述接收器电路具有端接电路，所述端接电路包括反相器和电阻性反馈元件；以及
在第二组发送器电路与第二组接收器电路之间的多根导线，其中所述多根导线的长度是匹配的。
3.如权利要求1的装置，其中第一管芯包括至少一个处理器核心，该装置进一步包括与所述处理器核心耦合的触摸屏接口。
4.如权利要求1的装置，其中在第一管芯与第二管芯之间的间隙小于20mm。
5.如权利要求1的装置，其中所述间隙等于或小于1.5mm。
6.如权利要求1的装置，其中第一管芯、第二管芯以及所述多根导线全部布置在单个集成电路封装件内；以及与。
7.一种平板计算设备，包括：
触摸屏接口；
第一管芯上的第一组单端发送器电路：
第二管芯上的第一组单端接收器电路，其中所述接收器电路具有端接电路，所述端接电路包括反相器和电阻性反馈元件；以及
在第一组发送器电路与第一组接收器电路之间的多根导线，其中所述多根导线的长度是匹配的。
8.如权利要求7的平板计算机，进一步包括：
第二管芯上的第二组单端发送器电路；
第一管芯上的第二组单端接收器电路，其中所述接收器电路具有端接电路，所述端接电路包括反相器和电阻性反馈元件；以及
在第二组发送器电路与第二组接收器电路之间的多根导线，其中所述多根导线的长度是匹配的。
9.如权利要求7的平板计算机，进一步包括用于通信的天线。
10.如权利要求7的平板计算机，其中第一管芯与第二管芯之间的间隙小于20mm。
11.如权利要求7的平板计算机，其中所述间隙等于或小于1.5mm。
12.如权利要求7的平板计算机，其中第一管芯、第二管芯以及所述多根导线全部布置在单个集成电路封装件内。
13.一种系统，包括：
全向天线；
第一管芯上的第一组单端发送器电路：
第二管芯上的第一组单端接收器电路，其中所述接收器电路具有端接电路，所述端接电路包括反相器和电阻性反馈元件；以及
在第一组发送器电路与第一组接收器电路之间的多根导线，其中所述多根导线的长度是匹配的。
14.如权利要求13的系统，进一步包括：
第二管芯上的第二组单端发送器电路；
第一管芯上的第二组单端接收器电路，其中所述接收器电路具有端接电路，所述端接电路包括反相器和电阻性反馈元件；以及
在第二组发送器电路与第二组接收器电路之间的多根导线，其中所述多根导线的长度是匹配的。
15.如权利要求13的系统，其中第一管芯包括至少一个处理器核心，该装置进一步包括与所述处理器核心耦合的触摸屏接口。
16.如权利要求13的系统，其中第一管芯与第二管芯之间的间隙小于20mm。
17.如权利要求13的系统，其中所述间隙等于或小于1.5mm。
18.如权利要求13的系统，其中第一管芯、第二管芯以及所述多根导线全部布置在单个集成电路封装件内。
19.如权利要求13的系统，其中芯片之间的距离较长，并且启用已匹配的接收器端接，以便以I/O功率为代价来实现高数据率。
CN201180075806.1A 2011-12-22 2011-12-22 用于封装件上输入/输出架构的非线性端接 Active CN104115086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067019 WO2013095567A1 (en) 2011-12-22 2011-12-22 Non-linear termination for an on-package input/output architecture

Publications (2)

Publication Number Publication Date
CN104115086A true CN104115086A (zh) 2014-10-22
CN104115086B CN104115086B (zh) 2017-11-07

Family

ID=48669208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075806.1A Active CN104115086B (zh) 2011-12-22 2011-12-22 用于封装件上输入/输出架构的非线性端接

Country Status (5)

Country Link
US (1) US9384163B2 (zh)
KR (2) KR101598740B1 (zh)
CN (1) CN104115086B (zh)
TW (1) TWI508253B (zh)
WO (1) WO2013095567A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY173962A (en) 2014-03-19 2020-02-28 Intel Corp Method, apparatus and system for single-ended communication of transaction layer packets
MY187344A (en) 2014-03-20 2021-09-22 Intel Corp Method, apparatus and system for configuring a protocol stack of an integrated circuit chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205787B1 (en) * 2003-11-24 2007-04-17 Neascape, Inc. On-chip termination for a high-speed single-ended interface
US20080018357A1 (en) * 2006-07-18 2008-01-24 Honeywell International Inc. Automatic termination circuit
CN101833531A (zh) * 2003-12-31 2010-09-15 英特尔公司 用反馈来选择发送电压的芯片和系统
CN101924549A (zh) * 2004-07-07 2010-12-22 理查德·高 高速集成电路
US20110161576A1 (en) * 2009-12-29 2011-06-30 Samsung Electronics Co., Ltd. Memory module and memory system comprising memory module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246721B1 (en) * 1997-09-22 2001-06-12 Hewlett-Packard Company Termination structure based on the cancellation of the reflected wave
US6560290B2 (en) * 1998-01-20 2003-05-06 Silicon Image, Inc. CMOS driver and on-chip termination for gigabaud speed data communication
JP4157715B2 (ja) * 2002-03-20 2008-10-01 富士通株式会社 半導体装置の製造方法
US6998870B1 (en) * 2002-07-31 2006-02-14 Advanced Micro Devices, Inc. Method and apparatus for impedance matching in systems configured for multiple processors
US6998970B2 (en) * 2004-02-03 2006-02-14 Honda Motor Company, Ltd. Turn signal assembly
US10345922B2 (en) * 2006-04-21 2019-07-09 International Business Machines Corporation Office system prediction configuration sharing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205787B1 (en) * 2003-11-24 2007-04-17 Neascape, Inc. On-chip termination for a high-speed single-ended interface
CN101833531A (zh) * 2003-12-31 2010-09-15 英特尔公司 用反馈来选择发送电压的芯片和系统
CN101924549A (zh) * 2004-07-07 2010-12-22 理查德·高 高速集成电路
US20080018357A1 (en) * 2006-07-18 2008-01-24 Honeywell International Inc. Automatic termination circuit
US20110161576A1 (en) * 2009-12-29 2011-06-30 Samsung Electronics Co., Ltd. Memory module and memory system comprising memory module

Also Published As

Publication number Publication date
KR101598740B1 (ko) 2016-02-29
TW201332079A (zh) 2013-08-01
TWI508253B (zh) 2015-11-11
US20140089549A1 (en) 2014-03-27
KR20140102721A (ko) 2014-08-22
US9384163B2 (en) 2016-07-05
CN104115086B (zh) 2017-11-07
WO2013095567A1 (en) 2013-06-27
KR20150091175A (ko) 2015-08-07

Similar Documents

Publication Publication Date Title
KR101599656B1 (ko) 온-패키지 입/출력 인터페이스들을 이용한 패키지 내의 다이에 대한 패키징된 칩의 인터커넥션
US10374419B2 (en) Distributed electrostatic discharge protection for an on-package input/output architecture
EP2920664B1 (en) Power-efficient, single-ended termination using on-die voltage supply
US9009382B2 (en) USB hubs with galvanic isolation
CN104169828B (zh) 高带宽通信装置和系统
CN101082892A (zh) 具有通用串行总线接口的电子设备及其操作方法
US9043528B2 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
CN103999009A (zh) 封装体上输入/输出架构
CN104541255B (zh) 用于封装上的输入/输出架构的非阻塞功率管理
CN104106021A (zh) 利用封装上输入/输出接口的封装中的多芯片互连
CN104115086A (zh) 用于封装件上输入/输出架构的非线性端接
US10742042B2 (en) Dual system hybrid charger management
CN203433477U (zh) 一种集成Wi-Fi功能的无线鼠标
CN103970703A (zh) Usb ssic 可抽取式电子装置及其转接装置
CN105870118B (zh) 用于封装体上输入/输出架构的分布式静电放电保护
CN113177386B (zh) 集成电路和电子设备
CN104283683A (zh) 电子签名设备
TWI483119B (zh) Usb ssic可抽取式電子裝置及其轉接裝置
CN104345864A (zh) 智能手机/平板电脑中减少传输频宽及耗电的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant