JP4157715B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4157715B2
JP4157715B2 JP2002079240A JP2002079240A JP4157715B2 JP 4157715 B2 JP4157715 B2 JP 4157715B2 JP 2002079240 A JP2002079240 A JP 2002079240A JP 2002079240 A JP2002079240 A JP 2002079240A JP 4157715 B2 JP4157715 B2 JP 4157715B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
substrate
package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002079240A
Other languages
English (en)
Other versions
JP2003282814A (ja
Inventor
克仁 菊間
裕二 明石
武史 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002079240A priority Critical patent/JP4157715B2/ja
Priority to US10/339,678 priority patent/US6818999B2/en
Publication of JP2003282814A publication Critical patent/JP2003282814A/ja
Application granted granted Critical
Publication of JP4157715B2 publication Critical patent/JP4157715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に複数の半導体チップを一つのパッケージ内に内設したＭＣＰ(Multi Chip Package)構造を有した半導体装置の製造方法に関する。
【０００２】
現在、移動携帯端末に代表される小型電子機器類は小型化の一途を辿っており、それに伴いこれらの機器に内蔵される部品等も小型化している。
【０００３】
従って、これらの機器の主要部品である半導体装置の実装面積削減の為、複数の半導体チップを一つのパッケージ内に集約的に配設するMCP構造の半導体装置が注目されるようになってきている。
【０００４】
【従来の技術】
図１及び図２は、従来のＭＣＰ構造の半導体装置の一例を示している。図１に示す半導体装置１Ａは、複数（同図に示す例では２個）の半導体チップ３，４を積層した構成とされている。即ち、基板２の上部に先ず第１の半導体チップ３が配設され、この第１の半導体チップ３の上部に第２の半導体チップ４が積み上げられた構成とされている（このタイプのＭＣＰをスタックタイプという）。
【０００５】
この第１及び第２の半導体チップ３，４は、ワイヤ５を用いて基板２と電気的に接続されている。また、基板２の上部には封止樹脂６がモールドされており、各半導体チップ３，４及びワイヤ５はこの封止樹脂６により保護されている。更に、基板２の下面には外部接続端子となる半田ボール７が配設されている。この半田ボール７は、基板２に形成された配線及びスルーホールを介してワイヤ５と接続されている。
【０００６】
また、図２に示す半導体装置１Ｂは、複数（同図に示す例では２個）の半導体チップ３，４を基板２上に水平方向に並んで配設した構成とされている（このタイプのＭＣＰをプレーンタイプという）。第１及び第２の半導体チップ３，４は、ワイヤ５を用いて基板２と電気的に接続されている。また、基板２の上部には封止樹脂６がモールドされており、各半導体チップ３，４及びワイヤ５はこの封止樹脂６により保護されている。更に、基板２の下面には外部接続端子となる半田ボール７が配設されている。この半田ボール７は、基板２に形成された配線及びスルーホールを介してワイヤ５と接続されている。
【０００７】
ところで、上記のＭＣＰ構造の半導体装置１Ａ，１Ｂに搭載する半導体チップ３，４は、一般に試験済みの良品チップのみを使用して製品化する。しかし使用しようとする半導体チップ３，４が開発初期段階である場合、或いは半導体チップそのものに技術的な問題等のある場合においては、通常の試験工程のみでは半導体装置の信頼性が確保できない。例えば、DRAMセルコア技術使用のメモリなどである。このような場合、通常試験工程に加え、半導体チップの初期不良品を除去するためのバーンイン（ＢＩ）と呼ばれる加熱による加速試験が必要となる。
【０００８】
図３及び図４は、従来のＭＣＰ構造の半導体装置１Ａ，１Ｂの製造工程を説明するための図である。図３は半導体装置１Ａ，１Ｂの製造工程図であり、図４は各製造工程の処理を示す概略図である。
【０００９】
ステップ１０Ａ〜１２Ａ（図では、ステップをＳと略称している）は、第１の半導体チップ３を製造する工程である。また、ステップ１０Ｂ〜１２Ｂは、第２の半導体チップ４を製造する工程である。各半導体チップ３，４を製造するには、まず各半導体チップ３，４が形成されたウェハを各々作製する（ステップ１０Ａ，１０Ｂ）。続いて、このウェハを個々の半導体チップ３，４に個片化するためダイシングを行ない（ステップ１１Ａ，１１Ｂ）、これにより第１及び第２の半導体チップ３，４が製造される（ステップ１２Ａ，１２Ｂ）。
【００１０】
バーンインが必要な第１の半導体チップ３と、バーンインが不要な第２の半導体チップ４がそれぞれ製造されると、続いて第１及び第２の半導体チップ３，４は、基板２上に搭載される（ステップ１３）。この際、図１に示した半導体装置１Ａでは第１及び第２の半導体チップ３，４はスタックされ、また図２に示した半導体装置１Ｂでは、第１及び第２の半導体チップ３，４は基板２上に並んだ状態に搭載される。
【００１１】
続いて、各半導体チップ３，４と基板２との間でワイヤ５がボンディングされ（ステップ１４）、その後にこの基板２には樹脂封止が行なわれ、封止樹脂６が形成される（ステップ１５）。続いて、このように封止樹脂６が配設された基板２を個々の半導体装置１Ａ，１Ｂにダイシングにより個片化し（ステップ１６）、これにより半導体装置１Ａ，１Ｂが製造される（ステップ１７）。
【００１２】
上記のように、複数の半導体チップ３，４が配設されたＭＣＰ構造の半導体装置１Ａ，１Ｂでは、１つの半導体装置１Ａ，１Ｂにバーンインが必要な半導体チップ３と、バーンインが不要な半導体チップ４とが混在して搭載される場合がある。
【００１３】
このような半導体装置１Ａ，１Ｂの信頼性を保証するためには、バーンインが必要な半導体チップ３に対してバーンインを行なう必要がある。従って、バーンインが必要な半導体チップ３と、バーンインが不要な半導体チップ４とが混在した半導体装置１Ａ，１Ｂでは、第１の半導体チップ３の初期不良品を除去するためにバーンインが実施される（ステップ１８）。そして、バーンインの結果を評価し、第１の半導体チップ３に処理不良が発生していた場合には、当該第１の半導体チップ３が配設された半導体装置を除去する。
【００１４】
続いて、電気的特性試験，外観試験等の最終評価試験が実施され（ステップ２０）、不良品が存在していた場合にはこれを除去する（ステップ２１）。そして、以上の各工程を実施することにより、半導体装置が完成する。
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のように第１の半導体チップ３と第２の半導体チップ４を基板２上に配設し、これを封止樹脂６により封止した構成の半導体装置１Ａでは、第１の半導体チップ３に対してバーンインを行なうことにより、バーンインが不要な第２の半導体チップ４に対しても熱が印加されてしまう。このため、バーンイン時に、バーンインが不要な第２の半導体チップ４が劣化或いは破壊されてしまうおそれがある。
【００１６】
この問題点を回避する手段として、バーンインを必要とする第１の半導体チップ３を、半導体装置１Ａ，１Ｂに搭載する前の状態、即ちウェハ状態でバーンインする方法（ウェーハレベル・バーンイン）も考えられている。しかしなから、この方法を用いる場合でも、各半導体チップ内にウェーハレベル・バーンイン用の回路を組み込む必要があること、また大規模なウェーハレベル・バーンイン装置が必要となること、及びスループットが低い等の問題が新たに生じ、ウェーハレベル・バーンインも実際上は困難である。
【００１７】
本発明は上記の点に鑑みてなされたものであり、バーンインの不要な半導体チップの損傷を防止しつつ、バーンインが必要な半導体チップの初期信頼性を確保しうる半導体装置の製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１９】
請求項１記載の発明に係る半導体装置の製造方法は、
第１の半導体チップを第１の樹脂で封止する工程と、
前記第１の樹脂で封止された前記第１の半導体チップにバーンイン試験を行う工程と、
前記バーンイン試験により良品と判断された前記第１の半導体チップを基板上に搭載する工程と、
前記基板上に搭載された前記第１の半導体チップの上方に、ベアチップである第２の半導体チップを積層する工程と、
前記基板上に搭載された前記第１のチップと前記第２の半導体チップを第２の樹脂により封止する工程とを含むことを特徴とするものである。
また、請求項２記載の発明は、
請求項１に記載の半導体装置の製造方法において、
前記バーンイン試験後の前記第１の半導体チップに初期不良が無い場合に、前記第１の半導体チップを前記基板上に搭載することを特徴とするものである。
また、請求項３記載の発明は、
請求項１または２記載の半導体装置の製造方法において、
前記第１の樹脂の熱膨張率と、前記第２の樹脂の熱膨張率が同一であることを特徴とするものである。
また、請求項４記載の発明は、
請求項１または２記載の半導体装置の製造方法において、
前記第１の樹脂の材料と前記第２の樹脂の材料が同一であることを特徴とするものである。
【００３７】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図５乃至図７は、本発明の第１実施例である半導体装置２０Ａ及びその製造方法を説明するための図である。図５は半導体装置２０Ａの製造工程図であり、図６及び図７は各製造工程の処理を示す概略図である。
【００３８】
図７（Ｃ）及び図７（Ｄ）は、半導体装置２０Ａを示している。各図に示す半導体装置２０Ａは、基板１４上に半導体パッケージ１０Ａと半導体チップ１３，１５を積層し、これを封止樹脂１７により樹脂封止したＭＣＰ構造とされている。
【００３９】
半導体パッケージ１０Ａは、後述するように第１の半導体チップ１１を樹脂パッケージ２７により封止したものである。本実施例では、半導体パッケージ１０Ａとしてチップサイズパッケージ（ＣＳＰ）を用いており、基板１４に電気的に接続された構成とされている。
【００４０】
また、第２及び第３の半導体チップ１３，１５は、この半導体パッケージ１０Ａの上面に積層させた構成とされている。各半導体チップ１３，１５と基板１４は、ワイヤ１６により接続された構成とされている。また、基板１４の下面には、外部接続端子となる半田ボール１９が配設されている。この半田ボール１９は、基板１４,ワイヤ１６等を介して半導体パッケージ１０Ａ及び各半導体チップ１３，１５と電気的接続されている。
【００４１】
続いて、上記構成とされた半導体装置２０Ａの製造方法について説明する。
半導体装置２０Ａに搭載される半導体チップは、半導体パッケージ１０Ａに封止される第１の半導体チップ１１がバーンインを必要とし、ベアチップ状態で搭載される第２及び第３の半導体チップ１３，１５はバーンインを必要としない半導体チップとしている。そして、本実施例ではバーンインを必要とする第１の半導体チップ１１を、基板１４に実装する前に樹脂パッケージ２７に封止し、この樹脂パッケージ２７に封止された状態の第１の半導体チップ１１に対してバーンインを行なうことを特徴としている。
尚、以下の説明において、半導体パッケージ１０（良品半導体パッケージ１０Ａ,不良半導体パッケージ１０Ｂを含む）とは、第１の半導体チップ１１を樹脂パッケージ２７により封止したものをいう。
【００４２】
ステップ３０〜３２は、半導体パッケージ１０Ａを製造する工程である。半導体パッケージ１０Ａを製造するには、まず第１の半導体チップ１１が形成されたウェハを作製する。続いて、このウェハを個々の第１の半導体チップ１１に個片化するためダイシングを行なう。これにより、第１の半導体チップ１１が製造される。
【００４３】
本実施例では、このように製造された第１の半導体チップ１１を、ベアチップ状態で半導体装置２０Ａに直接搭載するのではなく、樹脂パッケージ２７に封止して半導体パッケージ１０Ａを用意したうえで半導体装置２０Ａに搭載することを特徴としている。例えば、ベアチップ状の第１の半導体チップ１１に半田ボール１８を形成し、その後に樹脂封止を実施することにより樹脂パッケージ２７を形成する。これにより、図６（Ａ）に示すようなＣＳＰタイプの半導体パッケージ１０を製造する。
この際、ウェハ状態の第１の半導体チップ１１に対して樹脂パッケージ２７を形成し、その後にダイシングを行なうことによりＣＳＰタイプの半導体パッケージ１０を製造する方法を用いてもよい（ステップ３０）。或いは、樹脂パッケージに封止された、図６（Ａ）に示すようなＣＳＰタイプの市販の半導体パッケージを他社より購入してもよい。
【００４４】
上記のように半導体パッケージ１０が用意されると、続いて半導体パッケージ１０に対してバーンインが実施される（ステップ３１）。このバーンインはスクリーニング試験の一つとして実施されるものであり、所定のサイクルで加熱と冷却を繰り返して実施することにより、不良品の半導体チップ１１に初期不良を発生させる。
【００４５】
そして、バーンインが終了した半導体パッケージ１０に対し評価を行ない、図６（Ａ）に示すように、半導体パッケージ１０を良品半導体パッケージ１０Ａと不良半導体パッケージ１０Ｂとを区別する（ステップ３２）。良品半導体パッケージ１０Ａは後述するように半導体装置２０Ａに搭載されるが、不良半導体パッケージ１０Ｂはこのステップ３２において除去される。よって、以降の工程では、良品半導体パッケージ１０Ａのみが使用される。
【００４６】
一方、バーインが不要な第２及び第３の半導体チップ１３,１５は、従来と同様に製造される。即ち、第２の半導体チップ１３が形成されたウェハ、及び第３の半導体チップ１５が形成されたウェハを作成し（ステップ３３）、続いて図６（Ｂ）に示すように、この各ウェハを個々の第２及び第３の半導体チップ１３，１５に個片化するためダイシングを行なう（ステップ３４）。これにより、第２及び第３の半導体チップ１３，１５が製造される（ステップ３５）。
【００４７】
尚、請求項に記載の「試験を必要としない第２の半導体チップ」とは、本実施例における第２及び第３の半導体チップ１３，１５に相当する。また、「試験を必要としない」とは、「バーインのような初期不良を排除するための試験を必要としない」との意味であり、最終評価試験等の通常半導体チップに対して実施される試験をも必要としないとの意味ではない。
【００４８】
上記のように、良品半導体パッケージ１０Ａ、第２の半導体チップ１３、及び第３の半導体チップ１５が製造されると、続いて良品半導体パッケージ１０Ａ及び各半導体チップ１３，１５を基板１４上に搭載する処理が実施される（ステップ３６）。
【００４９】
具体的には、まず図６（Ｃ）に示すように、基板１４にバーインにより良品と判断された良品半導体パッケージ１０Ａを搭載する。本実施例では、良品半導体パッケージ１０Ａはパッケージ下面に半田ボール端子を有したＣＳＰ構造であり、基板１４に対して半田ボール端子により電気的に接続される。
【００５０】
良品半導体パッケージ１０Ａが基板１４に接合されると、続いて図６（Ｄ）に示されるように、第３の半導体チップ１５が良品半導体パッケージ１０Ａの上面に搭載され、続いてその上部に第２の半導体チップ１３が搭載される。このように本実施例では、３個の半導体チップ１１，１３，１５を積層した構造であるため、製造される半導体装置２０Ａの小型化及び実装面積の小スペース化を図ることができる。
【００５１】
また、各半導体チップ１３，１５を良品半導体パッケージ１０Ａ上に搭載する際、各半導体チップ１３，１５は、その回路形成面が上方を向くフェイスアップの状態で搭載される。更に、第２の半導体チップ１３は、第３の半導体チップ１５に対して小さい形状とされているため、積層された後も第３の半導体チップ１５の電極は露出した状態を維持する。尚、良品半導体パッケージ１０Ａと第３の半導体チップ１５の接合、及び第３の半導体チップ１５と第２の半導体チップ１３の接合には、ダイ付け用の接着剤を用いることができる。
【００５２】
基板１４に対する良品半導体パッケージ１０Ａ及び半導体チップ１３，１５の搭載が終了すると、続いて図７（Ａ）に示すように、各半導体チップ１３，１５と基板１４との間でワイヤ１６がボンディングされる（ステップ３７）。その後、この基板１４に対して樹脂封止が行なわれ、図７（Ｂ）に示すように、封止樹脂１７が形成される（ステップ３８）。
【００５３】
このように、封止樹脂１７により良品半導体パッケージ１０Ａ（第１の半導体チップ１１）及び各半導体チップ１３，１５は封止されるため、半導体装置２０Ａが置かれる雰囲気や外力に対する各半導体チップ１１，１３，１５の強度を向上させることができ、製造される半導体装置２０Ａの信頼性を向上させることができる。
【００５４】
また、本実施例では良品半導体パッケージ１０Ａの樹脂パッケージ２７と、封止樹脂１７とが同一の熱膨張率を有するよう構成されている。具体的には、樹脂パッケージ２７と封止樹脂１７は同一樹脂により構成されている。尚、この理由については、説明の便宜上、後述するものとする。
【００５５】
続いて、図７（Ｃ）に示すように、封止樹脂１７が配設された基板１４を個々の半導体装置２０Ａにダイシングにより個片化し（ステップ３９）、これにより半導体装置２０Ａが製造される（ステップ４０）。このように製造された２０Ａには、電気的特性試験等の最終評価試験（ＦＴ試験）が実施され（ステップ４１）、不良品が存在していた場合にはこれを除去し、図７（Ｄ）に示す半導体装置２０Ａが完成する。
【００５６】
本実施例による半導体装置２０Ａの製造方法によれば、ステップ３１でバーンインを行ない、ステップ３２で良品と判断された良品半導体パッケージ１０Ａ（第１の半導体チップを、バーンイン（試験）を必要としない第２及び第３の半導体チップ１３，１５と共に基板１４上に搭載し半導体装置２０Ａを製造する。このため、良品半導体パッケージ１０Ａ及び各半導体チップ１３，１５を基板１４に搭載し封止樹脂１７を形成し半導体装置２０Ａを製造した後に、第１の半導体チップ１１に対してバーンインを行なう必要がなくなる。
これにより、従来のようにバーンインを行なわない、換言すれば信頼性の補償されてない半導体チップと、バーインが不要な半導体チップとを共に基板に搭載した後にバーンインを行なう方法に比べ、第２及び第３の半導体チップ１３，１５に対してバーンインが実施されないため、このバーインが不要な各半導体チップ１３，１５が損傷することはなく、よって半導体装置２０Ａの信頼性及び歩留りの向上を図ることができる。
【００５７】
また、本実施例ではバーンインにおいて良品と判断された第１の半導体チップ１１は、樹脂パッケージ２７に封止された状態で基板１４に実装される。このため、ベアチップ状態で実装する構成に比べ、実装時において第１の半導体チップ１１が損傷することを防止でき、半導体装置２０Ａの製造歩留りを更に向上させることができる。
【００５８】
また上記したように、本実施例では良品半導体パッケージ１０Ａの樹脂パッケージ２７と封止樹脂１７が同一の熱膨張率を有するよう、封止樹脂１７と樹脂パッケージ２７を同一の材料としている。これにより、樹脂パッケージ２７に封止された第１の半導体チップ１１（即ち、良品半導体パッケージ１０Ａ）を封止樹脂１７内に封止しても、封止樹脂１７と樹脂パッケージ２７との間で熱膨張差に起因した応力が発生することを防止できる。
【００５９】
よって、樹脂パッケージ２７と封止樹脂１７との界面にクラック等の損傷が発生することを防止でき、製造される半導体装置２０Ａの信頼性を高めることができる。また、封止樹脂１７と樹脂パッケージ２７とが同一の材質であることにより、両者１７，２７の密着性が向上する。このため、封止樹脂１７と樹脂パッケージ２７との界面に間隙が発生したり水分が侵入したりすることを防止でき、これによっても半導体装置２０Ａの信頼性を向上させることができる。
【００６０】
次に、本発明の第２実施例である半導体装置及びその製造方法について説明する。図８は、第２実施例に係る半導体装置２０Ｂ及びその製造方法を説明するための図である。
【００６１】
尚、本実施例に係る半導体装置２０Ｂの構成及び半導体装置２０Ｂを製造する製造工程は、先に説明した第１実施例に係る半導体装置２０Ａの構成及び半導体装置２０Ａを製造する製造工程と共通する部分が多い。このため、以下の説明において第１実施例と同一製造工程については説明を省略し、また図８以降において、第１実施例の説明に用いた図６及び図７に示された構成と同一構成については同一符号を付して、その説明を省略するものとする。
【００６２】
前記した第１実施例に係る半導体装置２０Ａは、第１の半導体チップ１１を封止するパッケージ構造としてＣＳＰタイプのものを用い、基板１４に対して半田ボール１８を介して電気的に接合する構成としていた。これに対して本実施例に係る半導体装置２０Ｂは、第１の半導体チップ１１を封止する良品半導体パッケージ２１として、ＳＯＰ(Single Inline Package)タイプのものを用いたことを特徴とするものである。
【００６３】
ＳＯＰタイプの良品半導体パッケージ２１は、外部接続端子としてリード２２を用いている。このリード２２は樹脂パッケージ２７の側部から延出しており、また基板１４に表面実装するためガルウイング状に成形されている。
【００６４】
このＳＯＰタイプの良品半導体パッケージ２１は、第１実施例と同様にバーインが実施され、その結果良品であったもののみが基板１４に実装される。図８（Ａ）は、バーンインの結果、良品であると評価された第１の半導体チップ１１を基板１４に実装する構成を示している。基板１４とリード２２の接合は、予め基板１４のリード２２接合位置に半田クリームを塗布しておき、この半田クリームにリード２２を仮止めし、その後に基板１４をリフロー炉に通すことにより、リード２２を基板１４に半田付けすることにより行なう。
【００６５】
基板１４に良品半導体パッケージ２１が接合されると、続いて図８（Ｂ）に示すようにバーインが不要な第２及び第３の半導体チップ１３，１５を良品半導体パッケージ２１上に搭載する。次に、図８（Ｃ）に示すように各半導体チップ１３，１５と基板１４をワイヤ１６により接続する。
【００６６】
次に、図８（Ｄ）に示すように良品半導体パッケージ２１，半導体チップ１３，１５が搭載された基板１４に対して封止樹脂１７が形成されると共に、基板１４に下面に外部接続端子となる半田ボール１９が配設される。続いて図８（Ｅ）に示すように個々の半導体装置２０Ｂ毎に個片化を行なうダイシングが実施され、これにより半導体装置２０Ｂが製造される。
【００６７】
上記した本実施例に係る半導体装置２０Ａ及びその製造方法によれば、第１の半導体チップ１１が内設された良品半導体パッケージ２１がリード２２を有し、このリード２２が基板１４にはんだ付けされるため、良品半導体パッケージ２１と基板１４との間に熱膨張差が存在しても、この熱膨張率差に起因して発生する応力は、リード２２が弾性変形することにより吸収される。これにより、半導体装置２０Ｂの信頼性を向上させることができる。
【００６８】
次に、本発明の第３実施例である半導体装置及びその製造方法について説明する。図９乃至図１１は、第３実施例に係る半導体装置２０Ｃ及びその製造方法を説明するための図である。
【００６９】
本実施例に係る半導体装置２０Ｃは、基板１４の裏面１４Ａに第２及び第３の半導体チップ１３，１５を配設し、基板１４の表面１４Ｂに良品半導体パッケージ１０Ａを搭載し、更に基板１４としてリードフレーム２３を有したものを用いたことを特徴とするものである。
【００７０】
リードフレーム２３を有した基板１４は、図１０及び図１１に拡大して示すように、その裏面１４Ａにワイヤ１６がボンディングされるワイヤ接続用ランド２４が形成されており、また表面１４Ｂには良品半導体パッケージ１０Ａが接合される半田ボール接続用ランド２５を形成された構成とされている。また、リードフレーム２３は、ワイヤ接続用ランド２４及び半田ボール接続用ランド２５と電気的に接続されると共に、側方に延出する部分はガルウイング状に折り曲げられた構成とされている。
【００７１】
半導体装置２０Ｃを製造するには、先ず図９（Ａ）に示すように、リードフレーム２３が折り曲げられていない状態の基板１４に対し、接着剤を用いて第３の半導体チップ１５及び第２の半導体チップ１３を積層させて搭載する。続いて、図９（Ｂ）に示すように各半導体チップ１３，１５と基板１４とをワイヤ１６で接続し、その後に図９（Ｃ）に示すように封止樹脂１７を形成する。
【００７２】
上記のように封止樹脂１７が形成されると、基板１４の上下面１４Ａ，１４Ｂを逆にすると共に、リードフレーム２３の成形処理を行なう。続いて、図９（Ｄ）に示すように、良品半導体パッケージ１０Ａを基板１４の裏面１４Ａにフリップチップ接合する。これにより、図９（Ｅ）に示す半導体装置２０Ｃが製造される。
【００７３】
本実施例に係る半導体装置２０Ｃは、基板１４の裏面１４Ａに良品半導体パッケージ１０Ａが搭載され、表面１４Ｂに第２及び第３の半導体チップ１３，１５が搭載される。このように、良品半導体パッケージ１０Ａ及び各半導体チップ１３，１５が基板１４を挟んで上下に搭載されることにより、半導体装置２０Ｃの小型化及び実装スペースの小スペース化を図ることができる。
【００７４】
次に、本発明の第４実施例である半導体装置及びその製造方法について説明する。図１２は、第４実施例に係る半導体装置２０Ｄ及びその製造方法を説明するための図である。
【００７５】
本実施例に係る半導体装置２０Ｄは、上記した第３実施例に係る半導体装置２０Ｃと略同一の構成である。しかしながら、第３実施例に係る半導体装置２０Ｃが良品半導体パッケージ１０Ａを基板１４に半田ボール１８を介して電気的に接続したのに対し、本実施例ではリード２２を有した良品半導体パッケージ２１を用い、これを基板１４に表面実装した構成とした点で相違した構成とされている。また、第３実施例に係る半導体装置２０Ｃが第３の半導体チップ１５を基板１４にワイヤ１６を用いて接続していたのに対し、本実施例では第３の半導体チップ１５Ａに半田ボール２６を設け、基板１４にフリップチップ接合した構成としている。
【００７６】
本実施例に係る半導体装置２０Ｄによっても、良品半導体パッケージ２１及び各半導体チップ１３，１５が基板１４を挟んで上下に搭載されることにより、半導体装置２０Ｃの小型化及び実装スペースの小スペース化を図ることができる。
【００７７】
【発明の効果】
上述の如く本発明によれば、第１及び第２の半導体チップを基板に搭載した後に試験を行う方法に比べ、試験実施により第２の半導体チップが損傷することがないため、半導体装置の歩留りの向上を図ることができる。
【００７９】
また、試験において良品と判断された第１の半導体チップは、パッケージに封止された状態で基板に実装されるため、ベアチップ状態で実装する構成に比べ、実装時において第１の半導体チップが損傷することを防止でき、半導体装置の歩留りを更に向上させることができる。
【００８０】
更に、第１の半導体チップ及び第２の半導体チップは封止樹脂により封止されるため、半導体装置が置かれる雰囲気や外力に対する各半導体チップの強度を向上させることができ、製造される半導体装置の信頼性を向上させることができる。
【００８１】
また、本発明によれば、パッケージと封止樹脂との間に熱膨張差に起因した応力が発生することを防止できるため、パッケージと封止樹脂との界面にクラック等の損傷が発生することを防止でき、よって製造される半導体装置の信頼性を高めることができる。
【００８２】
また、本発明によれば、パッケージと封止樹脂との界面にクラック等の損傷が発生することを防止できると共に、パッケージと封止樹脂とが同一の材質であることにより両者の密着性が向上し、よってパッケージと封止樹脂との界面に間隙が発生したり水分が侵入したりすることを防止できる。
【図面の簡単な説明】
【図１】従来の一例であるスタックタイプの半導体装置を示す図である。
【図２】従来の一例であるプレーンタイプの半導体装置を示す図である。
【図３】従来の一例である半導体装置の製造工程を示すブロック図である。
【図４】従来の一例である半導体装置の製造方法を製造手順に沿って示す図である。
【図５】本発明の第１実施例である半導体装置の製造工程を示すブロック図である。
【図６】本発明の第１実施例である半導体装置の製造方法を製造手順に沿って示す図である（その１）。
【図７】本発明の第１実施例である半導体装置の製造方法を製造手順に沿って示す図である（その２）。
【図８】本発明の第２実施例である半導体装置の製造方法を製造手順に沿って示す図である。
【図９】本発明の第３実施例である半導体装置の製造方法を製造手順に沿って示す図である。
【図１０】第３実施例で用いる基板を拡大して示す図である。
【図１１】第３実施例において、半導体パッケージと基板との接合部分を拡大して示す図である。
【図１２】本発明の第４実施例である半導体装置の製造方法を製造手順に沿って示す図である。
【符号の説明】
１０Ａ，２１ 良品半導体パッケージ
１０Ｂ 不良半導体パッケージ
１１ 第１の半導体チップ
１３ 第２の半導体チップ
１４ 基板
１５，１５Ａ 第３の半導体チップ
１６ ワイヤ
１７ 封止樹脂
１８，１９，２６ 半田ボール
２０Ａ〜２０Ｄ 半導体装置
２２ リード
２３ リードフレーム
２４ ワイヤ接続用ランド
２５ 半田ボール接続用ランド
２７ 樹脂パッケージ

Claims (4)

  1. 第１の半導体チップを第１の樹脂で封止する工程と、
    前記第１の樹脂で封止された前記第１の半導体チップにバーンイン試験を行う工程と、
    前記バーンイン試験により良品と判断された前記第１の半導体チップを基板上に搭載する工程と、
    前記基板上に搭載された前記第１の半導体チップの上方に、ベアチップである第２の半導体チップを積層する工程と、
    前記基板上に搭載された前記第１のチップと前記第２の半導体チップを第２の樹脂により封止する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記バーンイン試験後の前記第１の半導体チップに初期不良が無い場合に、前記第１の半導体チップを前記基板上に搭載することを特徴とする半導体装置の製造方法。
  3. 請求項１または２記載の半導体装置の製造方法において、
    前記第１の樹脂の熱膨張率と、前記第２の樹脂の熱膨張率が同一であることを特徴とする半導体装置の製造方法。
  4. 請求項１または２記載の半導体装置の製造方法において、
    前記第１の樹脂の材料と前記第２の樹脂の材料が同一であることを特徴とする半導体装置の製造方法。
JP2002079240A 2002-03-20 2002-03-20 半導体装置の製造方法 Expired - Fee Related JP4157715B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002079240A JP4157715B2 (ja) 2002-03-20 2002-03-20 半導体装置の製造方法
US10/339,678 US6818999B2 (en) 2002-03-20 2003-01-10 Semiconductor device having multiple semiconductor chips in a single package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079240A JP4157715B2 (ja) 2002-03-20 2002-03-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003282814A JP2003282814A (ja) 2003-10-03
JP4157715B2 true JP4157715B2 (ja) 2008-10-01

Family

ID=28035635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079240A Expired - Fee Related JP4157715B2 (ja) 2002-03-20 2002-03-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6818999B2 (ja)
JP (1) JP4157715B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
WO2007026392A1 (ja) 2005-08-30 2007-03-08 Spansion Llc 半導体装置およびその製造方法
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
JP2008166438A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8203214B2 (en) * 2007-06-27 2012-06-19 Stats Chippac Ltd. Integrated circuit package in package system with adhesiveless package attach
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
US7759212B2 (en) 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
KR101789945B1 (ko) * 2011-12-22 2017-10-25 인텔 코포레이션 온-패키지 입/출력 아키텍처
WO2013095545A1 (en) 2011-12-22 2013-06-27 Intel Corporation Distributed electrostatic discharge protection for an on-package input/output architecture
KR20150091175A (ko) * 2011-12-22 2015-08-07 인텔 코포레이션 온-패키지 입출력 아키텍처를 위한 비선형 종단

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP3542311B2 (ja) * 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods

Also Published As

Publication number Publication date
JP2003282814A (ja) 2003-10-03
US20030180988A1 (en) 2003-09-25
US6818999B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
JP5079493B2 (ja) マルチ・チップ・モジュールの製造方法
JP2982729B2 (ja) 半導体装置
US20030042618A1 (en) Semiconductor device and a method of manufacturing the same
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
KR100651125B1 (ko) 이중 성형된 멀티 칩 패키지 및 그 제조 방법
JP4157715B2 (ja) 半導体装置の製造方法
JP2000299425A (ja) 修復可能なマルチチップモジュールパッケージ
WO1999054932A1 (en) Leadless array package
JP2000022034A (ja) 電子回路装置の接続構造
US7572674B2 (en) Method for manufacturing semiconductor device
TW200300286A (en) Package enclosing multiple packaged chips
JP2008277457A (ja) 積層型半導体装置および実装体
US8421206B2 (en) Semiconductor device and connection checking method for semiconductor device
JPH11330256A (ja) 半導体装置およびその製造方法
JP3132473B2 (ja) 半導体装置
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JPH0951051A (ja) 半導体装置
JP4056252B2 (ja) 半導体装置の製造方法
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
KR100762875B1 (ko) 적층형 패키지
WO1999026289A1 (en) Semiconductor device and method for manufacturing the same
JPH1167985A (ja) 半導体装置
JP2005353687A (ja) 半導体装置用基板および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees