CN112863568A - 存储器装置以及其刷新方法 - Google Patents

存储器装置以及其刷新方法 Download PDF

Info

Publication number
CN112863568A
CN112863568A CN202010289919.2A CN202010289919A CN112863568A CN 112863568 A CN112863568 A CN 112863568A CN 202010289919 A CN202010289919 A CN 202010289919A CN 112863568 A CN112863568 A CN 112863568A
Authority
CN
China
Prior art keywords
memory
memory chips
chips
memory device
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010289919.2A
Other languages
English (en)
Inventor
许庭硕
沈志玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112863568A publication Critical patent/CN112863568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器装置以及其刷新方法，所述存储器装置包含多个存储器芯片和多个温度传感器。存储器芯片彼此耦接。温度传感器分别安置于存储器芯片上。存储器芯片中的一个配置成主存储器芯片，且启用主存储器芯片的第一温度传感器以感测环境温度。主存储器芯片根据环境温度生成刷新速率控制信号，且控制所有存储器芯片的刷新速率。

Description

存储器装置以及其刷新方法
技术领域
本发明涉及一种存储器装置以及其刷新方法，且更具体地说，涉及根据环境温度具有可变刷新速率的刷新方法。
背景技术
在常规技术中，动态随机存取存储器(dynamic random access memory；DRAM)芯片具有用于感测环境温度的温度传感器。接着，DRAM芯片可根据环境温度确定刷新速率。对于具有多个DRAM芯片的存储器装置，许多温度传感器分别安置于DRAM芯片中。也就是说，多个不同的刷新速率会被产生，进而发生存储器装置的功能错误。
发明内容
本发明提供存储器装置以及其刷新方法。存储器装置具有多个根据相同刷新速率进行刷新的存储器芯片。
存储器装置包含多个存储器芯片和多个温度传感器。存储器芯片彼此耦接。温度传感器分别安置于存储器芯片上。存储器芯片中的一个配置成主存储器芯，且启用主存储器芯片的第一温度传感器以感测环境温度。主存储器芯片根据环境温度生成刷新速率控制信号，且控制所有存储器芯片的刷新速率。
用于存储器装置的刷新方法包含将存储器芯片中的一个配置成主存储器芯片；启用主存储器芯片的第一温度传感器以感测环境温度；由主存储器芯片根据环境温度生成刷新速率控制信号；以及根据刷新速率控制信号控制所有存储器芯片的刷新速率。
因此，本揭示的存储器装置将多个存储器芯片中的一个设定为主存储器芯片。主存储器芯片由其温度传感器获得环境温度，且根据环境温度生成刷新速率控制信号。此外，将刷新速率控制信号传送到所有存储器芯片来控制所有存储器芯片的刷新速率。如上所述，所有存储器芯片的刷新速率是可控的，且可避免存储器装置的功能错误。
应理解，前文总体描述以及以下详细描述都是示例性的，并且意图提供对所要求的本发明的进一步说明。
附图说明
包含附图以提供对本发明的进一步理解，且附图并入在本说明书中并且构成本说明书的一部分。附图示出本发明的实施例，且与描述一起用于解释本发明的原理。
图1是根据本揭示的实施例的存储器装置的示意图；
图2是根据本揭示的另一实施例的存储器装置的示意图；
图3是根据本揭示根据实施例的存储器芯片的示意图；
图4是根据本揭示的实施例的用于存储器装置的刷新方法的流程图。
附图标号说明
100、200：存储器装置；
111-11N、221-22N、301：存储器芯片；
230：硅穿孔；
310：控制器；
330：穿孔；
CFG1-CFGN、CFGA：配置信号；
CTA、SE：控制信号；
MA1-MAN、MAA：存储器阵列；
S410、S420、S430、S440、S450：步骤；
SW1-SWN、SWA：开关；
TS1-TSN、TSA：温度传感器。
具体实施方式
现将详细地对本发明的目前优选实施例进行参考，所述实施例的实例在附图中说明。只要可能，相同附图标号在附图及描述中用以指代相同或类似部件。
请参考图1，其示出根据本揭示的实施例的存储器装置的示意图。存储器装置100包含多个存储器芯片111至存储器芯片11N和多个温度传感器TS1至温度传感器TSN。在本揭示中，存储器芯片111至存储器芯片11N彼此耦接，且温度传感器TS1至温度传感器TSN分别安置于存储器芯片111至存储器芯片11N中。存储器芯片111至存储器芯片11N进一步分别接收多个配置信号CFG1至配置信号CFGN。根据配置信号CFG1到配置信号CFGN将存储器芯片111至存储器芯片11N中的一个配置成主存储器芯片，且根据配置信号CFG1至配置信号CFGN将其他存储器芯片111至存储器芯片11N配置成非主存储器芯片。
在本实施例中，只有存储器芯片111至存储器芯片11N中的一个可设定为主存储器芯片。以将存储器芯片11N设定为主存储器芯片作为实例。可根据配置信号CFGN启用存储器芯片11N的温度传感器TSN，且可根据配置信号CFG1到配置信号CFGN-1停用温度传感器TS1至温度传感器TSN-1。启用温度传感器TSN以感测环境温度，且存储器芯片11N可根据环境温度生成刷新速率控制信号。
另一方面，存储器芯片11N将刷新速率控制信号传送到所有存储器芯片111至存储器芯片11N-1。存储器芯片111至存储器芯片11N可根据同一刷新速率控制信号分别设定刷新速率。在这个实施例中，所有存储器芯片111至存储器芯片11N的刷新速率可相同。
因为将所有存储器芯片111至存储器芯片11N的刷新速率设定为相等。可很好控制在存储器芯片111至存储器芯片11N上执行的数据存取操作，且可避免用于存储器装置100的功能错误。
这里应注意，配置信号CFG1至配置信号CFGN中的每一个可通过引脚选项代码、熔丝代码或来自外部电子装置的外部命令提供。详细地说，在引脚选项代码方式中，存储器芯片111至存储器芯片11N中的每一个具有至少一个用于接收配置信号CFG1至配置信号CFGN的引脚。以配置信号CFG1作为实例。存储器芯片111可具有至少一个引脚以接收配置信号CFG1。配置信号CFG1可为一位信号，且如果配置信号CFG1处于第一逻辑电平，那么将存储器芯片111设定成主存储器芯片。相反，如果配置信号CFG1处于不同第一逻辑电平的第二逻辑电平，那么将存储器芯片111设定成非主存储器芯片。以熔丝代码方式，存储器芯片111至存储器芯片11N中的每一个可具有用于生成配置信号CFG1至配置信号CFGN中的每一个的电熔丝电路。熔丝代码可由调整(trim)方案或激光切割方案生成，且这里没有特定限制。此外，在外部命令方式中，外部电子装置可将作为配置信号CFG1至配置信号CFGN的外部命令发送到存储器芯片111至存储器芯片11N。存储器芯片111至存储器芯片11N可解码接收到的外部命令，且可决定存储器芯片111至存储器芯片11N中的每一个是否为主存储器芯片。
在本揭示中，存储器芯片111至存储器芯片11N是动态随机存取存储器(DRAM)芯片。温度传感器TS1至温度传感器TSN可为热敏电阻。
请参考图2，其示出根据本揭示的另一个实施例的存储器装置的示意图。存储器装置200包含多个存储器芯片221至存储器芯片22N，多个温度传感器TS1至温度传感器TSN，多个开关SW1至开关SWN，以及多个硅穿孔(through-silicon via；TSV)230。存储器芯片221至存储器芯片22N布置于堆叠中，且存储器芯片221到存储器芯片22N通过TSV 230彼此耦接。温度传感器TS1到温度传感器TSN分别安置于存储器芯片211到存储器芯片21N中，且开关SW1到开关SWN也分别安置于存储器芯片211到存储器芯片21N中。将开关SW1到开关SWN中的每一个耦接到相应温度传感器TS1到温度传感器TSN，且根据相应存储器芯片211至存储器芯片21N是否为主存储器芯片，导通或切断开关SW1到开关SWN中的每一个。
详细地说，如果将存储器芯片21N配置成主存储器芯片，则导通开关SWN，且温度传感器TSN启用以感测环境温度。存储器芯片21N可根据环境温度生成刷新速率控制信号SE。另一方面，将存储器芯片211至存储器芯片21N-1配置成非主存储器芯片，切断开关SW1至开关SWN-1，且停用温度TS1到温度TSN-1。此外，可通过开关SWN和TSV 230将刷新速率控制信号SE传送到存储器芯片211到存储器芯片21N-1。也就是说，存储器芯片211至存储器芯片21N可获得相同刷新速率控制信号SE，且根据刷新速率控制信号SE设定具有相同值的刷新速率。
在这个实施例中，存储器芯片211至存储器芯片21N分别具有多个存储器阵列MA1至存储器阵列MAN。在存储器阵列MA1至存储器阵列MAN上执行具有相同刷新速率的刷新操作，且存储器阵列MA1至存储器阵列MAN可为DRAM阵列。
请参考图3，其示出根据本揭示根据实施例的存储器芯片的示意图。存储器芯片301包含温度传感器TSA、开关SWA、控制器310以及存储器阵列MAA。开关SWA耦接于温度传感器TSA与控制器310之间。控制器310接收配置信号CFGA，且根据配置信号CFGA生成控制信号CTA。详细地说，如果配置信号CFGA用以将存储器芯片301设定成主存储器芯片，那么控制器310可根据配置信号CFGA生成控制信号CTA以导通开关SWA。相反，如果配置信号CFGA用以将存储器芯片301设定成非主存储器芯片，那么控制器310可根据配置信号CFGA生成控制信号CTA以切断所述开关SWA。
如果开关SWA被导通，那么相应地温度传感器TSA被启用以感测环境温度，且如果开关SWA被切断，那么温度传感器TSA被停用。此外，将控制器310进一步耦接到存储器阵列MAA和一或多个穿孔(VIA)330。如果存储器芯片301是主存储器芯片。控制器310根据环境温度进一步生成刷新速率控制信号SE，且通过刷新速率控制信号SE控制的刷新速率在存储器阵列MAA上执行刷新操作。还将刷新速率控制信号SE传送到其他存储器芯片，所述其他存储器芯片不是主存储器芯片。
如果存储器芯片301是非主存储器芯片，那么控制器310通过VIA330接收刷新速率控制信号SE。控制器310可通过由刷新速率控制信号SE控制的刷新速率在存储器阵列MAA上执行刷新操作。
通过上述本揭示，在相同存储器装置中的所有存储器芯片可执行具有相同刷新速率的刷新操作。可避免存储器装置的功能错误。
请参考图4，其示出根据本揭示实施例的用于存储器装置的刷新方法的流程图。在步骤S410中，多个温度传感器分别安置于多个存储器芯片中。接着，在步骤S420中将存储器芯片中的一个配置成主存储器芯片。执行步骤S430以用于启用主存储器芯片的第一温度传感器来感测环境温度，且执行步骤S440以用于由主存储器芯片根据环境温度生成刷新速率控制信号。此外，执行步骤S450以用于控制根据刷新速率控制信号的所有存储器芯片的刷新速率。
在上述实施例中已经描述步骤S410、步骤S420、步骤S430、步骤S440、步骤S450的详细操作，这里不再反复描述。
概括地说，将本揭示的存储器装置的多个存储器芯片中的一个配置成主存储器芯片。由启用桅杆存储器芯片的温度传感器和停用非桅杆存储器芯片的温度传感器，主存储器芯片可生成唯一的一个刷新速率控制信号，且可控制用于所有存储器芯片的刷新操作的刷新速率。如上所述，可避免存储器装置的功能错误。
对于本领域的技术人员将显而易见的是，可在不脱离本发明的范围或精神的情况下对本发明的结构作出各种修改和改变。鉴于前述内容，希望本发明涵盖本发明的修改和改变，其限制条件为所述修改和改变属于以下权利要求和其等效物的范围内。

Claims (14)

1.一种存储器装置，包括：
多个存储器芯片，其中所述存储器芯片彼此耦接；以及
多个温度传感器，分别安置于所述多个存储器芯片上，
其中所述多个存储器芯片中的一个配置成主存储器芯片，启用所述主存储器芯片的第一温度传感器以感测环境温度，所述主存储器芯片根据所述环境温度生成刷新速率控制信号，且控制所有所述多个存储器芯片的刷新速率。
2.根据权利要求1所述的存储器装置，其中停用所述多个存储器芯片中的至少一个的至少一个第二温度传感器，所述多个存储器芯片中的至少一个不是所述主存储器芯片。
3.根据权利要求1所述的存储器装置，其中所述多个存储器芯片中的每一个具有用于接收配置信号的接口，其中所述配置信号用于决定是否将所述多个存储器芯片中的每一个配置成所述主存储器芯片。
4.根据权利要求1所述的存储器装置，其中所述配置信号是引脚选项代码或熔丝代码，或所述配置信号由外部命令生成。
5.根据权利要求1所述的存储器装置，其中所述多个温度传感器中的每一个是热敏电阻。
6.根据权利要求1所述的存储器装置，还包括：
多个控制器，分别安置于所述多个存储器芯片中；以及
多个开关，分别耦接于所述多个温度传感器与所述控制器之间，
其中根据所述相应存储器芯片是否为所述主存储器芯片来导通或切断所述多个开关中的每一个。
7.根据权利要求1所述的存储器装置，还包括：
多个硅穿孔，
其中所述多个存储器芯片布置到堆叠中，且所述多个存储器芯片通过所述硅穿孔彼此耦接。
8.根据权利要求1所述的存储器装置，还包括：
多个存储器阵列，分别安置于所述多个存储器芯片中，
其中所述多个存储器芯片根据所述刷新速率控制信号以相同刷新速率在所述存储器阵列上分别执行刷新操作。
9.根据权利要求8所述的存储器装置，其中存储器阵列是动态随机存取存储器阵列。
10.一种用于存储器装置的刷新方法，包括：
将多个温度传感器分别安置于多个存储器芯片中；
将所述多个存储器芯片中的一个配置成主存储器芯片，
启用所述主存储器芯片的第一温度传感器以感测环境温度；
由所述主存储器芯片根据所述环境温度生成刷新速率控制信号；以及
根据所述刷新速率控制信号控制所有所述多个存储器芯片的刷新速率。
11.根据权利要求10所述的用于存储器装置的刷新方法，更包括：
停用所述多个存储器芯片中的至少一个的至少一个第二温度传感器，所述多个存储器芯片不是所述主存储器芯片。
12.根据权利要求10所述的用于存储器装置的刷新方法，还包括：
将多个配置信号分别提供到所述多个存储器芯片，以决定是否将所述多个存储器芯片中的每一个配置成所述主存储器芯片。
13.根据权利要求12所述的用于存储器装置的刷新方法，还包括：
通过引脚选项代码、熔丝代码或外部命令提供所述配置信号中的每一个。
14.根据权利要求10所述的用于存储器装置的刷新方法，其中所有所述多个存储器芯片根据所述刷新速率控制信号以相同刷新速率刷新。
CN202010289919.2A 2019-11-26 2020-04-14 存储器装置以及其刷新方法 Pending CN112863568A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/697,063 US10878881B1 (en) 2019-11-26 2019-11-26 Memory apparatus and refresh method thereof
US16/697,063 2019-11-26

Publications (1)

Publication Number Publication Date
CN112863568A true CN112863568A (zh) 2021-05-28

Family

ID=74039751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010289919.2A Pending CN112863568A (zh) 2019-11-26 2020-04-14 存储器装置以及其刷新方法

Country Status (3)

Country Link
US (1) US10878881B1 (zh)
CN (1) CN112863568A (zh)
TW (1) TWI741534B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343079A (ja) * 2001-05-18 2002-11-29 Melco Inc Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
CN1828549A (zh) * 2006-04-04 2006-09-06 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
CN1993765A (zh) * 2004-07-02 2007-07-04 高通股份有限公司 通过温度测量改善半导体存储装置中的动态刷新的设备和方法
US20100054067A1 (en) * 2008-09-03 2010-03-04 Sun Microsystems, Inc. Methods and apparatuses for controlling fully-buffered dual inline memory modules
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法
CN104115227A (zh) * 2011-12-23 2014-10-22 英特尔公司 使用系统热传感器数据的存储器操作
CN105390481A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 半导体器件
US20160148905A1 (en) * 2014-11-20 2016-05-26 Ki Hun YU Semiconductor chip for sensing temperature and semiconductor system including the same
CN110491428A (zh) * 2018-05-14 2019-11-22 南亚科技股份有限公司 频率调整电路、电子存储器及多个动态随机存取存储器芯片的刷新频率的确定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266312B (en) * 2004-12-07 2006-11-11 Elite Semiconductor Esmt Temperature-dependent dram self-refresh circuit
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7593279B2 (en) * 2006-10-11 2009-09-22 Qualcomm Incorporated Concurrent status register read
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
KR102389820B1 (ko) * 2015-09-22 2022-04-22 삼성전자주식회사 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
US9947721B2 (en) * 2016-04-01 2018-04-17 Micron Technology, Inc. Thermal insulation for three-dimensional memory arrays
US10198353B2 (en) * 2017-07-07 2019-02-05 Dell Products, Lp Device and method for implementing save operation of persistent memory
US11164847B2 (en) * 2019-12-03 2021-11-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343079A (ja) * 2001-05-18 2002-11-29 Melco Inc Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
CN1993765A (zh) * 2004-07-02 2007-07-04 高通股份有限公司 通过温度测量改善半导体存储装置中的动态刷新的设备和方法
CN1828549A (zh) * 2006-04-04 2006-09-06 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
US20100054067A1 (en) * 2008-09-03 2010-03-04 Sun Microsystems, Inc. Methods and apparatuses for controlling fully-buffered dual inline memory modules
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN104115227A (zh) * 2011-12-23 2014-10-22 英特尔公司 使用系统热传感器数据的存储器操作
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法
CN105390481A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 半导体器件
US20160148905A1 (en) * 2014-11-20 2016-05-26 Ki Hun YU Semiconductor chip for sensing temperature and semiconductor system including the same
CN110491428A (zh) * 2018-05-14 2019-11-22 南亚科技股份有限公司 频率调整电路、电子存储器及多个动态随机存取存储器芯片的刷新频率的确定方法

Also Published As

Publication number Publication date
US10878881B1 (en) 2020-12-29
TW202121173A (zh) 2021-06-01
TWI741534B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US9684622B2 (en) Method and apparatus for controlling access to a common bus by multiple components
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
CN105405459B (zh) 阻抗校准电路以及使用该电路的半导体存储器和存储系统
CN107148650B (zh) 执行封装后修整的设备及方法
US9921980B2 (en) Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US8891327B2 (en) Semiconductor memory apparatus
US9613721B2 (en) Semiconductor memory capable of performing through-chip via test and system using the same
KR20170052905A (ko) 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
KR20130072054A (ko) 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
US7584304B2 (en) Non-volatile memory storage device including an interface select switch and associated method
US20120326775A1 (en) Chip select circuit and semiconductor apparatus including the same
US8947132B2 (en) Semiconductor device and semiconductor system including the same
KR20190120526A (ko) 메모리 장치 및 이의 동작 방법
US8416639B2 (en) Multi-chip package and method of operating the same
CN112863568A (zh) 存储器装置以及其刷新方法
US20140225633A1 (en) Fixture, system and method for performing functional test
US11895191B2 (en) Mobile IoT edge device using 3D-die stacking re-configurable processor module with 5G processor-independent modem
US20170116143A1 (en) Master electronic device and communication method of the same
KR102401182B1 (ko) 메모리 장치 및 메모리 패키지
KR102222445B1 (ko) 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
US9159445B2 (en) Semiconductor device with fuse array and operating method thereof
KR20120080360A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9947398B1 (en) Semiconductor memory device and operation method thereof
US20030093642A1 (en) Systems and methods for controlling communication with nonvolatile memory devices
JP2008186426A (ja) ユニット増設システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination