CN101923891B - 半导体存储装置的温度检测电路 - Google Patents

半导体存储装置的温度检测电路 Download PDF

Info

Publication number
CN101923891B
CN101923891B CN200910260968.7A CN200910260968A CN101923891B CN 101923891 B CN101923891 B CN 101923891B CN 200910260968 A CN200910260968 A CN 200910260968A CN 101923891 B CN101923891 B CN 101923891B
Authority
CN
China
Prior art keywords
signal
time
node
voltage
enabled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910260968.7A
Other languages
English (en)
Other versions
CN101923891A (zh
Inventor
金帝润
李锺天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101923891A publication Critical patent/CN101923891A/zh
Application granted granted Critical
Publication of CN101923891B publication Critical patent/CN101923891B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Abstract

半导体存储装置的温度检测电路包括固定周期振荡器、温度可变信号发生单元和计数单元。振荡器被配置成当使能信号被使能时，生成固定周期振荡信号。温度可变信号发生单元被配置成当使能信号被使能时，生成其使能间隔基于温度变化而改变的温度可变信号。计数单元被配置成在温度可变信号的使能间隔期间，对振荡信号计数以生成温度信息信号。

Description

半导体存储装置的温度检测电路
相关申请的交叉引用
根据35U.S.C 119(a)，本发明要求2009年6月16日向韩国知识产权局提交的韩国申请No.10-2009-0053348的优先权，在此通过引用将其全部内容结合进来，就如同全部列出一样。
技术领域
实施例涉及半导体存储装置，以及更具体地，涉及半导体存储装置的温度检测电路。
背景技术
通常，半导体存储装置通过在电容器中电气地充入或放出电荷来存储数据。因此，将半导体存储装置如此设计使得半导体存储装置能执行用于基本上维持电容器的电压电平的刷新操作。换句话说，半导体存储装置通过周期地和重复地执行刷新操作，可以保持所存储的数据。
随着半导体存储装置近来趋向低功耗，已经提供了降低刷新操作期间所消耗的功率的各种技术。作为降低刷新操作期间所消耗的功率的技术中的一种，存在这样的技术，其通过基于温度变化来改变刷新操作的重复周期，执行刷新操作。
因此，为了基于温度变化改变刷新操作的重复周期，在半导体存储装置内部需要温度检测电路。
发明内容
本发明的实施例包括半导体存储装置的温度检测电路，其能够检测半导体存储装置内部的温度变化。
在本发明的一个实施例中，一种半导体存储装置的温度检测电路包括：固定周期振荡器，被配置成当使能信号被使能时，生成振荡信号；温度可变信号发生单元，被配置成当使能信号被使能时，生成其使能间隔基于温度变化而变化的温度可变信号；以及计数单元，被配置成在温度可变信号的使能间隔期间，对振荡信号计数，以生成温度信息信号。
在本发明的另一实施例中，一种半导体存储装置的温度检测电路包括：温度可变信号发生单元，被配置成当使能信号被使能时，使能温度可变信号，并且对电容器充电，以及当电容器的电压电平升高到高于参考电压电平时，使电容器放电，以及当电容器的电压电平降低到低于参考电压电平时，禁用温度可变信号；以及计数单元，被配置成在温度可变信号的使能间隔期间，对振荡信号计数，以生成温度信息信号。
附图说明
结合附图描述各个特征、方面和实施例，其中：
图1是示意性地示出根据实施例的半导体存储装置的温度检测电路的结构的方框图；
图2是示出图1的固定周期振荡器的实施例的结构的图；以及
图3是示出图1的温度可变信号发生单元的实施例的结构的图。
具体实施方式
在下文中，将通过优选实施例、参考附图描述根据本发明的示例性实施例的半导体存储装置的温度检测电路。
图1是示意性地示出根据实施例的半导体存储装置的温度检测电路的结构的方框图。如图1所示，根据所公开的实施例的半导体存储装置的温度检测电路包括固定周期振荡器100，温度可变信号发生单元200和计数单元300。
当使能信号‘en’被使能时，固定周期振荡器100生成振荡信号‘osc’。使能信号‘en’可以是片内终结(on-die termination)使能信号。通常，将半导体存储装置配置成当半导体存储装置通过焊点输出数据时，通过将半导体存储装置的外部和内部的阻抗值进行匹配，可以使输出数据的噪声最小。这样，执行用于匹配半导体存储装置的外部阻抗和内部阻抗的操作的电路就称为片内终结电路。通过将片内终结使能信号用作实施例的使能信号‘en’，该实施例的温度检测电路可以在半导体存储装置执行阻抗匹配操作的期间检测温度变化。
图2是示出图1的固定周期振荡器的示例性实施例的结构的图。
如图2所示，固定周期振荡器100包括第一至第六反相器IV11至IV16和第一NAND门ND11。第一至第六反相器IV11至IV16串联耦合。第一NAND门ND11接收第六反相器IV16的输出信号和使能信号‘en’，并将其输出信号输出到第一反相器IV11。
参考图1，当使能信号‘en’被使能时，温度可变信号发生单元200生成温度可变信号‘signal_temp’，该温度可变信号的使能间隔基于温度变化而改变。即，当使能信号‘en’被使能时，温度可变信号发生单元200使能该温度可变信号‘signal_temp’，然后基于温度变化，改变温度可变信号‘signal_temp’的禁用时间。
图3是示出图1的温度可变信号发生单元200的示例性实施例的结构的图。
参考图3，当使能信号‘en’在逻辑高电平被使能时，温度可变信号发生单元200升高电压节点‘V_node’的电压电平。此后，当电压节点‘V_node’的电压电平升高到高于参考电压(Vref)电平时，温度可变信号发生单元200降低电压节点‘V_node’的电压电平，然后当电压节点“V_node”的电压电平降低到低于参考电压(Vref)电平时，禁用被使能的温度可变信号“signal_temp”。此时，当电压节点‘V_node’的电压电平升高到高于参考电压(Vref)电平，并且随后电压节点‘V_node’的电压电平降低时，温度可变信号发生单元200随温度升高而增加电压节点‘V_node’的压降宽度，以及随温度降低而减小电压节点‘V_node’的压降宽度。
如图3所示，温度可变信号发生单元200包括控制单元210、电压节点电平控制单元220、比较单元230和频分单元240。
响应使能信号‘en’和比较信号‘com’，控制单元210生成控制信号‘ctrl’和反相的控制信号‘ctrlb’，即控制信号‘ctrl’的反相信号。例如，当使能信号‘en’在逻辑低电平被禁用时，不论比较信号‘com’如何，控制单元210禁用控制信号‘ctrl’至逻辑高电平。另一方面，当使能信号‘en’在逻辑高电平被使能时，控制单元210响应比较信号‘com’，生成控制信号‘ctrl’。具体来说，如果使能信号‘en’在逻辑高电平被使能并且比较信号‘com’在逻辑高电平被使能，则控制单元210禁用控制信号‘ctrl’至逻辑高电平，并且如果使能信号‘en’在逻辑高电平被使能并且比较信号‘com’在逻辑低电平被禁用，则使能控制信号‘ctrl’至逻辑低电平。
控制单元210包括第七至第九反相器IV21至IV23和第二NAND门ND21。第七反相器IV21接收比较信号‘com’。第二NAND门ND21接收使能信号‘en’和第七反相器IV21的输出信号。第八反相器IV22接收第二NAND门ND21的输出信号以输出反相的控制信号‘ctrlb’。第九反相器IV23接收第八反相器IV22的输出信号以输出控制信号‘ctrl’。
当控制信号‘ctrl’在逻辑低电平被使能时，电压节点电平控制单元220升高电压节点‘V_node’的电压电平，并且当控制信号‘ctrl’在逻辑高电平被禁用时，降低电压节点‘V_node’的电压电平。
如图3所示，电压节点电平控制单元220包括充电单元221和放电单元222。
当控制信号‘ctrl’在逻辑低电平被使能时，充电单元221对电容器C21充电以升高电压节点‘V_node’的电压电平。
充电单元221包括第一晶体管P21和电容器C21。第一晶体管P21具有配置成接收控制信号‘ctrl’的栅极和配置成接收外部电压VDD的源极。电容器C21的一端耦合到第一晶体管P21的漏极，而另一端耦合到接地端VSS。
当控制信号‘ctrl’在逻辑高电平被禁用时，放电单元222使电容器C21放电以降低电压节点‘V_node’的电压电平。另一方面，当控制信号‘ctrl’在逻辑低电平被使能时，放电单元222基本上防止电压节点‘V_node’的电压电平降低。
放电单元222包括第二至第四晶体管N21、N22和P22。第二晶体管N21具有共同耦合到电压节点‘V_node’的栅极和漏极。第三晶体管N22具有共同耦合到第二晶体管N21的源极的栅极和漏极，并且具有耦合到接地端VSS的源极。第四晶体管P22具有配置成接收控制信号‘ctrl’的栅极、配置成接收外部电压VDD的源极和耦合到第二和第三晶体管N21和N22共同耦合的节点的漏极。
在此，当温度上升时，阈值电压电平降低，由此第二和第三晶体管N21和N22增加从电压节点‘V_node’流向接地端VSS的电流量。因此，当温度上升时，电压节点‘V_node’的压降宽度增加。另一方面，当温度下降时，阈值电压电平上升，由此第二和第三晶体管N21和N22减小从电压节点‘V_node’流向接地端VSS的电流量。因此，当温度下降时，电压节点‘V_node’的压降宽度减小。
当温度上升时，放电单元222使高于参考电平(Vref)电平的电压节点‘V_node’的电压电平更快速地降低到低于参考电压(Vref)电平，并且当温度下降时，放电单元222使高于参考电压(Vref)电平的电压节点‘V_node’的电压电平更缓慢地降低到低于参考电压(Vref)电平。另外，当控制信号‘ctrl’在逻辑低电平被使能时，第四晶体管P22升高第二晶体管N21的源极的电压电平以断开第二晶体管N21。因此，当控制信号‘ctrl’在逻辑低电平被使能时，放电单元222不降低电压节点‘V_node’的电压电平，并且只有当控制信号‘ctrl’在逻辑高电平被禁用时，才降低电压节点‘V_node’的电压电平。因此，由于第四晶体管P22确定放电单元222是否操作，第四晶体管P22可以称为放电控制单元。
比较单元230将电压节点‘V_node’的电压电平与参考电压(Vref)电平进行比较以生成比较信号‘com’。具体来说，如果电压节点‘V_node’的电压电平低于参考电压(Vref)电平，则比较单元230输出在逻辑低电平被禁用的比较信号‘com’，并且如果电压节点‘V_node’的电压电平高于参考电压(Vref)电平，则比较单元230输出在逻辑高电平被使能的比较信号‘com’。
比较单元230包括第五至第九晶体管N23至N25，P23和P24。第五晶体管N23通过其栅极接收参考电压Vref。第六晶体管N24具有耦合到电压节点‘V_node’的栅极。第七晶体管N25具有配置成接收参考电压Vref的栅极、耦合到第五和第六晶体管N23和N24的源极共同耦合至的节点的漏极，以及耦合到接地端VSS的源极。第八晶体管P23具有配置成接收外部电压VDD的源极和耦合到第五晶体管N23的漏极的漏极。第九晶体管P24具有配置成接收外部电压VDD的源极，以及共同耦合到第八晶体管P23的栅极和第六晶体管N24的漏极的共同耦合至的节点的栅极和漏极。
接着，频分单元240响应反相的控制信号‘ctrlb’，生成温度可变信号‘signal_temp’。具体来说，每当反相的控制信号‘ctrlb’转变到逻辑高电平，频分单元240就使温度可变信号‘signal_temp’的电压电平反相。这里，从频分单元240输出的温度可变信号‘signal_temp’具有作为其初始值的逻辑低电平。
频分单元240包括第十反相器IV24和触发器FF21。触发器FF21通过其时钟输入端接收反相的控制信号‘ctrlb’。第十反相器IV24接收触发器FF21的输出信号，以便将其输出信号输出作为触发器FF21的输入信号。这里，触发器FF21的输出信号被输出作为温度可变信号‘signal_temp’。
参考图1，在温度可变信号‘signal_temp’被使能的间隔期间，计数单元300对振荡信号‘osc’计数，并且随后生成温度信息信号‘Temp_code<0:n>’。使用传统的计数电路可以实现计数单元300。
下文将描述根据所公开的实施例的半导体存储装置的温度检测电路在这样的结构中的操作。
首先，将描述在逻辑低电平被禁用的使能信号‘en’的状态。此时，频分单元240的输出信号，即温度可变信号‘signal_temp’处于逻辑低电平的禁用状态。
参考图3，在这种状态下，由于使能信号‘en’处于逻辑低电平，控制单元210使控制信号‘ctrl’禁用至逻辑高电平。相应地，由于反相的控制信号‘ctrlb’是控制信号‘ctrl’的反相信号，则反相控制信号‘ctrlb’处于逻辑低电平。
另外，由于控制信号‘ctrl’处于逻辑高电平，放电单元222降低电压节点‘V_node’的电压电平。此时，由于电压节点‘V_node’的电压电平低于参考电压(Vref)电平，比较单元230输出在逻辑低电平被禁用的比较信号‘com’。
接着，将假定使能信号‘en’被使能至逻辑高电平。在这种状态下，由于比较信号‘com’处于逻辑低电平和使能信号‘en’处于逻辑高电平，控制单元210将控制信号‘ctrl’使能至逻辑低电平。因此，反相的控制信号‘ctrlb’转变成逻辑高电平，从而频分单元240将温度可变信号‘signal_temp’转变到逻辑高电平。
另外，由于控制信号‘ctrl’在逻辑低电平被使能，放电单元222停止降低电压节点‘V_node’的电压电平。同时，由于控制信号‘ctrl’在逻辑低电平被使能，充电单元221对电容器C21充电以升高电压节点‘V_node’的电压电平。此时，当电压节点‘V_node’的电压电平升高到高于参考电压(Vref)电平时，比较单元230输出在逻辑高电平被使能的比较信号‘com’。在这种状态下，由于使能信号‘en’处于逻辑高电平以及比较信号‘com’处于逻辑高电平，控制单元210再次将控制信号‘ctrl’禁用至逻辑高电平。在这种情况下，反相的控制信号‘ctrlb’也转变成逻辑低电平。
另外，由于控制信号‘ctrl’在逻辑高电平被禁用，充电单元221停止对电容器C21的充电操作。同时，由于控制信号‘ctrl’被禁用至逻辑高电平，放电单元222使电容器C21放电以降低电压节点‘V_node’的电压电平。此时，当电压节点‘V_node’的电压电平降低到低于参考电压(Vref)电平时，比较单元230将比较信号‘com’禁用至逻辑低电平。因此，由于使能信号‘en’处于逻辑高电平以及比较信号‘com’处于逻辑低电平，控制单元210将控制信号‘ctrl’再次使能至逻辑低电平。在这种情况下，反相的控制信号‘ctrlb’也再次转变到逻辑高电平。因此，频分单元240将在逻辑高电平被使能的温度可变信号‘signal_temp’禁用至逻辑低电平。
用这种方式，温度可变信号‘signal_temp’被使能至逻辑高电平，然后又被禁用至逻辑低电平。即，在温度可变信号‘signal_temp’被使能和禁用的过程期间，根据所述实施例的温度检测电路对电容器C21充电和使电容器C21放电，并且基于电压节点‘V_node’的电压电平和参考电压(Vref)电平的比较结果，使能和禁用温度可变信号‘signal_temp’，由此重复地执行该操作。
即，如果使能信号‘en’被使能，根据所述实施例的温度可变信号发生单元200使能温度可变信号‘signal_temp’，并对电容器C21充电以升高电压节点‘V_node’的电压电平。此后，当电压节点‘V_node’的电压电平升高到高于参考电压(Vref)电平时，温度可变信号发生单元200使电容器C21放电。随着电容器C21被放电，当电压节点‘V_node’的电压电平降低到低于参考电压(Vref)电平时，温度可变信号发生单元200禁用温度可变信号‘signal_temp’。此时，用来降低电压节点‘V_node’的电压电平也就是使电容器C21放电的第二和第三晶体管N21和N22以二极管结构彼此耦合，并且第二和第三晶体管N21和N22基于温度变化控制电压节点‘V_node’的压降宽度。具体来说，由于当温度上升时，阈值电压电平降低，则当温度上升时，第二和第三晶体管N21和N22增加电压节点‘V_node’的压降宽度，并且当温度下降时，第二和第三晶体管N21和N22减小电压节点‘V_node’的压降宽度。
结果，温度可变信号发生单元200使能温度可变信号‘signal_temp’，并且当温度上升时，使温度可变信号‘signal_temp’的禁用时间更早，以及当温度下降时，使温度可变信号‘signal_temp’的禁用时间更晚。
因此，只在温度可变信号‘signal_temp’的使能间隔期间才对振荡信号‘osc’计数的计数单元300输出编码信号即温度信息信号‘Temp_eode<0:n>’，当温度上升时，温度信息信号‘Temp_eode<0:n>’具有低计数值，以及当温度下降时，温度信息信号‘Temp_code<0:n>’具有高计数值。
根据示例性实施例的半导体存储装置的温度检测电可以基于温度变化，增加和减小温度可变信号的使能间隔，以及在使能间隔期间对振荡信号计数，从而最终输出包含有关温度变化的信息的多位编码信号。
尽管上面已经描述了某些实施例，但本领域的技术人员将理解到上述实施例只是以实例的方式来描述。因此，在此所述的设备和方法不应当基于所述实施例进行限制。相反，结合上述说明和附图考虑，在此所述的装置仅受下述的权利要求的限制。

Claims (12)

1.一种半导体存储装置的温度检测电路，包括：
固定周期振荡器，被配置成当使能信号被使能时，生成具有固定周期的振荡信号；
温度可变信号发生单元，被配置成当所述使能信号被使能时，生成其使能间隔基于温度变化而改变的温度可变信号；以及
计数单元，被配置成对所述振荡信号计数以生成温度信息信号，其中所述计数单元在所述温度可变信号被使能的间隔期间对所述振荡信号计数。
2.如权利要求1所述的温度检测电路，其中，所述使能信号包括片内终结使能信号。
3.如权利要求1所述的温度检测电路，其中，所述温度信息信号包括多位编码。
4.如权利要求1所述的温度检测电路，其中，所述温度可变信号发生单元被配置成当所述使能信号被使能时，使能所述温度可变信号，以及基于所述温度变化，改变所述温度可变信号的禁用时间。
5.如权利要求4所述的温度检测电路，其中，所述温度可变信号发生单元被配置成当所述使能信号被使能时，升高电压节点的电压电平，以及当所述电压节点的电压电平升高到高于参考电压电平时，降低所述电压节点的电压电平，并且当所述电压节点的电压电平降低到低于所述参考电压电平时，禁用所述被使能的温度可变信号。
6.如权利要求5所述的温度检测电路，其中，当所述电压节点的电压电平升高到高于所述参考电压电平并且随后所述电压节点的电压电平被降低时，所述温度可变信号发生单元被配置成当温度上升时，增加所述电压节点的压降宽度，以及当温度下降时，减小所述电压节点的压降宽度。
7.如权利要求6所述的温度检测电路，其中，所述温度可变信号发生单元包括：
控制单元，被配置成响应所述使能信号和比较信号，生成控制信号；
电压节点电平控制单元，被配置成响应所述控制信号，升高或降低所述电压节点的电压电平；
比较单元，被配置成将所述电压节点的电压电平与所述参考电压电平进行比较以生成比较信号；以及
频分单元，被配置成每当所述控制信号转变成特定电平时，使所述温度可变信号的电压电平反相。
8.如权利要求7所述的温度检测电路，其中，所述控制单元被配置成当所述使能信号被禁用时，不论所述比较信号如何，禁用所述控制信号，以及当所述使能信号被使能时，响应所述比较信号，生成所述控制信号。
9.如权利要求8所述的温度检测电路，其中，所述控制单元被配置成如果所述使能信号被使能和所述比较信号被使能，禁用所述控制信号，以及如果所述使能信号被使能和所述比较信号被禁用，使能所述控制信号。
10.如权利要求7所述的温度检测电路，其中，所述电压节点电平控制单元被配置成当所述控制信号被使能时，升高所述电压节点的电压电平，以及当所述控制信号被禁用时，降低所述电压节点的电压电平。
11.如权利要求10所述的温度检测电路，其中，所述电压节点电平控制单元包括：
充电单元，被配置成当所述控制信号被使能时，对电容器充电以升高所述电压节点的电压电平；以及
放电单元，被配置成当所述控制信号被禁用时，使所述电容器放电以降低所述电压节点的电压电平。
12.如权利要求11所述的温度检测电路，其中，所述放电单元包括：
第一晶体管，被配置成具有共同耦合到所述电压节点的栅极和漏极；
第二晶体管，被配置成具有共同耦合到所述第一晶体管的源极的栅极和漏极，以及耦合到接地端的源极；以及
第三晶体管，被配置成具有用于接收所述控制信号的栅极，用于接收外部电压的源极，以及耦合到所述第一晶体管和第二晶体管共同耦合到的节点的漏极，
其中，所述第一晶体管和第二晶体管被配置成具有基于所述温度变化而改变的阈值电压电平，以使所述第一晶体管和第二晶体管控制从所述电压节点流向所述接地端的电流量。
CN200910260968.7A 2009-06-16 2009-12-18 半导体存储装置的温度检测电路 Expired - Fee Related CN101923891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0053348 2009-06-16
KR1020090053348A KR101069678B1 (ko) 2009-06-16 2009-06-16 반도체 메모리 장치의 온도 감지 회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410079844.XA Division CN103956178A (zh) 2009-06-16 2009-12-18 半导体存储装置的温度检测电路

Publications (2)

Publication Number Publication Date
CN101923891A CN101923891A (zh) 2010-12-22
CN101923891B true CN101923891B (zh) 2014-10-01

Family

ID=43306323

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410079844.XA Pending CN103956178A (zh) 2009-06-16 2009-12-18 半导体存储装置的温度检测电路
CN200910260968.7A Expired - Fee Related CN101923891B (zh) 2009-06-16 2009-12-18 半导体存储装置的温度检测电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410079844.XA Pending CN103956178A (zh) 2009-06-16 2009-12-18 半导体存储装置的温度检测电路

Country Status (3)

Country Link
US (2) US8300486B2 (zh)
KR (1) KR101069678B1 (zh)
CN (2) CN103956178A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951844B1 (ko) * 2012-06-21 2019-02-26 삼성디스플레이 주식회사 온도감지장치 및 그 구동 방법
KR102193790B1 (ko) * 2014-02-13 2020-12-21 에스케이하이닉스 주식회사 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
KR20160105103A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 내부 전압 생성 회로
KR20160122586A (ko) * 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
US10670471B2 (en) 2016-10-28 2020-06-02 Sandisk Technologies Llc Multi-level temperature detection with offset-free input sampling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162604A (zh) * 2006-10-12 2008-04-16 海力士半导体有限公司 输出半导体存储设备的温度数据的电路及方法
US7480588B1 (en) * 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743686B2 (ja) 1992-02-14 1998-04-22 株式会社タツノ・メカトロニクス 電気自動車用バッテリー充電装置
JP4432156B2 (ja) 1999-09-03 2010-03-17 日産自動車株式会社 環境貢献度呈示装置
KR100464437B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100502664B1 (ko) 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
US7034507B2 (en) * 2003-07-03 2006-04-25 Micron Technology, Inc. Temperature sensing device in an integrated circuit
JP2005153684A (ja) 2003-11-25 2005-06-16 Denso Corp 車載機器操作装置
KR100515068B1 (ko) 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
US6980020B2 (en) 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100528164B1 (ko) 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100578649B1 (ko) 2004-04-20 2006-05-11 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
JP2005339187A (ja) 2004-05-27 2005-12-08 Tokyo Electric Power Co Inc:The 二酸化炭素排出削減量を特定するための情報処理方法
KR20060001158A (ko) 2004-06-30 2006-01-06 삼성전자주식회사 게이트 전극 형성 방법
KR20060011588A (ko) 2004-07-30 2006-02-03 주식회사 하이닉스반도체 온도보상 발진회로
DE102005030850B4 (de) 2005-07-01 2008-05-29 Mtu Friedrichshafen Gmbh Kurbelgehäuse mit Bodenplatte
JP2007064091A (ja) 2005-08-31 2007-03-15 Starway Co Ltd 車両履歴取得装置、電子カルテ作成配布装置、電子カルテ作成配布システム、プログラム
KR100772560B1 (ko) 2005-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치 및 방법
JP2007116799A (ja) 2005-10-19 2007-05-10 Leben Hanbai:Kk バッテリー管理システム
JP2007158630A (ja) 2005-12-02 2007-06-21 Omron Corp 通信システム、情報処理装置および方法、通信装置、記録媒体、並びに、プログラム。
JP2007236172A (ja) 2006-03-03 2007-09-13 Toyota Motor Corp 車両の電源装置および電気装置
JP4353197B2 (ja) 2006-03-13 2009-10-28 トヨタ自動車株式会社 車両および電気機器
KR100861371B1 (ko) * 2007-06-25 2008-10-01 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
US7816973B2 (en) * 2007-11-20 2010-10-19 Micron Technology, Inc. Devices and methods for reducing effects of device mismatch in temperature sensor circuits
JP5170395B2 (ja) * 2008-02-21 2013-03-27 日本電気株式会社 ウエハ及びその温度試験方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480588B1 (en) * 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
CN101162604A (zh) * 2006-10-12 2008-04-16 海力士半导体有限公司 输出半导体存储设备的温度数据的电路及方法

Also Published As

Publication number Publication date
US8625375B2 (en) 2014-01-07
CN103956178A (zh) 2014-07-30
US20100315896A1 (en) 2010-12-16
KR101069678B1 (ko) 2011-10-05
KR20100134967A (ko) 2010-12-24
US8300486B2 (en) 2012-10-30
CN101923891A (zh) 2010-12-22
US20130083616A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
CN101923891B (zh) 半导体存储装置的温度检测电路
US9013932B1 (en) Semiconductor devices and semiconductor systems including the same
US7453312B2 (en) Voltage regulator outputting positive and negative voltages with the same offsets
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US20050248381A1 (en) Level shift circuit
US10630078B2 (en) Energy harvester power indicator and power management circuitry
US20130034121A1 (en) Semiconductor memory device including temperature test circuit
CN109300493B (zh) 纹波补偿器、数据驱动电路及半导体器件
KR20060118733A (ko) 반도체 장치의 온도 보상 발진 회로
US7545199B2 (en) Power supply circuit for oscillator of semiconductor memory device and voltage pumping device using the same
US9171599B2 (en) Circuits, apparatuses, and methods for oscillators
US6404690B2 (en) Refresh drive circuit for a DRAM
CN103490726A (zh) 一种低压振荡器
CN105280216B (zh) 半导体存储器件及其操作方法
US9378802B2 (en) Oscillator and memory device including the same
CN103035281B (zh) 一种基于单元漏电检测的温度控制自刷新方法
CN104956442A (zh) 用于存储装置读取的设备和方法
JP2005210675A (ja) 温度検知可変周波数発生器
US8779845B2 (en) Semiconductor apparatus
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
US9378808B2 (en) Pulse width modulation device
US11894082B2 (en) Anti-fuse memory and control method thereof
US20160149485A1 (en) Internal voltage generation circuits
JP5350995B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141001

Termination date: 20161218