KR101951844B1 - 온도감지장치 및 그 구동 방법 - Google Patents

온도감지장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101951844B1
KR101951844B1 KR1020120066839A KR20120066839A KR101951844B1 KR 101951844 B1 KR101951844 B1 KR 101951844B1 KR 1020120066839 A KR1020120066839 A KR 1020120066839A KR 20120066839 A KR20120066839 A KR 20120066839A KR 101951844 B1 KR101951844 B1 KR 101951844B1
Authority
KR
South Korea
Prior art keywords
signal
clock signal
temperature
transistor
pmos transistor
Prior art date
Application number
KR1020120066839A
Other languages
English (en)
Other versions
KR20130143348A (ko
Inventor
이길재
신충선
Original Assignee
삼성디스플레이 주식회사
주식회사엘디티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 주식회사엘디티 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120066839A priority Critical patent/KR101951844B1/ko
Priority to US13/705,439 priority patent/US9297703B2/en
Publication of KR20130143348A publication Critical patent/KR20130143348A/ko
Application granted granted Critical
Publication of KR101951844B1 publication Critical patent/KR101951844B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Electric Clocks (AREA)

Abstract

온도감지장치는 온도에 무관하게 일정한 제1 주파수를 갖는 제1 클록 신호를 생성하는 제1 주파수 발생부, 온도에 따라 변동하는 제2 주파수를 갖는 제2 클록 신호를 생성하는 제2 주파수 발생부, 및 상기 제1 클록 신호의 펄스 수가 정해진 임계치에 도달하는 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 나타내는 온도 코드를 출력하는 데이터 홀딩부를 포함한다. 온도감지장치는 외부에서 입력되는 기준 클록 신호를 필요로 하지 않으며, 온도감지장치가 공정상의 변화에 둔감하도록 하여 온도감지장치의 성능을 향상시킬 수 있다.

Description

온도감지장치 및 그 구동 방법{TEMPERATURE SENSING DEVICE AND DRIVING METHOD THEREOF}
본 발명은 온도감지장치 및 그 구동 방법에 관한 것이다.
표시장치의 표시영역은 복수의 주사선 및 복수의 데이터선에 연결되어 대략 행렬의 형태로 배열되는 복수의 화소를 포함한다. 표시장치는 영상을 표시하기 위하여 복수의 주사선에 순차적으로 게이트 온 전압의 주사신호를 인가하고, 게이트 온 전압의 주사신호에 대응하는 데이터 전압을 복수의 데이터선에 인가한다. 복수의 화소는 게이트 온 전압의 주사신호에 따라 턴 온되는 스위칭 트랜지스터 및 데이터 전압에 따른 화소 전류를 흘려보내는 구동 트랜지스터를 포함한다.
트랜지스터는 P형 반도체와 N형 반도체를 세 개의 층으로 접합하여 만들어지는 일종의 반도체 장치이다. 일반적으로 반도체 장치는 온도가 낮아질수록 동작 속도가 저하되고 소비전류가 증가하는 온도 특성을 보인다.
최근에는 표시장치 뿐만 아니라 거의 모든 전자기기에 반도체 장치가 구비된다. 반도체 장치의 온도 특성에 따라 전자기기의 성능이 달라질 수 있다. 전자기기의 성능을 보장하기 위해서는 반도체 장치의 온도 특성을 보정해 주어야 한다.
이를 위해서는 전자기기의 온도를 측정할 수 있는 온도감지장치가 필요하다.
본 발명이 해결하고자 하는 기술적 과제는 전자기기의 온도를 측정할 수 있는 온도감지장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 온도감지장치는 온도에 무관하게 일정한 제1 주파수를 갖는 제1 클록 신호를 생성하는 제1 주파수 발생부, 온도에 따라 변동하는 제2 주파수를 갖는 제2 클록 신호를 생성하는 제2 주파수 발생부, 및 상기 제1 클록 신호의 펄스 수가 정해진 임계치에 도달하는 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 나타내는 온도 코드를 출력하는 데이터 홀딩부를 포함한다.
상기 제1 클록 신호의 펄스 수를 카운팅하여 제1 개수 신호를 생성하는 제1 카운터를 더 포함할 수 있다.
상기 제1 개수 신호를 수신하고, 상기 제1 개수 신호의 값이 임계치만큼 증가하면 앤드 플래그를 출력하는 앤드 디텍터를 더 포함할 수 있다.
상기 제2 클록 신호의 펄스 수를 카운팅하여 제2 개수 신호를 생성하는 제2 카운터를 더 포함할 수 있다.
상기 제1 주파수 발생부 및 상기 제2 주파수 발생부에 구동시작신호를 전달하는 제어부를 더 포함할 수 있다.
상기 구동시작신호를 수신하면 스타트 신호를 생성하는 스타트 디텍터를 더 포함할 수 있다.
상기 스타트 신호에 따라 제1 싱크신호를 생성하고, 상기 앤드 플래그에 따라 제2 싱크 신호를 생성하는 싱크부를 더 포함할 수 있다.
상기 앤드 디텍터는 상기 제1 싱크신호가 수신되는 시점에 상기 제1 개수신호의 값을 읽고, 상기 제1 개수 신호의 값이 임계치만큼 증가하면 앤드 플래그를 상기 싱크부에 전달할 수 있다.
상기 제2 카운터로부터 상기 제2 개수 신호를 수신하고, 상기 제1 싱크신호가 수신된 시점의 제2 개수 신호의 제1 값을 저장하고, 상기 제2 싱크신호가 수신된 시점의 제2 개수 신호의 제2 값에서 상기 제1 값을 차감하여 상기 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 산출하는 데이터 홀딩부를 더 포함할 수 있다.
온도에 무관하게 일정한 레벨의 CTAT(Complementary To Absolute Temperature) 바이어스 전압을 상기 제1 주파수 발생부에 인가하는 CTAT 바이어스부를 더 포함할 수 있다.
온도에 따라 변동하는 PTAT(Proportional To Absolute Temperature) 바이어스 전압을 상기 제2 주파수 발생부에 인가하는 PTAT 바이어스부를 더 포함할 수 있다.
제2 주파수 발생부는, 상기 PTAT 바이어스 전압에 응답하여 상기 제2 클록 신호를 피드백하여 입력하고, 상기 제2 클록 신호를 출력하는 복수의 발진부를 포함할 수 있다.
상기 복수의 발진부 중 어느 하나는, 전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터, 및 상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 제1 커패시터를 포함할 수 있다.
상기 복수의 발진부 중 다른 하나는, 전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터, 및 상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 전원 전압에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 포함할 수 있다.
상기 복수의 발진부 각각은, 전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터, 및 상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 전원 전압에 연결되어 있는 타 전극을 포함하는 커패시터를 포함할 수 있다.
상기 복수의 발진부 각각은, 전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 및 상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 커패시터를 포함할 수 있다.
상기 복수의 발진부 각각은, 전원 전압과 접지 사이에 직렬로 연결되는 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터, 및 상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 커패시터를 포함할 수 있다.
본 발명의 다른 실시예에 따른 온도감지장치의 구동 방법은 온도에 무관하게 일정한 제1 주파수를 갖는 제1 클록 신호를 생성하는 단계, 온도에 따라 변동하는 제2 주파수를 갖는 제2 클록 신호를 생성하는 단계, 상기 제1 클록 신호의 펄스 수를 카운팅하는 단계, 상기 제2 클록 신호의 펄스 수를 카운팅하는 단계, 상기 제1 클록 신호의 펄스 수가 정해진 임계치에 도달하는 기준 시간을 검출하는 단계, 및 상기 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 나타내는 온도 코드를 출력하는 단계를 포함할 수 있다.
상기 제1 클록 신호 및 상기 제2 클록 신호를 생성시키는 구동시작신호를 생성하는 단계를 더 포함할 수 있다.
상기 구동시작신호에 따라 온도 감지를 시작시키는 스타트 신호를 생성하는 단계, 및 상기 스타트 신호에 따라 기준 시간의 측정을 시작시키는 제1 싱크 신호를 생성하는 단계를 더 포함할 수 있다.
상기 제1 클록 신호의 펄스 수를 카운팅하는 단계는, 상기 제1 클록 신호의 펄스가 카운팅될 때마다 제1 개수 신호의 값을 1씩 증가시켜 출력하는 단계를 포함할 수 있다.
상기 기준 시간을 검출하는 단계는, 상기 제1 싱크 신호가 생성된 시점의 상기 제1 개수 신호의 값이 임계치만큼 증가하면 앤드 플래그를 출력하는 단계를 포함할 수 있다.
상기 제2 클록 신호의 펄스 수를 카운팅하는 단계는, 상기 제2 클록 신호의 펄스가 카운팅될 때마다 제2 개수 신호의 값을 1씩 증가시켜 출력하는 단계를 포함할 수 있다.
상기 온도 코드를 출력하는 단계는, 상기 앤드 플래그가 출력된 시점의 제2 개수 신호의 제2 값에서 상기 제1 싱크 신호가 생성된 시점의 제2 개수 신호의 제1 값을 차감하여 상기 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 산출하는 단계를 포함할 수 있다.
상기 온도 코드가 출력되면, 상기 제1 클록 신호의 생성을 중지시키는 구동중지신호를 생성하는 단계를 더 포함할 수 있다.
온도감지장치는 외부에서 입력되는 기준 클록 신호를 필요로 하지 않으며, 온도감지장치가 공정상의 변화에 둔감하도록 하여 온도감지장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 온도감지장치의 구성을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 4는 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 5는 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 6은 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 7은 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 8은 본 발명의 일 실시예에 따른 제1 주파수 발생부를 나타내는 회로도이다.
도 9는 본 발명의 일 실시예에 따른 온도감지장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 10은 일 실시예에 따른 온도감지장치의 온도에 따른 주파수 편차를 나타내는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 온도감지장치의 온도에 따른 주파수 편차를 나타내는 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 온도감지장치의 구성을 나타내는 블록도이다.
도 1을 참조하면, 온도감지장치(100)는 CTAT(Complementary To Absolute Temperature) 바이어스부(10), 제1 주파수 발생부(11), 제1 카운터(Counter, 12), 앤드 디텍터(End detector, 13), PTAT(Proportional To Absolute Temperature) 바이어스부(20), 제2 주파수 발생부(21), 제2 카운터(22), 데이터 홀딩부(Data holding unit, 23), 제어부(30), 스타트 디텍터(Start detector, 31), 싱크부(Synchronization unit, 32)를 포함한다.
CTAT 바이어스부(10)는 온도에 무관하게 일정한 레벨의 CTAT 바이어스 전압(VBC)을 생성한다. CTAT 바이어스 전압(VBC)은 제1 CTAT 바이어스 전압(VBC1) 및 제2 CTAT 바이어스 전압(VBC2) 중 적어도 어느 하나를 포함한다.
제1 주파수 발생부(11)는 CTAT 바이어스 전압(VBC)을 제1 주파수를 갖는 제1 클록 신호(OSC1)로 변환한다. 제1 주파수 발생부(11)는 입력되는 전압 레벨에 따른 주파수를 갖는 클록 신호를 출력하는 회로이다. 제1 주파수 발생부(11)에 일정한 레벨의 CTAT 바이어스 전압(VBC)이 인가되므로, 제1 클록 신호(OSC1)는 일정한 제1 주파수를 갖는다.
제1 카운터(12)는 제1 클록 신호(OSC1)의 펄스 수를 카운팅하여 제1 클록 신호(OSC1)의 제1 개수 신호(NF1)를 생성한다. 제1 카운터(12)는 제1 클록 신호(OSC1)의 펄스가 카운팅될 때마다 제1 개수 신호(NF1)의 값을 1씩 증가시킬 수 있다.
앤드 디텍터(13)는 제1 클록 신호(OSC1)의 제1 개수 신호(NF1)를 수신하고, 제1 클록 신호(OSC1)의 펄스 수가 정해진 임계치에 도달하면 앤드 플래그(End Flag)를 출력한다. 앤드 디텍터(13)는 제1 싱크부(32)에서 제1 싱크신호(Sync1)가 수신되는 시점에 제1 개수 신호(NF1)의 값을 읽고, 제1 개수 신호(NF1)의 값이 임계치만큼 증가하면 앤드 플래그(End Flag)를 출력할 수 있다. 제1 클록 신호(OSC1)는 일정한 제1 주파수를 가지므로, 제1 클록 신호(OSC1)의 펄스 수가 정해진 임계치에 도달하는 시간은 일정한 기준 시간(Tref)이 된다.
PTAT 바이어스부(20)는 온도에 따라 변동하는 PTAT 바이어스 전압(VBP)을 생성한다. PTAT 바이어스 전압(VBP)은 제1 PTAT 바이어스 전압(VBP1) 및 제2 PTAT 바이어스 전압(VBP2) 중 적어도 어느 하나를 포함한다.
제2 주파수 발생부(21)는 PTAT 바이어스 전압(VBP)을 제2 주파수를 갖는 제2 클록 신호(OSC2)로 변환한다. 제2 주파수 발생부(21)는 입력되는 전압 레벨에 따른 주파수를 갖는 클록 신호를 출력하는 회로이다. 제2 주파수 발생부(21)에 온도에 따라 변동하는 PTAT 바이어스 전압(VBP)이 인가되므로, 제2 클록 신호(OSC2)는 온도에 따라 변동하는 제2 주파수를 갖는다.
제2 카운터(22)는 제2 클록 신호(OSC2)의 펄스 수를 카운팅하여 제2 클록 신호(OSC2)의 제2 개수 신호(NF2)를 생성한다. 제2 카운터(22)는 제2 클록 신호(OSC2)의 펄스가 카운팅될 때마다 제2 개수 신호(NF2)의 값을 1씩 증가시킬 수 있다.
제어부(30)는 온도감지장치(100)의 전반적인 동작을 제어한다. 제어부(30)는 온도 측정의 시작을 위해 제1 주파수 발생부(11), 제1 카운터(12), 제2 주파수 발생부(21) 및 제2 카운터(22)에 구동시작신호(DS)를 전달하여 구동시킬 수 있다. 이때, 제어부(30)는 스타트 디텍터(31)에 구동시작신호(DS)를 전달한다. 그리고 제어부(30)는 온도 측정이 종료되면 제1 주파수 발생부(11), 제1 카운터(12), 제2 주파수 발생부(21) 및 제2 카운터(22)에 구동정지신호(DSS)를 전달하여 구동을 정지시킬 수 있다.
스타트 디텍터(31)는 구동시작신호(DS)에 따라 스타트 신호(STR)를 생성한다. 스타트 디텍터(31)는 생성된 스타트 신호(STR)를 싱크부(33)에 전달하여 온도 감지를 시작시킨다.
싱크부(33)는 앤드 디텍터(13)와 데이터 홀딩부(23)에 제1 싱크 신호(Sync1) 및 제2 싱크 신호(Sync1)를 전달하여 온도 감지 시작 시점 및 온도 감지 종료 시점을 동기화시킨다. 싱크부(33)는 스타트 신호(STR)에 따라 제1 싱크 신호(Sync1)를 생성하고, 생성된 제1 싱크 신호(Sync1)를 앤드 디텍터(13)와 데이터 홀딩부(23)에 동시에 전달하여 앤드 디텍터(13)에서 제1 클록 신호(OSC1)의 개수 신호(NF1)를 수신하기 시작하는 시점과 데이터 홀딩부(23)에서 제2 클록 신호(OSC2)의 개수 신호(NF2)를 수신하기 시작하는 시점을 동기화시킬 수 있다.
그리고 싱크부(33)는 앤드 디텍터(13)로부터 앤드 플래그(End Flag)가 수신되면 데이터 홀딩부(23)에 제2 싱크 신호(Sync2)를 전달하여 기준 시간(Tref) 동안 카운팅된 제2 클록 신호(OSC2)의 펄스 수를 나타내는 온도 코드(Tcode)를 생성시킨다.
데이터 홀딩부(23)는 제1 싱크 신호(Sync1)가 수신된 시점의 제2 개수 신호(NF2)의 제1 값을 저장한다. 그리고 데이터 홀딩부(23)는 제2 싱크 신호(Sync2)가 수신된 시점의 제2 개수 신호(NF2)의 제2 값을 저장한다. 데이터 홀딩부(23)는 제2 개수 신호(NF2)의 제2 값에서 제1 값을 차감하여 기준 시간(Tref) 동안 카운팅된 제2 클록 신호(OSC2)의 펄스 수를 산출할 수 있다. 데이터 홀딩부(23)는 기준 시간(Tref) 동안 카운팅된 제2 클록 신호(OSC2)의 펄스 수를 나타내는 온도 코드(Tcode)를 출력한다.
온도감지장치(100)는 온도에 무관한 제1 클록 신호(OSC1)로 기준시간(Tref)을 정하고, 기준시간(Tref) 동안 온도에 따라 변동하는 제2 클록 신호(OCS2)의 펄스 수를 카운트하여 온도를 감지함으로써, 온도감지장치(100)는 감지 온도를 선형적으로 나타낼 수 있다.
도 2는 본 발명의 일 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 2를 참조하면, 제2 주파수 발생부(21)는 PTAT 바이어스부(20)의 PTAT 바이어스 전압(VBP)에 응답하여 제2 클록 신호(OSC2)를 피드백(feedback)하여 입력하고, 제2 클록 신호(OSC2)를 출력하는 복수의 발진부(211, 212, 213)를 포함한다.
제1 발진부(211)는 전원 전압(VDD)과 접지 사이에 직렬로 연결되는 제1 트랜지스터(M11), 제2 트랜지스터(M12), 제3 트랜지스터(M13), 제4 트랜지스터(M14), 및 출력단에 연결되는 커패시터(C11)를 포함한다. 제1 트랜지스터(M11)와 제2 트랜지스터(M12)는 PMOS(p-channel metal oxide semiconductor) 트랜지스터이고, 제3 트랜지스터(M13)와 제4 트랜지스터(M14)는 NMOS(n-channel metal oxide semiconductor) 트랜지스터이다.
제1 트랜지스터(M11)의 게이트 전극은 PTAT 바이어스부(20)의 제1 PTAT 바이어스 전압(VBP1)에 연결되고, 제4 트랜지스터(M14)의 게이트 전극은 PTAT 바이어스부(20)의 제2 PTAT 바이어스 전압(VBP2)에 연결된다. 제2 트랜지스터(M12)의 게이트 전극과 제3 트랜지스터(M13)의 게이트 전극은 제3 발진부(213)의 출력단에 연결된다.
커패시터(C11)는 제2 트랜지스터(M12)와 제3 트랜지스터(M13) 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함한다.
제2 발진부(212)는 제1 발진부(211)와 동일하게 구성된다. 다만, 제2 트랜지스터(M12')의 게이트 전극과 제3 트랜지스터(M13')의 게이트 전극은 제1 발진부(211)의 출력단에 연결된다.
제3 발진부(213)는 제1 발진부(211)와 동일하게 구성된다. 다만, 제2 트랜지스터(M12")의 게이트 전극과 제3 트랜지스터(M13")의 게이트 전극은 제2 발진부(212)의 출력단에 연결된다.
이제, 제2 주파수 발생부(21)의 동작에 대하여 설명한다.
온도가 올라가면, PTAT 바이어스부(20)에서 출력되는 제1 PTAT 바이어스 전압(VBP1)과 제2 PTAT 바이어스 전압(VBP2)의 전압 레벨이 낮아진다. 각 발진부(211, 212, 213)의 제1 트랜지스터(M11, M11', M11") 및 제4 트랜지스터(M14, M14', M14")를 흐르는 전류량이 줄어들고, 각 발진부(211, 212, 213)에서 출력되는 전류량도 줄어든다. 이에 따라, 각 발진부(211, 212, 213)의 출력단에 연결된 커패시터(C11, C11', C11")의 충전 시간 및 방전 시간이 길어진다. 커패시터(C11, C11', C11")의 충전 시간 및 방전 시간이 길어짐에 따라 제3 발진부(213)의 출력단으로 출력되는 제2 클록 신호(OSC2)의 주기도 길어진다. 제2 클록 신호(OSC2)의 주기(T)는 커패시터(C11, C11', C11")의 충전 시간(t1) 및 방전 시간(t2)의 합에 해당한다.
온도가 내려가면, PTAT 바이어스부(20)에서 출력되는 제1 PTAT 바이어스 전압(VBP1)과 제2 PTAT 바이어스 전압(VBP2)의 전압 레벨이 높아진다. 각 발진부(211, 212, 213)의 제1 트랜지스터(M11, M11', M11") 및 제4 트랜지스터(M14, M14', M14")를 흐르는 전류량이 증가하고, 각 발진부(211, 212, 213)에서 출력되는 전류량도 증가한다. 이에 따라, 각 발진부(211, 212, 213)의 출력단에 연결된 커패시터(C11, C11', C11")의 충전 시간 및 방전 시간이 짧아진다. 커패시터(C11, C11', C11")의 충전 시간 및 방전 시간이 짧아짐에 따라 제3 발진부(213)의 출력단으로 출력되는 제2 클록 신호(OSC2)의 주기도 짧아진다.
이와 같이, PTAT 바이어스부(20)는 온도에 따라 결정된 레벨의 제1 PTAT 바이어스 전압(VBP1) 및 제2 PTAT 바이어스 전압(VBP2)을 출력하고, 제2 주파수 발생부(21)는 각 발진부(211, 212, 213)에 포함된 커패시터(C11, C11', C11")의 충전 시간 및 방전 시간으로 제2 클록 신호(OSC2)의 주파수를 조절할 수 있다.
만일, 제1 트랜지스터(M11, M11', M11")와 제4 트랜지스터(M14, M14', M14")에서 동일한 양의 전류가 흐르도록 제1 PTAT 바이어스 전압(VBP1)과 제2 PTAT 바이어스 전압(VBP2)의 레벨이 설정되면, 커패시터(C11, C11', C11")의 충전 시간(t1)과 방전 시간(t2)이 동일하게 되어, 제2 클록 신호(OSC2)는 주기 T=t1+t2 이고 듀티(duty) 1/2T 인 신호가 된다.
이하, 제2 주파수 발생부(21)의 다양한 구성의 실시예에 대하여 설명한다. 도 2에서 설명한 제2 주파수 발생부(21)의 구성과 동일한 구성 요소에 대한 설명은 생략하고 차이점을 위주로 설명한다.
도 3은 본 발명의 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 2와의 차이점으로, 제1 발진부(221) 및 제3 발진부(223)에 포함된 커패시터(C21, C21")의 타단은 접지에 연결되고, 제2 발진부(222)에 포함된 커패시터(C21')의 타단이 전원 전압(VDD)에 연결된다. 즉, 복수의 발진부(221, 222, 223)에 포함된 커패시터(C21, C21', C21")의 타단이 교번하여 접지와 전원 전압(VDD)에 연결될 수 있다.
복수의 발진부(221, 222, 223)에 포함된 커패시터(C21, C21', C21")의 타단을 교번하여 접지와 전원 전압(VDD)에 연결시키면 소자간의 특성차를 상쇄시킬 수 있다.
커패시터(C21, C21', C21")의 연결 구성 이외의 구성은 도 2와 동일하므로, 동일한 구성에 대한 상세한 설명은 생략한다.
도 4는 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 2와의 차이점으로, 제1 발진부(231) 및 제3 발진부(233)에 포함된 커패시터(C31, C31")의 타단은 전원 전압(VDD)에 연결되고, 제2 발진부(232)에 포함된 커패시터(C31')의 타단이 접지에 연결된다. 즉, 복수의 발진부(221, 222, 223)에 포함된 커패시터(C21, C21', C21")의 타단이 교번하여 접지와 전원 전압(VDD)에 연결되는 구성이다.
커패시터(C31, C31', C31")의 연결 구성 이외의 구성은 도 2와 동일하므로, 동일한 구성에 대한 상세한 설명은 생략한다.
도 5는 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 2와의 차이점으로, 복수의 발진부(241, 242, 243)에 포함된 커패시터(C41, C41', C41")의 타단이 전원 전압(VDD)에 연결된다.
커패시터(C31, C31', C31")의 연결 구성 이외의 구성은 도 2와 동일하므로, 동일한 구성에 대한 상세한 설명은 생략한다.
도 6은 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 2와의 차이점으로, 복수의 발진부(251, 252, 253) 각각에서 제4 트랜지스터가 포함되지 않는다. 즉, 복수의 발진부(251, 252, 253) 각각에 포함된 제3 트랜지스터(M53, M53', M53")의 타단이 접지에 연결된다. PTAT 바이어스부(20)는 제1 PTAT 바이어스 전압(VBP1)만을 제2 주파수 발생부(21)에 인가한다.
복수의 발진부(251, 252, 253) 각각에 제4 트랜지스터가 포함되지 않는 경우, 제2 주파수 발생부(21)는 제2 클록 신호(OSC2)가 상승하는 타임만을 정확하게 구현할 수 있다.
온도감지장치(100)에서 제2 카운터(22)는 제2 클록 신호(OSC2)의 펄스 수만을 카운팅하면 된다. 따라서, 제2 주파수 발생부(21)에서 제2 클록 신호(OSC2)가 상승하는 타임만을 정확하게 구현하는 경우에도, 제2 카운터(22)는 제2 클록 신호(OSC2)의 상승 타임을 카운팅함으로써 제2 클록 신호(OSC2)의 펄스 수를 카운팅할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 제2 주파수 발생부를 나타내는 회로도이다.
도 2와의 차이점으로, 복수의 발진부(261, 262, 263) 각각에서 제1 트랜지스터가 포함되지 않는다. 즉, 복수의 발진부(261, 262, 263) 각각에 포함된 제2 트랜지스터(M62, M62', M62")의 일단이 전원 전압(VDD)에 연결된다. PTAT 바이어스부(20)는 제2 PTAT 바이어스 전압(VBP2)만을 제2 주파수 발생부(21)에 인가한다.
복수의 발진부(261, 262, 263) 각각에 제1 트랜지스터가 포함되지 않는 경우, 제2 주파수 발생부(21)는 제2 클록 신호(OSC2)가 하강하는 타임만을 정확하게 구현할 수 있다.
온도감지장치(100)에서 제2 카운터(22)는 제2 클록 신호(OSC2)의 펄스 수만을 카운팅하면 된다. 따라서, 제2 주파수 발생부(21)에서 제2 클록 신호(OSC2)가 하강하는 타임만을 정확하게 구현하는 경우에도, 제2 카운터(22)는 제2 클록 신호(OSC2)의 하강 타임을 카운팅함으로써 제2 클록 신호(OSC2)의 펄스 수를 카운팅할 수 있다.
도 8은 본 발명의 일 실시예에 따른 제1 주파수 발생부를 나타내는 회로도이다.
도 8을 참조하면, 제1 주파수 발생부(11)는 복수의 발진부(111, 112, 113)를 포함한다.
제1 발진부(111)는 전원 전압(VDD)과 접지 사이에 직렬로 연결되는 제1 트랜지스터(M71), 제2 트랜지스터(M72), 제3 트랜지스터(M73), 제4 트랜지스터(M74), 및 출력단에 연결되는 커패시터(C71)를 포함한다. 제1 트랜지스터(M71)와 제2 트랜지스터(M72)는 PMOS 트랜지스터이고, 제3 트랜지스터(M73)와 제4 트랜지스터(M74)는 NMOS 트랜지스터이다.
제1 트랜지스터(M71)의 게이트 전극은 CTAT 바이어스부(10)의 제1 CTAT 바이어스 전압(VBC1)에 연결되고, 제4 트랜지스터(M74)의 게이트 전극은 CTAT 바이어스부(10)의 제2 CTAT 바이어스 전압(VBC2)에 연결된다. 제2 트랜지스터(M72)의 게이트 전극과 제3 트랜지스터(M73)의 게이트 전극은 제3 발진부(113)의 출력단에 연결된다.
커패시터(C71)는 제2 트랜지스터(M72)와 제3 트랜지스터(M73) 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함한다.
제2 발진부(112)는 제1 발진부(111)와 동일하게 구성된다. 다만, 제2 트랜지스터(M72')의 게이트 전극과 제3 트랜지스터(M73')의 게이트 전극은 제1 발진부(111)의 출력단에 연결된다.
제3 발진부(113)는 제1 발진부(111)와 동일하게 구성된다. 다만, 제2 트랜지스터(M72")의 게이트 전극과 제3 트랜지스터(M73")의 게이트 전극은 제2 발진부(112)의 출력단에 연결된다.
즉, 제1 주파수 발생부(11)에 포함되는 복수의 발진부(111, 112, 113)는 도 2의 주파수 발진부(211, 212, 213)와 동일하게 구성된다.
뿐만 아니라, 제1 주파수 발생부(11)에 포함되는 복수의 발진부(111, 112, 113)는 도 3 내지 도 7에 설명한 제2 주파수 발생부(11)에 포함되는 발진부(221, 231, 241, 251, 261) 중 어느 하나도 동일하게 구성될 수 있음은 물론이다.
CTAT 바이버스부(10)는 온도와 무관하게 일정한 레벨의 제1 CTAT 바이어스 전압(VBC1) 및 제2 CTAT 바이어스 전압(VBC2)을 출력한다. 따라서, 각 발진부(111, 112, 113)의 제1 트랜지스터(M71, M71', M71") 및 제4 트랜지스터(M74, M74', M74")를 흐르는 전류량은 일정하다. 이에 따라, 각 발진부(111, 112, 113)의 출력단에 연결된 커패시터(C71, C71', C71")의 충전 시간 및 방전 시간이 일정하게 되고, 제1 클록 신호(OSC1)도 일정한 주기로 출력된다.
도 9는 본 발명의 일 실시예에 따른 온도감지장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 9를 참조하면, 먼저, 온도감지장치(100)의 구동 방법에 대하여 설명한다.
온도감지장치(100)의 CTAT 바이어스부(10)는 온도에 무관하게 일정한 레벨의 CTAT 바이어스 전압(VBC)을 생성하고, PTAT 바이어스부(20)는 온도에 따라 변동하는 PTAT 바이어스 전압(VBP)을 생성한다.
제어부(30)는 온도 측정의 시작을 위해 제1 주파수 발생부(11), 제1 카운터(12), 제2 주파수 발생부(21), 제2 카운터(22) 및 스타트 디텍터(31)에 구동시작신호(DS)를 전달하여 구동시킨다. 제1 주파수 발생부(11)는 인가되는 CTAT 바이어스 전압(VBC)에 따른 제1 클록 신호(OSC1)를 출력하고, 제1 카운터(12)는 제1 클록 신호(OSC1)의 펄스 수를 카운팅한다. 그리고 제2 주파수 발생부(21)는 인가되는 PTAT 바이어스 전압(VBP)에 따라 제2 클록 신호(OSC2)를 출력하고, 제2 카운터(22)는 제2 클록 신호(OSC2)의 펄스 수를 카운팅한다.
스타트 디텍터(31)는 구동시작신호(DS)를 수신하면 스타트 신호(STR)를 싱크부(32)에 전달하여 온도 감지를 시작시킨다. 스타트 디텍터(31)가 싱크부(32)에 스타트 신호(STR)를 전달하면, 싱크부(32)가 앤드 디텍터(13) 및 데이터 홀딩부(23)에 제1 싱크 신호(Sync1)를 동시에 전달한다. 이에 따라, 앤드 디텍터(13)에서 기준 시간(Tref)의 측정이 시작된다. 앤드 디텍터(13)에서 기준 시간(Tref)의 측정이 시작됨과 동시에 데이터 홀딩부(23)는 제2 개수 신호(NF2)의 제1 값을 저장한다.
앤드 디텍터(13)는 제1 클록 신호(OSC1)의 펄스 수가 정해진 임계치에 도달하면 앤드 플래그(End Flag)를 출력한다. 제1 클록 신호(OSC1)의 펄스 수가 정해진 임계치에 도달하는 시간이 기준 시간(Tref)이 된다. 즉, 앤드 디텍터(13)는 제1 클록 신호(OSC1)의 펄스 수가 정해진 임계치에 도달하는 기준 시간(Tref)을 검출한다.
싱크부(33)는 앤드 디텍터(13)로부터 앤드 플래그(End Flag)가 수신되면 데이터 홀딩부(23)에 제2 싱크 신호(Sync2)를 전달한다.
데이터 홀딩부(23)는 제2 싱크 신호(Sync2)가 수신된 시점의 제2 개수 신호(NF2)의 제2 값을 저장한다. 데이터 홀딩부(23)는 제2 개수 신호(NF2)의 제2 값에서 제1 값을 차감하여 기준 시간(Tref) 동안 카운팅된 제2 클록 신호(OSC2)의 펄스 수를 산출할 수 있다. 데이터 홀딩부(23)는 기준 시간(Tref) 동안 카운팅된 제2 클록 신호(OSC2)의 펄스 수를 나타내는 온도 코드(Tcode)를 출력한다.
온도 코드(Tcode)가 출력되면, 제어부(30)는 제1 주파수 발생부(11) 및 제1 카운터(12)에 구동정지신호(DSS)를 전달하여 기준 시간(Tref)의 측정을 중지시킬 수 있다.
도시한 바와 같이, 스타트 신호(STR)가 출력되는 시점부터 앤드 플래그(End Flag)가 출력되는 시점까지가 기준 시간(Tref)이 된다. 기준 시간(Tref)은 제1 클록 신호(OSC1)의 펄스가 정해진 임계치만큼 출력되는 시간이다.
스타트 신호(STR)가 출력되는 시점부터 앤드 플래그(End Flag)가 출력되는 시점까지의 기준 시간(Tref) 동안 제2 클록 신호(OSC2)의 펄스 수가 카운팅된다. 낮은 온도에서 출력되는 제2 클록 신호(OSC2_low)는 기준 시간(Tref) 동안 펄스 수가 많이 카운팅된다. 높은 온도에서 출력되는 제2 클록 신호(OSC2_high)는 기준 시간(Tref) 동안 펄스 수가 많이 카운팅된다.
도 10은 일 실시예에 따른 온도감지장치의 온도에 따른 주파수 편차를 나타내는 그래프이다. 가로축은 온도(℃)를 나타내고, 세로축은 주파수(Hz)를 나타낸다.
도 10을 참조하면, 온도감지장치의 생산 공정에서 커패시터를 포함하지 않고 발진부를 구성한 (1)(2)(3) 경우이다. 온도감지장치(1)(2)(3)의 온도에 따른 주파수를 서로 비교하면, 높은 온도에서는 온도에 따른 주파수 편차가 적지만 온도가 낮아질수록 온도에 따른 주파수 편차가 커지는 것을 볼 수 있다. 이는 낮은 온도에서 온도감지장치의 성능이 떨어지는 것을 의미한다.
도 11은 본 발명의 일 실시예에 따른 온도감지장치의 온도에 따른 주파수 편차를 나타내는 그래프이다. 가로축은 온도(℃)를 나타내고, 세로축은 주파수(Hz)를 나타낸다.
도 11을 참조하면, 온도감지장치의 생산 공정에서 커패시터를 포함하여 발진부를 구성한 (1')(2')(3') 경우이다. 온도감지장치(1')(2')(3')의 온도에 따른 주파수를 서로 비교하면, 높은 온도뿐만 아니라 낮은 온도에서도 온도에 따른 주파수 편차가 적은 것을 볼 수 있다. 그리고 온도에 따른 주파수의 경향성도 일정해진 것을 볼 수 있다. 이는 낮은 온도에서 온도감지장치의 성능이 향상되었음을 의미한다.
즉, 온도감지장치의 발진부에 커패시터를 포함시킴으로써 온도감지장치가 공정상의 변화에 둔감하도록 하여 온도감지장치의 성능을 향상시킬 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : CTAT 바이어스부
11 : 제1 주파수 발생부
12 : 제1 카운터
13 : 앤드 디텍터
20 : PTAT 바이어스부
21 : 제2 주파수 발생부
22 : 제2 카운터
23 : 데이터 홀딩부
30 : 제어부
31 : 스타트 디텍터
32 : 싱크부
100 : 온도감지장치

Claims (25)

  1. 온도에 무관하게 일정한 제1 주파수를 갖는 제1 클록 신호를 생성하는 제1 주파수 발생부;
    온도에 따라 변동하는 제2 주파수를 갖는 제2 클록 신호를 생성하는 제2 주파수 발생부;
    상기 제1 클록 신호의 펄스 수가 정해진 임계치에 도달하는 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 나타내는 온도 코드를 출력하는 데이터 홀딩부;
    상기 제1 클록 신호의 펄스 수를 카운팅하여 제1 개수 신호를 생성하는 제1 카운터; 및
    상기 제1 개수 신호를 수신하고, 상기 제1 개수 신호의 값이 임계치만큼 증가하면 앤드 플래그를 출력하는 앤드 디텍터를 포함하는 온도감지장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제2 클록 신호의 펄스 수를 카운팅하여 제2 개수 신호를 생성하는 제2 카운터를 더 포함하는 온도감지장치.
  5. 제4 항에 있어서,
    상기 제1 주파수 발생부 및 상기 제2 주파수 발생부에 구동시작신호를 전달하는 제어부를 더 포함하는 온도감지장치.
  6. 제5 항에 있어서,
    상기 구동시작신호를 수신하면 스타트 신호를 생성하는 스타트 디텍터를 더 포함하는 온도감지장치.
  7. 제6 항에 있어서,
    상기 스타트 신호에 따라 제1 싱크신호를 생성하고, 상기 앤드 플래그에 따라 제2 싱크 신호를 생성하는 싱크부를 더 포함하는 온도감지장치.
  8. 제7 항에 있어서,
    상기 앤드 디텍터는 상기 제1 싱크신호가 수신되는 시점에 상기 제1 개수신호의 값을 읽고, 상기 제1 개수 신호의 값이 임계치만큼 증가하면 앤드 플래그를 상기 싱크부에 전달하는 온도감지장치.
  9. 제7 항에 있어서,
    상기 제2 카운터로부터 상기 제2 개수 신호를 수신하고, 상기 제1 싱크신호가 수신된 시점의 제2 개수 신호의 제1 값을 저장하고, 상기 제2 싱크신호가 수신된 시점의 제2 개수 신호의 제2 값에서 상기 제1 값을 차감하여 상기 기준 시간 동안 카운팅된 제2 클록 신호의 펄스 수를 산출하는 데이터 홀딩부를 더 포함하는 온도감지장치.
  10. 제1 항에 있어서,
    온도에 무관하게 일정한 레벨의 CTAT(Complementary To Absolute Temperature) 바이어스 전압을 상기 제1 주파수 발생부에 인가하는 CTAT 바이어스부를 더 포함하는 온도감지장치.
  11. 제1 항에 있어서,
    온도에 따라 변동하는 PTAT(Proportional To Absolute Temperature) 바이어스 전압을 상기 제2 주파수 발생부에 인가하는 PTAT 바이어스부를 더 포함하는 온도감지장치.
  12. 제11 항에 있어서,
    제2 주파수 발생부는,
    상기 PTAT 바이어스 전압에 응답하여 상기 제2 클록 신호를 피드백하여 입력하고, 상기 제2 클록 신호를 출력하는 복수의 발진부를 포함하는 온도감지장치.
  13. 제12 항에 있어서,
    상기 복수의 발진부 중 어느 하나는,
    전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 제1 커패시터를 포함하는 온도감지장치.
  14. 제13 항에 있어서,
    상기 복수의 발진부 중 다른 하나는,
    전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 전원 전압에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 포함하는 온도감지장치.
  15. 제12 항에 있어서,
    상기 복수의 발진부 각각은,
    전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 전원 전압에 연결되어 있는 타 전극을 포함하는 커패시터를 포함하는 온도감지장치.
  16. 제12 항에 있어서,
    상기 복수의 발진부 각각은,
    전원 전압과 접지 사이에 직렬로 연결되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 커패시터를 포함하는 온도감지장치.
  17. 제12 항에 있어서,
    상기 복수의 발진부 각각은,
    전원 전압과 접지 사이에 직렬로 연결되는 제2 PMOS 트랜지스터, 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터 사이의 출력단에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 커패시터를 포함하는 온도감지장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020120066839A 2012-06-21 2012-06-21 온도감지장치 및 그 구동 방법 KR101951844B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120066839A KR101951844B1 (ko) 2012-06-21 2012-06-21 온도감지장치 및 그 구동 방법
US13/705,439 US9297703B2 (en) 2012-06-21 2012-12-05 Temperature sensing device and method of driving thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120066839A KR101951844B1 (ko) 2012-06-21 2012-06-21 온도감지장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130143348A KR20130143348A (ko) 2013-12-31
KR101951844B1 true KR101951844B1 (ko) 2019-02-26

Family

ID=49774428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120066839A KR101951844B1 (ko) 2012-06-21 2012-06-21 온도감지장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9297703B2 (ko)
KR (1) KR101951844B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103837243B (zh) * 2014-03-27 2016-08-24 卓捷创芯科技（深圳）有限公司 时间域集成温度传感器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732532U (ja) * 1993-11-19 1995-06-16 シチズン時計株式会社 温度検出回路
US5899570A (en) 1997-03-28 1999-05-04 Microchip Technology Incorporated Time-based temperature sensor system and method therefor
WO2001042752A1 (fr) 1999-12-10 2001-06-14 Fujitsu Limited Sonde thermique
KR100367738B1 (ko) 2000-07-20 2003-01-10 주식회사 하이닉스반도체 링 오실레이터
JP4843034B2 (ja) 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
KR100955525B1 (ko) * 2007-04-02 2010-04-30 고려대학교 산학협력단 발진 회로를 이용한 온도 측정 장치 및 방법
JP5061830B2 (ja) 2007-10-05 2012-10-31 セイコーエプソン株式会社 温度センサ回路と温度補償型発振器
KR101053259B1 (ko) 2008-12-01 2011-08-02 (주)에프씨아이 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압발생회로
KR101520358B1 (ko) * 2008-12-09 2015-05-14 삼성전자주식회사 온도변화에 따른 출력특성을 보상한 온도감지기 및 온도보상방법
KR101593603B1 (ko) * 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US20110057736A1 (en) 2009-04-28 2011-03-10 Skyworks Solutions, Inc. Linear, Voltage-Controlled Ring Oscillator With Current-Mode, Digital Frequency And Gain Control
KR101069678B1 (ko) * 2009-06-16 2011-10-05 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
US8979362B2 (en) * 2012-02-15 2015-03-17 Infineon Technologies Ag Circuit and method for sensing a physical quantity, an oscillator circuit, a smartcard, and a temperature-sensing circuit

Also Published As

Publication number Publication date
US20130343428A1 (en) 2013-12-26
KR20130143348A (ko) 2013-12-31
US9297703B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
US8967856B2 (en) Semiconductor temperature sensors
US9991879B2 (en) Apparatus for detecting variation in transistor threshold voltage
EP2866224B1 (en) Alarm drive circuit
US10445206B2 (en) Semiconductor device
KR20190081487A (ko) 온도 센서 회로 및 이를 구비하는 반도체 장치
JP2009021707A (ja) 発振装置、その調整方法及びメモリ装置
KR101951844B1 (ko) 온도감지장치 및 그 구동 방법
JP2018088249A (ja) 電源制御回路および環境発電装置
JP2016146156A (ja) 電源制御回路、環境発電装置および環境発電装置の制御方法
US7764119B2 (en) Voltage control circuit
JP2009055178A (ja) 集積回路装置
US20120229199A1 (en) Bandgap circuit and start circuit thereof
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
US10921195B2 (en) Temperature sensor and temperature detection method
CN112865791B (zh) 频率产生器装置、图像处理芯片以及频率信号校正方法
US8981734B2 (en) Power source generation circuit and integrated circuit
JP5849567B2 (ja) 半導体集積回路
JP5857562B2 (ja) 温度検出回路
JP7053564B2 (ja) 発振回路、計時回路、電子機器および発振回路の制御方法
JP2008244665A (ja) 発振回路及び半導体装置
KR20160025520A (ko) 지연 회로, 발진 회로 및 반도체 장치
EP3056871B1 (en) Detection apparatus
CN110943497B (zh) 一种充放电电路及振荡器
WO2022264201A1 (ja) 制御・監視信号伝送システム
JP6721737B1 (ja) 出力装置、発振装置、出力方法及び出力プログラム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant