JP2008244665A - 発振回路及び半導体装置 - Google Patents
発振回路及び半導体装置 Download PDFInfo
- Publication number
- JP2008244665A JP2008244665A JP2007080161A JP2007080161A JP2008244665A JP 2008244665 A JP2008244665 A JP 2008244665A JP 2007080161 A JP2007080161 A JP 2007080161A JP 2007080161 A JP2007080161 A JP 2007080161A JP 2008244665 A JP2008244665 A JP 2008244665A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- circuit
- capacitive element
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】
本発明は、レイアウト面積が小さく、クロック周波数が安定したクロックを供給する発振回路を提供することを課題とする。
【解決手段】
上記の課題を解決するため、本発明は、容量素子と、容量素子の一端の電圧を反転して出力するインバータと、第1高電位電源とグランド電源との間に直列に接続された抵抗及びN型MOSトランジスタからなり、抵抗とN型MOSトランジスタとが接続するノードから電圧を出力する電圧源と、インバータから出力される電圧に応じて、容量素子の他端を電圧源又はグランド電源の一方に接続するスイッチ回路と、第2高電位電源に接続され、一定の範囲内の前記第2高電位電源の電圧の変化及び温度の変化によらず一定の電流を、インバータから出力される電圧に応じて容量素子の一端に流入し、又は、容量素子の一端から流出する定電流源と、を備えることを特徴とする発振回路を提供する。
【選択図】 図1
本発明は、レイアウト面積が小さく、クロック周波数が安定したクロックを供給する発振回路を提供することを課題とする。
【解決手段】
上記の課題を解決するため、本発明は、容量素子と、容量素子の一端の電圧を反転して出力するインバータと、第1高電位電源とグランド電源との間に直列に接続された抵抗及びN型MOSトランジスタからなり、抵抗とN型MOSトランジスタとが接続するノードから電圧を出力する電圧源と、インバータから出力される電圧に応じて、容量素子の他端を電圧源又はグランド電源の一方に接続するスイッチ回路と、第2高電位電源に接続され、一定の範囲内の前記第2高電位電源の電圧の変化及び温度の変化によらず一定の電流を、インバータから出力される電圧に応じて容量素子の一端に流入し、又は、容量素子の一端から流出する定電流源と、を備えることを特徴とする発振回路を提供する。
【選択図】 図1
Description
本発明は発振回路および半導体装置に関し、特に、容量素子の充放電を利用して発振する発振回路及び該発生回路を有した半導体装置に関する。
発振回路を内蔵する半導体装置において、発振回路から供給されるクロック周波数が電源電圧の変化及び温度変化に依存しないことが望ましい。電源電圧の変化や温度変化に対して発振周波数が大きく変化することがあれば、半導体装置内において、上記のクロック受けて動作する回路の動作タイミングが大きく変動し、回路間の信号の受け渡しができなくなってしまうからである。
ここで、上記の発振回路には、容量素子と抵抗素子の充放電特性を利用して発振動作を行う、いわゆる、CR発振回路が使われる。 そして、発振回路から供給されるクロック周波数の電源電圧依存及び温度依存を少なくするため、以下のような発振回路が提案されている(例えば、特許文献1参照)。
図6は特許文献1に示されている発振回路の回路図である。図6を参照して、上記の発振回路は、容量素子10と、その容量素子の一端の電圧を反転して出力するインバータ回路8と、電源電圧の変化及び温度の変化があっても一定の電流を上記のインバータ回路8から出力される電圧に応じて上記の容量素子10の一端に流入し、又は、上記の容量素子10の一端から流出させる定電流発生回路1と、電源電圧の変化及び温度の変化があっても一定の電圧を出力する定電圧源35と、上記のインバータ回路8から出力される電圧に応じて、上記の容量素子10の他端を前記定電圧源35またはグランド電源VSS3の一方に接続するスイッチ回路15とから構成されている。
そうすると、上記の定電流発生回路1からの電流の流れ込みによって、容量素子10の一端の電位が上昇して上記のインバータ回路8の閾値電圧に達すると、容量素子10の他端には定電圧源35からの電圧がかかり、容量素子10の一端の電位が所定の電位に上昇する。その後、上記の定電流発生回路1によって電流が流出することによって、容量素子10の一端の電位が下降して上記のインバータ回路8の閾値電圧に達すると、容量素子10の他端にはグランド電源VSS3からのグランド電圧がかかり、容量素子10の一端の電位が所定の電位に下降する。
ここで、上記の定電流発生回路1によって、電源電圧の変化及び温度の変化によらず、上記の容量素子に流れ込む電流及び流れ出る電流は一定である。
また、定電圧源35が発生する電圧は、電源電圧の変化及び温度の変化によらず、一定であるため、容量素子10の一端に表れる電圧の上限値は一定となる。
従って、上記の容量素子10には一定時間で充電放電が繰り替えされ、上記の発振回路からは電源電圧の変化及び温度の変化に依存しないクロック周波数をもつクロックが供給される。
なお、図7は特許文献1に示されている定電圧源の回路図である。図7を参照して、上記の定電圧源35は、例えば、一定電流I11を発生する、P型MOSトランジスタM31、M32、N型MOSトランジスタM33、M34、バイポーラトランジスタQ11、Q12、抵抗R12からなるカレントミラー回路、及び、温度補償を行う、NMOSトランジスタM35、抵抗R13、バイポーラトランジスタQ13からなる電圧分割回路から構成される。従って、定電圧回路35は多くの半導体素子から構成されている。
特開2005−217762号公報
しかし、上記の発振回路を構成する、電源電圧の変化及び温度の変化があっても一定の電圧を出力する定電圧源を用いて、安定したクロック周波数を有するクロックを供給するには、多くのMOSトランジスタ等の半導体素子が必要である。その結果、上記の発振回路を構成する回路のレイアウト面積は大きなものとなっている。
そこで、本発明は、レイアウト面積が小さく、クロック周波数が安定したクロックを供給する発振回路を提供することを目的とする。
上記に課題を解決するため、本発明は、第1高電位電源、第2高電位電源、及び、グランド電源によって駆動される発振回路であって、容量素子と、前記容量素子の一端の電圧を反転して出力するインバータと、前記第1高電位電源と前記グランド電源との間に直列に接続された抵抗及びN型MOSトランジスタからなり、前記抵抗と前記N型MOSトランジスタとが接続するノードから電圧を出力する電圧源と、前記インバータから出力される電圧に応じて、前記容量素子の他端を前記電圧源又は前記グランド電源の一方に接続するスイッチ回路と、前記第2高電位電源に接続され、一定の範囲内の前記第2高電位電源の電圧の変化及び温度の変化によらず一定の電流を、前記インバータから出力される電圧に応じて前記容量素子の一端に流入し、又は、前記容量素子の一端から流出する定電流源と、を備えることを特徴とする発振回路を提供する。上記の発振回路において、電圧源から発生する電位は電源電圧によらずほぼ一定となる。
本発明によれば、上記の電圧源が発生する電位はほぼ一定となるため、クロック周期がほぼ電源電圧によらず一定となるクロックを発生する発振回路を提供する。また、電圧源を構成する素子を減少させることができるため、レイアウト面積が小さい発振回路を提供することができる。
以下、本発明の実施例1、及び、実施例2について説明する。ただし、本発明は本実施例に限定されるものではない。
実施例1は、充放電によって発振周期を決めている容量素子の一方の端子に接続する電源電圧を、抵抗とMOSトランジスタのオン抵抗とによって発生したことを特徴とする発振回路に関する。実施例1を図1、図2、図3A、図3B、及び、図5を用いて説明する。
図1は実施例1の発振回路を示す図である。図1は定電流発生回路1、高電位電源VDD2、低電位電源VSS3、電流制御回路4、電流制御回路5、スイッチ回路6、インバータ回路7、インバータ回路8、容量素子9、容量素子10、抵抗11、N型MOSトランジスタ12、インバータ回路13、インバータ回路14、スイッチ回路15、VINV信号16、高電位電源VDP17、VINV信号発生回路18、ノードNA20、ノードNB21、及び、ノードNC22を示す。
<実施例1の発振回路の構成>
高電位電源VDD2は実施例1の発振回路に高電位を供給する電源である。低電位電源VSS3は実施例1の発振回路に低電位、例えば、グランド電位を供給する電源である。
<実施例1の発振回路の構成>
高電位電源VDD2は実施例1の発振回路に高電位を供給する電源である。低電位電源VSS3は実施例1の発振回路に低電位、例えば、グランド電位を供給する電源である。
電流制御回路4は高電位電源VDD2とスイッチ回路6間を流れる電流Ipを一定とする電流制御回路である。電流制御回路5は低電位電源VSS3とスイッチ回路6間を流れる電流Inを一定とする電流制御回路である。
定電流発生回路1は高電位電源VDD2とスイッチ回路6間にある電流制御回路4を制御し、定電流Ipを流し、低電位電源VSS3とスイッチ回路6間に電流制御回路5を制御し、定電流Inを流がさせる回路である。なお、定電流発生回路1の詳細は後述する。また、後述のように、電流制御回路4はP型MOSトランジスタであり、電流制御回路5はN型MOSトランジスタである。
スイッチ回路6は入力端子からの入力される論理信号の論理に応じて、定電流Ipを高電位電源VDD2から容量素子9、10へ流入させ、或いは、容量素子9、10から定電流Inを流出させる回路である。そこで、スイッチ回路6は、例えば、インバータ回路から構成されることが考えられる。なお、インバータ回路とは一対のP型MOSトランジスタとN型MOSトランジスタとからなり、P型MOSトランジスタのゲート電極とN型MOSトランジスタのゲート電極が共通に接続される入力端子と、P型MOSトランジスタのドレイン電極とN型MOSトランジスタのドレイン電極が共通に接続される出力端子と、を有する回路である。
インバータ回路7、インバータ回路8、インバータ回路13、及び、インバータ回路14は高電位電源VDD2及び低電位電源VSS3から電位を供給されて動作するインバータ回路である。
スイッチ回路15はVINV信号16及び低電位電源VSS3から電位を供給されて動作するインバータ回路である。そして、インバータ回路8の出力端子から出力される信号に応じて、スイッチ回路15は容量素子10の他方の端子にVINV信号16又は低電位電源VSS3から供給されるグランド電位を出力するスイッチの役割を果たす。
インバータ回路7の入力端子はスイッチ回路6の出力端子、容量素子9、10の一方の端子に接続する。また、インバータ回路7の出力端子はインバータ回路8の入力端子に接続する。
インバータ回路8の出力端子はインバータ回路13の入力端子に接続する。インバータ回路13の出力端子はスイッチ回路15の入力端子及びインバータ回路14の入力端子に接続する。インバータ回路14の出力端子はスイッチ回路6の入力端子に接続する。
なお、発振信号を出力する、実施例1の発振回路の出力端子は、インバータ回路8の出力端子に接続している。
容量素子9は一方の端子がスイッチ回路6の出力端子、インバータ回路7の入力端子、及び、容量素子10の一方の端子に接続されており、他方の端子が低電位電源VSS3に接続されている容量素子である。
容量素子10は一方の端子がスイッチ回路6の出力端子、インバータ回路7の入力端子、及び、容量素子9の一方の端子に接続されており、他方の端子がスイッチ回路15の出力端子に接続されている容量素子である。
VINV信号発生回路18は、高電位電源VDP17と低電位電源VSS3間に直列に接続された、抵抗11とN型MOSトラジスタ12とから構成されている。そして、抵抗11は高電位電源VDP17とN型MOSトランジスタ12のドレインと接続している。N型MOSトランジスタ12のソースは低電位電源VSS3に接続しており、ゲートは高電位電源VDP17に接続している。なお、VINV信号16は抵抗11とN型MOSトランジスタ12のドレインが接続しているノードに接続する出力端子より出力され、その電位はVINVである。
NA20はスイッチ回路6の出力端子、容量素子9の一方の端子、容量素子10の一方の端子、インバータ回路7の入力端子が接続するノードである。
NB21はインバータ回路13の出力端子、インバータ回路14の入力端子、及び、スイッチ回路15の入力端子が接続するノードである。
NC22は容量端子10の他方の端子及びスイッチ回路15の出力端子が接続するノードである。
<実施例1の発振回路の動作>
図2を参照して、実施例1の発振回路の動作を説明する。図2は、図1に示す発振回路のNA20、NB21、NC22の電位変化を示す波形図である。
(時刻T1における動作)
まず、時刻T1において、ノードNA20の電位がインバータ回路7の閾値電圧Vthよりわずかに高い電位であったとする。従って、ノードNB21の論理レベルは"L"である。また、スイッチ回路15は容量素子10の他方の端子に電位レベルがVINVである信号を出力している。すなわち、ノードNC22の電位レベルはVINVである。インバータ回路14は論理レベル"H"の信号を出力する。その結果、スイッチ回路6は容量素子9及び10の一方の端子から、定電流Inを低電位電源VSS3に向けて流出させる。
<実施例1の発振回路の動作>
図2を参照して、実施例1の発振回路の動作を説明する。図2は、図1に示す発振回路のNA20、NB21、NC22の電位変化を示す波形図である。
(時刻T1における動作)
まず、時刻T1において、ノードNA20の電位がインバータ回路7の閾値電圧Vthよりわずかに高い電位であったとする。従って、ノードNB21の論理レベルは"L"である。また、スイッチ回路15は容量素子10の他方の端子に電位レベルがVINVである信号を出力している。すなわち、ノードNC22の電位レベルはVINVである。インバータ回路14は論理レベル"H"の信号を出力する。その結果、スイッチ回路6は容量素子9及び10の一方の端子から、定電流Inを低電位電源VSS3に向けて流出させる。
そうすると、ノードNA20の電位は上記の閾値電圧Vthをわずかに下回る。その結果、インバータ回路7は論理レベル"H"の信号を出力する。その結果、ノードNB21の論理レベルは"H"となる。次いで、スイッチ回路15は低電位電源VSS3の電位レベルを有する信号を出力する。次いで、ノードNC22の電位レベルはVINVから低電位電源VSS3の電位レベルになる。次いで、容量素子10の他方の端子が低電位電源VSS3の電位レベルになる。その結果、ノードNA20の電位は容量カップリングによって電位レベルが低下し、電位レベルVILになる。
なお、ノードNC22の電位が変化する直前と直後において電荷が保存されているとすると、VILとVthの関係は以下である。
(数式1)
VIL=Vth−C9×VINV/(C9+C10)
一方、ノードNB21の論理レベルは"H"となるため、インバータ回路14は論理レベル"L"の信号を出力する。その結果、スイッチ回路6は高電位電源VDD2から容量素子9及び10の一方の端子(すなわち、ノードNA20)に対して、定電流Ipを流入させる。そうすると、ノードNA20の電位レベルがVILからVthになるまでの期間T4は、次式で与えられる。
(数式2)
T4=(C9+C10)×(Vth−VIL)/Ip
そして、数式1の関係を、数式2に代入すると、数式3に示すように周期T4を表せる。
(数式3)
T4=C10×VINV/Ip
(時刻T2における動作)
まず、時刻T2において、ノードNA20の電位がインバータ回路7の閾値電圧Vthよりわずかに低い電位であったとする。従って、ノードNB21の論理レベルは"H"である。また、スイッチ回路15は容量素子10の他方の端子に低電位電源VSS3の電位レベル(例えば、グランド電位)を示す信号を出力している。すなわち、ノードNC22の電位レベルは低電位電源VSS3の電位レベルである。インバータ回路14は論理レベル"L"の信号を出力する。その結果、スイッチ回路6は容量素子9及び10の一方の端子へ、定電流Ipを高電位電源VDD2から流入させる。
(数式1)
VIL=Vth−C9×VINV/(C9+C10)
一方、ノードNB21の論理レベルは"H"となるため、インバータ回路14は論理レベル"L"の信号を出力する。その結果、スイッチ回路6は高電位電源VDD2から容量素子9及び10の一方の端子(すなわち、ノードNA20)に対して、定電流Ipを流入させる。そうすると、ノードNA20の電位レベルがVILからVthになるまでの期間T4は、次式で与えられる。
(数式2)
T4=(C9+C10)×(Vth−VIL)/Ip
そして、数式1の関係を、数式2に代入すると、数式3に示すように周期T4を表せる。
(数式3)
T4=C10×VINV/Ip
(時刻T2における動作)
まず、時刻T2において、ノードNA20の電位がインバータ回路7の閾値電圧Vthよりわずかに低い電位であったとする。従って、ノードNB21の論理レベルは"H"である。また、スイッチ回路15は容量素子10の他方の端子に低電位電源VSS3の電位レベル(例えば、グランド電位)を示す信号を出力している。すなわち、ノードNC22の電位レベルは低電位電源VSS3の電位レベルである。インバータ回路14は論理レベル"L"の信号を出力する。その結果、スイッチ回路6は容量素子9及び10の一方の端子へ、定電流Ipを高電位電源VDD2から流入させる。
そうすると、ノードNA20の電位は上記の閾値電圧Vthをわずかに上回る。その結果、インバータ回路7は論理レベル"L"の信号を出力する。その結果、ノードNB21の論理レベルは"L"となる。次いで、スイッチ回路15はVINVの電位レベルを有する信号を出力する。次いで、ノードNC22の電位レベルは低電位電源VSS3の電位からVINVの電位レベルになる。次いで、容量素子10の他方の端子がVINVの電位レベルになる。その結果、ノードNA20の電位は容量カップリングによって電位レベルが上昇し、電位レベルVIHになる。
なお、ノードNC22の電位が変化する直前と直後において電荷が保存されているとすると、VIHとVthの関係は以下である。
(数式4)
VIH=Vth+C9×VINV/(C9+C10)
一方、ノードNB21の論理レベルは"L"となるため、インバータ回路14は論理レベル"H"の信号を出力する。その結果、スイッチ回路6は低電位電源VSS3から容量素子9及び10の一方の端子(すなわち、ノードNA20)から、定電流Inを流出させる。そうすると、ノードNA20の電位レベルがVIHからVthになるまでの期間T5は、次式で与えられる。
(数式5)
T5=(C9+C10)×(VIH−Vth)/In
そして、数式4の関係を、数式5に代入すると、数式6に示すように周期T5を表せる。
(数式6)
T5=C10×VINV/In
上記のように、実施例1の発振回路が発生するクロックの周期(T4+T5)は次式であらわされ、VINVが一定であるなら、上記の周期は一定となる。
(数式7)
T6=C10×VINV×(1/In+1/Ip)
<実施例1の発振回路におけるVINV信号発生回路18の動作>
そこで、以下、図3Aを使用して、VINV信号発生回路18の動作を説明する。図3Aは、VINV信号発生回路18の高電位電源VDP17の電圧変化に対するVINVの電位レベルの変化を示す図である。
(数式4)
VIH=Vth+C9×VINV/(C9+C10)
一方、ノードNB21の論理レベルは"L"となるため、インバータ回路14は論理レベル"H"の信号を出力する。その結果、スイッチ回路6は低電位電源VSS3から容量素子9及び10の一方の端子(すなわち、ノードNA20)から、定電流Inを流出させる。そうすると、ノードNA20の電位レベルがVIHからVthになるまでの期間T5は、次式で与えられる。
(数式5)
T5=(C9+C10)×(VIH−Vth)/In
そして、数式4の関係を、数式5に代入すると、数式6に示すように周期T5を表せる。
(数式6)
T5=C10×VINV/In
上記のように、実施例1の発振回路が発生するクロックの周期(T4+T5)は次式であらわされ、VINVが一定であるなら、上記の周期は一定となる。
(数式7)
T6=C10×VINV×(1/In+1/Ip)
<実施例1の発振回路におけるVINV信号発生回路18の動作>
そこで、以下、図3Aを使用して、VINV信号発生回路18の動作を説明する。図3Aは、VINV信号発生回路18の高電位電源VDP17の電圧変化に対するVINVの電位レベルの変化を示す図である。
図3Aの横軸は高電位電源VDP17の電圧(V)を示し、縦軸はVINV信号16の電圧(V)を示す。
そして、図3Aは、VINV信号発生回路18において、高電位電源VDP17の電位がA電圧からB電圧に大きく変化しても、VINV信号16の電圧はa電圧からb電圧へと、小さな電圧変化しか示さないことを示す。
上記のようになるのは、VINV信号発生回路18の動作が以下のようになるからである。まず、VINV信号発生回路18は、高電位電源VDP17と低電位電源VSS3との間に直列に接続されている抵抗11とN型MOSトランジスタ12から構成されている。すなわち、VINV信号発生回路18はいわゆるソース接地回路である。そして、抵抗11とN型MOSトランジスタ12のドレインが接続されている中間ノードにVINV信号16を出力する端子が設けられている。
そうすると、VINVは次式で決定される。
(数式8)
VINV=RMOS12×VDP/(RMOS12+R11)
ここで、RMOS12はN型MOSトランジスタ12のオン抵抗である。また、R11は抵抗11の抵抗である。VDPは高電位電源VDP17の電位である。
(数式8)
VINV=RMOS12×VDP/(RMOS12+R11)
ここで、RMOS12はN型MOSトランジスタ12のオン抵抗である。また、R11は抵抗11の抵抗である。VDPは高電位電源VDP17の電位である。
そうすると、VINV信号発生回路18において、RMOS12はN型MOSトランジスタ12のオン抵抗であるため、ゲート電極に接続されているVDPが高くなると、RMOS12は小さくなる。
従って、VDPの電位が高くなった場合でも、R11は一定の抵抗値であるため、RMOS12が小さくなると、VINVはVDPの電位に比例して高くならない。すなわち、RMOS12の抵抗値が小さくなることにより、VDPの電位によらず、VINVはほぼ一定値に保たれるように、VINV信号発生回路18は動作する。なお、VINV信号発生回路18の高電位電源VDP17をその他の回路の高電位電源VDD2と異なるものとしたのは、図2に示したノードNA20において発生するVIH、VILの値を、高電位電源VDD2に依存しない高電位電源VDP17によって決定すれば、実施例1の発振回路の周期を高電位電源VDD2に依存せずに決定できるからである。
従って、実施例1の発振回路の周期によっては、上記の説明から高電位電源VDP17と高電位電源VDD2が同一なものであってもよい。抵抗11の抵抗値R11の選択によってVINVはやはりほぼ一定値に保つことができるからである。
一方、抵抗11を金属抵抗又はシリサイド等の金属性の抵抗で構成する場合には、抵抗11は温度に対して正の温度係数を有する。また、N型MOSトランジスタ12のオン抵抗も温度に対して正の温度係数を有する。従って、VINV信号16は抵抗11とN型MOSトランジスタ12のドレインが接続しているノードに接続する出力端子より出力されているため、VINVは、温度依存性が小さい電位を有する。
<実施例1の発振回路の効果の説明>
実施例1の発振回路の効果について図3Bを用いて説明する。図3BはVINV信号16の電位に対する実施例1の発振回路が出力するクロックの周波数の変化を示した図である。
<実施例1の発振回路の効果の説明>
実施例1の発振回路の効果について図3Bを用いて説明する。図3BはVINV信号16の電位に対する実施例1の発振回路が出力するクロックの周波数の変化を示した図である。
図3Bの横軸はVINV信号16の電圧(V)を示す。また、縦軸は発振回路が出力するクロックの周波数(Hz)を示す。
そして、図3BはVINV信号16の電圧に対して上記の周波数は反比例することを示す。その理由は、まず、数式7に示すように発振回路が出力するクロックの周期はVINV信号16の電位に比例する。従って、クロックの周波数はVINV信号の電位に反比例することになるからである。
従って、実施例1の発振回路の効果は以下である。まず、図3Aを参照して、VINV信号発生回路18が出力するVINV信号16の電位は、高電位電源VDP17の電位が大きく変化してもほぼ一定に保たれる。
そうすると、図3Bを参照して、VINV信号16の電位はほぼ一定であるときには、実施例1の発振回路が出力するクロックの周波数もほぼ一定に保たれる。
なぜなら、定電流発生回路1からの電流の流れ込みによって、容量素子の一端の電位が上昇して上記のインバータの閾値電圧に達すると、容量素子の他端には定電圧源からの電圧がかかり、容量素子の一端の電位が所定の電位に上昇する。その後、上記の定電流発生回路1によって電流が流出することによって、容量素子の一端の電位が下降して上記のインバータの閾値電圧に達すると、容量素子の他端には低電位電源VSS3からのグランド電圧がかかり、容量素子の一端の電位が所定の電位に下降する。
そして、VINV信号16の電位がほぼ一定ならば、上記の容量素子の一端において、時刻T1においてインバータの閾値電圧から上昇することにより達する所定の電位又は時刻T2において下降することにより達する所定の電位もほぼ一定となる。
そうすると、容量素子の一端に流れ込む又は流れ出る電流が、定電流発生回路1からの一定電流であるときには、周期T6(T4+T5)は一定となる。
さらに、VINV信号16を発生するVINV信号発生回路18は、高電位電源VDP17が定電圧源でなくても、ほぼ一定な電位であるVINVを出力する。従って、図7の定電圧源35と同様な働きをする。しかし、VINV信号16を発生するVINV信号発生回路18は、抵抗11とN型MOSトランジスタ12のみで構成される。従って、図7の定電圧源35のレイアウト面積に比較し、VINV信号発生回路18のレイアウト面積は小さい。定電圧源35を構成する素子の数が多いためである。
以上より、実施例1の発振回路は、クロック周期が、電源電圧及び温度によらず、ほぼ一定となるクロックを発生する。また、実施例1の発振回路のレイアウト面積は、図6の発振回路に比較して小さい。
<実施例1の発振回路における定電流発生回路1について>
図5は定電流発生回路1を説明する図である。定電流発生回路1はMOSトランジスタM11〜M27、バイポーラトランジスタQ1〜Q3、抵抗R1〜R3を有している。
<実施例1の発振回路における定電流発生回路1について>
図5は定電流発生回路1を説明する図である。定電流発生回路1はMOSトランジスタM11〜M27、バイポーラトランジスタQ1〜Q3、抵抗R1〜R3を有している。
MOSトランジスタM11,M12は、P型MOSトランジスタである。MOSトランジスタM11,M12のソースは、電源に接続されている。MOSトランジスタM11,M12のゲートは互いに接続され、MOSトランジスタM12のドレインに接続されている。MOSトランジスタM11のドレインは、MOSトランジスタM13のドレインと接続されている。MOSトランジスタM12のドレインは、トランジスタM14のドレインと接続されている。
トランジスタM13,M14は、N型MOSトランジスタである。MOSトランジスタM13,M14のゲートは互いに接続され、MOSトランジスタM13のドレインと接続されている。トランジスタM13のソースは、バイポーラトランジスタQ1のエミッタと接続されている。トランジスタM14のソースは、抵抗R1を介してバイポーラトランジスタQ2のエミッタと接続されている。
トランジスタQ1,Q2は、PNPのバイポーラトランジスタである。バイポーラトランジスタQ1,Q2のベースは互いに接続され、グランド電源に接続されている。バイポーラトランジスタQ1,Q2のコレクタはグランド電源に接続されている。
MOSトランジスタM11〜M14、バイポーラトランジスタQ1,Q2および抵抗R1は、バイアス電流を発生するバイアス電流発生回路を構成している。バイアス電流発生回路によって、MOSトランジスタM13,M14には、電流I1が流れる。
MOSトランジスタM15は、P型MOSトランジスタである。MOSトランジスタM16は、N型MOSトランジスタである。MOSトランジスタM15のソースは、電源に接続されている。トランジスタM15のゲートは、トランジスタM12のドレインと接続されている。MOSトランジスタM15のドレインは、MOSトランジスタM16のゲートおよびドレインと接続されている。MOSトランジスタM16のソースはグランド電源に接続されている。
MOSトランジスタM15,M16は、カレントミラーを構成しており、後述するオペアンプでバイアス電流を発生させるための回路である。MOSトランジスタM16には、MOSトランジスタM13,M14に流れる電流I1と同じ電流I1が流れる。
MOSトランジスタM17は、P型MOSトランジスタである。バイポーラトランジスタQ3は、PNPのバイポーラトランジスタである。MOSトランジスタM17のソースは高電位電源に接続されている。MOSトランジスタM17のゲートは、MOSトランジスタM12のドレインと接続されている。MOSトランジスタM17のドレインは、抵抗R2を介してバイポーラトランジスタQ3のエミッタに接続されている。バイポーラトランジスタQ3のベースとコレクタはグランド電源に接続されている。
MOSトランジスタM17、抵抗R2、およびバイポーラトランジスタQ3は、バイアス電流発生回路の電流I1によって発生する電圧の温度依存性を決める回路である。MOSトランジスタM17のドレインには、電圧VREFPが発生する。電圧VREFPは、抵抗R1,R2の抵抗値を適当に決めることによって、温度依存性が決められる。
MOSトランジスタM18,M19は、P型MOSトランジスタである。MOSトランジスタM18,M19のソースは電源に接続されている。MOSトランジスタM18,M19のゲートは互いに接続され、MOSトランジスタM19のドレインに接続されている。MOSトランジスタM18のドレインは、MOSトランジスタM20のドレインと接続されている。MOSトランジスタM19のドレインは、MOSトランジスタM21のドレインと接続されている。
MOSトランジスタM20,M21は、N型MOSトランジスタである。MOSトランジスタM20のゲートは、MOSトランジスタM17のドレインと接続されている。MOSトランジスタM21のゲートは、MOSトランジスタM23のドレインと接続されている。MOSトランジスタM20,M21のソースは互いに接続され、MOSトランジスタM22のドレインに接続されている。
MOSトランジスタM22は、N型MOSトランジスタである。MOSトランジスタM22のゲートは、MOSトランジスタM16のゲートおよびドレインと接続されている。MOSトランジスタM22のソースはグランド電源に接続されている。
MOSトランジスタM23は、P型MOSトランジスタである。MOSトランジスタM23のソースは、電源に接続されている。MOSトランジスタM23のゲートは、MOSトランジスタM18のドレインと接続されている。MOSトランジスタM23のドレインは、MOSトランジスタM21のゲートと接続され、さらに、抵抗R3を介してグランド電源に接続されている。
MOSトランジスタM18〜M23および抵抗R3は、オペアンプを構成している。MOSトランジスタM20のゲートを正相入力端子、MOSトランジスタM21のゲートを逆相入力端子、MOSトランジスタM23のドレインを出力とすると、オペアンプはボルテージフォロワを構成している。そして、上述した電圧VREFPの温度依存性を抵抗R3の温度依存性と同じにすることにより、MOSトランジスタM23には、電源電圧と温度に依存しない一定の電流I2が流れる。なお、MOSトランジスタM22は、前述したミラー回路によって電流I1が流れる。よって、MOSトランジスタM20には、電流I1の1/2の電流I1/2が流れる。
MOSトランジスタM24,M25は、P型MOSトランジスタである。MOSトランジスタM26,M27は、N型MOSトランジスタである。MOSトランジスタM24のソースは電源に接続されている。MOSトランジスタM24のゲートは、MOSトランジスタM18のドレインと接続されている。MOSトランジスタM25のソースは電源に接続されている。MOSトランジスタM25のゲートは、MOSトランジスタM18のドレインと接続されている。MOSトランジスタM26のゲートとドレインは接続され、MOSトランジスタM24のドレインと接続されている。MOSトランジスタM26のソースはグランド電源に接続されている。MOSトランジスタM27のゲートはMOSトランジスタM24のドレインと接続されている。MOSトランジスタM27のソースは、グランド電源に接続されている。
MOSトランジスタM25は電流源5aに対応し、電流Ipが流れる。MOSトランジスタM27は電流源5bに対応し、電流Inが流れる。MOSトランジスタM24,M26はカレントミラーを構成している。従って、電源電圧と温度に依存しない一定の電流I2が電流Ip,InとしてMOSトランジスタM25,M27を流れる。なお、上記のMOSトランジスタM25は図1の電流制御回路4に対応し、MOSトランジスタM24は図1の電流制御回路5に対応する。
実施例2は、充放電によって発振周期を決めている容量素子の一方の端子に接続する電源電圧を、複数の抵抗とMOSトランジスタのオン抵抗とによって発生したことを特徴とする発振回路に関する。実施例1では、単一の抵抗とMOSトランジスタのオン抵抗を用いて、上記の電源電圧を発生している点で、実施例1と実施例2は異なる。そして、図4を用いて実施例2の発振回路を説明する。
図4は実施例2の発振回路を示す図である。図4は定電流源1、高電位電源VDD2、低電位電源VSS3、高電位電源VDD2から流れ出す定電流Ipを制御する電流制御回路4、低電位電源VSS3へ流れ込む定電流Inを制御する電流制御回路5、スイッチ回路6、インバータ回路7、インバータ回路8、容量素子9、容量素子10、抵抗30、抵抗31、N型MOSトランジスタ33、インバータ13、インバータ14、スイッチ回路15、VINV信号16、高電位電源VDP17、VINV信号発生回路32、ノードNA20、ノードNB21、及び、ノードNC22を示す。ただし、図1に示したものと、同様なものには同様な番号を付した。従って、抵抗30、31、N型MOSトランジスタ33、VINV信号発生回路32を除いて、その他のものは、図1において説明したものと同様なものである。
<実施例2の発振回路の構成>
実施例2の発振回路は、実施例1の発振回路と比較すると、VINV信号発生回路18がVINV信号発生回路32に置き換わっている点でことなるが、その他の構成要素は同様なものである。
<実施例2の発振回路の構成>
実施例2の発振回路は、実施例1の発振回路と比較すると、VINV信号発生回路18がVINV信号発生回路32に置き換わっている点でことなるが、その他の構成要素は同様なものである。
VINV信号発生回路32は、抵抗30、抵抗31、及び、N型MOSトランジスタ33から構成されている。そして、抵抗30は高電位電源VDP17と抵抗31の一方の端子に接続している。抵抗31の他方の端子はN型MOSトランジスタ33のドレインと接続している。N型MOSトランジスタ33のゲート電極は高電位電源VDP17に接続している。N型MOSトランジスタ33のソースは定電位電源VSS3と接続している。また、VINV信号16を出力する出力端子は抵抗30と抵抗31が接続している中間ノードに接続している。
<実施例2の発振回路におけるVINV信号発生回路32の動作>
VINV信号発生回路32が上記のような構成であるため、実施例2のVINV信号16の電位は、下記のような電圧になる。
(数式9)
VINV=(RMOS33+R31)×VDP/(RMOS33+R30+R31)
ここで、RMOS33はN型MOSトランジスタ33のオン抵抗、VDPは高電位電源VDP17の電位、R30は抵抗30の抵抗、R31は抵抗31の抵抗である。
<実施例2の発振回路におけるVINV信号発生回路32の動作>
VINV信号発生回路32が上記のような構成であるため、実施例2のVINV信号16の電位は、下記のような電圧になる。
(数式9)
VINV=(RMOS33+R31)×VDP/(RMOS33+R30+R31)
ここで、RMOS33はN型MOSトランジスタ33のオン抵抗、VDPは高電位電源VDP17の電位、R30は抵抗30の抵抗、R31は抵抗31の抵抗である。
そうすると、VINV信号発生回路32において、RMOS33はN型MOSトランジスタ33のオン抵抗であるため、ゲート電極に接続されているVDPが高くなると、RMOSは小さくなる。ただし、VDPが増加するに従う実施例2のN型MOSトランジスタ33のオン抵抗の減少の程度は、実施例1のN型MOSトランジスタ12のオン抵抗の減少の程度より大きい。
従って、R30、R31は一定の抵抗値であるため、VDP電位は高くなるが、RMOS33が小さくなると、VINVはVDPの電位に比例して高くならない。すなわち、RMOS33の抵抗値が小さくなることにより、VINVはほぼ一定値に保たれるように、VINV信号発生回路32は動作する。なぜなら、実施例2のN型MOSトランジスタ33においては、急激に小さくなるが、R31が存在することにより、VINVの電位の急激な低下が抑えられるからである。
<実施例2の発振回路の動作>
実施例2の発振回路は、実施例1の発振回路と比較すると、VINV信号発生回路33に差異点があるが、実施例2の発振回路において、C10の充放電によって、発振回路が出力するクロックの周期が決定している点では同様な動作をする。 従って、実施例2の発振回路が出力するクロックの周期は、数式7により与えられる。
<実施例2の発振回路の効果の説明>
従って、実施例2の発振回路の効果は以下である。まず、図3Aを参照して、VINV信号発生回路33が出力するVINV信号16の電位は、高電位電源VDP17の電位が大きく変化してもほぼ一定に保たれる。
<実施例2の発振回路の動作>
実施例2の発振回路は、実施例1の発振回路と比較すると、VINV信号発生回路33に差異点があるが、実施例2の発振回路において、C10の充放電によって、発振回路が出力するクロックの周期が決定している点では同様な動作をする。 従って、実施例2の発振回路が出力するクロックの周期は、数式7により与えられる。
<実施例2の発振回路の効果の説明>
従って、実施例2の発振回路の効果は以下である。まず、図3Aを参照して、VINV信号発生回路33が出力するVINV信号16の電位は、高電位電源VDP17の電位が大きく変化してもほぼ一定に保たれる。
そうすると、図3Bを参照して、VINV信号16の電位はほぼ一定であるときには、実施例2の発振回路が出力するクロックの周波数もほぼ一定に保たれる。
従って、実施例2の発振回路においても、発振回路より出力されるクロックの周波数が一定に保たれる効果がある。
さらに、VINV信号16を発生するVINV信号発生回路33は、抵抗30、抵抗31、及び、N型MOSトランジスタ33のみで構成が可能であり、高電位電源VDP17については、定電圧源でなくてもよい。従って、VINV信号発生回路33のレイアウト面積を小さくできる。その結果、図7の定電圧源35のレイアウト面積に比較し、VINV信号発生回路33のレイアウト面積は小さいため、実施例2の発振回路のレイアウト面積を大幅に小さくできる。
VINV信号16の電位を安定させるのに、定電圧源を使用した場合、定電圧源を構成する回路素子の数が非常に多くなるため、発振回路全体のレイアウト面積は大きくなるためである。
VINV信号16は抵抗30と抵抗31が接続しているノードに接続する出力端子より出力されているため、N型MOSトランジスタ33、抵抗30、31がいずれも正の温度係数を有するので、VINVは、温度依存が小さい電位を有する。
以上より、実施例2の発振回路は、クロック周期が、電源電圧及び温度によらず、ほぼ一定となるクロックを発生する。また、実施例2の発振回路のレイアウト面積は、図6の発振回路に比較して小さい。
本発明によれば、発振回路が発生するクロックの周期を決めている電圧源を構成する素子を減少させることができるため、レイアウト面積が小さい発振回路を提供することができる。
1 定電流発生回路
2 高電位電源VDD
3 定電位電源VSS
4、5 電流制御回路
6 スイッチ回路
7、8、13、14 インバータ回路
9、10 容量素子
11、30、31 抵抗
12、33 N型MOSトランジスタ
15 スイッチ回路
16 VINV信号
17 高電位電源VDP
18、33 VINV信号発生回路
20 ノードNA
21 ノードNB
22 ノードNC
35 定電圧源
M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、M22、M23、M24、M25、M26、M27 MOSトランジスタ
M31、M32、M35 P型MOSトランジスタ
M33、M34 N型MOSトランジスタ
Q1、Q2、Q3、Q11、Q12、Q13 バイポーラトランジスタ
R1、R2、R3、R12、R13 抵抗
I1、I2、Ip、In 電流
I11 一定電流
2 高電位電源VDD
3 定電位電源VSS
4、5 電流制御回路
6 スイッチ回路
7、8、13、14 インバータ回路
9、10 容量素子
11、30、31 抵抗
12、33 N型MOSトランジスタ
15 スイッチ回路
16 VINV信号
17 高電位電源VDP
18、33 VINV信号発生回路
20 ノードNA
21 ノードNB
22 ノードNC
35 定電圧源
M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、M22、M23、M24、M25、M26、M27 MOSトランジスタ
M31、M32、M35 P型MOSトランジスタ
M33、M34 N型MOSトランジスタ
Q1、Q2、Q3、Q11、Q12、Q13 バイポーラトランジスタ
R1、R2、R3、R12、R13 抵抗
I1、I2、Ip、In 電流
I11 一定電流
Claims (7)
- 容量素子と、
前記容量素子の一端の電圧を反転して出力するインバータと、
第1高電位電源とグランド電源との間に直列に接続された抵抗及びN型MOSトランジスタからなり、前記抵抗と前記N型MOSトランジスタとが接続するノードから電圧を出力する電圧源と、
前記インバータから出力される電圧に応じて、前記容量素子の他端を前記電圧源又は前記グランド電源の一方に接続するスイッチ回路と、
前記第2高電位電源に接続され、前記インバータから出力される電圧に応じて前記容量素子の一端に一定の電流を流入し、或いは、前記容量素子の一端から一定の電流を流出する定電流源と、
を備えることを特徴とする発振回路。 - 容量素子と、
前記容量素子の一端の電圧を反転して出力するインバータと、
前記第1高電位電源と前記グランド電源との間に直列に接続された第1抵抗、第2抵抗及びN型MOSトランジスタからなり、前記第1抵抗と前記第2抵抗とが接続するノードから電圧を出力する電圧源と、
前記インバータから出力される電圧に応じて、前記容量素子の他端を前記電圧源又は前記グランド電源の一方に接続するスイッチ回路と、
前記第2高電位電源に接続され、前記インバータから出力される電圧に応じて前記容量素子の一端に一定の電流を流入し、又は、前記容量素子の一端から一定の電流を流出する定電流源と、
を備えることを特徴とする発振回路。 - 前記第1高電位電源と前記第2高電位電源は同一の高電位電源であることを特徴とする請求項1又は2記載の発振回路。
- 前記定電流源は、前記容量素子の他端が前記電圧源に接続されたときは、前記電流を前記容量素子から流出し、前記容量素子の他端が前記グランドに接続されたときは、前記電流を前記容量素子に流入することを特徴とする請求項1又は2記載の発振回路。
- 容量素子と、
前記容量素子の一端の電圧を反転して出力するインバータと、
第1高電位電源とグランド電源との間に直列に接続された抵抗及びN型MOSトランジスタからなり、前記抵抗と前記N型MOSトランジスタとが接続するノードから電圧を出力する電圧源と、
前記インバータから出力される電圧に応じて、前記容量素子の他端を前記電圧源又は前記グランド電源の一方に接続するスイッチ回路と、
前記第2高電位電源に接続され、前記インバータから出力される電圧に応じて前記容量素子の一端に一定の電流を流入し、又は、前記容量素子の一端から一定の電流を流出する定電流源と、を備える発振回路を含むことを特徴とする半導体装置。 - 前記第1高電位電源と前記第2高電位電源は同一の高電位電源であることを特徴とする請求項5記載の半導体装置。
- 前記定電流源は、前記容量素子の他端が前記電圧源に接続されたときは、前記電流を前記容量素子から流出し、前記容量素子の他端が前記グランドに接続されたときは、前記電流を前記容量素子に流入することを特徴とする請求項5記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007080161A JP2008244665A (ja) | 2007-03-26 | 2007-03-26 | 発振回路及び半導体装置 |
US12/056,041 US20080238517A1 (en) | 2007-03-26 | 2008-03-26 | Oscillator Circuit and Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007080161A JP2008244665A (ja) | 2007-03-26 | 2007-03-26 | 発振回路及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008244665A true JP2008244665A (ja) | 2008-10-09 |
Family
ID=39793224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007080161A Pending JP2008244665A (ja) | 2007-03-26 | 2007-03-26 | 発振回路及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080238517A1 (ja) |
JP (1) | JP2008244665A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2007221921A1 (en) * | 2007-10-10 | 2009-04-30 | Kaelus Pty Ltd | Passive intermodulation test apparatus |
JP5451541B2 (ja) * | 2010-06-28 | 2014-03-26 | スパンション エルエルシー | 発振回路 |
CN112886949B (zh) * | 2021-01-26 | 2023-06-20 | 北京紫光青藤微系统有限公司 | 时钟产生电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940007298B1 (ko) * | 1992-05-30 | 1994-08-12 | 삼성전자 주식회사 | Cmos트랜지스터를 사용한 기준전압 발생회로 |
US5870004A (en) * | 1997-10-16 | 1999-02-09 | Utron Technology Inc. | Temperature compensated frequency generating circuit |
KR100347349B1 (ko) * | 2000-05-23 | 2002-12-26 | 삼성전자 주식회사 | 마이크로파워 저항-캐패시터 발진기 |
JP3575453B2 (ja) * | 2001-09-14 | 2004-10-13 | ソニー株式会社 | 基準電圧発生回路 |
KR100657171B1 (ko) * | 2005-04-29 | 2006-12-20 | 삼성전자주식회사 | 리프레쉬 제어회로 및 리프레쉬 제어방법 |
-
2007
- 2007-03-26 JP JP2007080161A patent/JP2008244665A/ja active Pending
-
2008
- 2008-03-26 US US12/056,041 patent/US20080238517A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080238517A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112527042B (zh) | 衬底偏压产生电路 | |
US9136827B2 (en) | Power-on reset circuit | |
JP2006005459A (ja) | リセット回路 | |
US20050258911A1 (en) | Ring oscillation circuit | |
JP4514460B2 (ja) | 発振回路および半導体装置 | |
KR100884190B1 (ko) | 발진 회로 | |
JP2008244665A (ja) | 発振回路及び半導体装置 | |
JP2001068976A (ja) | 発振器 | |
US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
JP6083503B2 (ja) | 温度周波数変換回路及び温度補償型発振回路 | |
JP6407902B2 (ja) | 発振回路 | |
JP6320047B2 (ja) | 定電圧源回路 | |
CN214380843U (zh) | 低频振荡电路、振荡器、电源及电子设备 | |
JP2020141220A (ja) | パワーオンクリア回路及び半導体装置 | |
JP2021153259A (ja) | 放電制御回路および電流源回路 | |
JP4884942B2 (ja) | 発振回路 | |
JP2015170996A (ja) | パワーオンリセット回路 | |
JP5974627B2 (ja) | 発振回路及び電子機器 | |
JP6320048B2 (ja) | 発振回路 | |
JP2008066930A (ja) | 発振回路 | |
JP2005039635A (ja) | パワーオンリセット回路 | |
CN115694433A (zh) | 振荡电路 | |
JP2021175061A (ja) | 交流増幅器 | |
CN116961584A (zh) | 一种具有精确振荡频率输出的振荡器电路 | |
JP2010278853A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |