JP5974627B2 - 発振回路及び電子機器 - Google Patents
発振回路及び電子機器 Download PDFInfo
- Publication number
- JP5974627B2 JP5974627B2 JP2012115525A JP2012115525A JP5974627B2 JP 5974627 B2 JP5974627 B2 JP 5974627B2 JP 2012115525 A JP2012115525 A JP 2012115525A JP 2012115525 A JP2012115525 A JP 2012115525A JP 5974627 B2 JP5974627 B2 JP 5974627B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- capacitor
- discharge
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1に、本実施形態における発振回路の第1構成例を示す。図1の発振回路は、リファレンス電圧出力部10、バイアス回路20、充放電回路100を含む。
図6に、フラットな温度特性を有する第1バンドギャップリファレンス回路BGR1の詳細な構成例を示す。
図8に、本実施形態における発振回路の第2構成例を示す。図8の発振回路は、リファレンス電圧出力部10、バイアス回路20、充放電回路100を含む。なお、図1で説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
図10に、本実施形態の発振回路が適用された電子機器の構成例を示す。図10の電子機器は、ホスト装置400と、ホスト装置400に制御されるサブ装置500と、を含む。本実施形態の電子機器としては、例えばホスト装置400であるプリンター本体及びサブ装置500であるプリンターヘッドにより構成されるプリンターなど、種々の電子機器が想定される。
100 充放電回路、111 第1充電回路、112 第2充電回路、
121 第1放電回路、122 第2放電回路、400 ホスト装置、
410 ホスト制御部、420 メモリー、430 操作部、
440 表示部、450 通信部、500 サブ装置、
510 サブ制御部、550 通信部、560 発振回路、
AMa〜AMc 増幅回路、BGR バンドギャップリファレンス回路、
BGR1 第1バンドギャップリファレンス回路、
BGR2 第2バンドギャップリファレンス回路、
CJ1 第1キャパシター、CJ2 第2キャパシター、
CLK クロック信号、CNT カウンター、
CP1 第1コンパレーター、CP2 第2コンパレーター、
CS1 第1の電圧保持用キャパシター、CS2 第2の電圧保持用キャパシター、
CTb 制御信号、ENC エンコーダー、IB バイアス電流、
IJ1,IJ2 充電電流、N1,N3 蓄積ノード、
NA1 NAND回路(第1放電制御信号出力回路)、
NA2 NAND回路(第2放電制御信号出力回路)、
OPB 演算増幅回路、RB 抵抗素子、SE 制御信号、
TA1,TA2 充電時間、
TG1 トランスファーゲート(第1スイッチ素子)、
TG2 トランスファーゲート(第2スイッチ素子)、
TN1,TP2,TP3,TN4,TP5,TP6 第1〜第6トランジスター、
VDD 電源電圧、VR1 第1リファレンス電圧、
VR2 第2リファレンス電圧、VSS 接地電圧
Claims (12)
- 第1リファレンス電圧と、正極性及び負極性のうちの一方の極性の温度特性を有する第2リファレンス電圧と、を出力するリファレンス電圧出力部と、
前記第2リファレンス電圧の温度特性の極性と同一極性の温度特性を有する抵抗素子に基づいて、前記第2リファレンス電圧をバイアス電流に変換するバイアス回路と、
キャパシターに対する充電及び放電のうちの一方の動作を前記バイアス電流に基づいて行い、前記キャパシターの電圧が前記第1リファレンス電圧に達したと判定した場合に、前記キャパシターに対する前記充電及び前記放電のうちの他方の動作を行う充放電回路と、
を含み、
前記充放電回路は、
前記キャパシターの蓄積ノードの電圧と前記第1リファレンス電圧とを比較した結果に基づいて、前記キャパシターに対する放電動作を制御する第1放電制御信号を生成し、前記キャパシターに対して前記放電動作を行い、
第2キャパシターに対する前記放電動作を制御する第2放電制御信号を、前記第1放電制御信号に基づいて生成し、前記キャパシターに対する充電動作が行われるときに、前記第2キャパシターに対して前記放電動作を行い、
前記第2放電制御信号に基づいてクロック信号を出力することを特徴とする発振回路。 - 請求項1において、
前記リファレンス電圧出力部は、
前記第2リファレンス電圧の温度特性の勾配よりも小さい勾配の温度特性を有する前記第1リファレンス電圧を出力することを特徴とする発振回路。 - 請求項2において、
前記バイアス回路は、
前記第2リファレンス電圧の温度特性の極性と同一極性の温度特性を有する前記抵抗素子と、
ソース及びドレインのうちの一方から前記バイアス電流を出力し、前記ソース及び前記ドレインのうちの他方に前記抵抗素子の一端が接続されるトランジスターと、
前記第2リファレンス電圧が非反転入力端子に入力され、前記抵抗素子の前記一端の電圧が反転入力端子に入力され、出力電圧を前記トランジスターのゲートに対して出力する増幅回路と、
を有することを特徴とする発振回路。 - 請求項1乃至3のいずれかにおいて、
前記充放電回路は、
前記キャパシターに対して前記放電動作を行う第1放電回路を有し、
前記第1放電回路は、
前記蓄積ノードの電圧と前記第1リファレンス電圧とを比較し、比較した結果を第1比較結果として出力する第1コンパレーターと、
前記第1比較結果に基づく前記第1放電制御信号により前記放電動作のときにオンになり、前記蓄積ノードの蓄積電荷を放電する第1トランジスターと、
を有することを特徴とする発振回路。 - 請求項4において、
前記充放電回路は、
前記キャパシターに対して前記充電動作を行う第1充電回路を有し、
前記第1充電回路は、
前記第1放電制御信号により前記充電動作のときにオンになる第2トランジスターと、
前記第2トランジスターと直列に接続され、前記第2トランジスターがオンのときに前記蓄積ノードに対して前記バイアス電流に基づく充電電流を供給する第3トランジスターと、
を有することを特徴とする発振回路。 - 請求項4又は5において、
前記充放電回路は、
前記キャパシターに対する前記充電動作が行われるときに、前記第2キャパシターに対して前記放電動作を行う第2放電回路を有し、
前記第2放電回路は、
前記第2放電制御信号を、前記第1放電制御信号に基づいて生成することを特徴とする発振回路。 - 請求項6において、
前記第1放電回路は、
前記第1比較結果と前記第2放電制御信号とに基づいて前記第1放電制御信号を出力する第1放電制御信号出力回路を有し、
前記第2放電回路は、
前記第2キャパシターの蓄積ノードの電圧と前記第1リファレンス電圧とを比較し、比較した結果を第2比較結果として出力する第2コンパレーターと、
前記第2比較結果と前記第1放電制御信号とに基づいて、前記第2放電制御信号を出力する第2放電制御信号出力回路と、
前記第2放電制御信号により前記放電動作のときにオンになり、前記第2キャパシターの蓄積ノードの電荷を放電する第4トランジスターと、
を有することを特徴とする発振回路。 - 請求項7において、
前記充放電回路は、
前記キャパシターに対する前記放電動作が行われるときに、前記第2キャパシターに対して前記充電動作を行う第2充電回路を有し、
前記第2充電回路は、
前記第2放電制御信号により、前記第2キャパシターに対する前記充電動作のときにオンになる第5トランジスターと、
前記第5トランジスターと直列に接続され、前記第5トランジスターがオンのときに前記第2キャパシターの蓄積ノードに対して前記バイアス電流に基づく充電電流を供給する第6トランジスターと、
を有することを特徴とする発振回路。 - 請求項1乃至8のいずれかにおいて、
前記リファレンス電圧出力部は、
前記第1リファレンス電圧を出力する第1バンドギャップリファレンス回路と、
前記第2リファレンス電圧を出力する第2バンドギャップリファレンス回路と、
を有することを特徴とする発振回路。 - 請求項1乃至8のいずれかにおいて、
前記リファレンス電圧出力部は、
前記第1リファレンス電圧と前記第2リファレンス電圧とを切り替える切替制御信号を出力する切替制御部と、
前記切替制御信号に基づいて、前記第1リファレンス電圧と前記第2リファレンス電圧とを切り替えて出力するバンドギャップリファレンス回路と、
を有することを特徴とする発振回路。 - 請求項10において、
前記リファレンス電圧出力部は、
前記第1リファレンス電圧を出力する第1ノードに設けられ、前記第1リファレンス電圧を保持する第1の電圧保持用キャパシターと、
前記バンドギャップリファレンス回路の出力ノードと、前記第1ノードとの間に設けられ、前記切替制御信号によりオン・オフ制御される第1スイッチ素子と、
前記第2リファレンス電圧を出力する第2ノードに設けられ、前記第2リファレンス電圧を保持する第2の電圧保持用キャパシターと、
前記バンドギャップリファレンス回路の前記出力ノードと、前記第2ノードとの間に設けられ、前記切替制御信号によりオン・オフ制御される第2スイッチ素子と、
を有し、
前記バンドギャップリファレンス回路が前記第1リファレンス電圧を出力する場合に前記第1スイッチ素子がオンになり、前記第2スイッチ素子がオフになり、前記バンドギャップリファレンス回路が前記第2リファレンス電圧を出力する場合に前記第1スイッチ素子がオフになり、前記第2スイッチ素子がオンになることを特徴とする発振回路。 - 請求項1乃至11のいずれかに記載された発振回路を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115525A JP5974627B2 (ja) | 2012-05-21 | 2012-05-21 | 発振回路及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115525A JP5974627B2 (ja) | 2012-05-21 | 2012-05-21 | 発振回路及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013243525A JP2013243525A (ja) | 2013-12-05 |
JP5974627B2 true JP5974627B2 (ja) | 2016-08-23 |
Family
ID=49844010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012115525A Expired - Fee Related JP5974627B2 (ja) | 2012-05-21 | 2012-05-21 | 発振回路及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5974627B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108627686B (zh) * | 2018-06-27 | 2024-01-16 | 北京励芯泰思特测试技术有限公司 | 一种测量运放偏置电流的电路及方法和屏蔽控制单元 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050162215A1 (en) * | 2004-01-22 | 2005-07-28 | Winbond Electronics Corporation | Temperature sensing variable frequency generator |
JP4514460B2 (ja) * | 2004-01-29 | 2010-07-28 | 富士通セミコンダクター株式会社 | 発振回路および半導体装置 |
JP2007243922A (ja) * | 2006-02-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 発振回路 |
JP4253739B2 (ja) * | 2006-10-05 | 2009-04-15 | Okiセミコンダクタ株式会社 | 発振回路 |
JP5361182B2 (ja) * | 2007-12-21 | 2013-12-04 | 株式会社東芝 | 半導体記憶装置 |
US8044740B2 (en) * | 2009-09-03 | 2011-10-25 | S3C, Inc. | Temperature compensated RC oscillator for signal conditioning ASIC using source bulk voltage of MOSFET |
JP2011220777A (ja) * | 2010-04-07 | 2011-11-04 | New Japan Radio Co Ltd | 電圧発生回路 |
-
2012
- 2012-05-21 JP JP2012115525A patent/JP5974627B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013243525A (ja) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9785176B2 (en) | Small-circuit-scale reference voltage generating circuit | |
JP5634236B2 (ja) | レベルシフト回路及び半導体装置 | |
KR101104720B1 (ko) | 외부공급전압, 온도 및 공정에 대한 보상을 갖는 오실레이터 회로 | |
JP2011135349A (ja) | 発振装置 | |
US7843279B2 (en) | Low temperature coefficient oscillator | |
JP5431396B2 (ja) | 定電圧電源回路 | |
JP6153828B2 (ja) | 発振回路、それを用いた半導体集積回路装置および回転角検出装置 | |
US8008978B2 (en) | Oscillator circuit and memory system | |
JP2008301042A (ja) | 発振回路及び半導体装置 | |
JP2008306145A (ja) | 抵抗調整回路及び半導体集積回路 | |
US8890629B2 (en) | Oscillator circuit with comparator | |
US20190226922A1 (en) | Temperature sensing device and temperature-voltage converter | |
US9354647B2 (en) | Adjustable reference current generating circuit and method for driving the same | |
JP5974627B2 (ja) | 発振回路及び電子機器 | |
JP6083503B2 (ja) | 温度周波数変換回路及び温度補償型発振回路 | |
JP6373751B2 (ja) | 半導体装置 | |
JP6763661B2 (ja) | 発振回路 | |
JP2008244665A (ja) | 発振回路及び半導体装置 | |
JP2009141459A (ja) | 圧電発振器 | |
JP4400145B2 (ja) | 電源装置 | |
JP2006074285A (ja) | バスドライバ装置および半導体集積回路 | |
JPH0685622A (ja) | 発振回路 | |
CN115664382A (zh) | 振荡器电路 | |
JP5376516B2 (ja) | 半導体装置 | |
CN114650011A (zh) | 可调谐振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5974627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |