CN112865791B - 频率产生器装置、图像处理芯片以及频率信号校正方法 - Google Patents

频率产生器装置、图像处理芯片以及频率信号校正方法 Download PDF

Info

Publication number
CN112865791B
CN112865791B CN202110032081.3A CN202110032081A CN112865791B CN 112865791 B CN112865791 B CN 112865791B CN 202110032081 A CN202110032081 A CN 202110032081A CN 112865791 B CN112865791 B CN 112865791B
Authority
CN
China
Prior art keywords
signal
frequency signal
frequency
output
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110032081.3A
Other languages
English (en)
Other versions
CN112865791A (zh
Inventor
王威评
林修华
郭昱宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xingchen Technology Co ltd
Original Assignee
Xingchen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xingchen Technology Co ltd filed Critical Xingchen Technology Co ltd
Priority to CN202110032081.3A priority Critical patent/CN112865791B/zh
Publication of CN112865791A publication Critical patent/CN112865791A/zh
Priority to US17/533,144 priority patent/US11758076B2/en
Application granted granted Critical
Publication of CN112865791B publication Critical patent/CN112865791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请实施例公开了一种频率产生器装置、图像处理芯片与频率信号校正方法，频率产生器装置包括侦测电路、校正电路以及自由运行振荡器。侦测电路用于判断是否自一传输接口接收到一参考频率信号，以输出一致能信号。校正电路用于响应于所述致能信号与一输出频率信号产生一第一信号，并比较所述第一信号与一默认值以产生一校正信号。自由运行振荡器用于响应于所述校正信号调整所述输出频率信号的一频率。本申请实施例的方案，能够在实现校正自由运行振荡器的同时，降低硬件成本。

Description

频率产生器装置、图像处理芯片以及频率信号校正方法
技术领域
本申请涉及频率产生器装置技术领域，具体涉及一种可应用于图像处理芯片的频率产生器装置以及频率信号校正方法。
背景技术
振荡器电路可用来产生系统频率信号，以提供数字电路所需要的时序。于实际应用中，因为制程、电压与/或温度等变异，系统频率信号的频率可能会出现偏移。为了校正此偏移，通常需要一个额外电路来提供准确的参考信号。如此，将造成硬件成本与/或功率消耗增加，而且无法满足部分应用的需求。
发明内容
本申请实施例提供一种频率产生器装置、图像处理芯片以及频率信号校正方法，能够在实现校正自由运行振荡器的同时，降低硬件成本。
在一些实施例中，频率产生器装置包括侦测电路、校正电路以及自由运行振荡器。侦测电路用于判断是否自一传输接口接收到一参考频率信号，以输出一致能信号。校正电路用于响应于所述致能信号与一输出频率信号产生一第一信号，并比较所述第一信号与一默认值以产生一校正信号。自由运行振荡器用于响应于所述校正信号调整所述输出频率信号的一频率。
在一些实施例中，图像处理芯片包括内存电路、传输接口以及频率产生器装置。传输接口用于在一初始阶段传输一参考频率信号并传输一处理器欲执行的一程序代码至内存电路。频率产生器装置用于自所述传输接口接收所述参考频率信号，并响应于所述参考频率信号校正一输出频率信号的一频率。其中所述内存电路在所述频率产生器装置校正所述输出频率信号时根据所述参考频率信号进行运作。
在一些实施例中，频率信号校正方法包括：判断是否自一传输接口接收到一参考频率信号，以输出一致能信号；响应于所述致能信号与一输出频率信号产生一第一信号，并比较所述第一信号与一默认值以产生一校正信号；以及响应于所述校正信号调整所述输出频率信号的一频率。
本申请实施例提供的方案，侦测电路以及校正电路可使用当前应用环境中可用的频率信号来校正输出频率信号的频率，而不需设置额外的振荡器电路。如此一来，能够在实现校正自由运行振荡器的同时，降低硬件成本。
有关本申请的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本申请一些实施例绘制的一种频率产生器装置的示意图；
图2为根据本申请一些实施例绘制的图1中的侦测电路的示意图；
图3为根据本申请一些实施例绘制的图1中的校正电路的示意图；
图4为根据本申请一些实施例绘制的图1中的自由运行振荡器进行校正的流程图；
图5为根据本申请一些实施例绘制的图1中的自由运行振荡器的示意图；
图6为根据本申请一些实施例绘制的一种频率信号校正方法的流程图；
图7为根据本申请一些实施例绘制的一种安防芯片的示意图；
图8为根据本申请一些实施例绘制的一种芯片的示意图。
具体实施方式
本文所使用的所有词汇具有其通常的含义。上述词汇在普遍常用字典中的定义，在本申请的内容中包括任一于此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与含义。同样地，本申请也不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个组件相互操作或动作。如本文所用，用语“电路系统(circuitry)”可为由至少一电路 (circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。
如本文所用，用语“与/或”包括了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本申请的本意。为易于理解，于各图式中的类似组件将被指定为相同标号。
图1为根据本申请一些实施例绘制的一种频率产生器装置100的示意图。频率产生器装置100包括侦测电路120、校正电路140以及自由运行(free running) 振荡器160。
侦测电路120耦接至传输接口101以接收参考频率信号REF。侦测电路120 用于判断是否有经由传输接口101接收到参考频率信号REF。在一些实施例中，参考频率信号REF可为当前应用环境中可用的频率信号。例如，如图7所示，参考频率信号REF可为初始阶段中经由串行周边接口(serial peripheral interface)传来的频率信号。或者，如图8所示，参考频率信号REF可为垂直同步信号Vsync。若侦测电路120判断有接收到参考频率信号REF，侦测电路120 输出致能信号EN。校正电路140耦接至侦测电路120以接收致能信号EN。校正电路140用于响应于致能信号EN以及输出频率信号CKO产生第一信号(例如为图3中的信号S1)，并比较第一信号以及默认值(例如为图3中的默认值PV)以产生校正信号SC。自由运行振荡器160在频率产生器装置100上电(powered) 时启动，以产生频率信号CKO。在一些实施例中，自由运行振荡器160用于响应于校正信号SC调整输出频率信号CKO的一频率。
在一些相关技术中，因为制程、电压与/或温度等变异，自由运行振荡器电路的输出频率信号的频率会出现偏移。在这些相关技术中，需设置额外的振荡器电路来校正该频率。如此一来，将造成硬件成本增加。相较于上述技术，于本申请一些实施例中，侦测电路120以及校正电路140可使用当前应用环境中可用的频率信号来校正输出频率信号CKO的频率，而不需设置额外的振荡器电路。如此一来，可降低硬件成本并同时校正自由运行振荡器160。
图2为根据本申请一些实施例绘制图1中的侦测电路120的示意图。侦测电路120包括电流源电路210、开关220、电容230以及反相器电路240。电流源电路210的第一端接收电压VDD，且电流源电路210的第二端耦接至开关220的第一端。开关220的第二端接收地电压GND，且开关220的控制端接收参考频率信号REF。电容230的第一端耦接至电流源电路210的第二端，且电容230的第二端接收地电压GND。反相器电路240的输入端耦接至电容230的第一端，且反相器电路240的输出端用于输出致能信号EN。电流源电路210用于提供电流信号SI。开关220用于根据参考频率信号REF选择性导通。电容230用于经由电流信号SI充电并经由开关220放电，以产生侦测信号SD。反相器电路240用于根据侦测信号SD输出致能信号EN。
详细而言，当侦测电路120未接收到参考频率信号REF时，代表参考频率信号REF处于低位准。于此条件下，开关220不导通，且电容230经由电流信号 SI被充电，以产生具有高位准的侦测信号SD。响应于此侦测信号SD，反相器电路240输出具有低位准的致能信号EN。或者，当侦测电路120接收到参考频率信号REF时，代表参考频率信号REF稳定地具有数个脉波。开关220会响应于该数个脉波依序被导通而使得电容230开始放电，以产生具有低位准的侦测信号SD。响应于此侦测信号SD，反相器电路240输出具有高位准的致能信号 EN。如此一来，致能信号EN的位准可用于指示是否有接收到参考频率信号 REF。
上述关于侦测电路120的设置方式仅用于示例，且本申请并不以此为限。可用来确认是否有正确接收到参考频率信号REF的各种电路皆可用来实施侦测电路120，且皆为本申请所涵盖的范围。
图3为根据本申请一些实施例绘制图1中的校正电路140的示意图。校正电路140包括第一计数器310、第二计数器320以及控制电路330。第一计数器310 响应于致能信号EN开始对参考频率信号REF进行计数，并于计数操作符合一预定条件时停止计数，在一实施例中，前述预定条件可为一预定计数值，当第一计数器310计数到预定计数值时即停止计数。在另一实施例中，前述预定条件可为一预定时间，当第一计数器310计数的时间达到预定时间时即停止计数。第二计数器320响应于第一计数器310的计数操作启动时开始对输出频率信号 CKO进行计数，并响应于第一计数器310的计数操作结束时停止计数且对应地产生信号S1。详细而言，当致能信号EN具有一默认位准(例如为高位准时)，第一计数器310被触发而开始对参考频率信号REF计数到符合预定条件。响应于第一计数器310的计数操作，第二计数器320也开始对输出频率信号CKO计数一段相同的时间以产生信号S1。换言之，第二计数器320的计数操作是随着第一计数器310的计数操作开始执行，且第一计数器310的计数时间长度相同于与第二计数器320的计数时间长度。控制电路330用于比较信号S1以及默认值PV 以输出校正信号SC，借以校正自由运行振荡器160所产生的输出频率信号 CKO。在一些实施例中，控制电路330可包括一缓存器电路(未示出)，其用于储存默认值PV。在实施时，默认值PV可以是一特定值，也可以是一特定范围。
上述关于校正电路140的设置方式仅用于示例，且本申请并不以此为限。例如，于另一些实施例中，第一计数器310与第二计数器320两者皆可设置为被致能信号EN触发而开始进行计数操作。
图4为根据本申请一些实施例绘制对图1中的自由运行振荡器160进行校正的流程图。在一些实施例中，图4中的多个操作可实现为一状态机，且控制电路330可由(但不限于)执行该状态机的一或多个数字信号处理电路实施。
步骤S410，响应于具有预设位准(例如为高位准)的致能信号EN开始校正。步骤S420，等待输出频率信号(例如为图1的输出频率信号CKO)进入稳态。步骤S430，开始计数以产生第一信号(例如为图3的信号S1)。如先前所述，若致能信号EN具有高位准，第一计数器310会被触发而开始对参考频率信号 REF进行计数。响应于第一计数器310的计数操作，第二计数器320也对输出频率信号CKO进行计数，以产生信号S1。
步骤S440，比较第一信号与默认值(例如为图3中的默认值PV)以产生校正信号(例如为图1的校正信号SC)，以调整输出频率信号的频率。例如，若信号S1大于默认值PV，代表输出频率信号CKO的当前频率过高。于此条件下，控制电路330可输出对应的校正信号SC来调整自由运行振荡器电路160的电路设定，以降低输出频率信号CKO的频率。或者，若信号S1小于默认值PV，代表输出频率信号CKO的当前频率过低。于此条件下，控制电路330可输出对应的校正信号SC来调整自由运行振荡器电路160的电路设定，以提高输出频率信号CKO的频率。当信号S1等于默认值PV时，代表输出频率信号CKO的当前频率符合需求，控制电路330则停止改变校正信号SC。步骤S450，确认第一信号与默认值的比较次数是否等于一临界值。若比较次数等于临界值，执行步骤 S460。或者，若比较次数不等于临界值，再次执行步骤S420。例如，临界值可设定为(但不限于)7。若比较次数等于7，控制电路330可停止调整输出频率信号CKO的频率(即步骤S460)，并等待再次收到具有预设位准的致能信号EN (即步骤S410)。反之，若比较次数小于7，控制电路330可继续调整输出频率信号CKO的频率(即步骤S420至步骤S440)。
应当理解，上述多个操作的流程仅用于示例，且本申请并不以此为限。在不违背本申请的各实施例的操作方式与范围下，图4中的各步骤当可适当地增加、替换、省略或以不同顺序执行。
图5为根据本申请一些实施例绘制图1中的自由运行振荡器160的示意图。在一些实施例中，自由运行振荡器160包括多个反相器电路510以及多个电容 520。多个反相器电路510依序串接为一环形振荡器(ring oscillator)电路，且多个电容520分别耦接至多个反相器电路510的输出端。每一个反相器电路510 包括晶体管MP以及晶体管MN。晶体管MP与晶体管MN串联耦接，并接收电压 VDD1以及地电压GND。
如先前所述，图1的校正信号SC可用来调整自由运行振荡器160的电路设定，进而调整输出频率信号CKO的频率。举例来说，在一些实施例中，校正信号SC可用来调整电压VDD1的位准。例如，电压VDD1产生自一电压调节器电路(未示出)。若信号S1大于默认值PV，控制电路330可输出对应的校正信号 SC至该电压调节器电路，以降低电压VDD1的位准。如此一来，多个反相器电路510的驱动能力将降低，进而降低输出频率信号CKO的频率。或者，若信号 S1小于默认值PV，控制电路330可输出对应的校正信号SC至该电压调节器电路，以提高电压VDD1的位准。如此一来，多个反相器电路510的驱动能力将变高，进而提高输出频率信号CKO的频率。
在另一些实施例中，校正信号SC可用来调整电容520的容值。例如，电容 520可由可变电容实施，且该可变电容的容值由校正信号SC控制。若信号S1大于默认值PV，控制电路330可输出对应的校正信号SC以提高电容520的容值。如此一来，输出频率信号CKO的频率可被降低。或者，若信号S1小于默认值 PV，控制电路330可输出对应的校正信号SC以提高电容520的容值。如此一来，输出频率信号CKO的频率可被降低。
在又一些实施例中，校正信号SC可用来调整晶体管MN以及晶体管MP的驱动能力。晶体管MN以及晶体管MP中每一者可由相互并联的数个晶体管(未示出)形成。若并联的晶体管个数越多，反相器电路510的驱动能力越高，且输出频率信号CKO的频率也越高。若信号S1大于默认值PV，控制电路330可输出对应的校正信号SC以降低并联的晶体管个数，进而降低输出频率信号CKO 的频率。或者，若信号S1小于默认值PV，控制电路330可输出对应的校正信号 SC以提高并联的晶体管个数，进而提高输出频率信号CKO的频率。
上述关于自由运行振荡器160的设置方式以及多种调整电路设定的方式仅用于示例，且本申请并不以此为限。各种可依据控制信号SC调整输出频率信号CKO的频率de振荡器电路皆为本申请所涵盖的范围。
图6为根据本申请一些实施例绘制一种频率信号校正方法600的流程图。步骤S610，判断是否自传输接口接收到参考频率信号，以输出致能信号。步骤 S620，响应于致能信号以及输出频率信号产生第一信号，并比较第一信号与默认值以产生校正信号。步骤S630，响应于校正信号调整输出频率信号的频率。
上述步骤S610至步骤S630的说明可参照前述各个实施例，故不重复赘述。上述频率信号校正方法600的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本申请的各实施例的操作方式与范围下，在频率信号校正方法600下的各种操作当可适当地增加、替换、省略或以不同顺序执行。或者，在频率信号校正方法600下的一或多个操作可以是同时或部分同时执行。
在一些实施例中，图1的频率产生器装置100可应用至(但不限于)图像处理芯片中，例如应用于安防监控场景的图像处理芯片(或称为安防芯片)。图7 为根据本申请一些实施例绘制一种安防芯片700的示意图。
安防芯片700包括频率产生器装置100、传输接口101、内存电路710、电路系统720、图像传输接口730以及多任务器740。于此例中，传输接口101可为(但不限于)串行周边接口。内存电路710可为(但不限于)静态随机存取内存 (SRAM)。于正常操作下，频率产生器装置100所提供的输出频率信号CKO经由多任务器740输入至内存电路710、电路系统720与/或图像传输接口730，以提供其所需的操作时序。于一初始阶段，安防芯片700可经由传输接口101接收参考频率信号REF。频率产生器装置100可于该初始阶段接收参考频率信号REF，以校正输出频率信号CKO的频率。当频率产生器装置100进行校正输出频率信号CKO的频率时，多任务器740受控于致能信号EN，将参考频率信号 REF输出至内存电路710、电路系统720与/或图像传输接口730，以提供其所需的操作时序。换句话说，内存电路710、电路系统720与/或图像传输接口730在频率产生器装置100校正输出频率信号CKO时根据参考频率信号REF运作。另外，于该初始阶段中，内存电路710可自传输接口101接收并储存电路系统720中的电路所欲执行的程序代码，例如为处理器728所欲执行的程序代码。在前述实施例中，于初始阶段中当传输接口101在传输处理器728所欲执行的程序代码时，频率产生器装置100利用传输接口101传输数据时所同时传输的参考频率信号REF来校正输出频率信号CKO。如此，可省去设置额外的振荡器电路来校正输出频率信号CKO。
在一些实施例中，电路系统720经由图像传输接口730自图像传感器701接收影像数据，并储存影像数据于内存电路710内。在一些实施例中，电路系统 720可包括(但不限于)动态感应电路722、图像信号处理电路724、图像编码器726以及处理器728。这些组件可用来处理影像数据，以观察或监控一预定区域。上述关于电路系统720的设置方式用于示例，且本申请并不以此为限。可应用于影像监控的各种类型的图像处理器皆为本申请所涵盖的范围。
图8为根据本申请一些实施例绘制一种芯片800的示意图。在一些实施例中，芯片800可为(但不限于)图像处理芯片。于此例中，芯片800包括频率产生器装置100以及传输接口101，且传输接口101可为图像传输接口，其可自图像传感器701接收影像数据、垂直同步信号Vsync以及参考频率信号REF。于此例中，侦测电路120还设置以根据垂直同步信号Vsync判断是否自接收到参考频率信号REF，以输出致能信号EN。举例而言，侦测电路120可根据垂直同步信号Vsync的极性判断是否进入一资料同步期间。于该数据同步期间，图像传感器701传输影像数据以及用于同步该影像数据的频率信号(其可作为参考频率信号REF)。因此，侦测电路120可依据垂直同步信号Vsync的极性判断是否有接收到参考频率信号REF。
应当理解，输出频率信号CKO可用于提供芯片800中其他电路(未示出) 所需的时序。举例来说，芯片800可包括图像处理电路(例如可为图7的电路系统720)与/或各种类型的数字电路，且该数个电路可以依据校正后的输出频率信号CKO进行运作。
上述关于频率产生器装置100的多个应用方式仅用于示例，且本申请并不以此为限。各种可通过外部装置获得的合适频率信号皆可用于实施参考频率信号REF。
综上所述，本申请一些实施例中的频率产生器装置、安防芯片以及频率信号校正方法可使用当前应用环境中可用的频率信号来校正自由运行振荡器电路的频率，而不需设置额外的振荡器电路。如此一来，可降低硬件成本并校准系统频率信号。
以上对本申请实施例所提供的频率产生器装置、图像处理芯片与频率信号校正方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
符号说明:
100:频率产生器装置
101:传输接口
120:侦测电路
140:校正电路
160:自由运行振荡器
210:电流源电路
220:开关
230:电容
240:反相器电路
310:第一计数器
320:第二计数器
330:控制电路
510:反相器电路
520:电容
600:频率信号校正方法
700:安防芯片
701:图像传感器
710:内存电路
720:电路系统
722:动态感应电路
724:图像信号处理电路
726:图像编码器
728:处理器
730:图像传输接口
740:多任务器
800:芯片
CKO:输出频率信号
EN:致能信号
GND:地电压
MP,MN:晶体管
PV:默认值
REF:参考频率信号
S1:第一信号
SC:校正信号
SD:侦测信号
SI:电流信号
VDD,VDD1:电压
Vsync:垂直同步信号。

Claims (11)

1.一种频率产生器装置，其特征在于，包括：
一侦测电路，用于判断是否自一传输接口接收到一参考频率信号，以输出一致能信号；
一校正电路，用于响应于所述致能信号与一输出频率信号产生一第一信号，并比较所述第一信号与一默认值以产生一校正信号；以及
一自由运行振荡器，用于响应于所述校正信号调整所述输出频率信号的一频率；
其中，所述传输接口为一串行周边接口，所述侦测电路在所述串行周边接口传输一程序代码的过程中接收所述参考频率信号。
2.如权利要求1所述的频率产生器装置，其特征在于，所述校正电路包括：
一第一计数器，用于响应于所述致能信号，并依据一默认条件对所述参考频率信号进行计数；
一第二计数器，用于响应于所述第一计数器的计数操作对所述输出频率信号进行计数，以产生所述第一信号；以及
一控制电路，用于比较所述第一信号与所述默认值以输出所述校正信号。
3.如权利要求2所述的频率产生器装置，其特征在于，所述第一信号与所述默认值的一比较次数等于一临界值时，所述控制电路还用于停止调整所述输出频率信号的所述频率。
4.如权利要求1所述的频率产生器装置，其特征在于，若所述第一信号大于所述默认值，所述自由运行振荡器用于响应于所述校正信号降低所述输出频率信号的所述频率，且若所述第一信号小于所述默认值，所述自由运行振荡器用于响应于所述校正信号提高所述输出频率信号的所述频率。
5.一种频率产生器装置，其特征在于，包括：
一侦测电路，用于判断是否自一传输接口接收到一参考频率信号，以输出一致能信号；
一校正电路，用于响应于所述致能信号与一输出频率信号产生一第一信号，并比较所述第一信号与一默认值以产生一校正信号；以及
一自由运行振荡器，用于响应于所述校正信号调整所述输出频率信号的一频率；
其中，所述传输接口为一图像传输接口，所述侦测电路根据接收自所述图像传输接口的一垂直同步信号判断是否接收到所述参考频率信号。
6.如权利要求5所述的频率产生器装置，其特征在于，所述侦测电路包括：
一电流源电路，用于提供一电流信号；
一开关，用于根据所述参考频率信号选择性地导通；
一电容，用于经由所述电流信号充电并经由所述开关放电，以产生一侦测信号；以及
一反相器电路，用于根据所述侦测信号输出所述致能信号。
7.如权利要求5所述的频率产生器装置，其特征在于，所述频率产生器装置应用于一图像处理芯片中，且当所述自由运行振荡器响应于所述校正信号调整所述输出频率信号的所述频率时，所述图像处理芯片内的一电路根据所述参考频率信号进行运作。
8.一种图像处理芯片，其特征在于，包括：
一内存电路；
一传输接口，用于在一初始阶段传输一参考频率信号并传输一处理器欲执行的一程序代码至所述内存电路；以及
一如权利要求5～7中任一所述的频率产生器装置，用于自所述传输接口接收所述参考频率信号，并响应于所述参考频率信号校正一输出频率信号的一频率，
其中所述内存电路在所述频率产生器装置校正所述输出频率信号时根据所述参考频率信号进行运作。
9.一种频率信号校正方法，其特征在于，包括：
判断是否自一传输接口接收到一参考频率信号，以输出一致能信号；
响应于所述致能信号与一输出频率信号产生一第一信号，并比较所述第一信号与一默认值以产生一校正信号；以及
响应于所述校正信号调整一自由运行振荡器所输出的所述输出频率信号的一频率；
其中，所述传输接口为一串行周边接口，所述判断是否自所述传输接口接收到所述参考频率信号的操作包括：在所述串行周边接口传输一程序代码的过程中接收所述参考频率信号。
10.如权利要求9所述的频率信号校正方法，其特征在于，响应于所述致能信号与所述输出频率信号产生所述第一信号包括：
利用一第一计数器，响应于所述致能信号并依据一默认条件对所述参考频率信号进行计数；
利用一第二计数器，响应于对所述参考频率信号的计数操作对所述输出频率信号进行计数，以产生所述第一信号。
11.如权利要求9所述的频率信号校正方法，其特征在于，还包括：
若所述第一信号与所述默认值的一比较次数相同于一临界值时，停止调整所述输出频率信号的所述频率。
CN202110032081.3A 2021-01-11 2021-01-11 频率产生器装置、图像处理芯片以及频率信号校正方法 Active CN112865791B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110032081.3A CN112865791B (zh) 2021-01-11 2021-01-11 频率产生器装置、图像处理芯片以及频率信号校正方法
US17/533,144 US11758076B2 (en) 2021-01-11 2021-11-23 Clock generator device, image processing chip, and clock signal calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110032081.3A CN112865791B (zh) 2021-01-11 2021-01-11 频率产生器装置、图像处理芯片以及频率信号校正方法

Publications (2)

Publication Number Publication Date
CN112865791A CN112865791A (zh) 2021-05-28
CN112865791B true CN112865791B (zh) 2024-01-23

Family

ID=76002494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110032081.3A Active CN112865791B (zh) 2021-01-11 2021-01-11 频率产生器装置、图像处理芯片以及频率信号校正方法

Country Status (2)

Country Link
US (1) US11758076B2 (zh)
CN (1) CN112865791B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113489473B (zh) * 2021-07-23 2023-10-31 星宸科技股份有限公司 频率产生装置与频率产生方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126260A (ja) * 1996-10-07 1998-05-15 Samsung Electron Co Ltd 位相同期ループのロック検出装置
US6167097A (en) * 1996-05-23 2000-12-26 U.S. Philips Corporation Frequency generating circuit
RU81014U1 (ru) * 2008-10-15 2009-02-27 Открытое акционерное общество "Концерн "Созвездие" Высокостабильный датчик опорных частот
JP2009194778A (ja) * 2008-02-16 2009-08-27 Nec Corp 周波数補正方法及び装置
KR20100062806A (ko) * 2008-12-02 2010-06-10 한국전자통신연구원 주파수 보정루프
TW201605171A (zh) * 2014-07-29 2016-02-01 Mcore Technology Corp 時脈校正電路與時脈校正方法及其檢測方法
CN105958964A (zh) * 2016-04-20 2016-09-21 重庆西南集成电路设计有限责任公司 Gm-C 滤波器频率校准电路及频率校准方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257294A (en) * 1990-11-13 1993-10-26 National Semiconductor Corporation Phase-locked loop circuit and method
US6794946B2 (en) * 2000-05-22 2004-09-21 Ramin Farjad-Rad Frequency acquisition for data recovery loops
DE10140618A1 (de) * 2001-08-18 2003-03-06 Bosch Gmbh Robert Verfahren zur Korrektur einer Oszillatorfrequenz
US7541880B2 (en) * 2007-04-17 2009-06-02 Mosaid Technologies Corporation Circuit and method for glitch correction
KR20140112927A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 디지털 듀티 사이클 보정 회로
KR102076326B1 (ko) * 2013-05-09 2020-02-12 삼성전자주식회사 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법
KR20160006501A (ko) * 2014-07-09 2016-01-19 삼성전기주식회사 주파수보정 시스템 및 그 보정방법
KR102429907B1 (ko) * 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167097A (en) * 1996-05-23 2000-12-26 U.S. Philips Corporation Frequency generating circuit
JPH10126260A (ja) * 1996-10-07 1998-05-15 Samsung Electron Co Ltd 位相同期ループのロック検出装置
JP2009194778A (ja) * 2008-02-16 2009-08-27 Nec Corp 周波数補正方法及び装置
RU81014U1 (ru) * 2008-10-15 2009-02-27 Открытое акционерное общество "Концерн "Созвездие" Высокостабильный датчик опорных частот
KR20100062806A (ko) * 2008-12-02 2010-06-10 한국전자통신연구원 주파수 보정루프
TW201605171A (zh) * 2014-07-29 2016-02-01 Mcore Technology Corp 時脈校正電路與時脈校正方法及其檢測方法
CN105958964A (zh) * 2016-04-20 2016-09-21 重庆西南集成电路设计有限责任公司 Gm-C 滤波器频率校准电路及频率校准方法

Also Published As

Publication number Publication date
CN112865791A (zh) 2021-05-28
US11758076B2 (en) 2023-09-12
US20220224804A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US8788854B2 (en) Microcontroller and control method therefor
US8847649B2 (en) Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit
US7212059B2 (en) Level shift circuit
US7859421B2 (en) Circuit and method for detecting a voltage change
CN112865791B (zh) 频率产生器装置、图像处理芯片以及频率信号校正方法
US7649422B2 (en) Real time clock integrated circuit and electronic apparatus using the same
US10951228B2 (en) Semiconductor apparatus
US8018240B2 (en) Apparatus, circuit and method of monitoring leakage current characteristics
TWI766520B (zh) 時脈產生器裝置、影像處理晶片與時脈訊號校正方法
EP4318473A1 (en) Impedance calibration circuit, impedance calibration method and memory
CN211293932U (zh) 一种信号判读电路及集成电路级联信号的单线传输电路
JP2021101546A (ja) 通信方法
CN105679226B (zh) 电源好信号输出方法及装置
CN113489473B (zh) 频率产生装置与频率产生方法
US5489863A (en) Reset circuit
US20240162897A1 (en) Delay apparatus and delay method
TWI766765B (zh) 時脈產生裝置與時脈產生方法
JPH08274607A (ja) Ｃｐｕの電源電圧監視回路
US10666233B1 (en) Power drop reset circuit for power supply chip and power drop reset signal generating method
KR200326694Y1 (ko) 내부전압 발생회로
KR101033489B1 (ko) 반도체 메모리 장치의 파워 온 리셋 신호 생성 회로
US6369587B1 (en) Pulse center detection circuit
CN115268614A (zh) 微控制器、操作系统及控制方法
EP1710661A1 (en) Monitoring circuit
KR20000003605A (ko) 파워-업 감지장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 361005 1501, zone a, innovation building, software park, torch hi tech Zone, Xiamen City, Fujian Province

Applicant after: Xingchen Technology Co.,Ltd.

Address before: 361005 1501, zone a, innovation building, software park, torch hi tech Zone, Xiamen City, Fujian Province

Applicant before: Xiamen Xingchen Technology Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant