JP2016146156A - 電源制御回路、環境発電装置および環境発電装置の制御方法 - Google Patents

Abstract

【課題】回路の占有面積の増大を抑えつつ、安定した電力を様々な負荷に対して供給することができる電源制御回路、環境発電装置および環境発電装置の制御方法の提供を図る。【解決手段】第１電源電圧Vdd(Vin)が印加された第１電源線11、および、前記第１電源電圧とは異なる第２電源電圧Vss(GND)が印加された第２電源線12の間に接続されたキャパシタ21と、前記第１および第２電源線の間に設けられ、負荷と直列接続された第１スイッチ素子S1と、前記第１電源電圧と前記第２電源電圧の差電圧(Vd)を監視して、前記第１スイッチ素子をオン／オフ制御する差電圧監視回路20と、を有し、前記差電圧監視回路は、前記差電圧が上昇するとき、前記差電圧が前記第１基準電圧(VCH)以上になれば、前記第１スイッチ素子をオンするように制御し、前記差電圧が下降するとき、前記差電圧が第２基準電圧(VCL)以下になれば、前記第１スイッチ素子をオフするように制御する。【選択図】図１０

Description

本明細書で言及する実施例は、電源制御回路、環境発電装置および環境発電装置の制御方法に関する。

近年、例えば、太陽光や照明光、電磁波、或いは、機械や人体からの振動や熱といったエネルギーを採取して電力を得る環境発電(エナジーハーベスト：Energy Harvesting)が注目されている。

このエナジーハーベスト技術は、例えば、多数の無線センサーを配置し、各無線センサーからの情報を収集するワイヤレスセンサーネットワーク(Wireless Sensor Networks：ＷＳＮ)への適用が期待されている。

すなわち、温度や湿度を始めとして様々なデータを測定するためのセンサーを搭載した無線センサーノードの電源として、エナジーハーベストによる電力を利用することにより、電池交換を不要とすることが可能になる。

ところで、従来、環境発電装置の電源制御回路としては、様々なものが提案されている。

特表平０８−５００２１８号公報

前述したように、例えば、無線センサーノードの電源として、エナジーハーベストによる電力を利用することが提案されている。このような無線センサーノードは、例えば、基地局との間で信号を送受信するときだけ動作状態(アクティブ状態)とし、それ以外は、低消費電力状態(スリープ状態)とする間欠動作を行うようになっている。

しかしながら、環境発電器(エナジーハーベスタ：Energy Harvester)の出力電力はとても小さく、安定した電力を得ることが難しいといった課題がある。また、比較器やスイッチ素子、或いは、電源フィルタ等を設けて、チャタリングの発生を防止しつつ、安定した電力を出力する様々な電源制御回路が提案されているが、回路の占有面積の増大や負荷が専用のピンを持たないと適用が難しいといった課題がある。

なお、本明細書において、電源制御回路が適用される環境発電装置として、太陽電池を利用したエナジーハーベスタを例として説明するが、本実施例の適用は、太陽電池を利用したエナジーハーベスタに限定されないのはもちろんである。

一実施形態によれば、第１電源電圧が印加された第１電源線と、前記第１電源電圧とは異なる第２電源電圧が印加された第２電源線と、キャパシタと、第１スイッチ素子と、差電圧監視回路と、を有する電源制御回路が提供される。

前記キャパシタは、前記第１および第２電源線の間に接続される。前記第１スイッチ素子は、前記第１および第２電源線の間に設けられ、負荷と直列接続される。前記差電圧監視回路は、前記第１電源電圧と前記第２電源電圧の差電圧を監視して、前記第１スイッチ素子をオン／オフ制御する。

前記差電圧監視回路は、前記差電圧が上昇するとき、前記差電圧が第１基準電圧よりも低ければ、前記第１スイッチ素子をオフし、前記差電圧が前記第１基準電圧以上になれば、前記第１スイッチ素子をオンするように制御する。

前記差電圧監視回路は、前記差電圧が下降するとき、前記差電圧が第２基準電圧よりも高ければ、前記第１スイッチ素子をオンし、前記差電圧が前記第２基準電圧以下になれば、前記第１スイッチ素子をオフするように制御する。

開示の電源制御回路、環境発電装置および環境発電装置の制御方法は、回路の占有面積の増大を抑えつつ、安定した電力を様々な負荷に対して供給することができるという効果を奏する。

図１は、環境発電装置を模式的に示す図である。 図２は、図１に示す環境発電装置の動作を説明するための図である。 図３は、環境発電装置の第１例を示す回路図である。 図４は、図３に示す環境発電装置における電源制御回路の動作を説明するための図である。 図５は、図３に示す環境発電装置における電源制御回路の問題点を説明するための図である。 図６は、環境発電装置の第２例を示す回路図である。 図７は、図６に示す環境発電装置における電源制御回路の問題点を説明するための図である。 図８は、環境発電装置の第３例を示す回路図である。 図９は、図８に示す環境発電装置における電源制御回路の動作を説明するための図である。 図１０は、環境発電装置の第１実施例を示す回路図である。 図１１は、図１０に示す環境発電装置の動作を説明するための図である。 図１２は、環境発電装置の第２実施例を示す回路図である。 図１３は、図１２に示す環境発電装置の構成例を示す回路図である。 図１４は、図１３(a)に示す環境発電装置の動作を説明するための図である。 図１５は、環境発電装置の第３実施例を示す回路図である。 図１６は、図１５に示す環境発電装置の構成例を示す回路図(その１)である。 図１７は、図１５に示す環境発電装置の構成例を示す回路図(その２)である。 図１８は、図１７(a)に示す環境発電装置の一例を示す回路図である。 図１９は、環境発電装置の第４実施例を示す回路図である。 図２０は、図１９に示す環境発電装置の構成例を示す回路図である。 図２１は、環境発電装置の第５実施例を示す回路図である。 図２２は、図２１に示す環境発電装置の一構成例を示す回路図である。 図２３は、図２２に示す環境発電装置における電源制御回路の動作を説明するためのタイミングチャートである。 図２４は、図２２に示す環境発電装置の変形例を示す回路図である。 図２５は、環境発電装置の第６実施例を示す回路図である。 図２６は、図２５に示す環境発電装置の一構成例を示す回路図である。 図２７は、図２６に示す環境発電装置の動作を説明するための図である。 図２８は、図２５に示す環境発電装置の他の構成例を示す回路図である。 図２９は、環境発電装置の第７実施例を示す回路図である。 図３０は、図２９に示す環境発電装置の動作を説明するための図である。 図３１は、図２９に示す環境発電装置の構成例を示す回路図である。 図３２は、第７実施例を図２８に示す環境発電装置に対して適用した構成例を示す回路図である。 図３３は、環境発電装置の第８実施例の一構成例を説明するための図である。 図３４は、環境発電装置の第８実施例の他の構成例を説明するための図である。 図３５は、環境発電装置の第９実施例を示す回路図である。 図３６は、図３５に示す環境発電装置の一構成例を示す回路図である。 図３７は、図３６に示す環境発電装置における電源制御回路の動作を説明するためのタイミングチャートである。 図３８は、環境発電装置の第１０実施例を示す回路図である。 図３９は、環境発電装置の第１１実施例を示す回路図である。 図４０は、環境発電装置の第１２実施例を示す回路図である。 図４１は、環境発電装置の第１３実施例の一構成例を説明するための図である。

まず、本実施例の電源制御回路、環境発電装置および環境発電装置の制御方法を詳述する前に、図１〜図９を参照して、電源制御回路および環境発電装置の例およびその問題点を説明する。

図１は、環境発電装置を模式的に示す図である。図１に示されるように、環境発電装置は、例えば、太陽電池等の環境発電器(エナジーハーベスタ)101、および、エナジーハーベスタ101からの電力を蓄えるキャパシタ121を有し、負荷103に対して電力を供給する。

すなわち、エナジーハーベスタ(太陽電池)101の高電位側電源線111と低電位側電源線112の間には、キャパシタ121および負荷103が並列に設けられ、キャパシタ121に蓄積された電力により、負荷103を駆動するようになっている。

なお、以下の記載では、エナジーハーベスタ101として、光起電力効果を利用し、太陽光や照明光といった光エネルギーを直接電力に変換する太陽電池(ＰＶ：PhotoVoltaics)を一例として説明するが、これに限定されるものではない。

すなわち、エナジーハーベスタ101としては、光エネルギーを利用した光発電器の他に、例えば、機械や人体からの振動や熱エネルギーを利用した振動発電器や熱発電器、或いは、電磁波エネルギーを利用した電磁波発電器等を適用することができる。

また、エナジーハーベスタ101から得られる微小電圧(例えば、数十ｍＶ〜数百ｍＶ程度)は、例えば、図示しないＤＣ−ＤＣコンバータにより昇圧し、その昇圧された電圧(例えば、数Ｖ程度)を負荷103に印加してもよい。

さらに、負荷103としては、ワイヤレスセンサーネットワークの無線端末(無線センサーノード)を始めとして、様々な電子回路や電子機器を適用することが可能なのはいうまでもない。

図１に示す環境発電装置は、例えば、薄くて可撓性を有する太陽電池101からの電力をキャパシタ121に蓄積し、負荷103は、キャパシタ121に蓄積された電力により駆動されるようになっている。

このように、環境発電装置(101，121)を利用して負荷103を駆動することにより、電池交換を不要とすることが可能になる。また、エナジーハーベスタ101として、薄くて可撓性を有する太陽電池を使用することで、環境発電装置を、可撓性を持たせて薄く形成することが可能になる。

図２は、図１に示す環境発電装置の動作を説明するための図である。ここで、図２(a)は、太陽電池(エナジーハーベスタ)101の発電エネルギーの時間変化を示し、図２(b)は、キャパシタ121が保持(蓄積)するエネルギーの時間変化を示し、図２(c)は、負荷103の消費エネルギーの時間変化を示す。

また、図２(a)〜図２(c)において、縦軸は、エネルギー(Ｅ)を示し、横軸は、時間(ｔ)を示す。さらに、Ｔ10は、太陽電池101によるエネルギーをキャパシタ121に蓄積開始するエネルギー蓄積開始時刻を示し、Ｔ11は、負荷103が起動を開始する起動開始時刻を示し、そして、Ｔ12は、負荷103が起動して定常状態を開始する定常状態開始時刻を示す。

なお、ＳＴ１は、エネルギー蓄積開始時刻Ｔ10から起動開始時刻Ｔ11までの起動準備状態を示し、ＳＴ２は、起動開始時刻Ｔ11から定常状態開始時刻Ｔ12までの起動状態を示し、ＳＴ３は、定常状態開始時刻Ｔ12以降の定常状態を示す。

図２(a)に示されるように、太陽電池101は、例えば、一定の光エネルギーを継続的に受け取り、時間の変化に関わらず、継続的に、一定の発電エネルギー(例えば、数百マイクロジュール(μＪ))を出力する。すなわち、太陽電池101は、起動準備状態ＳＴ１，起動状態ＳＴ２および定常状態ＳＴ３の全ての期間に渡って、一定の発電エネルギーを出力する。

図２(b)に示されるように、キャパシタ121が保持するエネルギー(電荷)は、時刻Ｔ10からＴ11まで(ＳＴ１)の期間では消費されずに全てキャパシタ121に蓄積されるため、次第に増大する。

そして、時刻Ｔ11において、所定の起動可能エネルギーに達すると、すなわち、図１に示す入力電圧(負荷３に印加される電圧)Ｖinが所定の電圧(閾値電圧)以上になると、負荷103が起動を開始する。

ここで、負荷103が起動を開始すると、キャパシタ121が保持するエネルギーは、時刻Ｔ11から時刻Ｔ12(ＳＴ２)の期間では負荷103の起動により消費されるため、次第に減少する。

さらに、負荷103が定常状態で消費するエネルギーをＰ１２'と仮定する。Ｔ12において、キャパシタ121に保持するエネルギー(Ｐ１１')がＰ１２'より大きくなると、負荷103が定常状態に遷移する。

図２(c)に示されるように、負荷103は、起動状態ＳＴ２の期間において、定常状態よりも遥かに大きなエネルギー(例えば、数ミリジュール(ｍＪ))を消費する。なお、定常状態ＳＴ３の期間において、負荷103は、例えば、基地局との間で信号を送受信するために、所定の電力(例えば、数十μＷ(Ｊ/ｓ))を消費する。

ところで、太陽電池(エナジーハーベスタ)101により負荷(無線センサーノード)103を駆動する場合、例えば、無線センサーノード103は、間欠的に温度や湿度等の情報を基地局に無線送信する。

すなわち、無線センサーノード103は、消費電力を低減するために、基地局との間で信号を送受信するときだけアクティブ(オン状態)とされ、それ以外は、スリープ(オフ状態)とされて、間欠動作を行うようになっている。

しかしながら、エナジーハーベスタ101の出力電力はとても小さく、また、安定した電力を得ることが難しい。さらに、負荷103を起動するには、例えば、キャパシタ121の容量を大きく設定することが求められるため回路の占有面積が大きくなり、薄型化や小型化が困難になるといった課題がある。

図３は、環境発電装置の第１例を示す回路図である。図３と、前述した図１の比較から明らかなように、環境発電装置の第１例は、エナジーハーベスタ(太陽電池)101、および、キャパシタ121を含む電源制御回路102を有し、負荷103に対して電力を供給する。

ここで、エナジーハーベスタ(太陽電池)101の高電位側電源電圧Ｖdd(Ｖin)が印加される高電位側電源線111(Ｖdd)と、低電位側電源電圧Ｖss(ＧＮＤ)が印加される低電位側電源線112の間には、直列接続されたスイッチ素子Ｓ101および負荷103が設けられている。

図３に示されるように、電源制御回路102は、キャパシタ121，ヒステリシス比較器123，並びに，スイッチ素子Ｓ101を含む。電源線111には、キャパシタ121の一端，ヒステリシス比較器123の一端および抵抗125の一端が接続され、電源線(接地線)112には、キャパシタ121の他端およびヒステリシス比較器123の他端が接続されている。

さらに、ヒステリシス比較器123は、例えば、電流源1231，抵抗1232〜1235，比較器1237，トランジスタ1236，並びに，インバータ1238を含む。また、ヒステリシス比較器123は、様々な構成により実現可能であり、図３に示す構成に限定されるものではない。

電源線112には、一端が負荷103に接続されたスイッチ素子Ｓ101の他端が接続され、抵抗1232の一端と電流源1231の他端の接続ノードＮ101から、参照電圧Ｖrが取り出される。すなわち、抵抗1232の抵抗値により、参照電圧Ｖrを所望の値に設定できるようになっている。

電源線111には、抵抗1233の一端が接続され、抵抗1233の他端と抵抗1234の一端の接続ノードＮ103からは、電源電圧(Ｖdd，Ｖin)と比例する電圧ｎ＊Ｖinが取り出される。すなわち、抵抗1232と抵抗1234、並びに、抵抗1235の抵抗値により、ｎの値(ｎ＜１)を所望の値に設定できるようになっている。

ヒステリシス比較器123は、電源線111および112を介してキャパシタ121に保持された電力により駆動され、電源線111の電源電圧(Ｖdd，Ｖin)が抵抗1233と抵抗1234，1235により分圧される電圧(ｎ＊Ｖin)を参照電圧Ｖrと比較し、ヒステリシス比較器123の出力ノードＮ102の信号により、スイッチ素子Ｓ101のオン／オフ制御を行うようになっている。なお、ヒステリシス比較器123の出力ノードＮ102には、一端が電源線111に接続されたプルアップ抵抗(プルアップ素子)125の他端が接続されている。

すなわち、ヒステリシス比較器123により、入力電圧Ｖin(＝電源電圧Ｖdd)と比例する電圧ｎ＊Ｖinが参照電圧Ｖr以上になったら、スイッチ素子Ｓ101を、オフからオン(オフ状態からオン状態と)し、電源線112を負荷103に接続して負荷103を起動させる。

換言すると、ヒステリシス比較器123により、入力電圧Ｖinが閾値電圧Ｖref(＝Ｖr／ｎ)以上になったら、スイッチ素子Ｓ101を、オフからオン(オフ状態からオン状態と)し、電源線112を負荷103に接続して負荷103を起動させる。

ここで、閾値電圧Ｖref(＝Ｖr／ｎ，Ｖrは、比較器の参照電圧)は、負荷103が動作可能な下限の電圧よりも高く設定されている。これにより、起動状態(ＳＴ２)に入る閾値電圧(Ｖref＝Ｖr／ｎ)を高く設定し、起動準備状態(ＳＴ１)において、キャパシタ121に十分なエネルギー(電荷)を蓄積できるようになっている。

図４は、図３に示す環境発電装置における電源制御回路の動作を説明するための図である。ここで、図４(a)〜図４(c)は、前述した図２(a)〜図２(c)に相当し、また、時刻Ｔ20〜Ｔ22は、前述した時刻Ｔ10〜Ｔ12に相当する。

図４(a)に示されるように、太陽電池101は、前述した図２(a)と同様に、起動準備状態ＳＴ１，起動状態ＳＴ２および定常状態ＳＴ３の全ての期間に渡って、時間の変化に関わらず、継続的に、一定の発電エネルギー(例えば、数百μＪ)を出力する。

図４(b)と、前述した図２(b)の比較から明らかなように、第１例の環境発電装置における電源制御回路102は、ヒステリシス比較器123およびスイッチ素子Ｓ101等を設けることで、起動開始時刻Ｔ11から負荷103が起動状態ＳＴ２に入る閾値電圧を高く設定している。

ここで、図４(b)における時刻Ｔ20から時刻Ｔ22(ＳＴ１およびＳＴ２)の期間におけるキャパシタ121のエネルギーＰ２１は、図２(b)における時刻Ｔ10から時刻Ｔ12の期間におけるキャパシタ121のエネルギーＰ１１に対応している(面積が等しい)。

すなわち、第１例によれば、図４(b)の起動開始時刻Ｔ21における閾値電圧を、図２(b)の閾値電圧よりも高く設定することにより、小さな容量のキャパシタ121を使用しても、十分なエネルギーを供給して負荷103を起動して定常状態にとすることができる。なお、図４(c)は、前述した図２(c)と同様であり、図４(c)における負荷103が起動するときのエネルギーＰ２２は、図２(c)のエネルギーＰ１２に対応している。

図５は、図３に示す環境発電装置における電源制御回路の問題点を説明するための図であり、時間の経過に対するヒステリシス比較器123の出力変化と、電源電圧Ｖddの変化の様子を示すものである。図５において、参照符号ＶCH0は、ヒステリシス比較器123が高レベル『Ｈ』を出力する電圧を示し、ＶCL0は、ヒステリシス比較器123が低レベル『Ｌ』を出力する電圧を示す。

図５に示されるように、初期状態(Ｔ20)において、ヒステリシス比較器123の出力は、『Ｌ』でスイッチ素子Ｓ101はオフしている。時間の経過に伴って、エナジーハーベスタ101からの発電エネルギーがキャパシタ121に蓄積され、電源電圧Ｖdd(Ｖin)は、次第に上昇し、電圧ＶCH0(高レベル『Ｈ』を出力する閾値電圧)を超えるようになる。

電源電圧ＶddがＶCH0を超える(Ｔ21)と、ヒステリシス比較器123の出力(ノードＮ102)は、『Ｌ』から『Ｈ』に変化し、スイッチ素子Ｓ101は、オフからオンに変化する。スイッチ素子Ｓ101がオンすると、電源線112が負荷103の他端に接続され、負荷103に対して電源電圧(Ｖdd)が印加される。

ここで、キャパシタ121の容量は、例えば、回路の占有面積の制限等により大きな余裕を持たせることが難しいため、負荷103の接続により電源電圧Ｖddの降下を招くことになる。

そして、電源電圧Ｖddが、電圧ＶCL0よりも低くなると、ヒステリシス比較器123の出力は、『Ｈ』から『Ｌ』に変化し、スイッチ素子Ｓ101は、オンからオフに変化して、電源線112と負荷103の接続が遮断(オープンループ)される。

その結果、エナジーハーベスタ101からの発電エネルギーは、再びキャパシタ121に蓄積され、電源電圧Ｖddは、次第に上昇し、電圧ＶCH0を超え、同様の処理を繰り返す。すなわち、ヒステリシス比較器123の出力は、『Ｌ』→『Ｈ』→『Ｌ』→『Ｈ』→…になるため、スイッチ素子Ｓ101がオフ→オン→オフ→オン→…を繰り返すチャタリングという現象が発生し、負荷103が起動状態ＳＴ２に留まって、定常状態ＳＴ３に入れない虞が生じる。

図６は、環境発電装置の第２例を示す回路図であり、図５を参照して説明した第１例におけるチャタリングの発生を防止するようにしたものである。図６と、前述した図３の比較から明らかなように、第２例の環境発電装置では、ヒステリシス比較器123と低電位側電源線112の間にスイッチ素子Ｓ102を挿入し、例えば、負荷103に設けられた所定のピンＰin0の出力により制御するようになっている。なお、図６および図８では、ヒステリシス比較器(123)の構成は、図３と同様なのでブロックのみ表示する。

すなわち、図６に示されるように、第２例の環境発電装置における電源制御回路102は、ヒステリシス比較器123の動作を制御するスイッチ素子Ｓ102を設け、負荷103が動作したら『Ｈ』から『Ｌ』に変化する信号ＣＳ01により、スイッチ素子Ｓ102をオン／オフ制御する。なお、一端が電源線111(Ｖdd)に接続されたプルアップ抵抗126は、信号ＣＳ01が『Ｌ』でないときに、スイッチ素子Ｓ102をオンにさせておくためのものである。

図６に示す第２例によれば、例えば、負荷103のピンＰin0から出力される信号ＣＳ01により、負荷103が動作したら、スイッチ素子Ｓ102をオフしてヒステリシス比較器123の動作を停止させ、ヒステリシス比較器123の出力ノードを、プルアップ抵抗125を介して『Ｈ』に維持する。これにより、図５を参照して説明した第１例におけるチャタリングの発生を防止することができる。

図７は、図６に示す環境発電装置における電源制御回路の問題点を説明するための図である。図７に示されるように、第２例では、負荷103が動作を開始する時刻Ｔ31から、信号ＣＳ01によりスイッチ素子Ｓ102がオフする時刻Ｔ32までの遅延Ｔdの間に、電源電圧Ｖddが、ヒステリシス比較器123が『Ｌ』を出力する電圧ＶCL0よりも低くなる虞がある。

このように、スイッチ素子Ｓ102がオンしている時刻Ｔ30〜Ｔ32の期間、すなわち、スイッチ素子Ｓ102を設けてヒステリシス比較器123の動作を停止させる前に、電源電圧ＶddがＶCL0よりも低くなると、チャタリングの発生を防止することが困難になる。

図８は、環境発電装置の第３例を示す回路図であり、図６を参照して説明した第２例におけるチャタリングの発生を防止するようにしたものである。すなわち、図８に示す第３例では、ヒステリシス比較器123と高電位側電源線111の間に電源フィルタ(遅延回路)127を挿入し、負荷103が動作開始してからスイッチ素子Ｓ102をオフするまでの期間において、電源電圧Ｖddが電圧ＶCL0よりも低くならないように制御している。

図８に示されるように、遅延回路127は、高電位側電源線(Ｖdd，Ｖin)111とヒステリシス比較器123の間に挿入された抵抗1271と、ヒステリシス比較器123および抵抗1271の接続ノードＮ103と、低電位側電源線(Ｖss，ＧＮＤ)112の間に設けられたキャパシタ1272を含む。

図９は、図８に示す環境発電装置における電源制御回路の動作を説明するための図である。図９に示されるように、ヒステリシス比較器123に印加される電源電圧(ノードＮ103の電圧)Ｖin'は、高電位側電源線111の電圧Ｖin(Ｖdd)よりも緩やかに変化し、遅延Ｔdの間に、電源電圧Ｖin'が電圧ＶCL0よりも低くならないようになっている。

これにより、遅延Ｔdがあっても、チャタリングを防止することが可能になる。しかしながら、遅延回路127には、例えば、キャパシタ1272が含まれるため、電源制御回路102の占有面積が増大することになる。

さらに、上述した第２例および第３例では、負荷103が動作したら『Ｈ』から『Ｌ』に変化する信号ＣＳ01を使用するため、負荷103がそのような信号ＣＳ01を出力するピンＰin0を持たない場合には、そのための回路の追加が求められることになる。すなわち、環境発電装置(電源制御回路)が適用可能な負荷が、限定されることになる。さらに、信号ＣＳ01の信号反転は、ノードＮ102の信号反転より遅いので、チャタリングが起こりやすい。そのため、比較器123は、ヒステリシス型の比較器に限定されることになる。

以下、電源制御回路、環境発電装置および環境発電装置の制御方法の実施例を、添付図面を参照して詳述する。図１０は、環境発電装置の第１実施例を示す回路図である。

図１０に示されるように、第１実施例の環境発電装置は、環境発電器(エナジーハーベスタ)１および電源制御回路２を有し、負荷３に対して電力を供給し、負荷３を駆動するようになっている。

なお、前述したように、エナジーハーベスタ１としては、光エネルギーを利用した光発電器(太陽電池：ＰＶ)に限定されず、例えば、振動や熱エネルギーを利用した振動発電器や熱発電器、或いは、電磁波エネルギーを利用した電磁波発電器等であってもよい。

また、エナジーハーベスタ１から得られる微小電圧は、例えば、図示しないＤＣ−ＤＣコンバータにより昇圧し、その昇圧された電圧を負荷３に印加することができるのは、いうまでもない。

エナジーハーベスタ(太陽電池)１の高電位側電源電圧(第１電源電圧)Ｖdd(Ｖin)は、高電位側電源線(第１電源線)１１に印加され、低電位側電源電圧(第２電源電圧)Ｖss(ＧＮＤ)は、低電位側電源線(第２電源線)１２に印加される。

電源制御回路２は、差電圧監視回路２０，キャパシタ２１およびスイッチ素子(第１スイッチ素子)Ｓ１を含む。差電圧監視回路２０は、高電位側電源線１１と低電位側電源線１２の間に設けられ、高電位側電源電圧Ｖddと低電位側電源電圧Ｖssの差電圧Ｖd(＝Ｖdd−Ｖss)を監視して、スイッチ素子Ｓ１のオン／オフ制御を行う。

ここで、電源線１１と１２の間には、エナジーハーベスタ(太陽電池)１からの電力を蓄えるキャパシタ２１が設けられている。また、差電圧Ｖdは、例えば、低電位側電源電圧Ｖss(ＧＮＤ)が０Ｖ固定の場合、Ｖd＝Ｖddになる。

図１１は、図１０に示す環境発電装置の動作を説明するための図である。差電圧監視回路２０は、差電圧Ｖdを監視しており、差電圧Ｖdが上昇する(ＶddとＶssの電位差が大きくなる)とき、差電圧Ｖdが第１基準電圧ＶＣＨよりも低ければ、スイッチ素子Ｓ１がオフ状態となるように制御する。

すなわち、差電圧監視回路２０は、期間Ｐ１において、制御電圧Ｖ_CTLを、例えば、低レベル『Ｌ』としてスイッチ素子Ｓ１がオフ状態を保持するように制御し、太陽電池１からの電力をキャパシタ２１に蓄える。

また、差電圧監視回路２０は、差電圧Ｖdが上昇するとき、差電圧Ｖdが第１基準電圧ＶＣＨ以上になると、スイッチ素子Ｓ１がオン状態となるように制御する。さらに、差電圧監視回路２０は、差電圧Ｖdが下降する(ＶddとＶssの電位差が小さくなる)とき、差電圧Ｖdが第２基準電圧ＶＣＬ以下になると、スイッチ素子Ｓ１がオフするように制御する。

すなわち、差電圧監視回路２０は、差電圧Ｖdが上昇して第１基準電圧ＶＣＨ以上になってから、差電圧Ｖdが下降して第２基準電圧ＶＣＬ以下になるまでの期間Ｐ２において、制御電圧Ｖ_CTLを、例えば、高レベル『Ｈ』とする。これにより、スイッチ素子Ｓ１は、期間Ｐ２において、オン状態となり、負荷３は、キャパシタ２１に蓄積された電力により駆動されることになる。

なお、差電圧監視回路２０は、差電圧Ｖdが下降して第２基準電圧ＶＣＬ以下になると、制御電圧Ｖ_CTLを、例えば、『Ｌ』として、スイッチ素子Ｓ１がオフ状態となるように制御する。

ここで、第１基準電圧ＶＣＨは、第２基準電圧ＶＣＬよりも高い電圧とされ、第１基準電圧ＶＣＨは、負荷３の動作可能な上限電圧以下の電圧とされ、第２基準電圧ＶＣＬは、負荷３の動作可能な下限電圧以上の電圧とされている。

また、第１基準電圧ＶＣＨを負荷３の動作可能な上限電圧とし、第２基準電圧ＶＣＬを負荷３の動作可能な下限電圧とすると、例えば、キャパシタ２１の容量を最小にすることができるので、好ましい。

図１２は、環境発電装置の第１実施例を示す回路図であり、上述した差電圧監視回路２０を、電源線１１と１２の間に設けられ、直列接続された比較器(第１比較器)２３およびスイッチ素子(第２スイッチ素子)Ｓ２で形成したものである。

ここで、図１２(a)は、スイッチ素子Ｓ２が高電位側電源線１１(Ｖdd)に接続された例を示し、図１２(b)は、スイッチ素子Ｓ２が低電位側電源線１２(Ｖss)に接続された例を示す。なお、簡略化のために、エナジーハーベスタ(ＰＶ)１は省略されている。

すなわち、図１２(a)および図１２(b)に示す第１実施例の環境発電装置において、差電圧監視回路２０は、電源線１１，１２の間に設けられ、直列接続された比較器２３およびスイッチ素子Ｓ２を含む。ここで、スイッチ素子Ｓ１およびＳ２は、比較器２３の出力電圧(制御電圧Ｖ_CTL)によりオン／オフ制御される。

図１３は、図１２に示す環境発電装置の構成例を示す回路図であり、図１３(a)は、図１２(a)に示す環境発電装置の一構成例を示し、図１３(b)は、図１２(b)に示す環境発電装置の一構成例を示す。

まず、図１３(a)に示されるように、図１２(a)に示す環境発電装置の一構成例では、スイッチ素子Ｓ１をｎチャネル型ＭＯＳ(ｎＭＯＳ)トランジスタＭ１とし、スイッチ素子Ｓ２をｐチャネル型ＭＯＳ(ｐＭＯＳ)トランジスタＭ２としている。

また、図１３(ｂ)に示されるように、図１２(ｂ)に示す環境発電装置の一構成例では、スイッチ素子Ｓ１をｐＭＯＳトランジスタＭ１とし、スイッチ素子Ｓ２をｎＭＯＳトランジスタＭ２としている。

すなわち、スイッチ素子Ｓ１とＳ２を異なる導電型のトランジスタで形成し、高電位側電源線１１に接続されるプルアップ側のスイッチをｐＭＯＳトランジスタとし、低電位側電源線１２に接続されるプルダウン側のスイッチをｎＭＯＳトランジスタとしている。

図１４は、図１３(a)に示す環境発電装置の動作を説明するための図である。図１４に示されるように、図１３(a)に示す環境発電装置は、差電圧Ｖd(Ｖdd)が上昇して閾値電圧(ＶＣＨ)以上になると、比較器２３の出力(制御電圧Ｖ_CTL)が『Ｌ』から『Ｈ』に変化する。これにより、ｎＭＯＳトランジスタＭ１がオフからオンに変化し、ｐＭＯＳトランジスタＭ２がオンからオフに変化する。

なお、図１３(b)に示す環境発電装置で同様の動作を行わせる場合、例えば、比較器２３からの制御電圧Ｖ_CTLのレベルを反転すればよい。なお、このような変形は、後に詳述する。

図１５は、環境発電装置の第３実施例を示す回路図であり、図１２を参照して説明した第２実施例において、比較器２３の出力と、スイッチ素子Ｓ１またはＳ２(制御端子)の間に制御部２４を設けたものである。

ここで、図１５(a)は、図１２(a)に示す環境発電装置において、比較器２３の出力とスイッチ素子Ｓ２の間に制御部２４を挿入したものに相当する。また、図１５(b)は、図１２(b)に示す環境発電装置において、比較器２３の出力とスイッチ素子Ｓ１の間に制御部２４を挿入したものに相当する。

すなわち、第３実施例の環境発電装置は、例えば、スイッチ素子Ｓ１およびＳ２を同じ導電型のトランジスタで形成すると共に、制御部２４をインバータで形成することで、Ｓ１およびＳ２のオン／オフ制御を相補的に行うことができる。

図１６は、図１５に示す環境発電装置の構成例を示す回路図(その１)であり、制御部２４をインバータとして形成した例を示す。ここで、図１６(a)および図１６(b)は、図１５(a)および図１５(b)に相当する。

また、図１６(c)は、図１６(b)において、比較器２３の出力とスイッチ素子Ｓ１の間に設けたインバータ２４を、比較器２３の出力とスイッチ素子Ｓ２の間に設けるようにしたものに相当する。さらに、図１６(d)は、図１６(a)において、比較器２３の出力とスイッチ素子Ｓ２の間に設けたインバータ２４を、比較器２３の出力とスイッチ素子Ｓ１の間に設けるようにしたものに相当する。

図１６(a)〜図１６(d)に示されるように、第３実施例の環境発電装置は、例えば、電源線１１および１２の間に直列に設けられる、負荷３とスイッチ素子Ｓ１の配置、或いは、比較器２３とスイッチ素子Ｓ２の配置は、様々に変形することができる。さらに、インバータ(制御部)２４を設ける位置は、比較器２３の出力と、スイッチ素子Ｓ１またはＳ２との間に設けることができる。

図１７は、図１５に示す環境発電装置の構成例を示す回路図(その２)であり、図１７(a)，図１７(b)および図１７(c)は、図１５(a)に相当する。また、図１７(d)は、図１７(c)に示す環境発電装置において、高電位側電源線１１に接続したスイッチ素子Ｓ１〜Ｓ３を、低電位側電源線１２に接続したものに相当する。

すなわち、図１７(a)は、図１５(a)に示す環境発電装置において、比較器２３の出力とスイッチ素子Ｓ２の間に設けられた制御部２４を、相補的に動作する２つのスイッチ素子Ｓ３，Ｓ３'で形成したものに相当する。すなわち、制御部(インバータ)２４は、スイッチ素子Ｓ３，Ｓ３'により形成することができる。

また、図１７(b)は、図１５(a)に示す環境発電装置において、制御部２４を、電源線１１および１２の間に直列に設けられたリセット回路２４１およびスイッチ素子(第３スイッチ素子)Ｓ３で形成したものに相当する。なお、リセット回路２４１は、例えば、手動または自動でリセット動作が可能なスイッチ素子(第４スイッチ素子，リセットスイッチ)Ｓ４により形成することができる。

さらに、図１７(c)は、図１５(a)に示す環境発電装置において、制御部２４を、電源線１１および１２の間に直列に設けられたプルアップ素子２４２およびスイッチ素子Ｓ３で形成したものに相当する。なお、プルアップ素子２４２(２６)は、リセットスイッチとして使用することができ、スイッチ素子Ｓ３は、比較器２３の出力(制御電圧Ｖ_CTL)によりオン／オフ制御される。

そして、図１７(d)は、図１７(c)に示す環境発電装置において、スイッチ素子Ｓ１およびＳ２を電源線１１側に設け、制御部２４を、電源線１１，１２間に直列に設けられたプルダウン素子２４３およびスイッチ素子Ｓ３で形成したものである。なお、プルダウン素子２４３は、リセットスイッチとして使用することができ、スイッチ素子Ｓ３は、比較器２３の出力によりオン／オフ制御される。このように、第３実施例の環境発電装置において、制御部２４は、様々な構成とすることが可能なのが分かる。

図１８は、図１７(a)に示す環境発電装置の一例を示す回路図であり、図１７(a)の環境発電装置におけるスイッチ素子Ｓ１〜Ｓ３をｎＭＯＳトランジスタＭ１〜Ｍ３で形成し、スイッチ素子Ｓ３'をｐＭＯＳトランジスタＭ３'で形成したものである。ここで、ｎＭＯＳトランジスタＭ３およびｐＭＯＳトランジスタＭ３'は、インバータを形成している。

すなわち、ｎＭＯＳトランジスタＭ１(第１スイッチ素子Ｓ１)は、比較器２３の出力信号(Ｖ_CTL)により制御され、ｎＭＯＳトランジスタＭ２(第２スイッチ素子Ｓ２)は、比較器２３の出力をインバータ(Ｍ３，Ｍ３')で反転した信号により制御される。

図１９は、環境発電装置の第４実施例を示す回路図である。ここで、図１９(a)は、図１７(c)に示す環境発電装置において、比較器２３の出力と高電位側電源線１１の間にプルアップ素子２５を設けたものに相当する。

また、図１９(b)は、図１７(d)に示す環境発電装置において、比較器２３の出力と低電位側電源線１２の間にプルダウン素子(第２プルダウン素子)２５'を設けたものに相当する。ここで、図１９(a)に示す環境発電装置におけるプルアップ素子２５、並びに、図１９(b)に示す環境発電装置におけるプルダウン素子２５'は、それぞれ比較器２３の出力の駆動能力を増大するためのものである。

図２０は、図１９に示す環境発電装置の構成例を示す回路図である。ここで、図２０(a)は、図１９(a)に示す環境発電装置において、スイッチ素子Ｓ１〜Ｓ３をｎＭＯＳトランジスタＭ１〜Ｍ３で形成し、プルアップ素子２４２(２６)，２５を抵抗で形成したものに相当する。

また、図２０(b)は、図１９(b)に示す環境発電装置において、スイッチ素子Ｓ１〜Ｓ３をｐＭＯＳトランジスタＭ１〜Ｍ３で形成し、プルダウン素子２４３，２５'を抵抗で形成したものに相当する。

図２１は、環境発電装置の第５実施例を示す回路図であり、図１９(a)に示す環境発電装置においてスイッチ素子Ｓ１〜Ｓ３の閾値の絶対値(第１〜第３トランジスタＱ１〜Ｑ３の閾値電圧)の大小を設定するようにしたものである。

なお、図２１では、エナジーハーベスタ１が描かれているが、これは、光発電器(ＰＶ)に限定されるものではなく、振動発電器や熱発電器、或いは、電磁波発電器等であってもよく、また、ＤＣ−ＤＣコンバータにより昇圧してもよいのは前述した通りである。

図２１に示されるように、第５実施例の電源制御回路(２)は、キャパシタ２１，比較器２３，第１プルアップ素子２６(２４２)，第２プルアップ素子２５，並びに，第１〜第３スイッチ素子Ｓ１〜Ｓ３を含む。

比較器(第１比較器)２３は、電流源231，抵抗232〜234，比較器235，並びに，インバータ236を含む。なお、比較器２３は、様々な構成のものを適用することができ、図２１に示す比較器に限定されるものではない。

第１電源線１１には、負荷３の一端、キャパシタ２１の一端、第１プルアップ素子２６(242)の一端、第２プルアップ素子２５の一端、および、第１比較器２３の一端が接続されている。また、負荷３の他端は、スイッチ素子(第１スイッチ素子)Ｓ１の一端に接続され、比較器２３の他端は、スイッチ素子(第２スイッチ素子)Ｓ２の一端に接続されている。

さらに、プルアップ素子２６の他端は、スイッチ素子(第３スイッチ素子)Ｓ３の一端に接続され、第２電源線１２には、キャパシタ２１の他端、および、スイッチ素子Ｓ１〜Ｓ３の他端が接続されている。

すなわち、電源線１１および１２の間には、キャパシタ２１が接続され、エナジーハーベスタ１からのエネルギー(電荷)を蓄積するようになっている。そして、電源線１１および１２の間には、それぞれ直列接続された，負荷３およびスイッチ素子Ｓ１，比較器２３およびスイッチ素子Ｓ２，並びに，プルアップ素子２６およびスイッチ素子Ｓ３が設けられている。

電流源231の他端と抵抗232一端の接続ノードＮ１からは、参照電圧Ｖrが取り出される。抵抗233の他端と抵抗234一端の接続ノードＮ0からは、電源電圧Ｖdd(Ｖin)と比例する電圧(ｎ＊Ｖdd＝ｎ＊Ｖin)が取り出される。ここで、ｎは、抵抗233の抵抗値と抵抗234の抵抗値の比になる。

比較器２３は、電源線１１および１２を介してキャパシタ２１に保持された電力により駆動され、電源線１１の電源電圧Ｖdd(Ｖin)が抵抗233と234により分圧された電圧(ｎ＊Ｖdd＝ｎ＊Ｖin)を、参照電圧Ｖrと比較する。

比較器２３の出力は、プルアップ素子２５の他端に接続され、スイッチ素子Ｓ１，Ｓ３は、この比較器２３の出力とプルアップ素子２５の他端の接続ノードＮ２の信号によりオン／オフ制御される。また、スイッチ素子Ｓ２は、プルアップ素子２６の他端とスイッチ素子Ｓ３の一端の接続ノードＮ３の信号によりオン／オフ制御される。

なお、比較器(第１比較器)２３は、図２１に示す構成に限定されるものではなく、例えば、電源電圧Ｖdd(Ｖin)と閾値電圧Ｖref(=参照電圧Ｖr／ｎ)を比較し、ＶddがＶrefより大きくなったら『Ｈ』を出力するものであれば、他の構成のものでもよい。

ここで、第２スイッチ素子Ｓ２がオン／オフ動作する閾値(閾値の絶対値)は、第１スイッチ素子Ｓ１がオン／オフ動作する閾値および第３スイッチ素子Ｓ３がオン／オフ動作する閾値よりも小さくされている。なお。第３閾値(Ｖth3)は、第１閾値(Ｖth1)と同じに設定してもよいが、Ｖth1よりも小さく設定することもできる。

以上において、図２１では、第１電源線１１を高電位(＋：Ｖdd)とし、第２電源線１２を低電位(−：Ｖss)とし、さらに、２５および２６をプルアップ抵抗として描いているが、これは、単なる例に過ぎない。すなわち、例えば、図１７〜図２０を参照して説明したように、様々な変形および変更が可能なのはいうまでもない。

図２２は、図２１に示す環境発電装置の一構成例を示す回路図であり、スイッチ素子Ｓ１〜Ｓ３をｎＭＯＳトランジスタＱ１〜Ｑ３としたものである。ここで、第１電源線１１は、エナジーハーベスタ(太陽電池：ＰＶ)１の高電位側(＋)に接続され、第２電源線１２は、エナジーハーベスタ１の低電位側(−)に接続されている。

なお、第１トランジスタＱ１の閾値電圧をＶth1、第２トランジスタＱ２の閾値電圧をＶth2、そして、第３トランジスタＱ３の閾値電圧をＶth3とすると、Ｖth2＜Ｖth3≦Ｖth1が成立する。

すなわち、第２トランジスタＱ２の閾値電圧Ｖth2は、第１トランジスタＱ１の閾値電圧Ｖth1および第３トランジスタＱ３の閾値電圧Ｖth3よりも低く設定されている。そして、第３トランジスタＱ３の閾値電圧Ｖth3は、第１トランジスタＱ１の閾値電圧Ｖth1と同じに設定してもよいが、Ｖth1よりも低く設定することもできる。

なお、トランジスタＱ１〜Ｑ３の閾値電圧Ｖth1〜Ｖth3の設定は、例えば、各トランジスタのゲート幅Ｗまたはゲート長Ｌの調整、或いは、各トランジスタの不純物領域のドーピング濃度の制御等により、所望の値に設定することが可能である。

図２３は、図２２に示す環境発電装置における電源制御回路の動作を説明するためのタイミングチャートである。ここで、図２３(a)は、時間の経過に対する電源電圧Ｖdd(Ｖin)の変化の様子を示し、図２３(b)は、時間の経過に対する比較器２３の出力(ノードＮ２の電圧レベル)の変化を示す。

なお、ここでは、比較器がヒステリシス比較器の場合を一例として説明するが、比較器は、ヒステリシス比較器に限定されるものではない。また、図２３(a)において、参照符号ＶCHlは、比較器(第１比較器)２３が『Ｈ』を出力する電圧を示し、ＶCLlは、比較器２３が『Ｌ』を出力する電圧を示す。

さらに、参照符号Ｔ０は、太陽電池１によるエネルギーをキャパシタ２１に蓄積開始するエネルギー蓄積開始時刻を示し、Ｔ１は、負荷３が起動を開始する起動開始時刻を示し、そして、Ｔ２は、負荷３が起動して定常状態を開始する定常状態開始時刻を示す。

また、参照符号ＳＴ１は、エネルギー蓄積開始時刻Ｔ０から起動開始時刻Ｔ１までの起動準備状態を示し、ＳＴ２は、起動開始時刻Ｔ１から定常状態開始時刻Ｔ２までの起動状態を示し、ＳＴ３は、定常状態開始時刻Ｔ２以降の定常状態を示す。

図２３(a)および図２３(b)に示されるように、初期状態(Ｔ０)において、比較器２３の出力は、『Ｌ』でトランジスタＱ１はオフしている。時間の経過に伴って、エナジーハーベスタ１からの発電エネルギーがキャパシタ２１に蓄積され、電源電圧Ｖdd(Ｖin)は、次第に上昇し、トランジスタＱ２がオンして比較器２３が動作し、さらに、電圧ＶCH1(閾値電圧，Ｖref)を超えるようになる。

電源電圧ＶddがＶCH1(第１基準電圧)を超える(ＶCH1以上になる：Ｔ１)と、比較器２３の出力は、『Ｌ』から『Ｈ』に変化し、トランジスタＱ１は、オフからオンに変化する。トランジスタＱ１がオンすると、電源線１２が負荷３の他端に接続され、負荷３に対して電源電圧Ｖddが印加される。

また、比較器２３の出力が『Ｌ』から『Ｈ』に変化すると、トランジスタＱ３もオフからオンに変化し、トランジスタＱ２のゲート(ノードＮ３)は『Ｈ』から『Ｌ』に変化し、トランジスタＱ２はオフする。

ここで、閾値電圧Ｖth3を、閾値電圧Ｖth1よりも低く(ただし、閾値電圧Ｖth2よりは高く)設定すれば、比較器２３の出力が『Ｈ』に変化したら、直ちに(トランジスタＱ１をオンする前に)トランジスタＱ３をオフして比較器２３の動作を停止することができる。すなわち、電源電圧Ｖddが負荷３に印加されて、電源電圧Ｖddの降下が始まる前に、比較器２３の動作を停止して、チャタリングの防止を確かにすることができる。

これにより、比較器２３は、動作を停止し、比較器２３の出力(ノードＮ２)は、プルアップ抵抗２５により『Ｈ』になる。その結果、比較器２３の出力レベルが『Ｌ』→『Ｈ』→『Ｌ』→…と変化することによるチャタリングを防止することが可能になる。

すなわち、起動準備状態ＳＴ１では、電源電圧Ｖddは、時刻Ｔ０から次第に上昇し、まず、第２閾値電圧Ｖth2を超えることで、第２トランジスタＱ２がオンし、比較器２３が動作を開始する。なお、起動準備状態ＳＴ１において、第１および第３トランジスタＱ１，Ｑ３は、オフ状態を維持している。

そして、時刻Ｔ１において、電源電圧ＶddがＶCH1を超えると、比較器２３の出力は、『Ｌ』から『Ｈ』に変化し、トランジスタＱ１がオンすることで、負荷３が動作を開始し、また、トランジスタＱ３がオンすることで、トランジスタＱ２をオフする。その結果、負荷３には電源電圧Ｖddが印加され、比較器２３は、動作を停止する。

すなわち、時刻Ｔ１からの起動状態ＳＴ１では、比較器２３が動作を停止するため、比較器２３の出力ノードＮ２は、プルアップ抵抗２５により『Ｈ』に維持され、トランジスタＱ１およびＱ３はオン状態を維持する。

従って、例えば、電源電圧ＶddがＶCL1(第２基準電圧)よりも低く(ＶCL1以下に)なっても、比較器２３は、オフのままで、ノードＮ２も『Ｈ』を維持し、そのまま、時刻Ｔ２から定常状態ＳＴ３に入ることになる。

なお、ヒステリシス比較器が使わない場合には、ＶCL1とＶCH1が同じ電圧になる。すなわち、時刻Ｔ１からの起動状態ＳＴ１では、比較器２３が動作を停止するため、比較器２３の出力ノードＮ２は、プルアップ抵抗２５により『Ｈ』に維持され、トランジスタＱ１およびＱ３はオン状態を維持する。

従って、例えば、電源電圧ＶddがＶCH1よりも低くなっても、比較器２３は、オフのままで、ノードＮ２も『Ｈ』を維持し、そのまま、時刻Ｔ２から定常状態ＳＴ３に入ることになる。

なお、上述した第５実施例では、トランジスタＱ１，Ｑ２，Ｑ３の閾値電圧Ｖth1，Ｖth2，Ｖth3を、例えば、Ｖth2＜Ｖth3≦Ｖth1の関係が成立するように設定したが、この各トランジスタの閾値電圧の設定は、単なる例である。

このように、本実施例によれば、例えば、図８を参照して説明した電源フィルタ127を設けず、図６および図８を参照して説明した信号ＣＳ01(ピンＰin0)を使用せず、そして、比較器をヒステリシス比較器に限定せずに、チャタリングを防止することができる。

図２４は、図２２に示す環境発電装置の変形例を示す回路図である。図２４と、前述した図２２の比較から明らかなように、本変形例では、比較器(第１比較器)２３の出力(ノードＮ２)と低電位側電源線(Ｖss，ＧＮＤ)の間に閾値設定用抵抗２８を設けるようになっている。

すなわち、第５実施例の環境発電装置における電源制御回路の変形例では、ｎＭＯＳトランジスタＱ１〜Ｑ３は同じトランジスタで、それらの閾値電圧Ｖth1〜Ｖth3は、同じ値に設定されている。

そして、ノードＮ２とＧＮＤの間に抵抗２８を設けることにより、トランジスタＱ１，Ｑ３のゲートに与える電圧を分圧し、Ｑ２の閾値電圧Ｖth2を、等価的に、トランジスタＱ１，Ｑ３の閾値電圧Ｖth1，Ｖth3よりも低い電圧に設定するようになっている。

このように、本変形例によれば、トランジスタＱ１〜Ｑ３は、例えば、各トランジスタのサイズ(Ｗ，Ｌ)やドーピング濃度等を制御することなく、それらの閾値電圧を所望の値に設定することが可能になる。

図２５は、環境発電装置の第６実施例を示す回路図である。ここで、図２５(a)は、図１２(a)に示す環境発電装置において、比較器２３の出力と電源線１２の間にリセット回路２７を設けたものに相当する。

また、図２５(b)は、図１２(b)に示す環境発電装置において、比較器２３の出力と電源線１１の間にリセット回路２７を設けたものに相当する。このリセット回路２７は、例えば、手動により、或いは、自動的に負荷３の動作を再起動させるために使用される。

なお、本第６実施例の環境発電装置におけるリセット回路２７は、図２５(a)および図２５(b)と、図１２(a)および図１２(b)を比較して説明した第２実施例に対する適用に限定されるものではなく、例えば、第３〜第５実施例に対しても適用することができる。

図２６は、図２５に示す環境発電装置の一構成例を示す回路図であり、上述した第６実施例のリセット回路２７を、前述した図１５(b)に示す環境発電装置に適用したものに相当する。

例えば、図２６と、前述した図１５(b)の比較から明らかなように、第６実施例の一構成例では、比較器２３の出力(Ｖ_CTL)と電源線(第１電源線)１１の間に、リセット回路２７(リセット用スイッチ：第４スイッチ素子Ｓ４)を設けるようになっている。なお、リセット用スイッチＳ４は、手動により、或いは、自動的に制御され、負荷３に対する電圧の印加(負荷３の動作)がリセットされる。

図２７は、図２６に示す環境発電装置の動作を説明するための図である。ここで、スイッチ素子Ｓ１およびＳ２は、ｐＭＯＳトランジスタで形成され、制御部２４は、インバータで形成された場合を例として説明する。

図２７に示されるように、図２６に示す環境発電装置は、差電圧Ｖd(Ｖdd)が上昇して閾値電圧(ＶＣＨ)以上になると、比較器２３の出力(制御電圧Ｖ_CTL)が『Ｌ』から『Ｈ』に変化する。

第１スイッチ素子Ｓ１は、制御部(インバータ)２４で反転された比較器２３の出力(『Ｌ』)によりオフからオンに変化し、第２スイッチ素子Ｓ２は、オンからオフに変化する。そして、例えば、手動により第４スイッチ素子Ｓ４(リセット回路２７)がオンすると、初期状態に戻り、第１スイッチ素子Ｓ１はオフ状態で、第２スイッチ素子Ｓ２はオン状態に戻る。

ここで、例えば、予め第３基準電圧ＶＣＬ'を設定し、差電圧Ｖdが下降しているとき、差電圧Ｖdが第３基準電圧ＶＣＬ'以下になったら、リセット回路２７が、自動的にリセット(第４スイッチ素子Ｓ４をオンするのに対応)することもできる。

図２８は、図２５に示す環境発電装置の他の構成例を示す回路図であり、上述した第６実施例のリセット回路２７(Ｓ４)を、図２１に示す環境発電装置に適用したものに相当する。すなわち、図２８では、図２１の環境発電装置に対して、比較器２３の出力(ノードＮ２)と電源線(第２電源線)１２の間に、リセット回路２７(第４スイッチ素子Ｓ４)を設けるようになっている。

前述した図２１に示す第５実施例の電源制御回路では、例えば、一旦、スイッチ素子Ｓ１がオンすると、そのままオン状態を維持することになる。そのため、例えば、光は弱くなって、エナジーハーベスタ(太陽電池)１からの発電エネルギーが低下し、電源電圧Ｖdd(Ｖin)が負荷３の動作電圧よりも低くなると、負荷３は動作しなくなり、その後、光が強くなっても、負荷３の再起動は困難になる。

或いは、環境発電装置(電源制御回路)が適用される負荷３が、例えば、無線センサーノードのような間欠動作を行う装置の場合には、再起動に対応させることが求められため、リセット用スイッチＳ４が設けられている。

すなわち、第６実施例では、リセット用スイッチＳ４をオンすることにより、例えば、ノードＮ２を『Ｌ』にしてスイッチ素子Ｓ１，Ｓ３をオフし、初期状態に戻すようになっている。なお、リセット用スイッチＳ４の動作は、前述したように、例えば、負荷３を定期的に操作するユーザが手動で処理(例えば、リセットボタンを押下)してもよい。

図２９は、環境発電装置の第７実施例を示す回路図であり、図３０は、図２９に示す環境発電装置の動作を説明するための図である。すなわち、図２９に示す第７実施例の環境発電装置は、上述した第６実施例のリセット用スイッチ(第４スイッチ素子)Ｓ４を比較器(第２比較器)２９１により、自動的に制御するようにしたものである。

なお、図２９に示す環境発電装置は、前述した図１５(a)に示す環境発電装置に対して、第４スイッチ素子Ｓ４および第２比較器２９１を追加したものに相当するが、本第７実施例も、前述した様々な構成の環境発電装置に対して適用可能である。

図２９に示されるように、差電圧監視回路２０は、さらに、第１および第２電源線１１，１２の間に設けられた第２比較器２９１を有し、第４スイッチ素子Ｓ４は、第２比較器２９１の出力によりオン／オフ制御される。

図３０に示されるように、第２比較器２９１は、差電圧Ｖd(第１電源電圧Ｖdd)が第２比較器２９１の第２閾値電圧(第３基準電圧ＶＣＬ')よりも小さい場合、リセット回路２７(第４スイッチ素子Ｓ４)をオンしてリセットさせる。

また、第２比較器２９１は、差電圧Ｖdが第２閾値電圧(ＶＣＬ')よりも大きい場合、第４スイッチ素子Ｓ４をオフして電源制御回路を動作させる。ここで、第２比較器２９１の第２閾値電圧(第３基準電圧ＶＣＬ')は、第１比較器２３の閾値電圧(Ｖref(ＶＣＨ))よりも低く設定されている。

図３１は、図２９に示す環境発電装置の構成例を示す回路図である。ここで、図３１(a)は、第２比較器２９１の出力と第１電源線１１の間に第３プルアップ素子２９２を設けたものであり、図２９の比較器２９１の出力にプルアップ素子２９２を設けたものに相当する。

また、図３１(b)は、スイッチ素子Ｓ１，Ｓ２，Ｓ４の接続個所を、図３１(a)の第２電源線１２から第１電源線１１に変更し、第２比較器２９１の出力と第２電源線１２の間に第３プルダウン素子２９３を設けたものに相当する。なお、図３１(a)および図３１(b)において、参照符号２９は、第４スイッチ素子Ｓ４の動作を制御するリセット動作制御回路を示す。

図３１(a)に示されるように、リセット回路２７は、第１比較器２３の出力と第２電源線１２の間に設けられた第４スイッチ素子Ｓ４を含み、リセット動作制御回路２９は、第２比較器２９１および第３プルアップ素子２９２を含む。

リセット動作制御回路２９は、差電圧Ｖdが下降するとき、差電圧Ｖdが第２閾値電圧(第３基準電圧ＶＣＬ')以下になれば、第４スイッチ素子Ｓ４をオンして、第１比較器２３の出力をリセットする。

ここで、図３１(a)において、例えば、スイッチ素子Ｓ１およびＳ２をｎＭＯＳトランジスタで形成し、スイッチ素子Ｓ４をｐＭＯＳトランジスタで形成し、プルアップ素子２９２を抵抗で形成することができる。

図３１(b)に示されるように、リセット回路２７は、第１比較器２３の出力と第１電源線１１の間に設けられた第４スイッチ素子Ｓ４を含み、リセット動作制御回路２９は、第２比較器２９１および第３プルダウン素子２９３を含む。

リセット動作制御回路２９は、差電圧Ｖdが下降するとき、差電圧Ｖdが第２閾値電圧(ＶＣＬ')以下になれば、第４スイッチ素子Ｓ４をオンして、第１比較器２３の出力をリセットする。なお、繰り返しになるが、各実施例は、様々な変形および変更が可能なのはいうまでもない。

図３２は、第７実施例を図２８に示す環境発電装置に対して適用した構成例を示す回路図であり、図２８における第４スイッチ素子Ｓ４(リセット回路２７)を、図３１(a)に示すリセット動作制御回路２９により自動的にオン／オフ制御するものに相当する。

すなわち、図３２と、前述した図２８の比較から明らかなように、本構成例では、リセット用スイッチ(第４スイッチ素子)Ｓ４のリセット処理を自動で行うために、比較器(第２比較器)２９１およびプルアップ素子(第３プルアップ素子)２９２が追加されている。

第２比較器２９１は、例えば、図２１を参照して説明した第１比較器２３と同様に、電源電圧Ｖddと閾値電圧Ｖrefの比較を行って、例えば、ＶddがＶrefより大きくなったら、第２比較器２９１の出力(ノードＮ４)を『Ｌ』にして、リセット用スイッチＳ４をオンする。

なお、リセット用スイッチＳ４は、例えば、ｐチャネル型ＭＯＳ(ｐＭＯＳ)トランジスタとすることができる。また、第２比較器２９１の出力が『Ｌ』でないときは、例えば、第３プルアップ素子２９２により『Ｈ』にして、リセット用スイッチＳ４をオフしておく。

すなわち、本構成例によれば、例えば、光が弱くなってエナジーハーベスタ１からのエネルギーが低下し、負荷３が動作しなくなった後、再び光が強くなった場合、例えば、第３プルアップ素子２９２によりオフしているＳ４をオンさせてリセットする。

また、図３２に示す回路によれば、第２比較器２９１がＳ４をオンして回路をリセットすることができるため、図２１の第５の実施例で指定したＳ１〜Ｓ３の閾値に関する限定がなくても、回路を起動することが可能になる。

ここで、第２比較器２９１に関しても、第１比較器２３と同様に、消費電力の低減やチャタリング現象の回避のため、以下に説明する第８実施例では、第２比較器２９１と第２電源線１２の間にスイッチ素子(第５スイッチ素子)Ｓ５を設けるようになっている。

図３３は、環境発電装置の第８実施例の一構成例を説明するための図である。図３３(a)と、前述した図２９の比較から明らかなように、本構成例は、図２９に示す環境発電装置において、第２比較器２９１と第２電源線１２の間に第５スイッチ素子Ｓ５を設けたものに相当する。なお、第５スイッチ素子Ｓ５は、第１比較器２３の出力によりオン／オフ制御される。

ところで、第２比較器２９１は、スイッチ素子Ｓ４を制御して、環境発電装置のリセットを行うためのものであり、本構成例によれば、リセット動作が不要なときは、スイッチ素子Ｓ５をオフして第２比較器２９１を停止し、消費電力の低減を図ることができる。

すなわち、図３３(b)に示されるように、例えば、第５スイッチ素子Ｓ５は、第１スイッチ素子Ｓ１と同じオン／オフ状態となるため、Ｓ１がオフして負荷３の動作が停止しているときは、Ｓ５もオフして第２比較器２９１の動作を停止するようになっている。

図３４は、環境発電装置の第８実施例の他の構成例を説明するための図であり、第５スイッチ素子Ｓ５を、第２比較器２９１と第１電源線１１の間に設けるようにしたものである。

なお、図３４(a)において、第５スイッチ素子Ｓ５は、制御回路２４０を介した第１比較器２３の出力により制御されているが、このような変形は、例えば、スイッチ素子として適用するトランジスタの導電型等に従って適宜なされるのはいうまでもない。

図３４(b)と、図３３(b)の比較から明らかなように、本構成例においても、第５スイッチ素子Ｓ５は、第１スイッチ素子Ｓ１と同じオン／オフ状態となり、負荷３の動作が停止しているときは、第２比較器２９１の動作も停止するようになっている。

図３５は、環境発電装置の第９実施例を示す回路図である。図３５と、上述した図３２の比較から明らかなように、本第９実施例では、第２比較器２９１と第２電源線１２の間に第５スイッチ素子Ｓ５を設け、第１比較器２３の出力で制御するようになっている。

すなわち、図３５に示す第９実施例の環境発電装置は、図３２に示す環境発電装置に対して、上述した第８実施例を適用したものに相当する。すなわち、図３２に示す環境発電装置において、第２比較器２９１は、リセット動作処理を行う以外でも、常に動作することになるため、消費電力が無駄になる。

そこで、第９実施例では、第１比較器２３の出力が『Ｌ』のときはＳ５をオフして第２比較器２９１の動作を停止させ、第１比較器２３の出力が『Ｈ』になったらＳ５をオンして第２比較器２９１を動作させる。このように、本第９実施例によれば、リセット動作が不要なときは、第２比較器２９１を停止して、消費電力の低減を図ることができる。

図３６は、図３５に示す環境発電装置の一構成例を示す回路図である。図３６と、上述した図３５の比較から明らかなように、スイッチ素子Ｓ１〜Ｓ３およびＳ５は、ｎＭＯＳトランジスタＱ１〜Ｑ３およびＱ５とされ、スイッチ素子Ｓ４は、ｐＭＯＳトランジスタＱ４とされている。

図３７は、図３６に示す環境発電装置における電源制御回路の動作を説明するためのタイミングチャートである。ここで、図３７(a)は、時間の経過に対する電源電圧Ｖdd(Ｖin)の変化の様子を示し、図３７(b)は、時間の経過に対する第１比較器２３の出力(ノードＮ２の電圧レベル)の変化を示す。さらに、図３７(c)は、時間の経過に対する第２比較器２９１の出力(ノードＮ４の電圧レベル)の変化を示す。

また、図３７(a)において、参照符号ＶCHlは、第１比較器２３が『Ｈ』を出力する電圧、ＶCLlは、第１比較器２３が『Ｌ』を出力する電圧、そして、ＶCL2は、第２比較器２９１が『Ｌ』を出力する電圧を示す。さらに、参照符号ＳＴ１，ＳＴ１'は、起動準備状態を示し、ＳＴ２，ＳＴ２'は、起動状態を示し、ＳＴ３，ＳＴ３'は、定常状態を示す。

まず、起動準備状態ＳＴ１および起動状態ＳＴ２における電源電圧Ｖdd(Ｖin)および第１比較器２３の動作等は、図２３を参照して説明したのと同様である。すなわち、エナジーハーベスタ(太陽電池)１は、時刻Ｔ０から発電エネルギーをキャパシタ２１に蓄積し、時刻Ｔ１において、電源電圧Ｖddが閾値電圧Ｖref(ＶCH1)を超えると、第１比較器２３の出力は、『Ｌ』から『Ｈ』に変化する。

前述したように、トランジスタＱ２およびＱ５の閾値電圧Ｖth2およびＶth5は、例えば、トランジスタＱ１，Ｑ３の閾値電圧Ｖth1，Ｖth3よりも低く設定されており、起動準備状態ＳＴ１では、トランジスタＱ２のみオンし、第１比較器２３が動作状態になっている。

起動準備状態ＳＴ１において、トランジスタＱ１およびＱ３〜Ｑ５はオフしており、また、起動状態ＳＴ２において、トランジスタＱ１，Ｑ３およびＱ５はオンする。なお、起動状態ＳＴ２において、トランジスタＱ４は、オフのままである。

このとき、図３７(c)に示されるように、第２比較器２９１の出力(Ｎ４)は、抵抗２９２により第１電源線１１にプルアップされているため、起動準備状態ＳＴ１において、電源電圧Ｖddと同様に上昇し、時刻Ｔ１において『Ｈ』になり、その『Ｈ』を維持する。

そして、時刻Ｔ１において、第１比較器２３の出力が『Ｈ』になってトランジスタＱ３がオンすると、トランジスタＱ２がオフして、比較器２３は動作を停止する。なお、負荷３に対する電源電圧Ｖddの印加、並びに、比較器２９１の動作は継続して行われる。

また、時刻Ｔ２において、負荷３が起動状態ＳＴ２を終えて定常状態ＳＴ３に入ると、電源電圧Ｖddは、エナジーハーベスタ１からの発電エネルギーにより上昇する。負荷３は、定常状態ＳＴ３において、例えば、基地局との間で無線によりデータや各種信号の送受信等を行うことになる。

そして、例えば、時刻Ｔ３から時刻Ｔ５までの期間ＡＰにおいて、光が弱くなってエナジーハーベスタ１からの発電エネルギーが低下すると、それに伴って、電源電圧Ｖddも低下する。そして、時刻Ｔ４で、電源電圧Ｖddが電圧ＶCL2よりも低くなると、第２比較器２９１の出力(Ｎ４)は、『Ｈ』から『Ｌ』に変化する。

時刻Ｔ４において、ノードＮ４が『Ｈ』から『Ｌ』に変化すると、ｐＭＯＳトランジスタＱ４がオンしてリセット動作が行われる。すなわち、第１比較器２３の出力(Ｎ２)が第２電源線１２に接続され、ノードＮ２が『Ｈ』から『Ｌ』に変化し、トランジスタＱ１およびＱ３がオフして、時刻Ｔ０の初期状態に戻る。このとき、トランジスタＱ５もオフし、これにより第２比較器２９１の動作も停止する。

なお、時刻Ｔ５(Ｔ４)以降の起動準備状態ＳＴ１'、起動状態ＳＴ２'および定常状態ＳＴ３'の動作は、上述したＳＴ１，ＳＴ２およびＳＴ３の動作と同様である。このように、本第９実施例によれば、チャタリングの発生を防止しつつ、また、消費電力の増加を抑えつつ、リセット処理を自動的に行うことが可能になる。

図３８は、環境発電装置の第１０実施例を示す回路図である。ここで、図３８(a)および図３８(c)では、負荷３が第１電源線(高電位側電源線)１１に接続され、図３８(b)では、負荷３が第２電源線(低高電位側電源線)１２に接続される。また、図３８(c)では、制御部２４が第１比較器２３と第１スイッチ素子Ｓ１の間に設けられている。

図３８(a)〜図３８(c)に示されるように、第１０実施例の環境発電装置は、第１スイッチ素子Ｓ１と負荷３の接続ノードの電圧を検出し、第２スイッチ素子Ｓ２の制御を行うようになっている。なお、図３８(a)〜図３８(c)は、単なる構成例であり、本第１０実施例は、他の様々な構成に対しても適用可能である。

ここで、図３８(a)を例として、動作原理を説明する。図３８(a)では、Ｓ１が最初はオフで、Ｖddが上昇すると、負荷３に接続されたノードの電圧が上昇しＳ２の閾値電圧を超えたら、Ｓ２がオンする。ＶddとＧＮＤの差電圧が比較器２３の閾値を超えたら、比較器の出力Ｖ_CTLが『Ｌ』から『Ｈ』になり、Ｓ１がオンする。負荷３に接続されたノードの電圧がＧＮＤになり負荷３が起動すると共に、Ｓ２がオフすることで、比較器２３の動作が停止する。

すなわち、本第１０実施例は、第１スイッチ素子Ｓ１または負荷３の両端電圧を検出して負荷３の動作状態を検知し、その検知された負荷３の動作状態に基づいて、第２スイッチ素子Ｓ２のオン／オフ制御を行うようになっている。これにより、実際に負荷３に印加される電圧に基づいた適切な制御を行うことができる。

図３９は、環境発電装置の第１１実施例を示す回路図である。ここで、図３９(a)〜図３９(c)は、上述した図３８(a)〜図３８(c)に示す第１０実施例の構成例に対して、それぞれ負荷３と並列に設けた第６スイッチ素子Ｓ６を追加したものに相当する。

また、Ｓ６はリセット用のスイッチであり、例えば、外部からの信号に基づいて動作する。なお、図３９(a)〜図３９(c)は、単なる構成例であり、本第１１実施例も、他の様々な構成に対して適用可能なのはいうまでもない。

図３９(a)〜図３９(c)に示されるように、第１１実施例の環境発電装置は、負荷３と並列に第６スイッチ素子Ｓ６を設け、この第６スイッチ素子Ｓ６を、負荷３が動作を行わないときにオンさせることで、第２スイッチ素子Ｓ２をリセットさせる。

図４０は、環境発電装置の第１２実施例を示す回路図であり、図４０(a)は、第１２実施例の環境発電装置の回路例を示し、図４０(b)は、図４０(a)における電流検知回路２２の一構成例を示す。

図４０(a)に示されるように、第１２実施例の環境発電装置は、負荷３および第１スイッチ素子Ｓ１と直列に電流検知回路２２を設け、この電流検知回路２２により負荷３を流れる電流を検知する。

ここで、図４０(b)に示されるように、電流検知回路２２は、例えば、負荷３と第１スイッチ素子Ｓ１の間に電流検出用抵抗２２２を設け、この抵抗２２２の両端の電圧を比較する比較器(第３比較器)２２１により形成することができる。

そして、電流検知回路２２により検知した負荷３を流れる電流Ｉが、所定の電流値Ｉo以上のときは、第２スイッチ素子Ｓ２をオフし、電流Ｉが、所定の電流値Ｉoより小さいときは、第２スイッチ素子Ｓ２をオンするように制御する。

すなわち、第１２実施例のように、負荷３を流れる電流に基づいて、第２スイッチ素子Ｓ２のオン／オフ制御を行うことも可能である。なお、図４０(b)に示す電流検知回路２２は、単なる例であり、これに限定されるものではない。

図４１は、環境発電装置の第１３実施例の一構成例を説明するための図であり、図４１(a)および図４１(b)は、第１３実施例の環境発電装置の回路構成を示すものである。

図４１(a)に示されるように、本第１３実施例の環境発電装置は、上述した各実施例の差電圧監視回路２０における第１比較器２３をヒステリシス比較器２００で形成したものに相当する。

ここで、ヒステリシス比較器２００は、例えば、第１ヒステリシス閾値電圧(『Ｌ』から『Ｈ』になる電圧)を、負荷３の動作可能な上限電圧(例えば、第１基準電圧ＶＣＨ)と同じ、または、より小さい電圧に設定する。

さらに、ヒステリシス比較器２００は、例えば、第２ヒステリシス閾値電圧(『Ｈ』から『Ｌ』になる電圧)を、負荷３の動作可能な下限電圧(例えば、第２基準電圧ＶＣＬ)と同じ、または、より大きい電圧に設定する。

なお、図４１(b)は、第１ヒステリシス閾値電圧を、負荷３の動作可能な上限電圧(ＶＣＨ)とし、第２ヒステリシス閾値電圧を、負荷３の動作可能な下限電圧(ＶＣＬ)とした場合を示す。

このように、各実施例の環境発電装置は、様々な構成とすることができる。なお、上述した各実施例および構成例は、単なる例を示すものであり、様々な変形および変更が可能なのはいうまでもない。

以上において、本実施例の電源制御回路は、半導体基板上に形成された半導体集積回路として提供することができる。また、エナジーハーベスタ１としては、光エネルギーを利用した光発電器に限定されず、例えば、機械や人体からの振動や熱エネルギーを利用した振動発電器や熱発電器、或いは、電磁波エネルギーを利用した電磁波発電器等を幅広く適用することができる。

さらに、本実施例の環境発電装置が適用される負荷３としては、ワイヤレスセンサーネットワークの無線センサーノードを始めとして、様々な電子回路や電子機器に対して幅広く適用することが可能である。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
第１電源電圧が印加された第１電源線と、
前記第１電源電圧とは異なる第２電源電圧が印加された第２電源線と、
前記第１および第２電源線の間に接続されたキャパシタと、
前記第１および第２電源線の間に設けられ、負荷と直列接続された第１スイッチ素子と、
前記第１電源電圧と前記第２電源電圧の差電圧を監視して、前記第１スイッチ素子をオン／オフ制御する差電圧監視回路と、を有し、
前記差電圧監視回路は、
前記差電圧が上昇するとき、
前記差電圧が第１基準電圧よりも低ければ、前記第１スイッチ素子をオフし、
前記差電圧が前記第１基準電圧以上になれば、前記第１スイッチ素子をオンし、
前記差電圧が下降するとき、
前記差電圧が第２基準電圧よりも高ければ、前記第１スイッチ素子をオンし、
前記差電圧が前記第２基準電圧以下になれば、前記第１スイッチ素子をオフする、ように制御する、
ことを特徴とする電源制御回路。

（付記２）
前記第１基準電圧は、前記第２基準電圧よりも高く、
前記第１基準電圧は、前記負荷の動作可能な上限電圧以下の電圧であり、
前記第２基準電圧は、前記負荷の動作可能な下限電圧以上の電圧である、
ことを特徴とする付記１に記載の電源制御回路。

（付記３）
前記第１基準電圧は、前記負荷の動作可能な上限電圧であり、
前記第２基準電圧は、前記負荷の動作可能な下限電圧である、
ことを特徴とする付記２に記載の電源制御回路。

（付記４）
前記差電圧監視回路は、
前記第１および第２電源線の間に設けられ、直列接続された第１比較器および第２スイッチ素子を含み、
前記第１および第２スイッチ素子は、前記第１比較器の出力により制御される、
ことを特徴とする付記２または付記３に記載の電源制御回路。

（付記５）
前記差電圧監視回路は、さらに、
前記第１比較器の出力と、前記第１および第２スイッチ素子の少なくとも一方の間に設けられた制御部を含む、
ことを特徴とする付記４に記載の電源制御回路。

（付記６）
前記制御部は、
前記第１および第２電源線の間に直列に設けられた、
第３スイッチ素子および第１プルアップ素子、
第３スイッチ素子および第１プルダウン素子、並びに、
インバータを形成する第３スイッチ素子および相補スイッチ素子のいずれかを含む、
ことを特徴とする付記５に記載の電源制御回路。

（付記７）
前記制御部は、
前記第１および第２電源線の間に直列に設けられた前記第３スイッチ素子および前記第１プルアップ素子を含み、
前記差電圧監視回路は、さらに、
前記第１比較器の出力と、前記第１および第２電源線における高電位側電源線の間に設けられた第２プルアップ素子を含む、
ことを特徴とする付記６に記載の電源制御回路。

（付記８）
前記差電圧監視回路は、さらに、
前記第１比較器の出力と前記第２電源線の間に接続された閾値設定用抵抗を有し、
前記第１および第２プルアップ素子は、抵抗であり、
前記第１，第２および第３スイッチ素子は、同じサイズのｎチャネル型ＭＯＳの第１，第２および第３トランジスタであり、
前記閾値設定用抵抗により、前記第２トランジスタの第２閾値電圧を、等価的に、前記第１トランジスタの第１閾値電圧および前記第３トランジスタの第３閾値電圧よりも低い電圧に設定する、
ことを特徴とする付記７に記載の電源制御回路。

（付記９）
前記制御部は、
前記第１および第２電源線の間に直列に設けられた前記第３スイッチ素子および前記第１プルダウン素子を含み、
前記差電圧監視回路は、さらに、
前記第１比較器の出力と、前記第１および第２電源線における低電位側電源線の間に設けられた第２プルダウン素子を含む、
ことを特徴とする付記６に記載の電源制御回路。

（付記１０）
前記第１〜第３スイッチ素子は、ｎチャネル型ＭＯＳトランジスタであり、
前記第１および第２プルアップ素子は、抵抗である、
ことを特徴とする付記７に記載の電源制御回路。

（付記１１）
前記第１および第３スイッチ素子は、前記第１比較器の出力に基づいてオン／オフ制御され、
前記第２スイッチ素子は、前記第３スイッチ素子がオフからオンに変化することにより、オンからオフに切り替わる、
ことを特徴とする付記６乃至付記１０のいずれか１項に記載の電源制御回路。

（付記１２）
前記第２スイッチ素子がオン／オフ動作する第２閾値の絶対値は、前記第１スイッチ素子がオン／オフ動作する第１閾値の絶対値および前記第３スイッチ素子がオン／オフ動作する第３閾値の絶対値よりも小さい、
ことを特徴とする付記６乃至付記１１のいずれか１項に記載の電源制御回路。

（付記１３）
前記第３閾値の絶対値は、前記第１閾値の絶対値よりも小さい、
ことを特徴とする付記１２に記載の電源制御回路。

（付記１４）
前記第１比較器は、
前記負荷に印加される電源電圧が所定の閾値電圧を超えたら、前記第１および第３スイッチ素子をオンし、
前記第２スイッチ素子がオフしたら、前記第１および第３スイッチ素子をオフする、
ことを特徴とする付記６乃至付記１３のいずれか１項に記載の電源制御回路。

（付記１５）
前記制御部は、
前記第１および第２電源線の間に直列に設けられた前記第３スイッチ素子および前記相補スイッチ素子を有するインバータを含み、
前記第２スイッチ素子は、前記インバータの出力により制御される、
ことを特徴とする付記６に記載の電源制御回路。

（付記１６）
前記差電圧監視回路は、さらに、
前記第１比較器の出力と、前記第１または第２電源線の間に設けられリセット回路を含み、
前記リセット回路は、
前記差電圧が下降するとき、
前記差電圧が第３基準電圧以下になれば、前記第１比較器の出力をリセットする、
ことを特徴とする付記４乃至付記１５のいずれか１項に記載の電源制御回路。

（付記１７）
前記第３基準電圧は、前記負荷の動作可能な下限電圧の近傍に設定される、
ことを特徴とする付記１６に記載の電源制御回路。

（付記１８）
前記リセット回路は、
前記第１比較器の出力と、前記第１または第２電源線の間に設けられた第４スイッチ素子を含み、
前記第４スイッチ素子は、手動で制御される、
ことを特徴とする付記１６または付記１７に記載の電源制御回路。

（付記１９）
前記リセット回路は、
前記第１比較器の出力と、前記第１または第２電源線の間に設けられた第４スイッチ素子を含み、
前記差電圧監視回路は、さらに、
前記差電圧が下降するとき、
前記差電圧が第３基準電圧以下になればオンして、前記第１比較器の出力をリセットするリセット動作制御回路を含む、
ことを特徴とする付記１６または付記１７に記載の電源制御回路。

（付記２０）
前記リセット動作制御回路は、
前記第１および第２電源線の間に設けられた第２比較器を含み、
前記第４スイッチ素子は、前記第２比較器の出力によりオン／オフ制御される、
ことを特徴とする付記１９に記載の電源制御回路。

（付記２１）
前記リセット動作制御回路は、さらに、
前記第２比較器の出力と前記第１電源線の間に設けられた第３プルアップ素子、または、前記第２比較器の出力と前記第２電源線の間に設けられた第３プルダウン素子を含む、
ことを特徴とする付記２０に記載の電源制御回路。

（付記２２）
前記第２比較器は、
前記差電圧が所定の閾値電圧を超えたら、前記第４スイッチ素子をオンしてリセット状態に戻す、
ことを特徴とする付記２０または付記２１に記載の電源制御回路。

（付記２３）
前記第４スイッチ素子は，ｐチャネル型ＭＯＳトランジスタである、
ことを特徴とする付記２２に記載の電源制御回路。

（付記２４）
前記差電圧監視回路は、さらに、
前記第１およびは第２電源線の間に、前記第２比較器と直列接続された第５スイッチ素子を含み、
前記第５スイッチ素子は、前記第１比較器の出力によりオン／オフ制御される、
ことを特徴とする付記２０乃至付記２３のいずれか１項に記載の電源制御回路。

（付記２５）
前記第４スイッチ素子は、ｐチャネル型ＭＯＳの第４トランジスタであり、
前記第５スイッチ素子は、ｎチャネル型ＭＯＳの第５トランジスタであり、
前記第５トランジスタの第５閾値電圧を、前記第１トランジスタの閾値電圧および前記第３トランジスタの閾値電圧よりも低い電圧に設定する、
ことを特徴とする付記２４に記載の電源制御回路。

（付記２６）
前記第１スイッチ素子または前記負荷の両端電圧を検出して前記負荷の動作状態を検知し、
検知された前記負荷の動作状態に基づいて、前記第２スイッチ素子のオン／オフ制御を行う、
ことを特徴とする付記４乃至付記２５のいずれか１項に記載の電源制御回路。

（付記２７）
さらに、
前記負荷と前記第１スイッチ素子の間に設けられ、前記負荷を流れる電流を検知する電流検知回路を有し、
前記負荷に流れる電流が所定の電流値以上のときは、前記第２スイッチ素子をオフし、
前記負荷に流れる電流が前記所定の電流値より小さいときは、前記第２スイッチ素子をオンする、
ことを特徴とする付記４乃至付記２５のいずれか１項に記載の電源制御回路。

（付記２８）
さらに、
前記負荷と並列に設けられた第６スイッチ素子を有し、
前記負荷が動作を行わないとき、前記第６スイッチ素子を瞬間的にオンして、前記第２スイッチ素子の制御信号をリセットする、
ことを特徴とする付記４乃至付記２７のいずれか１項に記載の電源制御回路。

（付記２９）
前記電流検知回路は、
前記負荷と前記第１スイッチ素子の間に設けられた電流検出用抵抗と、
前記電流検出用抵抗の両端の電圧を比較する第３比較器と、を含む、
ことを特徴とする付記２８に記載の電源制御回路。

（付記３０）
前記第１基準電圧および前記第２基準電圧を、ヒステリシス比較器の内部で生成および設定する、
ことを特徴とする付記１乃至付記３のいずれか１項に記載の電源制御回路。

（付記３１）
前記負荷は、無線センサーノードであり、
前記無線センサーノードに対して電力を供給する、
ことを特徴とする付記１乃至付記３０のいずれか１項に記載の電源制御回路。

（付記３２）
半導体基板上に、付記１乃至付記３１のいずれか１項に記載の電源制御回路が形成される、
ことを特徴とする半導体集積回路。

（付記３３）
環境発電器と、
付記１乃至付記３１のいずれか１項に記載の電源制御回路と、を有し、
前記電源制御回路は、前記環境発電器からの発電エネルギーを受け取る、
ことを特徴とする環境発電装置。

（付記３４）
前記環境発電器は、光エネルギーを利用した光発電器、振動を利用した振動発電器、熱エネルギーを利用した熱発電器、および、電磁波エネルギーを利用した電磁波発電器を含む、
ことを特徴とする付記３３に記載の環境発電装置。

（付記３５）
環境発電器と、前記環境発電器からの発電エネルギーを受け取って、第１電源電圧および前記第１電源電圧とは異なる第２電源電圧を負荷に印加する電源制御回路と、を有する環境発電装置の制御方法であって、
前記電源制御回路は、
第１電源電圧が印加された第１電源線と、
前記第１電源電圧とは異なる第２電源電圧が印加された第２電源線と、
前記第１および第２電源線の間に接続されたキャパシタと、
前記第１および第２電源線の間に設けられ、負荷と直列接続された第１スイッチ素子と、
前記第１電源電圧と前記第２電源電圧の差電圧を監視して、前記第１スイッチ素子をオン／オフ制御する差電圧監視回路と、を有し、
前記差電圧監視回路は、
前記差電圧が上昇するとき、
前記差電圧が第１基準電圧よりも低ければ、前記第１スイッチ素子をオフし、
前記差電圧が前記第１基準電圧以上になれば、前記第１スイッチ素子をオンし、
前記差電圧が下降するとき、
前記差電圧が第２基準電圧よりも高ければ、前記第１スイッチ素子をオンし、
前記差電圧が前記第２基準電圧以下になれば、前記第１スイッチ素子をオフする、ように制御する、
ことを特徴とする環境発電装置の制御方法。

（付記３６）
前記第１および第３スイッチ素子は、一端が前記第１電源線に接続された第２抵抗の他端に接続された前記第１比較器の出力ノードの信号によりオン／オフ制御され、
前記第２スイッチ素子は、一端が前記第１電源線に接続された第１抵抗の他端と前記第３スイッチ素子の接続ノードの信号によりオン／オフ制御され、
前記環境発電器からの発電エネルギーによる前記第１電源電圧の変化に基づく、前記第１抵抗と前記第３スイッチ素子の接続ノードの信号により前記第２スイッチ素子がオンして、前記第１比較器が動作を開始し、
動作を開始した前記第１比較器の出力ノードの信号により前記第１および第３スイッチ素子をオフして、前記環境発電器からの発電エネルギーを前記キャパシタに蓄積し、
前記第１電源電圧が所定の閾値電圧を超えたら、前記第１比較器の出力ノードの信号により前記第１および第３スイッチ素子をオンして、前記負荷に対して前記第１電源電圧および前記第２電源電圧を印加すると共に、前記第２スイッチ素子をオフし、前記第１比較器の動作を停止する、
ことを特徴とする付記３５に記載の環境発電装置の制御方法。

（付記３７）
前記第１電源電圧が前記所定の閾値電圧を超えたとき、前記第３スイッチ素子は、前記第１スイッチ素子がオフするのと同時に、或いは、前記第１スイッチ素子がオフする前に、オフする、
ことを特徴とする付記３６に記載の環境発電装置の制御方法。

（付記３８）
前記環境発電器からの発電エネルギーが低減して、前記第１電源電圧および前記第２電源電圧が前記負荷の動作電圧よりも低くなったら、前記第１，第２および第３スイッチ素子をリセットする、
ことを特徴とする付記３６または付記３７に記載の環境発電装置の制御方法。

（付記３９）
さらに、前記第１および第２電源線の間に設けられた第２比較器、並びに、前記第１比較器の出力と、前記第１または第２電源線の間に設けられた第４スイッチ素子を含み、
前記第４スイッチ素子は、第２比較器により制御され、
前記第２比較器は、前記差電圧が下降するとき、前記差電圧が第３基準電圧以下になれば、前記第４スイッチ素子をオンして、前記第１比較器の出力をリセットする、
ことを特徴とする付記３８に記載の環境発電装置の制御方法。

１，101 環境発電器(エナジーハーベスタ：太陽電池)
２，102 電源制御回路
３，103 負荷(無線センサーノード)
１１，111 高電位側電源線(第１電源線)
１２，112 低電位側電源線(第２電源線)
２０ 差電圧監視回路
２１，121 キャパシタ
２２ 電流検知回路
２３ 比較器(第１比較器)
２４ 制御部
２５ プルアップ素子(第２プルアップ素子，第２抵抗)
２５' プルダウン素子(第２プルダウン素子，抵抗)
２６ プルアップ素子(第１プルアップ素子，第１抵抗)
２７ リセット回路
２８ 閾値設定用抵抗
２９ リセット動作制御回路
123，２００ ヒステリシス比較器
２２１ 比較器(第３比較器)
２２２ 電流検出用抵抗
２９１ 比較器(第２比較器)
２９２ プルアップ素子(第３プルアップ素子，抵抗)
２９３ プルダウン素子(第３プルダウン素子，抵抗)

Claims (24)

1. 第１電源電圧が印加された第１電源線と、
   前記第１電源電圧とは異なる第２電源電圧が印加された第２電源線と、
   前記第１および第２電源線の間に接続されたキャパシタと、
   前記第１および第２電源線の間に設けられ、負荷と直列接続された第１スイッチ素子と、
   前記第１電源電圧と前記第２電源電圧の差電圧を監視して、前記第１スイッチ素子をオン／オフ制御する差電圧監視回路と、を有し、
   前記差電圧監視回路は、
   前記差電圧が上昇するとき、
   前記差電圧が第１基準電圧よりも低ければ、前記第１スイッチ素子をオフし、
   前記差電圧が前記第１基準電圧以上になれば、前記第１スイッチ素子をオンし、
   前記差電圧が下降するとき、
   前記差電圧が第２基準電圧よりも高ければ、前記第１スイッチ素子をオンし、
   前記差電圧が前記第２基準電圧以下になれば、前記第１スイッチ素子をオフする、ように制御する、
   ことを特徴とする電源制御回路。
2. 前記第１基準電圧は、前記第２基準電圧よりも高く、
   前記第１基準電圧は、前記負荷の動作可能な上限電圧以下の電圧であり、
   前記第２基準電圧は、前記負荷の動作可能な下限電圧以上の電圧である、
   ことを特徴とする請求項１に記載の電源制御回路。
3. 前記第１基準電圧は、前記負荷の動作可能な上限電圧であり、
   前記第２基準電圧は、前記負荷の動作可能な下限電圧である、
   ことを特徴とする請求項２に記載の電源制御回路。
4. 前記差電圧監視回路は、
   前記第１および第２電源線の間に設けられ、直列接続された第１比較器および第２スイッチ素子を含み、
   前記第１および第２スイッチ素子は、前記第１比較器の出力により制御される、
   ことを特徴とする請求項２または請求項３に記載の電源制御回路。
5. 前記差電圧監視回路は、さらに、
   前記第１比較器の出力と、前記第１および第２スイッチ素子の少なくとも一方の間に設けられた制御部を含む、
   ことを特徴とする請求項４に記載の電源制御回路。
6. 前記制御部は、
   前記第１および第２電源線の間に直列に設けられた、
   第３スイッチ素子および第１プルアップ素子、
   第３スイッチ素子および第１プルダウン素子、並びに、
   インバータを形成する第３スイッチ素子および相補スイッチ素子のいずれかを含む、
   ことを特徴とする請求項５に記載の電源制御回路。
7. 前記制御部は、
   前記第１および第２電源線の間に直列に設けられた前記第３スイッチ素子および前記第１プルアップ素子を含み、
   前記差電圧監視回路は、さらに、
   前記第１比較器の出力と、前記第１および第２電源線における高電位側電源線の間に設けられた第２プルアップ素子を含む、
   ことを特徴とする請求項６に記載の電源制御回路。
8. 前記差電圧監視回路は、さらに、
   前記第１比較器の出力と前記第２電源線の間に接続された閾値設定用抵抗を有し、
   前記第１および第２プルアップ素子は、抵抗であり、
   前記第１，第２および第３スイッチ素子は、同じサイズのｎチャネル型ＭＯＳの第１，第２および第３トランジスタであり、
   前記閾値設定用抵抗により、前記第２トランジスタの第２閾値電圧を、等価的に、前記第１トランジスタの第１閾値電圧および前記第３トランジスタの第３閾値電圧よりも低い電圧に設定する、
   ことを特徴とする請求項７に記載の電源制御回路。
9. 前記第１および第３スイッチ素子は、前記第１比較器の出力に基づいてオン／オフ制御され、
   前記第２スイッチ素子は、前記第３スイッチ素子がオフからオンに変化することにより、オンからオフに切り替わる、
   ことを特徴とする請求項６乃至請求項８のいずれか１項に記載の電源制御回路。
10. 前記第２スイッチ素子がオン／オフ動作する第２閾値の絶対値は、前記第１スイッチ素子がオン／オフ動作する第１閾値の絶対値および前記第３スイッチ素子がオン／オフ動作する第３閾値の絶対値よりも小さい、
    ことを特徴とする請求項６乃至請求項９のいずれか１項に記載の電源制御回路。
11. 前記差電圧監視回路は、さらに、
    前記第１比較器の出力と、前記第１または第２電源線の間に設けられリセット回路を含み、
    前記リセット回路は、
    前記差電圧が下降するとき、
    前記差電圧が第３基準電圧以下になれば、前記第１比較器の出力をリセットする、
    ことを特徴とする請求項４乃至請求項１０のいずれか１項に記載の電源制御回路。
12. 前記第３基準電圧は、前記負荷の動作可能な下限電圧の近傍に設定される、
    ことを特徴とする請求項１１に記載の電源制御回路。
13. 前記リセット回路は、
    前記第１比較器の出力と、前記第１または第２電源線の間に設けられた第４スイッチ素子を含み、
    前記差電圧監視回路は、さらに、
    前記差電圧が下降するとき、
    前記差電圧が第３基準電圧以下になればオンして、前記第１比較器の出力をリセットするリセット動作制御回路を含む、
    ことを特徴とする請求項１１または請求項１２に記載の電源制御回路。
14. 前記リセット動作制御回路は、
    前記第１および第２電源線の間に設けられた第２比較器を含み、
    前記第４スイッチ素子は、前記第２比較器の出力によりオン／オフ制御される、
    ことを特徴とする請求項１３に記載の電源制御回路。
15. 前記リセット動作制御回路は、さらに、
    前記第２比較器の出力と前記第１電源線の間に設けられた第３プルアップ素子、または、前記第２比較器の出力と前記第２電源線の間に設けられた第３プルダウン素子を含む、
    ことを特徴とする請求項１４に記載の電源制御回路。
16. 前記差電圧監視回路は、さらに、
    前記第１およびは第２電源線の間に、前記第２比較器と直列接続された第５スイッチ素子を含み、
    前記第５スイッチ素子は、前記第１比較器の出力によりオン／オフ制御される、
    ことを特徴とする請求項１４または請求項１５に記載の電源制御回路。
17. 前記第１スイッチ素子または前記負荷の両端電圧を検出して前記負荷の動作状態を検知し、
    検知された前記負荷の動作状態に基づいて、前記第２スイッチ素子のオン／オフ制御を行う、
    ことを特徴とする請求項４乃至請求項１６のいずれか１項に記載の電源制御回路。
18. さらに、
    前記負荷と前記第１スイッチ素子の間に設けられ、前記負荷を流れる電流を検知する電流検知回路を有し、
    前記負荷に流れる電流が所定の電流値以上のときは、前記第２スイッチ素子をオフし、
    前記負荷に流れる電流が前記所定の電流値より小さいときは、前記第２スイッチ素子をオンする、
    ことを特徴とする請求項４乃至請求項１６のいずれか１項に記載の電源制御回路。
19. さらに、
    前記負荷と並列に設けられた第６スイッチ素子を有し、
    前記負荷が動作を行わないとき、前記第６スイッチ素子を瞬間的にオンして、前記第２スイッチ素子の制御信号をリセットする、
    ことを特徴とする請求項４乃至請求項１８のいずれか１項に記載の電源制御回路。
20. 前記第１基準電圧および前記第２基準電圧を、ヒステリシス比較器の内部で生成および設定する、
    ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電源制御回路。
21. 環境発電器と、
    請求項１乃至請求項２０のいずれか１項に記載の電源制御回路と、を有し、
    前記電源制御回路は、前記環境発電器からの発電エネルギーを受け取る、
    ことを特徴とする環境発電装置。
22. 環境発電器と、前記環境発電器からの発電エネルギーを受け取って、第１電源電圧および前記第１電源電圧とは異なる第２電源電圧を負荷に印加する電源制御回路と、を有する環境発電装置の制御方法であって、
    前記電源制御回路は、
    第１電源電圧が印加された第１電源線と、
    前記第１電源電圧とは異なる第２電源電圧が印加された第２電源線と、
    前記第１および第２電源線の間に接続されたキャパシタと、
    前記第１および第２電源線の間に設けられ、負荷と直列接続された第１スイッチ素子と、
    前記第１電源電圧と前記第２電源電圧の差電圧を監視して、前記第１スイッチ素子をオン／オフ制御する差電圧監視回路と、を有し、
    前記差電圧監視回路は、
    前記差電圧が上昇するとき、
    前記差電圧が第１基準電圧よりも低ければ、前記第１スイッチ素子をオフし、
    前記差電圧が前記第１基準電圧以上になれば、前記第１スイッチ素子をオンし、
    前記差電圧が下降するとき、
    前記差電圧が第２基準電圧よりも高ければ、前記第１スイッチ素子をオンし、
    前記差電圧が前記第２基準電圧以下になれば、前記第１スイッチ素子をオフする、ように制御する、
    ことを特徴とする環境発電装置の制御方法。
23. 前記第１および第３スイッチ素子は、一端が前記第１電源線に接続された第２抵抗の他端に接続された前記第１比較器の出力ノードの信号によりオン／オフ制御され、
    前記第２スイッチ素子は、一端が前記第１電源線に接続された第１抵抗の他端と前記第３スイッチ素子の接続ノードの信号によりオン／オフ制御され、
    前記環境発電器からの発電エネルギーによる前記第１電源電圧の変化に基づく、前記第１抵抗と前記第３スイッチ素子の接続ノードの信号により前記第２スイッチ素子がオンして、前記第１比較器が動作を開始し、
    動作を開始した前記第１比較器の出力ノードの信号により前記第１および第３スイッチ素子をオフして、前記環境発電器からの発電エネルギーを前記キャパシタに蓄積し、
    前記第１電源電圧が所定の閾値電圧を超えたら、前記第１比較器の出力ノードの信号により前記第１および第３スイッチ素子をオンして、前記負荷に対して前記第１電源電圧および前記第２電源電圧を印加すると共に、前記第２スイッチ素子をオフし、前記第１比較器の動作を停止する、
    ことを特徴とする請求項２２に記載の環境発電装置の制御方法。
24. さらに、前記第１および第２電源線の間に設けられた第２比較器、並びに、前記第１比較器の出力と、前記第１または第２電源線の間に設けられた第４スイッチ素子を含み、
    前記第４スイッチ素子は、前記第２比較器により制御され、
    前記第２比較器は、前記差電圧が下降するとき、前記差電圧が第３基準電圧以下になれば、前記第４スイッチ素子をオンして、前記第１比較器の出力をリセットする、
    ことを特徴とする請求項２３に記載の環境発電装置の制御方法。

Images