CN204256730U - 具有掉电保护功能的fpga配置电路 - Google Patents
具有掉电保护功能的fpga配置电路 Download PDFInfo
- Publication number
- CN204256730U CN204256730U CN201420708651.1U CN201420708651U CN204256730U CN 204256730 U CN204256730 U CN 204256730U CN 201420708651 U CN201420708651 U CN 201420708651U CN 204256730 U CN204256730 U CN 204256730U
- Authority
- CN
- China
- Prior art keywords
- resistance
- power
- configuration circuit
- electric capacity
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型涉及FPGA应用开发领域，公开了一种具有掉电保护功能的FPGA配置电路。所述提供的具有掉电保护功能的FPGA配置电路，利用旁路单元和电解电容稳定配置芯片电源输入端的工作电压，在掉电时电解电容还可以起到备用电源的作用，使配置电路仍能够维持工作一段时间，从而可以降低数据读写出现风险的风险，确保FPGA开发板运行安全。
Description
技术领域
本实用新型涉及现场可编程门阵列（Field-Programmable Gate Array，以下简称FPGA）应用开发领域，具体地，涉及一种具有掉电保护功能的FPGA配置电路。
背景技术
FPGA芯片是一种基于硬件描述语言的半定制集成电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺陷。在FPGA系统开发过程中，在完成基于硬件描述语言的电路逻辑程序设计后，通过与FPGA芯片配合的外围电路可将电路逻辑程序烧录至FPGA芯片上进行测试，最终完成功能模块的验证。因此FPGA应用广泛，是现代集成电路设计验证的主流技术。
但是目前大规模的FPGA芯片都是基于RAM（Random-Access Memory，随机存取存储器）技术，在掉电后FPGA芯片上的程序将丢失，因此在FPGA开发板中存在一个包含配置芯片的配置电路，所述配置芯片基于FLASH（Flash Memory，闪速存储器）技术，能够在调电后保存数据，因此在将程序烧录到FPGA芯片上时，FPGA芯片同时将程序写入到配置芯片中进行存储，如此在系统上电后，FPGA芯片可以从配置芯片中读取程序,无需重复烧录程序，简便操作。但是在对配置芯片进行读写的过程中，如果配置芯片的工作电压出现不稳甚至掉电的情况时，将会导致数据读写出现错误，严重时会引起连锁反应，导致FPGA开发板出现运行崩溃，在工业控制领产生各种安全事故。
针对上述目前FPGA配置电路在读写时的安全隐患，需要提供一种具有掉电保护功能的FPGA配置电路，稳定配置芯片的工作电压，即使出现掉电情况，也能够维持工作一段时间，降低数据读写出现错误的风险。
实用新型内容
针对上述目前FPGA配置电路在读写时的安全隐患，本实用新型提供了一种具有掉电保护功能的FPGA配置电路，能够稳定配置芯片的工作电压，即使出现掉电情况，也能够维持工作一段时间，从而降低了数据读写出现错误的风险。
本实用新型采用的技术方案，提供了一种具有掉电保护功能的FPGA配置电路，其特征在于，包括：配置芯片，旁路单元，电解电容E1，二极管D1，电阻R1和电阻R2；旁路单元的第一端连接直流电压源VCC，旁路单元的第二端连接二极管D1的阳极，二极管D1的阴极连接电阻R1的第一端和电解电容E1的阳极，电解电容E1的阴极接地，电阻R1的第二端连接配置芯片的电源输入端和电阻R2的第一端，电阻R2的第二端接地，配置芯片的接地端接地；配置芯片的DATA端用于输出数据，配置芯片的DCLK端用于输入时钟信号，配置芯片的nCS端用于输入控制信号，配置芯片的ASDI端用于输入数据。
具体的，所述配置电路还包括：电阻R3；电阻R3的第一端连接电阻R2的第一端，电阻R3的第二端连接配置芯片的nCS端。
具体的，所述旁路单元包括：电容C1，电容C2，电容C3和电感L1；
旁路单元的第一端连接电容C1的第一端和电感L1的第一端，电容C1的第二端接地，电感L1的第二端连接旁路单元的第二端和电容C2的第一端，电容C2的第二端接地，电容C2的两端并联电容C3。
综上，采用本实用新型所述提供的具有掉电保护功能的FPGA配置电路，利用旁路单元和电解电容稳定配置芯片电源输入端的工作电压，在掉电时电解电容还可以起到备用电源的作用，使配置电路仍能够维持工作一段时间，从而可以降低数据读写出现风险的风险，确保FPGA开发板运行安全。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的具有掉电保护功能的FPGA配置电路图。
具体实施方式
以下将参照附图，通过实施例方式详细地描述本实用新型提供的一种具有掉电保护功能的FPGA配置电路。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本实用新型，但并不构成对本实用新型的限定。
本文中描述的各种技术可以用于但不限于FPGA应用开发领域，还可以用于其它诸如单片机应用开发等类似领域。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况，本文中术语“或/和”是描述另一种关联对象关系，表示可以存在两种关系，例如，A或/和B，可以表示：单独存在A，单独存在A和B两种情况，另外，本文中字符“/”，一般表示前后关联对象是一种“或”关系。
实施例一，图1示出了本实施例提供的具有掉电保护功能的FPGA配置电路图。所述具有掉电保护功能的FPGA配置电路，其特征在于，包括：配置芯片，旁路单元，电解电容E1，二极管D1，电阻R1和电阻R2；旁路单元的第一端连接直流电压源VCC，旁路单元的第二端连接二极管D1的阳极，二极管D1的阴极连接电阻R1的第一端和电解电容E1的阳极，电解电容E1的阴极接地，电阻R1的第二端连接配置芯片的电源输入端和电阻R2的第一端，电阻R2的第二端接地，配置芯片的接地端接地；配置芯片的DATA端用于输出数据，配置芯片的DCLK端用于输入时钟信号，配置芯片的nCS端用于输入控制信号，配置芯片的ASDI端用于输入数据。所述FPGA配置电路结构中，电阻R1和电阻R2分压为配置芯片提供合适的工作电压，二极管D1用于保证电解电容E1存储的电量不会反馈入直流电压源VCC中，旁路单元用于滤除杂散的高频信号；而电解电容E1一方面可以作为滤波电容滤除高频信号，稳定配置芯片电源输入端的电压，另一方面还可以作为备用电源设备，在正常情况是储电，在掉电时放电，为配置芯片继续提供一段时间的工作电压，从而可以降低数据读写出现风险的风险，确保FPGA开发板运行安全。
具体的，所述配置电路还包括：电阻R3；电阻R3的第一端连接电阻R2的第一端，电阻R3的第二端连接配置芯片的nCS端。电阻R3作为上拉电阻，用于稳定配置芯片的nCS端，以避免nCS端在掉电时出现不确定的输入电平。
具体的，所述旁路单元包括：电容C1，电容C2，电容C3和电感L1；旁路单元的第一端连接电容C1的第一端和电感L1的第一端，电容C1的第二端接地，电感L1的第二端连接旁路单元的第二端和电容C2的第一端，电容C2的第二端接地，电容C2的两端并联电容C3。
作为优化的，本实施例中，所述配置芯片为EPCS4S18，EPCS4S18的三个电源输入端均连接在电阻R1的第二端。当所述EPCS4S18芯片的nCS端为低电平时，FPGA芯片向EPCS4S18芯片写入数据，当nCS端为高电平时，FPGA芯片从EPCS4S18芯片中读取数据。所述直流电压源VCC的供电电压为5V。所述EPCS4S18的工作电压为3.3V，二极管D1的压降为0.7V，因此所述电阻R1的阻值为10K欧姆，电阻R2的阻值为33K欧姆。所述电阻R3的阻值为10K欧姆。所述旁路单元中，电容C1的容值为1微法，电容C2的容值为10微法，电容C3的容值为0.1微法，电感L1的电感值为330微亨。
本实施例提供的具有掉电保护功能的FPGA配置电路，利用旁路单元和电解电容稳定配置芯片电源输入端的工作电压，在掉电时电解电容还可以起到备用电源的作用，使配置电路仍能够维持工作一段时间，从而可以降低数据读写出现风险的风险，确保FPGA开发板运行安全。
如上所述，可较好的实现本实用新型。对于本领域的技术人员而言，根据本实用新型的教导，设计出不同形式的具有掉电保护功能的FPGA配置电路并不需要创造性的劳动。在不脱离本实用新型的原理和精神的情况下对这些实施例进行变化、修改、替换、整合和变型仍落入本实用新型的保护范围内。
Claims (5)
1.一种具有掉电保护功能的FPGA配置电路，其特征在于，包括：配置芯片，旁路单元，电解电容E1，二极管D1，电阻R1和电阻R2；
旁路单元的第一端连接直流电压源VCC，旁路单元的第二端连接二极管D1的阳极，二极管D1的阴极连接电阻R1的第一端和电解电容E1的阳极，电解电容E1的阴极接地，电阻R1的第二端连接配置芯片的电源输入端和电阻R2的第一端，电阻R2的第二端接地，配置芯片的接地端接地；
配置芯片的DATA端用于输出数据，配置芯片的DCLK端用于输入时钟信号，配置芯片的nCS端用于输入控制信号，配置芯片的ASDI端用于输入数据。
2.如权利要求1所述的具有掉电保护功能的FPGA配置电路，其特征在于，所述配置电路还包括：电阻R3；
电阻R3的第一端连接电阻R2的第一端，电阻R3的第二端连接配置芯片的nCS端。
3.如权利要求1所述的具有掉电保护功能的FPGA配置电路，其特征在于，所述旁路单元包括：电容C1，电容C2，电容C3和电感L1；
旁路单元的第一端连接电容C1的第一端和电感L1的第一端，电容C1的第二端接地，电感L1的第二端连接旁路单元的第二端和电容C2的第一端，电容C2的第二端接地，电容C2的两端并联电容C3。
4.如权利要求1所述的具有掉电保护功能的FPGA配置电路，其特征在于：
所述配置芯片为EPCS4S18，EPCS4S18的三个电源输入端均连接在电阻R1的第二端。
5.如权利要求4所述的具有掉电保护功能的FPGA配置电路，其特征在于：
所述直流电压源VCC的供电电压为5V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420708651.1U CN204256730U (zh) | 2014-11-24 | 2014-11-24 | 具有掉电保护功能的fpga配置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420708651.1U CN204256730U (zh) | 2014-11-24 | 2014-11-24 | 具有掉电保护功能的fpga配置电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204256730U true CN204256730U (zh) | 2015-04-08 |
Family
ID=52961016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420708651.1U Active CN204256730U (zh) | 2014-11-24 | 2014-11-24 | 具有掉电保护功能的fpga配置电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204256730U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104461948A (zh) * | 2014-11-24 | 2015-03-25 | 成都盛军电子设备有限公司 | 一种安全的fpga配置电路 |
| CN108132857A (zh) * | 2017-12-15 | 2018-06-08 | 天津津航计算技术研究所 | 一种fpga断电状态精确恢复方法 |
-
2014
- 2014-11-24 CN CN201420708651.1U patent/CN204256730U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104461948A (zh) * | 2014-11-24 | 2015-03-25 | 成都盛军电子设备有限公司 | 一种安全的fpga配置电路 |
| CN108132857A (zh) * | 2017-12-15 | 2018-06-08 | 天津津航计算技术研究所 | 一种fpga断电状态精确恢复方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108027780B (zh) | 一种存储器内容保护电路 | |
| CN101882464B (zh) | 用于自刷新模式的存储器装置控制 | |
| CN105468470A (zh) | 一种d触发看门狗mcu监控电路及其使用方法 | |
| CN105511803A (zh) | 一种存储介质的擦除中断处理方法 | |
| CN204256730U (zh) | 具有掉电保护功能的fpga配置电路 | |
| CN203250312U (zh) | 一种接口形式可扩展的通用核心处理子板 | |
| CN103219042A (zh) | 通过usb接口实现程序烧录的电路及存储器电路 | |
| CN202150274U (zh) | 一种eeprom数据防丢失电路结构 | |
| CN203338067U (zh) | 嵌入式系统中otp存储元件编程控制的电路结构 | |
| CN103970616A (zh) | 数据恢复系统及方法 | |
| CN103853638A (zh) | 一种刷新固件的方法及电子设备 | |
| CN104461948A (zh) | 一种安全的fpga配置电路 | |
| CN103092300A (zh) | 内存储器电源控制电路 | |
| CN105306023B (zh) | 脉冲延迟电路 | |
| CN103164007A (zh) | 密码清除电路 | |
| CN108648781A (zh) | 一种存储设备检测装置 | |
| CN105630120B (zh) | 一种加载处理器硬件配置字的方法及装置 | |
| CN203849724U (zh) | 基于可编程芯片的pcb板 | |
| CN204904204U (zh) | 一种芯片复位电路 | |
| CN109917888B (zh) | 一种内存转vpp_2v5电路及计算机 | |
| CN109684762B (zh) | 芯片及其引脚的设置电路 | |
| CN102955545A (zh) | 计算机 | |
| CN105676949B (zh) | 转接板及具有该转接板的主板 | |
| CN203673831U (zh) | 一种eeprom在线烧录电路及空调器 | |
| CN206148142U (zh) | 铁电随机存取存储器的电源时序控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170714 Address after: The new West Road 610000 in Sichuan Province, Chengdu city high tech Development Zone No. 2 Patentee after: Sichuan Di Information Technology Co., Ltd. Address before: 610000 Chengdu province high tech Zone, West core road, No. 5, No. Patentee before: CHENGDU SHENGJUN ELECTRONIC EQUIPMENT CO., LTD. |