CN101882464B - 用于自刷新模式的存储器装置控制 - Google Patents

用于自刷新模式的存储器装置控制 Download PDF

Info

Publication number
CN101882464B
CN101882464B CN201010171270.0A CN201010171270A CN101882464B CN 101882464 B CN101882464 B CN 101882464B CN 201010171270 A CN201010171270 A CN 201010171270A CN 101882464 B CN101882464 B CN 101882464B
Authority
CN
China
Prior art keywords
cke
memory controller
power module
storage arrangement
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010171270.0A
Other languages
English (en)
Other versions
CN101882464A (zh
Inventor
D·N·巴哈克塔
J·C·克里兹
E·D·佩尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN101882464A publication Critical patent/CN101882464A/zh
Application granted granted Critical
Publication of CN101882464B publication Critical patent/CN101882464B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

在存储器电路中，为了确保诸如DDR3 RDIMM的存储器装置在存储器控制器掉电并断电的同时安全地以自刷新模式运行，所述存储器装置的时钟使能(CKE)输入端与下面两个相连：(i)所述存储器控制器施加的CKE信号；以及(ii)所述电源模块提供的终止电压。为了将所述存储器控制器掉电，存储器控制器将所述CKE信号驱动为低，然后所述电源模块将所述终止电压驱动为低，然后所述电源模块将所述存储器控制器掉电。为了恢复正常操作，所述电源模块将所述存储器控制器加电，然后所述存储器控制器将所述CKE信号驱动为低，然后所述电源模块将所述终止电压加电。通过将所述终止电压保持为低，所述存储器电路确保在所述存储器装置掉电并断电的同时，所述存储器装置停留在自刷新模式中。

Description

用于自刷新模式的存储器装置控制
技术领域
本发明涉及电子技术，以及具体来讲涉及具有自刷新模式的存储器装置。
背景技术
在典型的计算机硬件体系结构中，集成电路(IC)存储器装置芯片是由分立的IC存储器控制器芯片控制的，该IC存储器控制器芯片在所述存储器装置的正常操作期间，控制写入数据至所述存储器装置和控制从所述存储器装置读取数据。一些存储器装置能够在自刷新模式中运行，在自刷新模式中，即使当所述存储器控制器断电(power off)时，所述存储器装置也能维持它所存储的数据。
对于一些存储器装置，诸如DDR1和DDR2寄存的双列直插式存储器模块(RDIMM)(其中DDR代表“双倍数据速率”)，可以使用所述存储器装置的RESET信号，来通过保持所述存储器装置的时钟使能(CKE)线为低，同时允许所述存储器控制器被掉电(power down)，将所述存储器装置保持在自刷新模式中。对于其它存储器装置，诸如DDR3 RDIMM存储器装置，断言(asserting)所述RESET信号使所述存储器装置退出自刷新模式。因而，当所述存储器控制器断电的时候，不能使用所述RESET信号来将所述存储器装置保持在自刷新模式中，由此可能危及存储在存储器装置中的数据的完整性。
发明内容
在一个实施例中，本发明是一种用于操作具有存储器装置、存储器控制器和电源模块的存储器电路的方法。所述存储器控制器通过施加时钟使能(CKE)信号到所述存储器装置的CKE输入端来控制所述存储器装置的正常操作，其中所述CKE输入端进一步被连接至被电源模块供电至CKE终止电压的CKE终止节点。然后所述存储器控制器通过以下来逐步掉电：(1)所述存储器控制器驱动所述CKE信号为低，(2)然后所述电源模块将所述CKE终止电压掉电，以及(3)然后所述电源模块将所述存储器控制器掉电。
在另一个实施例中，本发明是一种电路，包括：(1)具有CKE输入端的存储器装置，(2)被连接来施加CKE信号到CKE输入端的存储器控制器，以及(3)被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止节点的电源模块。在正常操作期间，所述存储器控制器将所述CKE信号施加到所述CKE输入端，而所述电源模块施加所述CKE终止电压到所述CKE终止节点。在掉电操作期间，所述存储器控制器驱动所述CKE信号为低，继之以所述电源模块将所述CKE终止电压掉电，继之以所述电源模块将所述存储器控制器掉电。
在又一个实施例中，本发明是一种电源模块，其用于如下的电路，该电路包括：具有CKE输入端的存储器装置，和被连接来施加CKE信号到所述CKE输入端的存储器控制器。所述电源模块适于被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止节点。在正常操作期间，所述存储器控制器施加所述CKE信号到所述CKE输入端，而所述电源模块施加所述CKE终止电压到所述CKE终止节点。在掉电操作期间，所述存储器控制器驱动所述CKE信号为低，继之以所述电源模块将所述CKE终止电压掉电，继之以所述电源模块将所述存储器控制器掉电。
附图说明
根据下面的详细说明、所附权利要求书和附图，本发明的其他方面、特征和优点将变得更加明显，在附图中相同参考标记表示类似或相同的要素。
图1示出了依照本发明一个实施例的存储器电路的简化框图；
图2示出了依照本发明一个实施例的将图1的存储器电路掉电的过程的流程图；以及
图3示出了依照本发明一个实施例的接着图2的掉电过程的、将图1的存储器电路加电(power up)的过程的流程图。
具体实施方式
如本说明书里使用的，术语“断电”指的是这样一种集成电路(IC)芯片的状态，其中没有电源施加到该芯片。术语“通电(power on)”指的是电源被施加到所述芯片的状态。术语“加电”指的是从断电状态到通电状态的转换，而术语“掉电”指的是从通电状态到断电状态的转换。
图1示出了依照本发明一个实施例的存储器电路100的简化框图。存储器电路100包括：DDR3 RDIMM存储器装置102，存储器控制器104，电源模块106，复位控制器108，以及终止电阻器110。存储器控制器104控制数据到存储器装置102的写入和数据从存储器装置102的读取。电源模块106分别经由电源线112和电源线114向存储器装置102和存储器控制器104供电。此外，电源模块106提供终止电压Vttcke到终止电阻器110，其中电源模块106能够将所述终止电压Vttcke掉电，同时维持另一个DRAM电源线112通电。在图1中，Vttcke既表示终止节点又表示由电源模块106施加到该终止节点的终止电压。复位控制器108施加(低电平有效)复位信号116来将存储器装置102复位。
除图1中未示出的许多不同信号之外，存储器控制器104还施加时钟使能信号CKE到存储器装置102的CKE输入端118。为了使存储器控制器104能写数据到存储器装置102和从存储器装置102读取数据，所述CKE信号必须为高。如图1所示，除被连接至来自存储器控制器104的CKE信号之外，存储器装置102的CKE输入端118还经由终止电阻器110连接至来自电源模块106的终止电压Vttcke。
在一个实现方式中，图1中示出的每个元件(包括终止电阻器110)是安装在电路板上并经由合适的板迹线互连的分立的电子模块。存储器控制器104可以是更大的集成电路模块的一部分，该集成电路模块除提供对存储器装置102的控制之外，还提供与图1中未示出的其他系统元件相关的其他功能。同样地，电源模块106可以向图1中未示出的其它系统元件(包括其它存储器装置)供电。
图2示出了依照本发明一个实施例的用于将图1的存储器电路100掉电的过程的流程图。在步骤202，存储器控制器104将所述CKE信号驱动为低，由此将存储器装置102置于自刷新模式中。在步骤204，电源模块106将所述终止电压Vttcke掉电至地。在步骤206，电源模块106将存储器控制器104掉电。通过将所述终止电压Vttcke保持为低，存储器电路100确保了：在存储器控制器104被掉电的同时并且只要存储器控制器104保持被断电，存储器装置102停留在自刷新模式中。应注意的是，在图2的整个过程期间，电源模块102将DRAM电源线112维持在它们的正常操作电平，并且复位控制器108将(低电平有效)复位信号116维持在高电平。这使得存储器控制器104能够被完全断电。
图3示出了依照本发明一个实施例的、接着图2的掉电过程的、用于将图1的存储器电路100加电的过程的流程图。在步骤302，电源模块106将存储器控制器104加电。在步骤304，存储器控制器104将CKE信号驱动为低，这是用于加电复位的初始默认设置。在步骤306，电源模块106将终止电压Vttcke加电。通过将所述终止电压Vttcke保持为低，存储器电路100确保存储器装置102停留在自刷新模式中，直到存储器控制器104被加电并且能够重新开始控制存储器装置102的操作。这里，再一次的，在图3的整个过程中，电源模块106将DRAM电源线112维持在它们的正常操作电平，并且复位控制器108将复位信号116维持在高电平。
虽然已经以具有终止电阻器110的图1的存储器电路100的角度描述了本发明，但是应该理解的是，可以使用其它合适的类型的阻抗装置和其组合来将所述存储器装置的CKE输入端连接到合适的终止电压。
虽然已经以具有单个DDR3 RDIMM存储器装置的图1的存储器电路100的角度描述了本发明，但是应该理解的是，总的来说，本发明可以被实现用于任何适当类型的具有一个或多个存储器装置的存储器拓扑结构，其中那些存储器装置可以是RDIMM，诸如DDR1，DDR2或DDR3 RDIMMs或者其它适当的板上(on-board)装置。
本发明可以被实现为基于电路(模拟的、数字的或模拟数字混合的)的处理，包括如单个集成电路(诸如ASIC或FPGA)、多芯片模块、单个卡、或多卡电路组件的可能实现方式。对本领域技术人员显而易见的是，电路元件的各种功能也可以被实现为以软件程序形式的处理块。这种软件可以应用于例如数字信号处理器、微控制器或通用计算机中。
出于本说明书的目的，术语“耦合”、“耦合中”、“被耦合”、“连接”、“连接中”、或“被连接”指的是任何本领域中已知的或将来开发的允许能量在两个或更个元件之间传输方式，并且构思了插入一个或多个另外的元件，但不是必需的。相反地，术语“被直接耦合”、“被直接连接”等则暗指没有这些附加元件。
此外将理解的是，本领域技术人员在不脱离如下述权利要求所表述的本发明的范围的情况下，可对为了解释本发明的本质而已经描述和举例示出的各部分的细节、材料和布置的作出各种改变。
权利要求书中附图数字和/或附图参考标志的使用意在标识所要求保护的主题的一个或多个的可能的实施例，以方便权利要求的解释。这种使用不应被认为是必然将权利要求的范围限制为相应附图中示出的实现方式。
应该理解的是，这里说明的示例性方法的各步骤不是必须按照所描述的步骤执行的，并且所述方法的各步骤的顺序应当被理解为仅仅是示例性的。同样的，在符合本发明的各种实施例的方法中，可以包括附加步骤，并且可以省略或合并某些步骤。
虽然下述方法权利要求中的要素(如果有)被以具有对应标记的特定顺序来叙述，但是并不必然意图将这些要素局限于以该特定顺序实现，除非权利要求的引述以另外的方式暗指了用于实现这些要素中的某些或全部的特定顺序。
这里提及的“一个实施例”或“一实施例”指的是：结合所述实施例描述的特定特征、结构或者特性可以被包括在本发明的至少一个实施例中。在说明书中多处出现的短语“在一个实施例中”并不是必然都表示同一实施例，也不是必然表示其他实施例互不包含的独立或可替换实施例。上述情况也适用于术语“实现方式”。

Claims (10)

1.一种用于操作存储器电路的方法，所述存储器电路具有存储器装置、存储器控制器和电源模块，所述方法包括如下步骤：
(a)所述存储器控制器通过施加时钟使能CKE信号到所述存储器装置的CKE输入端来控制所述存储器装置的正常操作，其中：
所述CKE输入端进一步被连接至被电源模块供电至CKE终止电压的CKE终止节点；并且
在正常操作期间，所述电源模块（i）施加一个或多个其它电压到所述存储器装置，（ii）供电到所述存储器控制器，以及（iii）施加CKE终止电压到所述CKE终止节点；
(b)然后通过以下将存储器控制器掉电：
（b1）所述存储器控制器将所述CKE信号驱动为低，以将所述存储器装置置于自刷新模式，同时所述电源模块继续（i）施加一个或多个其它电压到所述存储器装置，（ii）供电到所述存储器控制器，以及（iii）施加CKE终止电压到所述CKE终止节点；
（b2）然后所述电源模块将所述CKE终止电压掉电，同时所述电源模块继续（i）施加一个或多个其它电压到所述存储器装置，以及（ii）供电到所述存储器控制器；以及
（b3）然后所述电源模块将所述存储器控制器掉电，同时所述电源模块继续施加一个或多个其它电压到所述存储器装置，以使得在所述存储器控制器掉电之后所述存储器装置停留在自刷新模式中。
2.如权利要求1所述的方法，还包括：
(c)然后，通过下述将所述存储器控制器加电：
（c1）所述电源模块将所述存储器控制器加电；
（c2）然后所述存储器控制器将所述CKE信号驱动为低；以及
（c3）然后所述电源模块将所述CKE终止电压加电。
3.如权利要求1所述的方法，其中所述存储器装置是寄存的双列直插式存储器模块RDIMM。
4.如权利要求3所述的方法，其中所述RDIMM存储器装置是双倍数据速率三DDR3RDIMM存储器装置。
5.如权利要求1所述的方法，其中在步骤（b1）-（b3）期间，复位控制器将到所述存储器装置的复位信号去断言。
6.如权利要求1所述的方法，其中所述CKE终止节点经由电阻器与所述CKE输入端相连。
7.一种电路，包括：
存储器装置，其具有时钟使能CKE输入端；
存储器控制器，其被连接来施加CKE信号到所述CKE输入端；以及
电源模块，其被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止节点，其中：
在正常操作期间，所述存储器控制器施加所述CKE信号到所述CKE输入端，而所述电源模块（i）施加一个或多个其它电压到所述存储器装置，（ii）供电到所述存储器控制器，以及（iii）施加所述CKE终止电压到所述CKE终止节点；以及
在掉电操作期间，（1）所述存储器控制器将所述CKE信号驱动为低，以将所述存储器装置置于自刷新模式，同时所述电源模块继续（i）施加一个或多个其它电压到所述存储器装置，（ii）供电到所述存储器控制器，以及（iii）施加CKE终止电压到所述CKE终止节点；继之以（2）所述电源模块将所述CKE终止电压掉电，同时所述电源模块继续（i）施加一个或多个其它电压到所述存储器装置，以及（ii）供电到所述存储器控制器；继之以（3）所述电源模块将所述存储器控制器掉电，同时所述电源模块继续施加一个或多个其它电压到所述存储器装置，以使得在所述存储器控制器掉电之后所述存储器装置停留在自刷新模式中。
8.如权利要求7所述的电路，其中在加电操作期间，所述电源模块将所述存储器控制器加电，继之以所述存储器控制器将所述CKE信号驱动为低，继之以所述电源模块将所述CKE终止电压加电。
9.一种用于电路的电源模块，所述电路包括具有时钟使能（CKE）输入端的存储器装置以及被连接来施加CKE信号到所述CKE输入端的存储器控制器，其中：
所述电源模块适用于被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止节点；
在正常操作期间，所述存储器控制器施加所述CKE信号到所述CKE输入端，而所述电源模块（i）施加一个或多个其它电压到所述存储器装置，（ii）供电到所述存储器控制器，以及（iii）施加所述CKE终止电压到所述CKE终止节点；以及
在掉电操作期间，（1）所述存储器控制器将所述CKE信号驱动为低，以将所述存储器装置置于自刷新模式，同时所述电源模块继续（i）施加一个或多个其它电压到所述存储器装置，（ii）供电到所述存储器控制器，以及（iii）施加CKE终止电压到所述CKE终止节点；继之以（2）所述电源模块将所述CKE终止电压掉电，同时所述电源模块继续（i）施加一个或多个其它电压到所述存储器装置，以及（ii）供电到所述存储器控制器；继之以（3）所述电源模块将所述存储器控制器掉电，同时所述电源模块继续施加一个或多个其它电压到所述存储器装置，以使得在所述存储器控制器掉电之后所述存储器装置停留在自刷新模式中。
10.如权利要求9所述的电源模块，其中在加电操作期间，所述电源模块将所述存储器控制器加电，继之以所述存储器控制器将动所述CKE信号驱动为低，继之以所述电源模块将所述CKE终止电压加电。
CN201010171270.0A 2009-04-29 2010-04-28 用于自刷新模式的存储器装置控制 Expired - Fee Related CN101882464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/431,876 US7869300B2 (en) 2009-04-29 2009-04-29 Memory device control for self-refresh mode
US12/431,876 2009-04-29

Publications (2)

Publication Number Publication Date
CN101882464A CN101882464A (zh) 2010-11-10
CN101882464B true CN101882464B (zh) 2013-10-30

Family

ID=42226108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010171270.0A Expired - Fee Related CN101882464B (zh) 2009-04-29 2010-04-28 用于自刷新模式的存储器装置控制

Country Status (6)

Country Link
US (1) US7869300B2 (zh)
EP (1) EP2246769A1 (zh)
JP (1) JP5590605B2 (zh)
KR (1) KR20100118950A (zh)
CN (1) CN101882464B (zh)
TW (1) TWI527030B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US9159397B2 (en) 2012-12-04 2015-10-13 Micron Technology, Inc. Methods and apparatuses for refreshing memory
JP2014146115A (ja) * 2013-01-28 2014-08-14 Canon Inc データ処理装置およびその制御方法
US10055370B2 (en) * 2014-07-09 2018-08-21 Advanced Micro Devices, Inc. Method and apparatis for processor standby
US9142280B1 (en) 2014-08-06 2015-09-22 Freescale Semiconducotr, Inc. Circuit for configuring external memory
JP6712312B2 (ja) * 2015-08-24 2020-06-17 エスアールシー ラボス、エルエルシー メモリモジュールまたはサブシステムと併置されたデータメンテナンスブロックを組み込んだｄｒａｍメモリコントローラを用いて再構成可能なデバイスを再プログラミングする場合にｄｒａｍデータを保持するシステムおよび方法
JP6516630B2 (ja) * 2015-08-26 2019-05-22 キヤノン株式会社 メモリ制御回路及びその制御方法
KR102535182B1 (ko) 2016-07-27 2023-05-23 에스케이하이닉스 주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574082A (zh) * 2003-05-23 2005-02-02 海力士半导体有限公司 用于控制同步半导体存储装置中自我刷新操作的控制设备
CN1744001A (zh) * 2004-08-31 2006-03-08 佳能株式会社 数据存储装置及其控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US6564329B1 (en) * 1999-03-16 2003-05-13 Linkup Systems Corporation System and method for dynamic clock generation
US6829677B1 (en) * 2000-05-18 2004-12-07 International Business Machines Corporation Method and apparatus for preserving the contents of synchronous DRAM through system reset
TW588235B (en) * 2001-04-02 2004-05-21 Via Tech Inc Motherboard with less power consumption
JP3799251B2 (ja) * 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
US7164611B2 (en) * 2004-10-26 2007-01-16 Micron Technology, Inc. Data retention kill function
JP4775141B2 (ja) * 2005-09-29 2011-09-21 株式会社ハイニックスセミコンダクター 遅延固定ループ回路
DE102006036822A1 (de) * 2006-08-07 2008-02-14 Qimonda Ag Verfahren zum Betrieb eines Speichermoduls und Speichermodul
KR100866601B1 (ko) * 2006-12-04 2008-11-03 삼성전자주식회사 반도체 장치의 종단 저항을 제어할 수 있는 장치 및 방법
JP2008217890A (ja) * 2007-03-02 2008-09-18 Ricoh Co Ltd 電子装置、画像処理装置及び電源供給制御方法
US7729191B2 (en) * 2007-09-06 2010-06-01 Micron Technology, Inc. Memory device command decoding system and memory device and processor-based system using same
JP5200692B2 (ja) * 2007-09-14 2013-06-05 株式会社リコー データ処理装置、データ処理装置の電圧制御方法及び画像形成装置
US7715264B2 (en) * 2008-06-24 2010-05-11 Qimonda North America Corp. Method and apparatus for selectively disabling termination circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574082A (zh) * 2003-05-23 2005-02-02 海力士半导体有限公司 用于控制同步半导体存储装置中自我刷新操作的控制设备
CN1744001A (zh) * 2004-08-31 2006-03-08 佳能株式会社 数据存储装置及其控制方法

Also Published As

Publication number Publication date
TW201044391A (en) 2010-12-16
JP2010262645A (ja) 2010-11-18
CN101882464A (zh) 2010-11-10
US7869300B2 (en) 2011-01-11
US20100278000A1 (en) 2010-11-04
EP2246769A1 (en) 2010-11-03
KR20100118950A (ko) 2010-11-08
TWI527030B (zh) 2016-03-21
JP5590605B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
CN101882464B (zh) 用于自刷新模式的存储器装置控制
EP2472409B1 (en) Input-output module, and method for extending a memory interface for input-output operations
US8879348B2 (en) Power management in semiconductor memory system
US20140133240A1 (en) Solid state storage device with sleep control circuit
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
US20140112084A1 (en) On-Die Termination of Address and Command Signals
JP5235036B2 (ja) 差動式オンライン終端
US20080126816A1 (en) Apparatus and method for switching an apparatus to a power saving mode
CN103123579A (zh) 具有附加微控制器的备用工作
US9984762B1 (en) Cascaded E-fuse switch circuits to control data backup in a storage device
CN103176883A (zh) 固态硬盘状态监控系统
CN107667326B (zh) 双存储器平台中的功率管理
CN102831919A (zh) 固态硬盘及支持所述固态硬盘的主板
US20110138162A1 (en) Reconfigurable load-reduced memory buffer
TW201423760A (zh) 固態硬碟及支援該固態硬碟的主機板
US8139433B2 (en) Memory device control for self-refresh mode
CN103853638A (zh) 一种刷新固件的方法及电子设备
CN103092783A (zh) 内存控制器以及内存系统
US20100161874A1 (en) Multiple slot memory system
CN108628774A (zh) 存储器控制电路单元、存储器存储装置及信号接收方法
CN113448906B (zh) 一种pcie接口扩展供电结构及供电方法
CN108962302B (zh) 一种可双路供电及读写的存储装置
CN105573929A (zh) 一种固态硬盘的控制器模块
CN205563563U (zh) 数学公式存储器
CN1971756A (zh) 同步存储器控制装置、同步存储器及其控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES CORP.

Effective date: 20150806

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150806

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Patentee before: LSI Corp.

TR01 Transfer of patent right

Effective date of registration: 20181022

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20200428

CF01 Termination of patent right due to non-payment of annual fee