CN104137405A - 升压电路 - Google Patents

升压电路 Download PDF

Info

Publication number
CN104137405A
CN104137405A CN201380010850.3A CN201380010850A CN104137405A CN 104137405 A CN104137405 A CN 104137405A CN 201380010850 A CN201380010850 A CN 201380010850A CN 104137405 A CN104137405 A CN 104137405A
Authority
CN
China
Prior art keywords
circuit
output
booster
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380010850.3A
Other languages
English (en)
Inventor
滨本幸昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN104137405A publication Critical patent/CN104137405A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

将供给电压升压而得到升压电路输出(VOUT)的升压电路(51)，具备：生成时钟信号(CLK)的振荡电路(1)；利用该时钟信号(CLK)将供给电压升压，由此得到电荷泵输出(VCP)的电荷泵电路(2)；感测升压电路输出(VOUT)的电压并输出感测信号(EN)的感测电路(3)；及将电荷泵输出(VCP)与升压电路输出(VOUT)的连接切断的输出电路(4)。振荡电路(1)根据感测信号(EN)来控制振荡电路(1)的输出的激活/非激活。输出电路(4)根据感测信号(EN)来控制输出电路(4)的切断。

Description

升压电路
技术领域
本发明涉及半导体存储器等所采用的升压电路，特别是涉及减小升压电压的过冲(overshoot)及波动(ripple)的升压电路。
背景技术
闪速存储器等的半导体存储器为了执行数据的写入、擦除、及读出动作而需要比外部电源电压更高的电压。这种半导体存储器具有升压电路，升压电路具备：生成时钟信号的振荡电路、利用该时钟信号将供给电压升压的电荷泵电路、感测升压电压并按照将该升压电压维持在某一电压范围的方式进行控制的感测电路。
升压电压的电压范围对被供给升压电压的电路的稳定动作造成响。特别是，升压电压的上限对被供给升压电压的晶体管的特性劣化造成影响。因而，需要使升压电压的电压范围减小。
根据某一现有技术，设置2个在感测电路中进行比较的电压，升压电压达到低的一侧的第1比较电压为止，电荷泵电路以通常的升压能力进行升压动作，若升压电压超过第1比较电压，则通过降低时钟信号的频率而使升压能力下降，根据升压电压与高的一侧的第2比较电压的比较结果对电荷泵电路的激活(activation)/非激活(deactivation)进行切换，由此使升压电压的电压范围减小(参照专利文献1)。
在先技术文献
专利文献
专利文献1：JP特开2005-190533号公报
发明内容
-发明所要解决的技术问题-
然而，在上述现有技术中，自感测电路中的第2比较电压近旁的比较结果的确定到电荷泵电路的激活/非激活的切换为止产生的延迟，使得多余的时钟脉冲被输入电荷泵电路中，结果较高地升压至必要值以上，因此产生过冲。再有，若升压电压超过第1比较电压，则使升压能力下降，因此升压电路无法追踪急剧的负载的变化，升压电压有可能下降。
还有，在升压电压的上限较高的情况下，被供给升压电压的晶体管需要使用具备厚的氧化膜的高耐压用的晶体管，使得电路面积及制造成本增加。
本发明的目的在于，在升压电路中不会使升压能力下降地减小升压电压的电压范围。
-用于解决技术问题的手段-
本发明的升压电路在电荷泵输出与升压电路输出之间设置输出电路，根据升压电路输出来切换输出电路的连接/切断。
具体地说明的话，本发明涉及的升压电路是将供给电压升压并向第1端子输出的升压电路，其具备：振荡电路，其生成时钟信号；电荷泵电路，其利用所述时钟信号将所述供给电压升压，向第2端子输出升压电压；感测电路，其感测所述第1端子的电压并输出感测信号；以及输出电路，其切断所述第1端子与所述第2端子的连接，所述振荡电路根据所述感测信号来控制所述振荡电路的输出的激活/非激活，所述输出电路根据所述感测信号来控制所述输出电路的切断。
根据该构成，若升压电路输出达到给定的电压，则输出电路将电荷泵输出与升压电路输出的连接切断。由此，即便振荡电路的非激活化存在延迟而使电荷泵输出暂时继续上升，升压电路输出也会立即停止上升。因而，能减小升压电压的电压范围。
-发明效果-
根据本发明，能减小升压电压的电压范围并实现被供给升压电压的电路的稳定电路动作。再有，因为可以降低升压电压的上限，所以可抑制被供给升压电压的晶体管的特性劣化。
再有，由于切断电荷泵输出与升压电路输出的连接后，电荷泵输出会暂时上升，故在升压电路输出比给定的电压下降时若连接输出电路，则因电荷泵输出的电荷会使升压电路输出上升，因此可以提高升压电压的下限，由此能减小升压电压的电压范围。
附图说明
图1是表示本发明的实施方式涉及的升压电路的构成的框图。
图2是表示图1中的振荡电路的一例的电路图。
图3是表示图1中的电荷泵电路的一例的电路图。
图4是图3的电荷泵电路中的2相时钟信号的波形图。
图5是表示图1中的感测电路的一例的电路图。
图6是表示图1中的开关电路的一例的电路图。
图7是用于说明图6的开关电路的动作的信号波形图。
图8是用于说明图1的升压电路的动作的信号波形图。
图9是表示图1中的开关电路的其他例的电路图。
图10是用于说明图9的开关电路的动作的信号波形图。
图11是表示图1的升压电路的变形例的框图。
图12是搭载了图1或图11的升压电路的半导体存储器的框图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1表示本发明的实施方式涉及的升压电路51的构成。图1的升压电路51是将供给电压升压而得到升压电路输出VOUT的电路，具备：生成时钟信号CLK的振荡电路1；利用该时钟信号CLK将供给电压升压，由此得到电荷泵输出VCP的电荷泵电路2；感测升压电路输出VOUT的电压并将感测信号EN输出的感测电路3；和切断电荷泵输出VCP与升压电路输出VOUT的连接的输出电路4。感测电路3根据升压电路输出VOUT来输出感测信号EN。
图2表示图1中的振荡电路1的一例。图2的振荡电路1将变换器列11与AND电路12连接为构成能控制的环状振荡器，在感测信号EN为高电平的情况下将时钟信号CLK激活，在感测信号EN为低电平的情况下不激活时钟信号CLK而输出低电平。振荡电路1只要不激活时钟信号CLK即可，并非一定要停止振荡。
图3表示图1中的电荷泵电路2的一例。图3的电荷泵电路2是Dickson型电荷泵电路，其通过利用时钟信号CLK将供给电压VDD升压，从而得到正的升压电压、即电荷泵输出VCP(＞VDD)，由用于生成反相时钟信号CLKB的1个变换器21、n个(n为整数)MOS电容C1～Cn和(n+1)个MOS晶体管T0～Tn构成。图4是图3的电荷泵电路2中的2相时钟信号CLK、CLKB的波形图。
图5表示图1中的感测电路3的一例。图5的感测电路3由分压电路30与差动放大电路33构成。分压电路30在升压电路输出VOUT与接地电压GND之间串联地连接电阻元件31、32，输出以电阻元件31、32的电阻比决定的分压电压VDIV。差动放大电路33将分压电压VDIV与基准电压VREF作为输入，在分压电压VDIV比基准电压VREF高的情况下输出低电平的感测信号EN，在分压电压VDIV比基准电压VREF低的情况下输出高电平的感测信号EN。
图6表示作为图1中的输出电路4的一例的开关电路。图6的输出电路4由P沟道型MOS晶体管41和具备逻辑反相功能的电平移位电路42构成。P沟道型MOS晶体管41的源极端子与电荷泵输出VCP连接，漏极端子与升压电路输出VOUT(＞VDD)连接。电平移位电路42接受感测信号EN的输入，将具备升压电路输出VOUT与接地电压GND之间的输出振幅的输出信号LOP输出。P沟道型MOS晶体管41的栅极端子接受电平移位电路42的输出信号LOP。
图7是图6的输出电路4的动作说明图。在感测信号EN为低电平(＝GND)的情况下，作为电平移位电路42的输出信号LOP而输出升压电路输出VOUT(＞VDD)。再有，在感测信号EN为高电平(＝VDD)的情况下，作为电平移位电路42的输出信号LOP而输出接地电压GND。
图8是图1的升压电路51的动作说明图。若升压电路输出VOUT的电压比感测电路3所设定的感测电压高，则感测信号EN变为低电平，升压电路输出VOUT与电荷泵输出VCP的连接被输出电路4切断，结果升压电路输出VOUT不再上升。另一方面，在自感测信号EN变为低电平起至振荡电路1被非激活化为止的期间内输入时钟信号CLK的几个脉冲，电荷泵输出VCP达到比升压电路输出VOUT高的电压。然后，因与升压电路输出VOUT连接的电路的负载，若升压电路输出VOUT的电压下降而变得低于感测电压，则感测信号EN变为高电平，升压电路输出VOUT与电荷泵输出VCP被连接，结果因电荷泵输出VCP的电荷而使升压电路输出VOUT下降的速度减缓，或者升压电路输出VOUT上升。
以上动作的结果，从感测信号EN的转变到振荡电路1的非激活化为止的期间内产生的多余的时钟信号CLK的脉冲不会对升压电路输出VOUT造成影响，能够减小升压电路输出VOUT的电压范围。再有，与前述现有技术不同在设定的感测电压近旁无需使升压能力下降，因此图1的升压电路51也可以追踪急剧的负载的变化。
图9表示图1中的输出电路4的其他例。图9的输出电路4适于通过电荷泵电路2而获得负的电荷泵输出VCP(＜0V)的情况，由N沟道型MOS晶体管43、及不具备逻辑反相功能的电平移位电路44构成。N沟道型MOS晶体管43的源极端子与电荷泵输出VCP连接，漏极端子与升压电路输出VOUT(＜0V)连接。电平移位电路44接受感测信号EN的输入，将具备电源电压VDD与升压电路输出VOUT之间的输出振幅的输出信号LON输出。N沟道型MOS晶体管43的栅极端子接受电平移位电路44的输出信号LON。
图10是图9的输出电路4的动作说明图。在感测信号EN为低电平(＝GND)的情况下，作为电平移位电路44的输出信号LON而输出升压电路输出VOUT(＜0V)。再有，在感测信号EN为高电平(＝VDD)的情况下，作为电平移位电路44的输出信号LON而输出电源电压VDD。
另外，振荡电路1、感测电路3及输出电路4可以由具备与电荷泵电路2同等以下的氧化膜厚的MOS晶体管或MOS电容构成。
图11表示本发明的实施方式涉及的升压电路51的其他构成。图11中的感测电路3在“根据升压电路输出VOUT而输出感测信号EN、及使该感测信号EN延迟而得的第2感测信号EN1”这一点上和图1中的感测电路3不同。其他构成也可以与图1相同。输出电路4根据感测信号EN而切换为切断。振荡电路1根据使感测信号EN延迟而得的第2感测信号EN1切换为非激活。因而，输出电路4向切断的切换后，电荷泵输出VCP也与图1的构成相比更大幅度地升压。
再有，输出电路4的输出切断后，由于电荷泵输出VCP也会暂时上升，故在升压电路输出VOUT与给定的电压相比有所下降时若连接输出电路4，则因电荷泵输出VCP的电荷使得升压电路输出VOUT与图1的构成相比更大幅度地上升。因而，可以提高升压电压的下限，由此可减小升压电压的电压范围。其中，因为电荷泵输出VCP与图1的构成相比更大幅度地上升，所以也有时需要变更输出电路4的耐压。
另外，第2感测信号EN1例如可以在感测电路3的输出与振荡电路1的输入之间的任意点通过使感测信号EN延迟而得到。
图12是搭载了图1或图11的升压电路51的半导体存储器50的框图。图12的半导体存储器50由升压电路51、调整器电路52、行译码器53、列译码器54、读出放大器/数据锁存电路55、和存储器单元阵列56构成。行译码器53及列译码器54是用于选择对存储器单元阵列56进行写入或读出的存储器单元的译码器。读出放大器/数据锁存电路55是用于进行数据的比较/判定的电路，该数据是进行写入或读出的数据。作为写入电压或读出电压，升压电路51向行译码器53及列译码器54供给升压电路输出VOUT。调整器电路52根据升压电路输出VOUT生成稳定化电压VR，并将该稳定化电压VR向行译码器53及列译码器54供给。
图12的半导体存储器50是闪速存储器、电阻变化型或磁阻变化型的非易失性半导体存储器等。
-工业实用性-
本发明涉及的升压电路可减小升压电压的电压范围并能实现被供给升压电压的电路的稳定电路动作。再有，因为可以降低升压电压的上限，所以能抑制被供给升压电压的晶体管的特性劣化。因而，具有可实现半导体存储器的高精度的改写电压控制、MOS晶体管的高可靠性的效果，对于电阻变化型非易失性半导体存储器等来说是有用的。
-符号说明-
1 振荡电路
2 电荷泵电路
3 感测电路
4 开关电路
11 变换器列
12 AND电路
21 变换器
30 分压电路
31、32 电阻元件
33 差动放大电路
41 P沟道型MOS晶体管
42 电平移位电路
43 N沟道型MOS晶体管
44 电平移位电路
50 半导体存储器
51 升压电路
52 调整器电路
53 行译码器
54 列译码器
55 读出放大器/数据锁存电路
56 存储器单元阵列
C1～Cn MOS 电容
T0～Tn N沟道型MOS晶体管

Claims (10)

1.一种升压电路，将供给电压升压并向第1端子输出，其具备：
振荡电路，其生成时钟信号；
电荷泵电路，其利用所述时钟信号将所述供给电压升压，向第2端子输出升压电压；
感测电路，其感测所述第1端子的电压并输出感测信号；以及
输出电路，其切断所述第1端子与所述第2端子的连接，
所述振荡电路根据所述感测信号来控制所述振荡电路的输出的激活/非激活，
所述输出电路根据所述感测信号来控制所述输出电路的切断。
2.根据权利要求1所述的升压电路，其特征在于，
所述输出电路是将所述第1端子与所述第2端子连接或切断的开关电路。
3.根据权利要求1所述的升压电路，其特征在于，
所述振荡电路根据所述感测信号来控制所述振荡电路的激活/非激活。
4.根据权利要求2所述的升压电路，其特征在于，
所述电荷泵电路向所述第2端子输出正的升压电压，
所述开关电路具有根据所述第1端子的电压而控制栅极电压的P沟道型MOS晶体管。
5.根据权利要求2所述的升压电路，其特征在于，
所述电荷泵电路向所述第2端子输出负的升压电压，
所述开关电路具有根据所述第1端子的电压而控制栅极电压的N沟道型MOS晶体管。
6.根据权利要求2所述的升压电路，其特征在于，
所述振荡电路、所述感测电路及所述开关电路由具备与所述电荷泵电路同等以下的氧化膜厚的MOS晶体管或MOS电容构成。
7.一种半导体存储器，其搭载了权利要求1～6的任一项所述的升压电路。
8.一种非易失性半导体存储器，其搭载了权利要求1～6的任一项所述的升压电路。
9.一种电阻变化型非易失性半导体存储器，其搭载了权利要求1～6的任一项所述的升压电路。
10.一种磁阻变化型非易失性半导体存储器，其搭载了权利要求1～6的任一项所述的升压电路。
CN201380010850.3A 2012-02-28 2013-02-08 升压电路 Pending CN104137405A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-041535 2012-02-28
JP2012041535 2012-02-28
PCT/JP2013/000695 WO2013128806A1 (ja) 2012-02-28 2013-02-08 昇圧回路

Publications (1)

Publication Number Publication Date
CN104137405A true CN104137405A (zh) 2014-11-05

Family

ID=49082023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010850.3A Pending CN104137405A (zh) 2012-02-28 2013-02-08 升压电路

Country Status (4)

Country Link
US (1) US20140307499A1 (zh)
JP (1) JPWO2013128806A1 (zh)
CN (1) CN104137405A (zh)
WO (1) WO2013128806A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158002A (zh) * 2014-12-31 2016-11-23 南亚科技股份有限公司 Dram模块、dram字元线电压控制电路及控制方法
CN107565812A (zh) * 2017-10-27 2018-01-09 郑州云海信息技术有限公司 一种dc/dc转换器及能量获取系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391600B2 (en) * 2012-04-16 2016-07-12 Intel Corporation Voltage level shift with charge pump assist
US20150109500A1 (en) * 2013-10-18 2015-04-23 Omnivision Technologies, Inc. Image sensor including spread spectrum charge pump
EP3557741A1 (en) * 2018-04-16 2019-10-23 ams International AG Charge pump circuit and method for voltage conversion
WO2021220629A1 (ja) * 2020-04-27 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 Ｄｃ／ｄｃコンバータ

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511811A (en) * 1982-02-08 1985-04-16 Seeq Technology, Inc. Charge pump for providing programming voltage to the word lines in a semiconductor memory array
US5812017A (en) * 1994-12-05 1998-09-22 Sgs-Thomson Microelectronics, S.R.L. Charge pump voltage multiplier circuit
US6429725B1 (en) * 1998-07-30 2002-08-06 Kabushiki Kaisha Toshiba Pump circuit with active-mode and stand-by mode booster circuits
CN1516193A (zh) * 2002-12-27 2004-07-28 ���µ�����ҵ��ʽ���� 半导体存储装置及半导体集成电路装置
US20050168263A1 (en) * 2003-12-25 2005-08-04 Kabushiki Kaisha Toshiba Semiconductor device and driving method of semiconductor device
CN1677572A (zh) * 2004-03-31 2005-10-05 松下电器产业株式会社 非易失性半导体存储器
CN1909112A (zh) * 2005-08-03 2007-02-07 恩益禧电子股份有限公司 半导体装置
CN101569101A (zh) * 2006-12-26 2009-10-28 株式会社瑞萨科技 Cmos电路和半导体器件
US20100309716A1 (en) * 2009-06-04 2010-12-09 Elpida Memory, Inc. Supply voltage generating circuit and semiconductor device having same
CN102064688A (zh) * 2009-11-12 2011-05-18 美格纳半导体有限会社 电荷泵装置及电荷泵浦方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526253A (en) * 1993-09-22 1996-06-11 Advanced Micro Devices, Inc. Low power voltage boost circuit with regulated output
JP4257064B2 (ja) * 2002-02-21 2009-04-22 エルピーダメモリ株式会社 昇圧電位発生回路及び制御方法
KR100470997B1 (ko) * 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
DE10319271A1 (de) * 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
US7233192B2 (en) * 2005-04-06 2007-06-19 Saifun Semiconductors Ltd On/off charge pump
JP5161697B2 (ja) * 2008-08-08 2013-03-13 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511811A (en) * 1982-02-08 1985-04-16 Seeq Technology, Inc. Charge pump for providing programming voltage to the word lines in a semiconductor memory array
US5812017A (en) * 1994-12-05 1998-09-22 Sgs-Thomson Microelectronics, S.R.L. Charge pump voltage multiplier circuit
US6429725B1 (en) * 1998-07-30 2002-08-06 Kabushiki Kaisha Toshiba Pump circuit with active-mode and stand-by mode booster circuits
CN1516193A (zh) * 2002-12-27 2004-07-28 ���µ�����ҵ��ʽ���� 半导体存储装置及半导体集成电路装置
US20050168263A1 (en) * 2003-12-25 2005-08-04 Kabushiki Kaisha Toshiba Semiconductor device and driving method of semiconductor device
CN1677572A (zh) * 2004-03-31 2005-10-05 松下电器产业株式会社 非易失性半导体存储器
CN1909112A (zh) * 2005-08-03 2007-02-07 恩益禧电子股份有限公司 半导体装置
CN101569101A (zh) * 2006-12-26 2009-10-28 株式会社瑞萨科技 Cmos电路和半导体器件
US20100309716A1 (en) * 2009-06-04 2010-12-09 Elpida Memory, Inc. Supply voltage generating circuit and semiconductor device having same
CN102064688A (zh) * 2009-11-12 2011-05-18 美格纳半导体有限会社 电荷泵装置及电荷泵浦方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158002A (zh) * 2014-12-31 2016-11-23 南亚科技股份有限公司 Dram模块、dram字元线电压控制电路及控制方法
CN106158002B (zh) * 2014-12-31 2019-01-18 南亚科技股份有限公司 Dram模块、dram字元线电压控制电路及控制方法
CN107565812A (zh) * 2017-10-27 2018-01-09 郑州云海信息技术有限公司 一种dc/dc转换器及能量获取系统
CN107565812B (zh) * 2017-10-27 2020-06-16 苏州浪潮智能科技有限公司 一种dc/dc转换器及能量获取系统

Also Published As

Publication number Publication date
WO2013128806A1 (ja) 2013-09-06
US20140307499A1 (en) 2014-10-16
JPWO2013128806A1 (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP4908161B2 (ja) 電源回路および半導体記憶装置
CN104137405A (zh) 升压电路
US8130026B2 (en) Booster circuit and voltage supply circuit
JP4365873B2 (ja) 電圧供給回路および半導体記憶装置
JP5072731B2 (ja) 定電圧昇圧電源
US10192594B2 (en) Semiconductor device
US20060186947A1 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US7042788B2 (en) Power supply circuit and semiconductor storage device with the power supply circuit
JP4843376B2 (ja) 電源回路
US20120293243A1 (en) Semiconductor device including boosting circuit
JP2004319011A (ja) 昇圧電源回路
US8514013B2 (en) Integrated circuit device having a plurality of integrated circuit chips and an interposer
JP2012234591A (ja) 不揮発性半導体記憶装置
JP4405530B2 (ja) 電源回路
JP6038481B2 (ja) 電源回路
JP7098464B2 (ja) 半導体装置
JP3560438B2 (ja) 昇圧回路及び降圧回路
JP5760784B2 (ja) 電圧生成回路、半導体装置及び電圧生成回路の制御方法
KR20120136123A (ko) 펌프 회로 및 반도체 장치의 전압 펌핑 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150924

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141105

WD01 Invention patent application deemed withdrawn after publication