TW201322274A - 記憶體裝置及其負位元線信號產生裝置 - Google Patents

記憶體裝置及其負位元線信號產生裝置 Download PDF

Info

Publication number
TW201322274A
TW201322274A TW100142910A TW100142910A TW201322274A TW 201322274 A TW201322274 A TW 201322274A TW 100142910 A TW100142910 A TW 100142910A TW 100142910 A TW100142910 A TW 100142910A TW 201322274 A TW201322274 A TW 201322274A
Authority
TW
Taiwan
Prior art keywords
voltage
bit line
negative
capacitor
coupled
Prior art date
Application number
TW100142910A
Other languages
English (en)
Other versions
TWI456585B (zh
Inventor
Kun-Ti Lee
Yu-Wei Yeh
Lin Wang
Jian-Bin Zheng
Original Assignee
Faraday Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Tech Corp filed Critical Faraday Tech Corp
Priority to TW100142910A priority Critical patent/TWI456585B/zh
Publication of TW201322274A publication Critical patent/TW201322274A/zh
Application granted granted Critical
Publication of TWI456585B publication Critical patent/TWI456585B/zh

Links

Abstract

一種記憶體裝置及其負位元線信號產生裝置,其中的負位元線信號產生裝置包括電容、放電通道以及電壓產生器。電容在耦接至位元線的端點上產生負位元線信號。放電通道依據電壓推動致能信號以導通或斷開。電壓產生器依據電壓推動致能信號以決定是否提供電壓至負推動端點。其中,當電壓產生器提供電壓至負推動端點時,放電通道被斷開,電容在耦接至位元線的端點上對應產生負位元線信號。

Description

記憶體裝置及其負位元線信號產生裝置
本發明是有關於一種記憶體裝置,且特別是有關於一種記憶體裝置的負位元線信號產生裝置。
隨著電子技術的精進,電子產品成為人們日常生活中必備的工具。而在電子產品用來記錄資訊的記憶體裝置,也成為其中的一個重要的部份。
以靜態隨機存取記憶體(Static Random Access Memory,SRAM)為範例,在電子裝置所接收的操作電壓越來越低,存取速度的要求越來越快的情況下,在針對靜態隨機存取記憶體進行存取時,為提升其位元線(bit line)以及字元線(word line)間的電壓差,一種使負位元線信號降低至零電壓準位以下的負位元線信號的技術於是被提出。
習知的負位元線信號產生技術常發生在高操作電壓時,會對應產生具有較大電壓絕對值的負位元線信號。如此一來,會使得接收位元線信號以及字元線信號的電晶體的閘源極間的電壓差過大。在長時間的使用下,這個電晶體可能發生損毀而產生漏電或無法正常工作的現象。也造成了靜態隨機存取記憶體的可靠度下降的現象。
本發明提供多種負位元線信號產生裝置,用以產生不隨操作電壓的變化而大幅變化的負位元線信號。
本發明提供多種記憶體裝置,設置多個負位元線信號產生裝置,並用以產生不隨操作電壓的變化而大幅變化的負位元線信號。
本發明提出一種負位元線信號產生裝置,包括電容、放電通道以及電壓產生器。電容耦接於負推動端點與位元線間,電容在耦接至位元線的端點上產生該負位元線信號。放電通道耦接在參考電壓以及負推動端點,依據電壓推動致能信號以導通或斷開。電壓產生器依據電壓推動致能信號以決定是否提供電壓至負推動端點。其中,當電壓產生器提供電壓至負推動端點時,放電通道被斷開,電容在耦接至位元線的端點上對應產生負位元線信號。
本發明另提出一種負位元線信號產生裝置,包括第一電容、放電通道、第二電容、電壓產生器以及開關。第一電容耦接於負推動端點與位元線間,電容在耦接至位元線的端點上產生負位元線信號。放電通道耦接至負推動端點,依據電壓推動致能信號以決定是否提供參考電壓至負推動端點。電壓產生器耦接至第二電容,依據電壓推動致能信號以決定是否提供一電壓對第二電容進行充電。開關串接在電壓產生器與第二電容的耦接點與位元線間,依據電壓推動致能信號以導通或斷開第二電容與第一電容間的連接關係。
本發明還提出一種記憶體裝置,具有多條位元線。記憶體裝置包括多個負位元線信號產生裝置。負位元線信號產生裝置耦接至位元線,各負位元線信號產生裝置包括電容、放電通道以及電壓產生器。電容耦接於負推動端點與位元線間,電容在耦接至位元線的端點上產生該負位元線信號。放電通道耦接在參考電壓以及負推動端點,依據電壓推動致能信號以導通或斷開。電壓產生器依據電壓推動致能信號以決定是否提供電壓至負推動端點。其中,當電壓產生器提供電壓至負推動端點時,放電通道被斷開,電容在耦接至位元線的端點上對應產生負位元線信號。
本發明更提出一種記憶體裝置,具有多條位元線。記憶體裝置包括多個負位元線信號產生裝置。負位元線信號產生裝置耦接至位元線,各負位元線信號產生裝置包括第一電容、放電通道、第二電容、電壓產生器以及開關。第一電容耦接於負推動端點與位元線間,電容在耦接至位元線的端點上產生負位元線信號。放電通道耦接至負推動端點,依據電壓推動致能信號以決定是否提供參考電壓至負推動端點。電壓產生器耦接至第二電容,依據電壓推動致能信號以決定是否提供一電壓對第二電容進行充電。開關串接在電壓產生器與第二電容的耦接點與位元線間,依據電壓推動致能信號以導通或斷開第二電容與第一電容間的連接關係。
基於上述,本發明提供電壓產生器來對位元線所連接的電容的兩個端點的其中之一來提供電壓,並透過所提供的電壓與操作電壓的變化無相關聯的特性,使負位元線信號產生裝置所產生的負位元線信號不會隨著操作電壓的升高或降低而產生大幅度的變化。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下請參照圖1,圖1繪示本發明實施例的一負位元線信號產生裝置100的示意圖。負位元線信號產生裝置100包括電容Cbst、放電通道110以及電壓產生器120。電容Cbst耦接於負推動端點NBST與位元線BL間,電容Cbst在耦接至位元線BL的端點上產生負位元線信號NSBL。放電通道110耦接在參考電壓GND以及負推動端點NBST間,依據電壓推動致能信號BSTEN以導通或斷開。電壓產生器120依據電壓推動致能信號BSTEN以決定是否提供電壓V1至負推動端點NBST。
在負位元線信號產生裝置100的整體作動上,電壓產生器120依據例如為低電壓準位的電壓推動致能信號BSTEN來提供電壓V1至負推動端點NBST,並使負推動端點NBST上的電壓準位被充電至等於電壓V1。接著,在負推動端點NBST上的電壓準位穩定等於電壓V1後,推動致能信號BSTEN被轉態至例如高電壓準位,並使放電通道110導通,且同時使電壓產生器120停止提供電壓V1至負推動端點NBST。如此一來,由於負推動端點NBST上的電壓快速下降至等於接地電壓的參考電壓GND,再透過電容Cbst所產生的推動效應,位元線BL上的電壓將同步的下降,並藉以產生負位元線信號NSBL。
請特別注意,由於電壓產生器120所產生的電壓V1是會隨著負位元線信號產生裝置100及所屬記憶體裝置所使用的操作電壓的增加而降低,因此,負位元線信號產生裝置100所產生的負位元線信號NSBL的電壓值也將因操作電壓的增加而對應下降。
在本實施例中,負位元線信號產生裝置100的放電通道110是藉由N型的電晶體MN1來建構的。電晶體MN1的閘極接收電壓推動致能信號BSTEN,而其源極以及汲極則串接在負推動端點NBST與參考電壓GND間。
以下請參照圖2A,圖2A繪示本發明另一實施例的負位元線信號產生裝置200的示意圖。負位元線信號產生裝置200包括電容Cbst、放電通道210以及電壓產生器220。而電壓產生器220則包括由電晶體M5建構的開關、充電電流源221、由電晶體M2建構的開關、降壓元件222以及放電電流源223。
電晶體M5的第一端接收操作電壓VCC,其控制端接收啟動信號WCLK而其第二端則耦接至放電電流源223,並用以提供電流控制信號NFB。充電電流源221由電晶體M1來建構,其中,電晶體M1的控制端接收依據反向器INV0所產生的電流控制信號NFB的反向信號FB,電晶體M1的第一端接收操作電壓VCC,其第二端則耦接至電晶體M2的第一端。電晶體M2的控制端則接收由反向器INV1所產生的啟動信號WCLK的反向信號,而電晶體M2的第二端耦接至降壓元件222的一端。降壓元件222的另一端則耦接至放電電流源223。當電晶體M2導通時,充電電流源221所產生的充電電流會對負推動端點NBST進行充電,並據以產生端點電壓VNBST。降壓元件222則針對端點電壓VNBST進行降壓,並產生回授電壓VNBST1。在本實施例中,降壓元件222由電晶體M3所建構,電晶體M3的控制端接收操作電壓VCC。因此,回授電壓VNBST1等於端點電壓VNBST減去電晶體M3的臨界電壓。
放電電流源223則串接在電晶體M5的第二端以及參考電壓GND間,放電電流源223依據回授電壓VNBST1來產生放電電流,並藉以調整電流控制信號NFB的電壓大小。在本實施例中,放電電流源223由電晶體M4所建構,電晶體M4的控制端接收回授電壓VNBST1,其第一端耦接至電晶體M5的第二端,其第二端耦接至參考電壓GND。電晶體M6的控制端接收啟動信號WCLK的反向信號,其第一及第二端分別耦接至負推動端點NBST以及參考電壓GND,電晶體M6用以在電壓產生器220不需要提供電壓時提供負推動端點NBST進行放電的路徑。
在整體作動方面,在啟動信號WCLK由電壓低準位轉態至電壓高準位的上升緣期間,電晶體M2會逐漸的被導通,並傳送充電電流源221所產生的充電電流至負推動端點NBST,並藉以產生逐漸升高的端點電壓VNBST。在此同時,降壓元件222針對端點電壓VNBST進行降壓所產生的回授電壓VNBST1對應上升,並使放電電流源223提供放電電流以調降電流控制信號NFB。
若在當操作電壓VCC為相對低的電壓時,放電電流源223會因為所接收的回授電壓VNBST1過低,而無法提供很大的放電電流,使得電流控制信號NFB被調降的速度相對於充電電流源221對負推動端點NBST進行充電是緩慢的。也因此,端點電壓VNBST將會被充電到等於操作電壓VCC。
相反的,若在當操作電壓VCC為相對高的電壓時,放電電流源223則可以提供較大的放電電流,並快速的調低電流控制信號NFB。也就是說,充電電流源221對負推動端點NBST進行充電的時間將在電流控制信號NFB快速被調低的情況下而大幅的縮短,因此,端點電壓VNBST將不會被充電到等於較高的操作電壓VCC,而會被限制在一定的電壓準位(小於操作電壓VCC)。
附帶一提的,啟動信號WCLK的上升緣會發生在電壓推動致能信號被致能(也就是產生負位元線信號)前。
以下請參照圖2B,圖2B繪示本發明實施例的負位元線信號產生裝置200的另一實施方式。其中,降壓元件222可以利用二極體P1來取代,二極體P1的陽極耦接至負推動端點NBST,而其陰極則耦接至電晶體M4的控制端。而在此狀態下,回授電壓VNBST1等於端點電壓VNBST減去二極體P1的臨界電壓。
以下請參照圖3,圖3繪示本發明另一實施例的負位元線信號產生裝置300的示意圖。負位元線信號產生裝置300包括電容Cbst、放電通道310、電壓產生器320以及穩壓電容Cblc。在本實施例中,放電通道310以及電壓產生器320的電路結構與作動方式與圖2A所繪示的實施例是相同的,以下不多贅述。而本實施例更在位元線BL以及參考電壓GND間設置穩壓電容Cblc。透過這個穩壓電容Cblc的設置,位元線BL上的電壓VBL可以表示為如下數學式(1)所示:
其中的Cbl為位元線BL上的電容值。
由上述的數學式(1)可以得知,對應不同的計憶體裝置的位元線BL所承受的負載所產生的不同的電容值,本發明實施例可以透過設定穩壓電容Cblc的電容值大小來獲得補償,使位元線BL在產生負位元線信號時電壓VBL可以穩定而不會有過大的漂移。
以下請參照圖4,圖4繪示本發明另一實施例的負位元線信號產生裝置400的示意圖。負位元線信號產生裝置400包括電容Cbst、放電通道410、電壓產生器420、反向器INV2以及穩壓電容Cblc。在本實施例中,放電通道410以及電壓產生器420的電路結構與作動方式與圖2A所繪示的實施例是相同的,以下不多贅述。而本實施例更在位元線BL以及電壓推動致能信號BSTEN間設置反向器INV2以及穩壓電容Cblc。其中,反向器INV2的輸入端接收電壓推動致能信號BSTEN,其輸出端耦接穩壓電容Cblc。穩壓電容Cblc的另一端則耦接至位元線BL。在電壓推動致能信號BSTEN為電壓高準位(等於操作電壓VCC)時,反向器INV2的輸出端提供電壓低準位的信號(例如接地電壓)至穩壓電容Cblc。透過這個穩壓電容Cblc的設置,位元線BL上的電壓VBL可以表示為如下數學式(2)所示:
同樣的,透過穩壓電容Cblc的設置,可以使位元線BL在產生負位元線信號時電壓VBL可以穩定而不會有過大的漂移。並且,由於在數學式(2)的分子中,穩壓電容Cblc的電容值被放大了VCC倍,因此,本實施例中的穩壓電容Cblc的電容值可以不需要過大,也可以發揮穩定負位元線信號的電壓VBL
以下請參照圖5,圖5繪示本發明另一實施例的負位元線信號產生裝置500的示意圖。負位元線信號產生裝置500包括電容Cbst、放電通道510、能帶隙電壓產生電路520、反向器INV4以及穩壓電容Cblc。在本實施例中,能帶隙電壓產生電路520所產生的固定電壓與操作電壓VCC的變化無關。並且,能帶隙電壓產生電路520接收電壓推動致能信號BSTEN以決定是否提供固定電壓至負推動端點NBST。此外,本實施例與圖4繪示的負位元線信號產生裝置400的實施例相類似,以下不多贅述。
其中,圖5繪示的能帶隙電壓產生電路520可以由其他的電壓產生器所取代。在此,用以取代能帶隙電壓產生電路520的電壓產生器所產生的電壓VNBST與操作電壓VCC是有相關聯的,其與位元線BL上的電壓VBL關係可以表示為數學式(3):
其中,Cbl為位元線上的電容值。再依據數學式(3),可以計算出數學式(4):
在電壓產生器所產生的電壓VNBST可以滿足數學式(5)的要求下,在操作電壓VCC上升的狀態下,位元線BL上的電壓VBL可以有效的被抑制而不隨之升高。滿足數學式(5)則如下所示:
接著則請參照圖6,圖6繪示本發明再一實施例的負位元線信號產生裝置600的示意圖。負位元線信號產生裝置600包括電容Cbst、C1、放電通道610、電壓產生器620以及開關630,其中,電容C1由電晶體MN3所建構。電容Cbst耦接於負推動端點NBST與位元線BL間,並在耦接至位元線BL的端點上產生負位元線信號NSBL。放電通道610耦接至負推動端點NBST。放電通道610依據電壓推動致能信號BSTEN以決定是否提供參考電壓GND至負推動端點NBST,在本實施例中,參考電壓GND為接地電壓。電壓產生器620耦接至電容C1,依據操作電壓VCC產生輸出電壓VN,並依據電壓推動致能信號BSTEN以決定是否提供輸出電壓VN對電容C1進行充電。開關630則串接在電壓產生器620與電容C1的耦接點與位元線BL間。開關630依據電壓推動致能信號BSTEN以導通或斷開電容C1與電容Cbst間的連接關係。
在動作細節上,電壓產生器620先提供所產生的電壓以對電容C1進行充電。其中,電壓產生器620所產生的電壓是小於操作電壓VCC(例如等於1/3VCC)。並且,在這個充電動作完成後,開關630依據電壓推動致能信號BSTEN導通電容C1以及電容Cbst間的連接。同時,電壓產生器620則依據電壓推動致能信號BSTEN停止提供所產生的電壓至電容C1。如此一來,電容C1以及電容Cbst間進行電荷分配的動作。若是操作電壓VCC的電壓準位偏高時,儲存在電容C1的電荷就會被傳送至電容Cbst中,並藉以抑制使因放電通道610的導通而下降的負位元線信號NSBL的電壓的下降程度。
在本實施例中,放電通道610由電晶體MN1來建構,其中,電晶體MN1的控制端接收電壓推動致能信號BSTEN,而其第一端耦接至負推動端點NBST,其第二端耦接至參考電壓GND。開關630則由電晶體MN2所建構,電晶體MN2的控制端接收電壓推動致能信號BSTEN,而其第一端耦接至位元線BL,其第二端耦接至電容C1。附帶一提的,在電晶體MN2被導通,且依據操作電壓VCC所產生的輸出電壓VN的電壓值小於電晶體MN3的臨界電壓時,電晶體MN3所建構的電容C1的電容值相對是很小的,因此可以減低在低電壓的操作電壓VCC的情況下,負位元線信號NSBL的電壓的下降程度被抑制的程度。相對的,在依據操作電壓VCC所產生的輸出電壓VN的電壓值大於電晶體MN3的臨界電壓時,電容C1上升,而傳送至位元線BL的電荷也隨之上升。所以負位元線信號NSBL的電壓的下降程度可以有效的被抑制。
請參照圖7,圖7繪示本發明的再一實施例的負位元線信號產生裝置700的示意圖。負位元線信號產生裝置700包括電容Cbst、C1、放電通道710、電壓產生器720、開關730以及反向器INV1、INV2及INV3。在本實施例中,放電通道710由多個反向器INV4~INV6串接而成,其中的反向器INV4的輸入端接收電壓推動致能信號BSTEN,而反向器INV6的輸出端則傳送電壓推動致能信號BSTEN的反向信號至負推動端點NBST。也就是說,當電壓推動致能信號BSTEN為高準位電壓時(例如等於操作電壓VCC),放電通道710提供例如等於參考電壓GND(接地電壓)至負推動端點NBST。開關730由電晶體M3所構成,其中,電晶體M3的控制端透過反向器INV2、INV3接收電壓推動致能信號BSTEN,且其第一端耦接電容C1,第二端耦接至位元線BL。電容C1則為利用電晶體M1所建構的電晶體電容,其控制端透過反向器INV1接收電壓推動致能信號BSTEN的反向信號,其第一端及第二端與電晶體M3的第一端以及電壓產生器720相耦接。
電壓產生器720則包括電晶體M2、傳輸閘TG0以及電晶體M4所建構的電容。電晶體M2的控制端接收電壓推動致能信號BSTEN,其第一端接收操作電壓VCC,其第二端耦接至傳輸閘TG0以及電容C1。電晶體M4的第一端及第二端接耦接至操作電壓VCC,其控制端耦接至傳輸閘TG0。當傳輸閘依據由反向器INV2及INV3所產生的信號B1及B2而導通時,操作電壓VCC會透過傳輸閘TG0對電晶體M4所形成的電容,以及直接對電容C1進行充電,並使端點PC上的輸出電壓的電壓值等於操作電壓VCC的n倍,其中,n的數值由電晶體M1以及電晶體M4的閘極電容值所決定。
在整體作動上,首先,使電壓產生器720依據操作電壓VCC產生輸出電壓,也就是端點PC上的輸出電壓的電壓值VPC。接著,使電壓推動致能信號BSTEN轉態為致能狀態(高電壓準位),並斷開電容C1接收電壓產生器720所產生的輸出電壓的路徑,並同時導通電晶體M3。在當操作電壓VCC為較高電壓值的電壓時,端點PC上的輸出電壓的電壓值VPC(=n×VCC)會高於電晶體M1的臨界電壓,電容C1中所儲存的部份電荷會經由電晶體M3流至電容Cbst耦接位元線BL的端點上,以抑制負位元線信號NSBL下降的幅度。相反的,在當操作電壓VCC為較低電壓值的電壓時,端點PC上的輸出電壓的電壓值VPC(=n×VCC)會低於電晶體M1的臨界電壓,此時電容C1的電容值會很小,不致影響負位元線信號NSBL的下降幅度。
請參照圖8,圖8繪示本發明的一實施例的記憶體裝置800的示意圖。記憶體裝置800可以是靜態隨機存取記憶體,記憶體裝置800包括多數個記憶胞801~80M以及多數個負位元線信號產生裝置810~81N。其中,負位元線信號產生裝置810~81N分別耦接至記憶胞801~80M所連接的位元線BL1~BLN以及BL1B~BLNB。負位元線信號產生裝置610~61N可以利用前述圖1~圖7所繪示的負位元線信號產生裝置100~700的其中之任一來實施。而關於負位元線信號產生裝置100~700的實施細節,在前述實施例中都有詳細的說明,在此不再重複說明。
綜上所述,本發明藉由設置電壓產生器,在負推動端點或位元線上提供一個電壓,並透過這個電壓來穩定負位元線信號產生時的電壓準位,使負位元線信號不因操作電壓的上升或下降,而產生大幅度的變化。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、500、600...負位元線信號產生裝置
110、210、310、410、510、610、710...放電通道
120、220、320、420...電壓產生器
520...能帶隙電壓產生電路
620、720...電壓產生器
222...降壓元件
223...放電電流源
630...開關
NFB...電流控制信號
FB...反向信號
INV0~INV6...反向器
Cbst、C1...電容
BL...位元線
GND...參考電壓
MN1、MN2、M1~M6...電晶體
NBST...負推動端點
NSBL...負位元線信號
V1...固定電壓
BSTEN...電壓推動致能信號
VCC...操作電壓
WCLK...啟動信號
VNBST...端點電壓
VNBST1...回授電壓
D1...二極體
Cblc...穩壓電容
PC...端點
B1、B2...信號
TG0...傳輸閘
圖1繪示本發明實施例的一負位元線信號產生裝置100的示意圖。
圖2A繪示本發明另一實施例的負位元線信號產生裝置200的示意圖。
圖2B繪示本發明實施例的負位元線信號產生裝置200的另一實施方式。
圖3繪示本發明另一實施例的負位元線信號產生裝置300的示意圖。
圖4繪示本發明另一實施例的負位元線信號產生裝置400的示意圖。
圖5繪示本發明另一實施例的負位元線信號產生裝置500的示意圖。
圖6繪示本發明再一實施例的負位元線信號產生裝置600的示意圖。
圖7繪示本發明的再一實施例的負位元線信號產生裝置700的示意圖。
圖8繪示本發明的一實施例的記憶體裝置800的示意圖。
100...負位元線信號產生裝置
110...放電通道
120...電壓產生器
Cbst...電容
BL...位元線
GND...參考電壓
MN1...電晶體
NBST...負推動端點
NSBL...負位元線信號
V1...電壓
BSTEN...電壓推動致能信號

Claims (19)

  1. 一種負位元線信號產生裝置,包括:一電容,耦接於一負推動端點與一位元線間,該電容在耦接至位元線的端點上產生一負位元線信號;一放電通道,耦接在一參考電壓以及該負推動端點間,依據一電壓推動致能信號以導通或斷開;以及一電壓產生器,依據該電壓推動致能信號以決定是否提供一電壓至該負推動端點;其中,當該電壓產生器提供該電壓至該負推動端點時,該放電通道被斷開,該電容在耦接至位元線的端點上對應產生該負位元線信號。
  2. 如申請專利範圍第1項所述之負位元線信號產生裝置,其中該電壓產生器包括一能帶隙電壓產生電路。
  3. 如申請專利範圍第1項所述之負位元線信號產生裝置,其中該電壓產生器包括:一第一開關,其一端接收一操作電壓,其另一端提供一電流控制信號,該第一開關依據一啟動信號而導通或斷開;一充電電流源,耦接該第一開關,並依據該電流控制信號來調整所產生的一充電電流;一第二開關,其一端耦接該充電電流源以接收該充電電流,其另一端產生一端點電壓,受控於該啟動信號的反向信號而導通或斷開;一降壓元件,耦接該第二開關,接收並針對該端點電壓進行降壓以產生一回授電壓;以及一放電電流源,串接在該第一開關提供該電流控制信號的端點以及該參考電壓間,受控於該回授電壓以調整所產生的一放電電流,並進以調整該電流控制信號。
  4. 如申請專利範圍第3項所述之負位元線信號產生裝置,其中該第一開關為一第一電晶體,具有控制端、第一端以及第二端,其控制端接收該啟動信號,其第一端接至該操作電壓,其第二端產生該電流控制信號。
  5. 如申請專利範圍第3項所述之負位元線信號產生裝置,其中該充電電流源包括:一第二電晶體,具有控制端、第一端以及第二端,其控制端接收該電流控制信號的反向信號,其第一端接至該操作電壓,其第二端產生該充電電流。
  6. 如申請專利範圍第3項所述之負位元線信號產生裝置,其中該第二開關為一第三電晶體,具有控制端、第一端以及第二端,其控制端接收該啟動信號的反向信號,其第一端接至該充電電流源,其第二端產生該端點電壓。
  7. 如申請專利範圍第3項所述之負位元線信號產生裝置,其中該降壓元件包括:一第四電晶體,具有控制端、第一端以及第二端,其控制端接收該操作電壓,其第一端接收該端點電壓,其第二端產生該回授電壓。
  8. 如申請專利範圍第3項所述之負位元線信號產生裝置,其中該降壓元件包括:一二極體,其陰極產生該回授電壓,其陽極接收該端點電壓。
  9. 如申請專利範圍第3項所述之負位元線信號產生裝置,其中該放電電流源為一第五電晶體,具有控制端、第一端以及第二端,其控制端接收該回授電壓,其第一端耦接至該第一開關,其第二端耦接至該參考電壓。
  10. 如申請專利範圍第1項所述之負位元線信號產生裝置,其中更包括:一穩壓電容,串接在該位元線以及該參考電壓間。
  11. 如申請專利範圍第1項所述之負位元線信號產生裝置,其中更包括:一反向器,其輸入端接收該電壓推動致能信號;以及一穩壓電容,串接在該反向器的輸出端以及該位元線間。
  12. 一種負位元線信號產生裝置,包括:一第一電容,耦接於一負推動端點與一位元線間,該電容在耦接至該位元線的端點上產生該負位元線信號;一放電通道,耦接至該負推動端點,依據一電壓推動致能信號以決定是否提供一參考電壓至該負推動端點;一第二電容;一電壓產生器,耦接至該第二電容,依據一操作電壓生一輸出電壓,並依據該電壓推動致能信號以決定是否提供該輸出電壓對該第二電容進行充電;以及一開關,串接在該電壓產生器與該第二電容的耦接點與該位元線間,依據該電壓推動致能信號以導通或斷開該第二電容與該第一電容間的連接關係。
  13. 如申請專利範圍第12項所述之負位元線信號產生裝置,其中該電壓產生器包括:一第一電晶體,具有第一端、第二端以及控制端,其第一端接收一操作電壓,其控制端接收該電壓推動致能信號;一傳輸閘,其一端耦接至該第一電晶體的第二端,依據該電壓推動致能信號以導通或斷開;以及一第三電容,耦接在該操作電壓以及該傳輸閘未耦接該第一電晶體的端點。
  14. 如申請專利範圍第13項所述之負位元線信號產生裝置,其中該第一電晶體與該傳輸閘的導通或斷開的狀態相同。
  15. 如申請專利範圍第12項所述之負位元線信號產生裝置,其中該放電通道包括:N個緩衝器,串接在該負推動端點以及該電壓推動致能信號間,該些緩衝器傳送該電壓推動致能信號的反向信號至該負推動端點,其中N為正整數。
  16. 如申請專利範圍第12項所述之負位元線信號產生裝置,其中該第二電容為一第二電晶體,具有第一端、第二端以及控制端,其第一端與第二端共同耦接至該電壓產生器,其控制端接收該電壓推動致能信號的反向信號。
  17. 如申請專利範圍第12項所述之負位元線信號產生裝置,其中該開關包括:一第三電晶體,具有第一端、第二端以及控制端,其第一端耦接至該第二電容,其第二端耦接至該位元線,其控制端接收該電壓推動致能信號。
  18. 一種記憶體裝置,具有多數條位元線,包括:多數個負位元線信號產生裝置,該些負位元線信號產生裝置耦接至該些位元線,各該負位元線信號產生裝置包括:一電容,耦接於一負推動端點與各該位元線間,該電容在耦接至位元線的端點上該產生該負位元線信號;一放電通道,耦接在一參考電壓以及該負推動端點,依據一電壓推動致能信號以導通或斷開;一電壓產生器,依據該電壓推動致能信號以決定是否提供一電壓至該負推動端點;其中,當該電壓產生器提供該電壓至該負推動端點時,該放電通道被斷開,該電容在耦接至位元線的端點上對應產生該負位元線信號。
  19. 一種記憶體裝置,具有多數個位元線,包括:多數個負位元線信號產生裝置,該些負位元線信號產生裝置耦接至該些位元線,各該負位元線信號產生裝置包括:一第一電容,耦接於一負推動端點與各該位元線間,該電容在耦接至該位元線的端點上該產生該負位元線信號;一放電通道,耦接至該負推動端點,依據一電壓推動致能信號以決定是否提供一參考電壓至該負推動端點;一第二電容;一電壓產生器,耦接至該第二電容,依據該電壓推動致能信號以決定是否提供一電壓對該第二電容進行充電;一開關,串接在該電壓產生器與該第二電容的耦接點與該位元線間,依據該電壓推動致能信號以導通或斷開該第二電容與該第一電容間的連接關係。
TW100142910A 2011-11-23 2011-11-23 記憶體裝置及其負位元線信號產生裝置 TWI456585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100142910A TWI456585B (zh) 2011-11-23 2011-11-23 記憶體裝置及其負位元線信號產生裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100142910A TWI456585B (zh) 2011-11-23 2011-11-23 記憶體裝置及其負位元線信號產生裝置

Publications (2)

Publication Number Publication Date
TW201322274A true TW201322274A (zh) 2013-06-01
TWI456585B TWI456585B (zh) 2014-10-11

Family

ID=49032452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142910A TWI456585B (zh) 2011-11-23 2011-11-23 記憶體裝置及其負位元線信號產生裝置

Country Status (1)

Country Link
TW (1) TWI456585B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310690A (zh) * 2015-02-12 2019-10-08 円星科技股份有限公司 Sram模块与sram模块的写入控制方法
CN112292727A (zh) * 2018-06-27 2021-01-29 江苏时代全芯存储科技股份有限公司 记忆体驱动装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243472B (en) * 2004-02-09 2005-11-11 Elite Semiconductor Esmt Voltage generator and method for generating stable voltage
US7619464B2 (en) * 2006-07-28 2009-11-17 Freescale Semiconductor, Inc. Current comparison based voltage bias generator for electronic data storage devices
US7394714B2 (en) * 2006-09-07 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit implementation of a dynamic power supply for SRAM core array
US7420835B2 (en) * 2006-11-30 2008-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Single-port SRAM with improved read and write margins
US7751229B2 (en) * 2006-12-28 2010-07-06 Stmicroelectronics S.A. SRAM memory device with improved write operation and method thereof
US7532515B2 (en) * 2007-05-14 2009-05-12 Intel Corporation Voltage reference generator using big flash cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310690A (zh) * 2015-02-12 2019-10-08 円星科技股份有限公司 Sram模块与sram模块的写入控制方法
CN110310690B (zh) * 2015-02-12 2022-12-09 円星科技股份有限公司 Sram模块与sram模块的写入控制方法
CN112292727A (zh) * 2018-06-27 2021-01-29 江苏时代全芯存储科技股份有限公司 记忆体驱动装置

Also Published As

Publication number Publication date
TWI456585B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
WO2018161834A1 (en) Low-dropout regulators
CN103236789B (zh) 电荷泵输出电压的调节电路及存储器
KR101559908B1 (ko) 반도체 메모리 장치의 내부전압 발생회로
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
JP2002343082A (ja) 半導体メモリ装置のネガティブ電圧発生器
US9030891B2 (en) Charge pump circuit and memory
JP2008004204A (ja) 負電位放電回路
TW201322274A (zh) 記憶體裝置及其負位元線信號產生裝置
US9229467B2 (en) Bandgap reference circuit and related method
CN102157193B (zh) 存储器的电压调整器
TWI462115B (zh) 記憶體裝置及其負位元線信號產生裝置
TWI390531B (zh) 用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路
US8284628B2 (en) Voltage regulator for memory
US20150249383A1 (en) Charge pump
US20150035590A1 (en) Internal voltage generation circuits
US9299413B1 (en) Semiconductor systems
KR100592772B1 (ko) 고전압 발생회로
US9484081B2 (en) Semiconductor device having transistor and semiconductor memory device using the same
US7576590B2 (en) Swing width control circuit and high voltage pumping circuit using the same
CN110189786B (zh) 应用于闪存存储器的升压电路
CN112130614B (zh) 反向偏压调整器
TWI744009B (zh) 記憶體裝置
TWI694455B (zh) 反向偏壓調整器
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
TWI388125B (zh) 電壓準位移位器