TWI694455B - 反向偏壓調整器 - Google Patents

反向偏壓調整器 Download PDF

Info

Publication number
TWI694455B
TWI694455B TW108119205A TW108119205A TWI694455B TW I694455 B TWI694455 B TW I694455B TW 108119205 A TW108119205 A TW 108119205A TW 108119205 A TW108119205 A TW 108119205A TW I694455 B TWI694455 B TW I694455B
Authority
TW
Taiwan
Prior art keywords
voltage
reverse bias
terminal
signal
coupled
Prior art date
Application number
TW108119205A
Other languages
English (en)
Other versions
TW202027068A (zh
Inventor
中岡裕司
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Application granted granted Critical
Publication of TWI694455B publication Critical patent/TWI694455B/zh
Publication of TW202027068A publication Critical patent/TW202027068A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

一種反向偏壓調整器。反向偏壓調整器包括操作電壓產生電路以及電壓調整電路。操作電壓產生電路依據燒機測試信號、電源啟動信號以及反向偏壓致能信號以產生操作電壓。其中在正常操作模式時，操作電壓為第一電壓值，在燒機測試模式時，操作電壓為第二電壓值，其中第二電壓值小於第一電壓值。電壓調整電路具有開關，在燒機測試模式下的初始時間區間，電壓調整電路透過導通開關以調整反向偏壓的電壓值。

Description

反向偏壓調整器
本發明是有關於一種偏壓調整器，且特別是有關於一種用於記憶體中的反向偏壓調整器。
在習知的記憶體技術中，記憶體通常會透過燒機測試（Burnin-Test）來測試自身的穩定狀態。並且，記憶體可透過提供反向偏壓至記憶胞陣列（Memory Cell Array）中的各個電晶體的基體端，以對各個電晶體進行操作動作。
然而，當記憶體操作於燒機測試模式時，這些電晶體容易受到所述反向偏壓及電源電壓的電壓值影響，導致各個電晶體的源極端與汲極端之間的電壓差容易超出額定的電壓範圍，進而嚴重影響記憶體整體的運作。因此，如何在記憶體操作於燒機測試模式時，有效地降低各個電晶體的源極端與汲極端之間的電壓差，避免這些電晶體發生損毀的情形，是本領域的重要課題。
本發明提供一種反向偏壓調整器，可以在操作於燒機測試模式時，利用操作電壓產生器來降低操作電壓的電壓值，以使電壓調整電路可依據調整後的操作電壓來進一步調整反向偏壓的電壓值。
本發明的反向偏壓調整器包括操作電壓產生電路以及電壓調整電路。操作電壓產生電路依據燒機測試信號、電源啟動信號以及反向偏壓致能信號以產生操作電壓，其中在正常操作模式時，操作電壓為第一電壓值，在燒機測試模式時，操作電壓為第二電壓值，其中第二電壓值小於第一電壓值。電壓調整電路耦接至操作電壓產生電路，具有開關，開關耦接在參考接地電壓以及反向偏壓的傳輸軌線間，在燒機測試模式下的初始時間區間，電壓調整電路透過導通開關以調整反向偏壓的電壓值。
基於上述，本發明的反向偏壓調整器可以在燒機測試模式中的初始時間區間時，利用操作電壓產生電路來提供具有比第一電壓值更小的第二電壓值的操作電壓。如此一來，電壓調整電路可依據被拉低的操作電壓以及電源啟動信號，以使反向偏壓的電壓準位能夠維持於參考接地電壓的電壓準位，進而有效地降低記憶胞陣列中的各個電晶體的源極端與汲極端之間的電壓差，藉以避免這些電晶體發生損毀的情形。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的反向偏壓調整器100的示意圖。請參照圖1，在本實施例中，反向偏壓調整器100包括操作電壓產生電路110以及電壓調整電路120。操作電壓產生電路110可以接收燒機測試信號TWBT、電源啟動信號INIT0以及反向偏壓致能信號VBBE，並且依據燒機測試信號TWBT、電源啟動信號INIT0以及反向偏壓致能信號VBBE來產生操作電壓VDDL。
其中，燒機測試信號TWBT用以指示反向偏壓調整器100是否執行燒機測試。舉例而言，當反向偏壓調整器100操作於正常操作模式時，燒機測試信號TWBT被設定為第一邏輯準位（例如是低電壓準位），當反向偏壓調整器100操作於燒機測試模式時，燒機測試信號TWBT被設定為第二邏輯準位（例如是高電壓準位）。此外，電源啟動信號INIT0用以指示電源電壓VDD的電壓值是否大於某一預設電壓值。舉例而言，當電源電壓VDD的電壓值小於所述預設電壓值時，電源啟動信號INIT0被設定為第一邏輯準位（例如是低電壓準位），當電源電壓VDD的電壓值大於所述預設電壓值時，電源啟動信號VDD被設定為第二邏輯準位（例如是高電壓準位）。其中，本領域具有通常知識者可依據反向偏壓調整器100的設計需求來調整所述預設電壓值。
另一方面，電壓調整電路120耦接至操作電壓產生電路110以接收操作電壓VDDL。電壓調整電路120具有開關SW，其中，開關SW耦接於參考接地電壓VSS以及反向偏壓VBB的傳輸軌線TR之間。
詳細來說，當反向偏壓調整器100操作於正常操作模式，並且電源電壓VDD的電壓值大於所述預設電壓值時，操作電壓產生電路110可以依據被致能的電源啟動信號INIT0以及被禁能的燒機測試信號TWBT來產生具有第一電壓值的操作電壓VDDL。相對的，當反向偏壓調整器100操作於燒機測試模式，並且電源電壓VDD的電壓值大於所述預設電壓值時，操作電壓產生電路110可以依據被致能的電源啟動信號INIT0與被致能的燒機測試信號TWBT來產生具有第二電壓值的操作電壓VDDL。其中，所述第二電壓值可以小於所述第一電壓值。
換言之，當反向偏壓調整器100操作於正常操作模式以及燒機測試模式中的初始時間區間時，電壓調整電路120皆可依據操作電壓VDDL與電源啟動信號INIT0來導通開關SW，並經由傳輸軌線TR與開關SW的導通路徑，來將反向偏壓VBB的電壓準位維持於參考接地電壓VSS的電壓準位。
依據上述的描述可以得知，在本實施例中，當反向偏壓調整器100操作於燒機測試模式中的初始時間區間時，反向偏壓調整器100可利用操作電壓產生電路110來提供具有比第一電壓值更小的第二電壓值的操作電壓VDDL至電壓調整電路120。如此一來，儘管操作於燒機測試模式時的電源電壓VDD的電壓值需要較操作於正常操作模式時的電源電壓VDD的電壓值來的高，但是反向偏壓調整器100可利用電壓調整電路120來依據被拉低的操作電壓VDDL以及電源啟動信號INIT0，以使反向偏壓VBB的電壓準位能夠維持於參考接地電壓VSS的電壓準位，進而有效地降低記憶胞陣列中的各個電晶體的源極端與汲極端之間的電壓差，藉以避免這些電晶體發生損毀的情形。
圖2是依照本發明圖1中的操作電壓產生電路110的電路圖。請參照圖2，操作電壓產生電路110包括邏輯電路111、上拉電路112以及下拉電路113。其中，邏輯電路111包括反相器INV1～INV5以及反及閘NAND1。反相器INV1的輸入端接收燒機測試信號TWBT。反相器INV1可依據燒機測試信號TWBT以產生反相信號SI1。反相器INV2的輸入端耦接至反相器INV1的輸出端，以接收反相信號SI1。反相器INV2可依據反相信號SI1以產生控制信號CT1。反相器INV3的輸入端接收電源啟動信號INIT0。反相器INV3可依據電源啟動信號INIT0以產生反相信號SI2。反相器INV4的輸入端耦接至反相器INV3的輸出端，以接收反相信號SI2。反相器INV4可依據反相信號SI2以產生控制信號CT2。反相器INV5的輸入端接收反向偏壓致能信號VBBE。反相器INV5可依據反向偏壓致能信號VBBE以產生反相信號SI3。反及閘NAND1的第一端耦接至反相器INV1的輸出端以接收反相信號SI1，反及閘NAND1的第二端耦接至反相器INV5的輸出端以接收反相信號SI3。反及閘NAND1可對反相信號SI1、SI3進行反及閘運算，以產生控制信號CT3。
接著，上拉電路112耦接至邏輯電路111。上拉電路112包括電晶體MP1～MP2、MN1～MN2。其中，電晶體MP1的第一端接收操作電壓VDDL，電晶體MP1的第二端耦接至電源電壓VDD，電晶體MP1的控制端接收控制信號CT2。電晶體MP2的第一端耦接至控制端CP1，電晶體MP2的第二端耦接至電源電壓VDD，電晶體MP2的控制端接收控制信號CT1。電晶體MN1的第一端耦接至控制端CP1，電晶體MN1的第二端與控制端共同耦接至電源電壓VDD。電晶體MN2的第一端接收操作電壓VDDL，電晶體MN2的第二端耦接至電源電壓VDD，電晶體MN2的控制端耦接至控制端CP1。
另一方面，下拉電路113耦接於邏輯電路111與上拉電路112之間。下拉電路113包括電晶體MN3～MN6。其中，電晶體MN3的第二端接收操作電壓VDDL，電晶體MN3的控制端接收控制信號CT3。電晶體MN4的第一端耦接至參考接地端GND，電晶體MN4的第二端耦接至電晶體MN3的第一端，電晶體MN4的控制端接收控制信號CT3。電晶體MN5的第二端耦接至控制端CP1，電晶體MN5的控制端接收控制信號CT1。電晶體MN6的第一端耦接至參考接地端GND，電晶體MN6的第二端與控制端共同耦接至電晶體MN5的第一端。
具體而言，在本實施例中，邏輯電路111可以依據燒機測試信號TWBT、電源啟動信號INIT0以及反向偏壓致能信號VBBE的狀態以分別產生控制信號CT1～CT3。接著，上拉電路112可依據控制信號CT1與控制信號CT2來決定是否導通電晶體MP1、MP2，以進一步對操作電壓VDDL進行調整。並且，下拉電路113可依據控制信號CT1與控制信號CT3來決定是否下拉操作電壓VDDL的電壓準位。
特別一提的是，在圖2的操作電壓產生電路110中，反相器INV1～INV4、電晶體MP1～MP2以及電晶體MN1～MN6皆是透過電源電壓VDD來被啟動，而反相器INV5以及反及閘NAND1則是透過電源電壓VINT來被啟動。順帶一提的是，本實施例的電晶體MP1～MP2是以P型電晶體為例，而電晶體MN1～MN6是以N型電晶體為例，但本發明並不限於此。
圖3是依照本發明圖1中的電壓調整電路120的電路圖。電壓調整電路120包括緩衝器121、感測放大器122、開關SW以及二極體D1。其中，緩衝器121包括反相器INV6、INV7。緩衝器121可依據電源啟動信號INIT0以產生控制信號CT4。感測放大器122耦接至緩衝器121以接收控制信號CT4，並且感測放大器122可依據控制信號CT4以及電源啟動信號INIT0來產生開關控制信號SC。
感測放大器122包括電晶體MP3～MP4以及電晶體MN7～MN8。電晶體MP3的第一端耦接至控制端CP2，電晶體MP3的第二端接收操作電壓VDDL，電晶體MP3的控制端接收控制信號CT4。電晶體MP4的第二端接收操作電壓VDDL，電晶體MP4的控制端耦接至反相器INV6的輸出端。電晶體MN7的第一端接收反向偏壓VBB，電晶體MN7的第二端耦接至控制端CP2，電晶體MN7的控制端耦接至電晶體MP4的第一端。電晶體MN8的第一端接收反向偏壓VBB，電晶體MN8的第二端耦接至電晶體MP4的第一端，電晶體MN8的控制端耦接至控制端CP2。
另一方面，開關SW耦接至控制端CP2以接收開關控制信號SC。開關SW可依據開關控制信號SC以決定是否將反向偏壓VBB的電壓準位調整至參考接地電壓VSS的電壓準位。其中，本實施例的開關SW可以由電晶體MN9來實施。電晶體MN9的第一端接收反向偏壓VBB，電晶體MN9的第二端耦接至參考接地電壓VSS，電晶體MN9的控制端耦接至控制端CP2。值得一提的是，本實施例的電晶體MN10可以依據二極體組態（Diode Connection）的連接方式來形成一個二極體D1。二極體D1耦接於感測放大器122與參考接地電壓VSS之間。其中，所述二極體的陽極（即電晶體MN10的第一端）接收反向偏壓VBB，所述二極體的陰極（即電晶體MN10的第二端）耦接至參考接地電壓VSS。
此外，在本實施例中，反向偏壓產生電路130可以耦接至電壓調整電路120。其中，反向偏壓產生電路130可以依據反向偏壓致能信號VBBE以透過電容CP泵浦來產生反向偏壓VBB。
順帶一提的是，本實施例的電晶體MP3～MP4是以P型電晶體為例，而電晶體MN7～MN10是以N型電晶體為例，但本發明並不限於此。
圖4是依照本發明一實施例的反向偏壓調整器100在正常操作模式下的波形示意圖。關於反向偏壓調整器100操作於正常操作模式時的操作細節，請同時參照圖1～圖4。具體來說，當反向偏壓調整器100操作於正常操作模式時，燒機測試信號TWBT持續的被設定為禁能（例如是低電壓準位）狀態，且在正常操作模式中的初始時間區間TN0時，電源電壓VDD的電壓值小於所述預設電壓值。相對的，在正常操作模式中的初始時間區間TN0之後的時間區間，電源電壓VDD的電壓值可大於所述預設電壓值。
需注意到的是，在圖4中，波型401、波型402、波型403、波型404以及波型405分別對應於電源啟動信號INIT0、操作電壓VDDL、電源電壓VINT、反向偏壓致能信號VBBE以及反向偏壓VBB在各個時間區間時的操作狀態。
詳細來說，當反向偏壓調整器100操作於初始時間區間TN0時，操作電壓產生電路110可以利用邏輯電路111來依據具有低電壓準位的電源啟動信號INIT0（如，波型401）以提供控制信號CT2至上拉電路112。接著，上拉電路112可依據具有低電壓準位的控制信號CT2以導通電晶體MP1。換言之，此時上拉電路112可以依據控制信號CT2來將操作電壓VDDL的電壓值（如，波型402）設定為電源電壓VDD的電壓值。
另一方面，在初始時間區間TN0中，電壓調整電路120可以利用緩衝器121來依據具有低電壓準位的電源啟動信號INIT0以提供控制信號CT4至感測放大器122。接著，感測放大器122可依據具有低電壓準位的控制信號CT4來導通電晶體MP3，以對控制端CP2進行充電。接著，感測放大器122可依據電源啟動信號INIT0與操作電壓VDDL以產生具有高電壓準位的開關控制信號SC，以使開關SW可依據開關控制信號SC而被導通。藉此，當反向偏壓調整器100操作於初始時間區間TN0時，電壓調整電路120可經由開關SW的導通路徑，來將反向偏壓VBB的電壓準位（如，波型405）維持於參考接地電壓VSS的電壓準位。
另一方面，當反向偏壓調整器100操作於初始時間區間TN0之後的時間區間TN1時，由於此時電源電壓VDD的電壓值大於所述預設電壓值，因此電源啟動信號INIT0可以被設定為致能（例如是高電壓準位）狀態。
詳細來說，在時間區間TN1中，操作電壓產生電路110可以利用邏輯電路111來依據具有低電壓準位的燒機測試信號TWBT以及具有高電壓準位的電源啟動信號INIT0以分別提供控制信號CT1以及控制信號CT2至上拉電路112。接著，上拉電路112可依據具有低電壓準位的控制信號CT1來導通電晶體MP2，以對控制端CP1進行充電。此外，上拉電路112亦可依據具有高電壓準位的控制信號CT2以斷開電晶體MP1。
在此情況下，由於控制端CP1的電壓準位透過電晶體MP2的導通路徑而被充電至高電壓準位，因此上拉電路112可依據控制端CP1的電壓準位而導通電晶體MN2。換言之，當反向偏壓調整器100操作於時間區間TN1時，上拉電路112可以依據控制信號CT1以及控制信號CT2來將操作電壓VDDL的電壓值調整為電源電壓VDD與電晶體MN2的臨界電壓VTN2之間的差值（如，VDDL=VDD-VTN2，其中VDDL為操作電壓VDDL的電壓值；VDD為電源電壓VDD的電壓值；VTN2為電晶體MN2的臨界電壓的電壓值）。也就是說，此時的操作電壓VDDL的電壓值即為所述第一電壓值。
另一方面，在時間區間TN1中，電壓調整電路120可利用緩衝器121來依據具有高電壓準位的電源啟動信號INIT0以提供控制信號CT4至感測放大器122。接著，感測放大器122可依據具有高電壓準位的控制信號CT4以斷開電晶體MP3，並且依據電源啟動信號INIT0與操作電壓VDDL以產生具有低電壓準位的開關控制信號SC，以使開關SW依據開關控制信號SC而被斷開。
在此情況下，反向偏壓致能信號VBBE（如，波型404）以及電源電壓VINT（如，波型403）可以被設定為致能狀態，並且所述反向偏壓產生電路130可以依據反向偏壓致能信號VBBE以提供具有一負電壓準位（例如是-0.5V，但本發明並不限於此）的反向偏壓VBB，以使記憶胞陣列中的各個電晶體同樣能夠在正常操作模式下正常的動作。
圖5是依照本發明一實施例的反向偏壓調整器100在燒機測試模式下的波形示意圖。關於反向偏壓調整器100操作於燒機操作模式時的操作細節，請同時參照圖1～圖3以及圖5。具體來說，當反向偏壓調整器100操作於燒機操作模式時，燒機測試信號TWBT持續的被設定為致能（例如是高電壓準位）狀態，並且在燒機操作模式中的初始時間區間TB0時，電源電壓VDD的電壓值小於所述預設電壓值。相對的，在燒機操作模式中的初始時間區間TB0之後的時間區間，電源電壓VDD的電壓值可以大於所述預設電壓值。
需注意到的是，在圖4中，波型501、波型502、波型503、波型504以及波型505分別對應於電源啟動信號INIT0、操作電壓VDDL、電源電壓VINT、反向偏壓致能信號VBBE以及反向偏壓VBB在各個時間區間時的操作狀態。
詳細來說，當反向偏壓調整器100操作於初始時間區間TB0時，操作電壓產生電路110可以利用邏輯電路111來依據具有低電壓準位的電源啟動信號INIT0（如，波型501）以提供控制信號CT2至上拉電路112。接著，上拉電路112可依據具有低電壓準位的控制信號CT2以導通電晶體MP1。換言之，此時上拉電路112可以依據控制信號CT2來將操作電壓VDDL的電壓值（如，波型502）設定為電源電壓VDD的電壓值。
另一方面，在初始時間區間TB0中，電壓調整電路120可以利用緩衝器121來依據具有低電壓準位的電源啟動信號INIT0以提供控制信號CT4至感測放大器122。接著，感測放大器122可依據具有低電壓準位的控制信號CT4來導通電晶體MP3，以對控制端CP2進行充電。接著，感測放大器122可依據電源啟動信號INIT0與操作電壓VDDL以產生具有高電壓準位的開關控制信號SC，以使開關SW可依據開關控制信號SC而被導通。藉此，當反向偏壓調整器100操作於初始時間區間TB0時，電壓調整電路120可經由開關SW的導通路徑，來將反向偏壓VBB的電壓準位（如，波型505）維持於參考接地電壓VSS的電壓準位。
另一方面，當反向偏壓調整器100操作於初始時間區間TB0之後的時間區間TB1時，由於此時電源電壓VDD的電壓值大於所述預設電壓值，因此電源啟動信號INIT0可以被設定為致能（例如是高電壓準位）狀態。
詳細來說，在時間區間TB1中，操作電壓產生電路110可以利用邏輯電路111來依據具有高電壓準位的燒機測試信號TWBT以及具有高電壓準位的電源啟動信號INIT0以分別提供控制信號CT1以及控制信號CT2至上拉電路112。接著，上拉電路112可依據具有高電壓準位的控制信號CT1以及具有高電壓準位的控制信號CT2以分別斷開電晶體MP2以及電晶體MP1。
在此情況下，由於此時電晶體MN1處於導通狀態，因此控制端CP1的電壓準位可依據電晶體MN1的導通路徑而被調整為電源電壓VDD與電晶體MN1的臨界電壓VTN1之間的差值。換言之，當反向偏壓調整器100操作於時間區間TB1時，上拉電路112可以依據控制信號CT1以及控制信號CT2來將操作電壓VDDL的電壓值調整為電源電壓VDD與電晶體MN1、MN2的臨界電壓之間的差值（如，VDDL=VDD-（VTN1+VTN2），其中VDDL為操作電壓VDDL的電壓值；VDD為電源電壓VDD的電壓值；VTN1為電晶體MN1的臨界電壓的電壓值；VTN2為電晶體MN2的臨界電壓的電壓值）。也就是說，此時的操作電壓VDDL的電壓值即為所述第二電壓值。
另一方面，在時間區間TB1中，電壓調整電路120可以利用緩衝器121來依據具有高電壓準位的電源啟動信號INIT0以提供控制信號CT4至感測放大器122。接著，感測放大器122可依據具有高電壓準位的控制信號CT4以斷開電晶體MP3，並且依據電源啟動信號INIT0與操作電壓VDDL以產生具有低電壓準位的開關控制信號SC，以使開關SW依據開關控制信號SC而被斷開。
在此情況下，反向偏壓致能信號VBBE（如，波型504）可以被設定為禁能狀態且電源電壓VINT（如，波型503）可以被設定為致能狀態，並且所述反向偏壓產生電路130可以依據反向偏壓致能信號VBBE以提供具有一負電壓準位（例如是-1V，但本發明並不限於此）的反向偏壓VBB，以使記憶胞陣列中的各個電晶體同樣能夠在正常操作模式下正常的動作。
綜上所述，本發明的反向偏壓調整器可以在燒機測試模式中的初始時間區間時，利用操作電壓產生電路來提供具有比第一電壓值更小的第二電壓值的操作電壓。如此一來，儘管操作於燒機測試模式時的電源電壓的電壓值需要較操作於正常操作模式時的電源電壓的電壓值來的高，但是反向偏壓調整器可利用電壓調整電路來依據被拉低的操作電壓以及電源啟動信號，以使反向偏壓的電壓準位能夠維持於參考接地電壓的電壓準位，進而有效地降低記憶胞陣列中的各個電晶體的源極端與汲極端之間的電壓差，藉以避免這些電晶體發生損毀的情形。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:反向偏壓調整器 110:操作電壓產生電路 111:邏輯電路 112:上拉電路 113:下拉電路 120:電壓調整電路 121:緩衝器 122:感測放大器 130:反向偏壓產生電路 401～405、501～505:波型 CT1～CT4:控制信號 CP1、CP2:控制端 CP:電容 D1:二極體 GND:參考接地端 INIT0:電源啟動信號 INV1～INV7:反相器 MP1～MP4、MN1～MN10:電晶體 NAND1:反及閘 SI1～SI3:反相信號 SW:開關 SC:開關控制信號 TN0、TB0:初始時間區間 TN1、TB1:時間區間 TWBT:燒機測試信號 TR:傳輸軌線 VINT:電源電壓 VBBE:反向偏壓致能信號 VDDL:操作電壓 VBB:反向偏壓 VDD:電源電壓 VSS:參考接地電壓
圖1是依照本發明一實施例的反向偏壓調整器的示意圖。 圖2是依照本發明圖1中的操作電壓產生電路的電路圖。 圖3是依照本發明圖1中的電壓調整電路的電路圖。 圖4是依照本發明一實施例的反向偏壓調整器在正常操作模式下的波形示意圖。 圖5是依照本發明一實施例的反向偏壓調整器在燒機測試模式下的波形示意圖。
100:反向偏壓調整器
110:操作電壓產生電路
120:電壓調整電路
INIT0:電源啟動信號
SW:開關
TWBT:燒機測試信號
TR:傳輸軌線
VBBE:反向偏壓致能信號
VDDL:操作電壓
VBB:反向偏壓
VDD:電源電壓
VSS:參考接地電壓

Claims (10)

  1. 一種反向偏壓調整器，包括： 操作電壓產生電路，依據燒機測試信號、電源啟動信號以及反向偏壓致能信號以產生操作電壓，其中在正常操作模式時，所述操作電壓為第一電壓值，在燒機測試模式時，所述操作電壓為第二電壓值，其中所述第二電壓值小於所述第一電壓值；以及 電壓調整電路，耦接至所述操作電壓產生電路，具有開關，所述開關耦接在參考接地電壓以及反向偏壓的傳輸軌線間，在所述燒機測試模式下的初始時間區間，所述電壓調整電路透過導通所述開關以調整所述反向偏壓的電壓值。
  2. 如申請專利範圍第1項所述的反向偏壓調整器，其中所述反向偏壓調整器更包括： 反向偏壓產生電路，耦接至所述電壓調整電路，依據所述反向偏壓致能信號以透過電容產生所述反向偏壓。
  3. 如申請專利範圍第1或2項所述的反向偏壓調整器，其中在所述燒機測試模式的所述初始時間區間，所述電壓調整電路依據所述操作電壓與所述電源啟動信號以調整所述反向偏壓的電壓值維持於所述參考接地電壓的電壓值。
  4. 如申請專利範圍第3項所述的反向偏壓調整器，其中當電源電壓的電壓值小於預設電壓值時，所述電源啟動信號被設定為第一邏輯準位，當所述電源電壓的電壓值大於所述預設電壓值時，所述電源啟動信號被設定為第二邏輯準位。
  5. 如申請專利範圍第4項所述的反向偏壓調整器，其中所述操作電壓產生電路包括： 邏輯電路，依據所述燒機測試信號、所述電源啟動信號以及所述反向偏壓致能信號以分別產生第一控制信號、第二控制信號以及第三控制信號； 上拉電路，耦接至所述邏輯電路以接收所述第一控制信號與所述第二控制信號，依據所述第一控制信號與所述第二控制信號以上拉所述操作電壓；以及 下拉電路，耦接至所述邏輯電路與所述上拉電路以接收所述第一控制信號與所述第三控制信號，依據所述第一控制信號與所述第三控制信號以下拉所述操作電壓。
  6. 如申請專利範圍第5項所述的反向偏壓調整器，其中所述邏輯電路包括： 第一反相器，其輸入端接收所述燒機測試信號，依據所述燒機測試信號產生第一反相信號； 第二反相器，其輸入端耦接至所述第一反相器的輸出端，依據所述第一反相信號產生所述第一控制信號； 第三反相器，其輸入端接收所述電源啟動信號，依據所述電源啟動信號產生第二反相信號； 第四反相器，其輸入端耦接至所述第三反相器的輸出端，依據所述第二反相信號產生所述第二控制信； 第五反相器，其輸入端接收所述反向偏壓致能信號，依據所述反向偏壓致能信號產生第三反相信號；以及 反及閘，其第一端耦接至所述第一反相器的輸出端，其第二端耦接至第五反相器的輸出端，依據所述第一反相信號與所述第三反相信號產生所述第三控制信號。
  7. 如申請專利範圍第6項所述的反向偏壓調整器，其中所述上拉電路包括： 第一電晶體，其第一端接收所述操作電壓，其第二端耦接至電源電壓，其控制端接收所述第二控制信號； 第二電晶體，其第一端耦接至第一控制端，其第二端耦接至所述電源電壓，其控制端接收所述第一控制信號； 第三電晶體，其第一端耦接至所述第一控制端，其第二端與控制端共同耦接至所述電源電壓；以及 第四電晶體，其第一端接收所述操作電壓，其第二端耦接至所述電源電壓，其控制端耦接至所述第一控制端。
  8. 如申請專利範圍第7項所述的反向偏壓調整器，其中所述下拉電路包括： 第五電晶體，其第二端接收所述操作電壓，其控制端接收所述第三控制信號； 第六電晶體，其第一端耦接至參考接地端，其第二端耦接至所述第五電晶體的第一端，其控制端接收所述第三控制信號； 第七電晶體，其第二端耦接至所述第一控制端，其控制端接收所述第一控制信號； 第八電晶體，其第一端耦接至所述參考接地端，其第二端與控制端共同耦接至所述第七電晶體的第一端。
  9. 如申請專利範圍第8項所述的反向偏壓調整器，其中所述電壓調整電路包括： 緩衝器，依據所述電源啟動信號以產生第四控制信號； 感測放大器，耦接至所述緩衝器，並依據所述第四控制信號與所述電源啟動信號以產生開關控制信號； 所述開關，耦接於所述感測放大器與所述參考接地電壓之間，依據所述開關控制信號以調整所述反向偏壓的電壓值；以及 二極體，耦接於所述感測放大器與所述參考接地電壓之間。
  10. 如申請專利範圍第9項所述的反向偏壓調整器，其中所述開關包括： 第一電晶體，其第一端接收所述反向偏壓，其第二端接收所述參考接地電壓，其控制端接收所述開關控制信號。
TW108119205A 2019-01-10 2019-06-03 反向偏壓調整器 TWI694455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-002694 2019-01-10
JP2019002694A JP6753963B2 (ja) 2019-01-10 2019-01-10 逆バイアス電圧調整器

Publications (2)

Publication Number Publication Date
TWI694455B true TWI694455B (zh) 2020-05-21
TW202027068A TW202027068A (zh) 2020-07-16

Family

ID=71516815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119205A TWI694455B (zh) 2019-01-10 2019-06-03 反向偏壓調整器

Country Status (3)

Country Link
US (1) US10770118B2 (zh)
JP (1) JP6753963B2 (zh)
TW (1) TWI694455B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528538A (en) * 1992-06-30 1996-06-18 Hitachi, Ltd. Voltage generating circuit in semiconductor integrated circuit
US5963779A (en) * 1997-12-24 1999-10-05 Texas Instruments Incorporated Integrated circuit using a back gate voltage for burn-in operations
US20130039139A1 (en) * 2011-08-10 2013-02-14 Texas Instruments Incorporated Method of Stressing Static Random Access Memories for Pass Transistor Defects

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148070B2 (ja) * 1994-03-29 2001-03-19 株式会社東芝 電圧変換回路
JP2002501654A (ja) 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
DE10302128B3 (de) 2003-01-21 2004-09-09 Infineon Technologies Ag Pufferverstärkeranordnung
JP4912016B2 (ja) 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7675317B2 (en) * 2007-09-14 2010-03-09 Altera Corporation Integrated circuits with adjustable body bias and power supply circuitry
KR102504181B1 (ko) * 2018-08-06 2023-02-28 에스케이하이닉스 주식회사 내부전압생성회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528538A (en) * 1992-06-30 1996-06-18 Hitachi, Ltd. Voltage generating circuit in semiconductor integrated circuit
US5963779A (en) * 1997-12-24 1999-10-05 Texas Instruments Incorporated Integrated circuit using a back gate voltage for burn-in operations
US20130039139A1 (en) * 2011-08-10 2013-02-14 Texas Instruments Incorporated Method of Stressing Static Random Access Memories for Pass Transistor Defects

Also Published As

Publication number Publication date
TW202027068A (zh) 2020-07-16
US10770118B2 (en) 2020-09-08
JP2020113350A (ja) 2020-07-27
US20200227093A1 (en) 2020-07-16
JP6753963B2 (ja) 2020-09-09

Similar Documents

Publication Publication Date Title
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
TWI409824B (zh) 使用動態參考電壓之單端感應放大器及其運作方法
US20210157350A1 (en) Switchable power supply
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
KR101542918B1 (ko) 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
JP2009098801A (ja) 電源回路及びそれを用いた内部電源電圧発生方法
TWI694455B (zh) 反向偏壓調整器
TWI475567B (zh) 核心電壓產生器
JP4912037B2 (ja) 半導体集積回路装置
CN112130614B (zh) 反向偏压调整器
CN112204495B (zh) 用于初始化带隙电路的系统及方法
KR20140002915A (ko) 전원 회로
US9116535B2 (en) Differential amplifier
TWI390531B (zh) 用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路
JP4934396B2 (ja) 半導体集積回路装置
WO2019077890A1 (ja) コンパレータを用いた発振器回路
TWI719848B (zh) 參考電壓保持電路和具有參考電壓保持電路的感測放大器電路
TW201322274A (zh) 記憶體裝置及其負位元線信號產生裝置
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100406544B1 (ko) 반도체 장치
KR20030056382A (ko) 반도체 소자의 온도 특성을 이용한 온도 검출 장치
KR20030047026A (ko) 파워-업 신호 발생 장치
TW202110091A (zh) 載帶芯片用開機關機重置電路及其工作方法
KR20090003654A (ko) 반도체 메모리 소자