KR102504181B1 - 내부전압생성회로 - Google Patents

내부전압생성회로 Download PDF

Info

Publication number
KR102504181B1
KR102504181B1 KR1020180091093A KR20180091093A KR102504181B1 KR 102504181 B1 KR102504181 B1 KR 102504181B1 KR 1020180091093 A KR1020180091093 A KR 1020180091093A KR 20180091093 A KR20180091093 A KR 20180091093A KR 102504181 B1 KR102504181 B1 KR 102504181B1
Authority
KR
South Korea
Prior art keywords
control signal
pull
test
voltage
internal voltage
Prior art date
Application number
KR1020180091093A
Other languages
English (en)
Other versions
KR20200015975A (ko
Inventor
김세환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180091093A priority Critical patent/KR102504181B1/ko
Priority to CN201811447562.5A priority patent/CN110808080B/zh
Priority to US16/206,411 priority patent/US10416693B1/en
Priority to US16/529,427 priority patent/US10719094B2/en
Publication of KR20200015975A publication Critical patent/KR20200015975A/ko
Application granted granted Critical
Publication of KR102504181B1 publication Critical patent/KR102504181B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

내부전압생성회로는 테스트모드에 진입하는 경우 테스트내부전압과 테스트기준전압을 비교하여 카운팅동작제어신호를 생성하는 카운팅동작제어신호생성회로; 및 상기 테스트모드에서 상기 카운팅동작제어신호에 기초하여 로직레벨조합이 조절되는 구동조절신호를 생성하고, 상기 테스트모드에서 상기 테스트내부전압과 상기 테스트기준전압을 비교하여 상기 테스트기준전압을 구동하기 위한 구동제어신호를 생성하는 구동제어신호생성회로를 포함한다.

Description

내부전압생성회로{INTERNAL VOLTAGE GENERATION CIRCUIT}
본 발명은 내부전압을 생성하는 내부전압생성회로에 관한 것이다.
통상적으로 반도체장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 반도체장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙 시에 사용되는 고전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk) 영역 (또는 기판)에 인가되는 백바이어스전압(VBB) 및 비트라인을 프리차지하기 위한 비트라인프리차지전압(VBLP) 등이 있다.
본 발명은 안정적인 레벨을 유지하는 내부전압을 생성하는 내부전압생성회로를 제공한다.
이를 위해 본 발명은 테스트모드에 진입하는 경우 테스트내부전압과 테스트기준전압을 비교하여 카운팅동작제어신호를 생성하는 카운팅동작제어신호생성회로; 및 상기 테스트모드에서 상기 카운팅동작제어신호에 기초하여 로직레벨조합이 조절되는 구동조절신호를 생성하고, 상기 테스트모드에서 상기 테스트내부전압과 상기 테스트기준전압을 비교하여 상기 테스트기준전압을 구동하기 위한 구동제어신호를 생성하는 구동제어신호생성회로를 포함하되, 상기 구동조절신호의 로직레벨조합에 따라 상기 구동제어신호의 레벨이 조절되는 내부전압생성회로를 제공한다.
또한, 본 발명은 테스트모드에서 테스트내부전압과 테스트기준전압과 비교하여 풀업카운팅동작제어신호 및 풀다운카운팅동작제어신호를 생성하는 카운팅동작제어신호생성회로; 및 상기 풀업카운팅동작제어신호를 토대로 상기 테스트내부전압을 풀업구동하기 위한 풀업구동제어신호의 레벨을 조절하고, 상기 풀다운카운팅동작제어신호를 토대로 상기 테스트내부전압을 풀다운구동하기 위한 풀다운구동제어신호의 레벨을 조절하는 내부전압구동조절회로를 포함하는 내부전압생성회로를 제공한다.
본 발명에 의하면 OP 앰프(operational amplifier)의 입력 오프셋이 변화되더라도 안정적인 레벨을 유지하는 내부전압을 생성할 수 있는 효과가 있다.
본 발명에 의하면 내부전압의 레벨을 조절할 수 있는 트레이닝모드를 제공함으로써, 내부전압이 기준전압을 기준으로 일정한 범위 안의 레벨로 생성될 수 있는 효과도 있다.
또한, 본 발명에 의하면 안정적인 레벨을 갖는 비트라인프리차지전압을 생성함으로써, 반도체장치에서 데이터 센싱 마진이 감소되는 것을 방지할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 내부전압생성회로에 포함된 기준전압생성회로의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 내부전압생성회로에 포함된 카운팅동작제어신호생성회로의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 내부전압생성회로에 포함된 내부전압구동조절회로의 일 실시예에 따른 구성을 도시한 블록도이다.
도 5는 도 4에 도시된 내부전압구동조절회로에 포함된 풀업전압선택회로의 일 실시예에 따른 회로도이다.
도 6은 도 4에 도시된 내부전압구동조절회로에 포함된 풀업구동제어신호생성회로의 일 실시예에 따른 구성을 도시한 도면이다.
도 7은 도 6에 도시된 풀업구동제어신호생성회로에 포함된 풀업비교구동조절회로의 일실시예에 따른 회로도이다.
도 8은 도 4에 도시된 내부전압구동조절회로에 포함된 풀업내부전압출력회로의 일 실시예에 따른 회로도이다.
도 9는 도 4에 도시된 내부전압구동조절회로에 포함된 풀다운전압선택회로의 일 실시예에 따른 회로도이다.
도 10은 도 4에 도시된 내부전압구동조절회로에 포함된 풀다운구동제어신호생성회로의 일 실시예에 따른 구성을 도시한 도면이다.
도 11은 도 10에 도시된 풀다운구동제어신호생성회로에 포함된 풀다운비교구동조절회로의 일실시예에 따른 회로도이다.
도 12는 도 4에 도시된 내부전압구동조절회로에 포함된 풀다운내부전압출력회로의 다른 실시예에 따른 회로도이다.
도 13은 도 7에 도시된 풀업비교구동조절회로에서 풀업구동조절신호의 로직레벨조합에 따라 생성되는 풀업구동제어신호의 레벨을 보여주는 표이다.
도 14는 도 13에 도시된 풀업구동제어신호의 레벨이 변화됨에 따라 테스트모드에서 테스트내부전압이 조절되는 동작을 설명하기 위한 그래프이다.
도 15는 도 11에 도시된 풀다운비교구동조절회로에서 풀다운구동조절신호의 로직레벨조합에 따라 생성되는 풀다운구동제어신호의 레벨을 보여주는 표이다.
도 16은 도 15에 도시된 표에 따라 풀다운구동제어신호의 레벨이 변화됨에 따라 테스트모드에서 테스트내부전압이 조절되는 동작을 설명하기 위한 그래프이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 내부전압생성회로(1)는 기준전압생성회로(11), 카운팅동작제어신호생성회로(12) 및 내부전압구동조절회로(13)를 포함할 수 있다.
기준전압생성회로(11)는 하한기준전압(VBLP_L), 상한기준전압(VBLP_H) 및 테스트기준전압(VCORE_HALF)을 생성할 수 있다. 기준전압생성회로(11)는 코어전압(도 2의 VCORE)을 전압분배하여 하한기준전압(VBLP_L), 상한기준전압(VBLP_H) 및 테스트기준전압(VCORE_HALF)을 생성할 수 있다. 기준전압생성회로(11)의 보다 구체적인 구성 및 동작에 대한 설명은 도 2를 참고하여 후술한다.
카운팅동작제어신호생성회로(12)는 제어신호(CTRL)에 응답하여 테스트기준전압(VCORE_HALF) 및 테스트내부전압(VBLP_TEST)으로부터 풀업카운팅동작제어신호(CNT_CTRP) 및 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 제어신호(CTRL)는 테스트내부전압(VBLP_TEST)의 레벨을 조절하기 위한 테스트모드가 활성화된 시점으로부터 테스트내부전압(VBLP_TEST)의 구동에 필요한 구간이 경과된 시점에서 제1 로직레벨에서 제2 로직레벨로 천이할 수 있다. 카운팅동작제어신호생성회로(12)는 제어신호(CTRL)가 제1 로직레벨인 상태에서 풀업카운팅동작제어신호(CNT_CTRP)를 테스트기준전압(VCORE_HALF)과 동일한 로직레벨로 구동할 수 있고, 풀다운카운팅동작제어신호(CNT_CTRN)를 테스트기준전압(VCORE_HALF)의 반전된 로직레벨로 구동할 수 있다. 카운팅동작제어신호생성회로(12)는 제어신호(CTRL)가 제2 로직레벨인 상태에서 테스트내부전압(VBLP_TEST)의 레벨에 따라 로직레벨이 결정되는 풀업카운팅동작제어신호(CNT_CTRP) 및 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 카운팅동작제어신호생성회로(12)는 테스트내부전압(VBLP_TEST)이 테스트기준전압(VCORE_HALF)보다 작은 경우 제1 로직레벨을 갖는 풀업카운팅동작제어신호(CNT_CTRP)와 제2 로직레벨을 갖는 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 카운팅동작제어신호생성회로(12)는 테스트내부전압(VBLP_TEST)이 테스트기준전압(VCORE_HALF)보다 큰 경우 제2 로직레벨을 갖는 풀업카운팅동작제어신호(CNT_CTRP)와 제1 로직레벨을 갖는 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 본 실시예에서 제1 로직레벨은 로직로우레벨이고, 제2 로직레벨은 로직하이레벨로 설정될 수 있다. 카운팅동작제어신호생성회로(12)의 보다 구체적인 구성 및 동작에 대한 설명은 도 3을 참고하여 후술한다.
내부전압구동조절회로(13)는 내부전압(VBLP), 상한기준전압(VBLP_H), 하한기준전압(VBLP_L), 테스트기준전압(VCORE_HALF), 풀업카운팅동작제어신호(CNT_CTRP), 풀다운카운팅동작제어신호(CNT_CTRN), 카운팅주기신호(CNT_OSC), 테스트모드신호(TRIM_EN), 조절활성화신호(CAL_EN) 및 테스트내부전압(VBLP_TEST)을 토대로 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)을 구동할 수 있다. 테스트모드신호(TRIM_EN)는 테스트내부전압(VBLP_TEST)의 레벨을 조절하기 위한 테스트모드를 활성화시키기 위하여 인에이블될 수 있다. 테스트모드신호(TRIM_EN)는 테스트모드를 비활성화시키기 위하여 디스에이블될 수 있다. 조절활성화신호(CAL_EN)는 테스트모드에 진입한 후 제1 로직레벨에서 제2 로직레벨로 천이한 후 제2 로직레벨을 유지할 수 있다. 본 실시예에서 테스트모드신호(TRIM_EN)가 인에이블되는 로직레벨은 로직하이레벨로 설정될 수 있다. 카운팅주기신호(CNT_OSC)는 반도체장치 내부에 포함된 오실레이터(미도시)에서 생성되거나 반도체장치 외부에서 인가될 수 있다. 카운팅주기신호(CNT_OSC)는 기설정된 주기마다 발생되는 펄스들을 포함할 수 있다. 카운팅주기신호(CNT_OSC)에 포함된 펄스들이 발생되는 기설정된 주기는 실시예에 따라서 다양하게 설정될 수 있다.
내부전압구동조절회로(13)는 테스트모드를 비활성화시키기 위하여 테스트모드신호(TRIM_EN)가 디스에이블된 상태인 경우 내부전압(VBLP)을 하한기준전압(VBLP_L) 및 상한기준전압(VBLP_H)과 비교하여 내부전압(VBLP)을 구동할 수 있다. 내부전압구동조절회로(13)는 테스트모드를 활성화시키기 위하여 테스트모드신호(TRIM_EN)가 인에이블된 상태인 경우 테스트내부전압(VBLP_TEST)을 테스트기준전압(VCORE_HALF)과 비교하여 테스트내부전압(VBLP_TEST)을 구동할 수 있다. 내부전압구동조절회로(13)는 테스트모드를 활성화시키기 위하여 테스트모드신호(TRIM_EN)가 인에이블된 상태에서 풀업카운팅동작제어신호(CNT_CTRP), 풀다운카운팅동작제어신호(CNT_CTRN), 카운팅주기신호(CNT_OSC) 및 조절활성화신호(CAL_EN)에 응답하여 테스트내부전압(VBLP_TEST)의 레벨을 조절할 수 있다. 내부전압구동조절회로(13)의 보다 구체적인 구성 및 동작에 대한 설명은 도 4 내지 12를 참고하여 후술한다.
도 2를 참고하면 기준전압생성회로(11)는 코어전압(VCORE) 단자 및 접지전압(VSS) 단자 사이에 직렬 연결된 저항소자들(R1~R2N)을 포함할 수 있다. 기준전압생성회로(11)는 코어전압(VCORE)을 전압 분배하여 상한기준전압(VBLP_H), 테스트기준전압(VCORE_HALF) 및 하한기준전압(VBLP_L)을 생성할 수 있다. 기준전압생성회로(11)는 노드(nd21)를 통해 상한기준전압(VBLP_H)을 출력하고, 노드(nd22)를 통해 테스트기준전압(VCORE_HALF)을 출력하고, 노드(nd23)를 통해 하한기준전압(VBLP_L)을 출력할 수 있다. 본 실시예에서 테스트기준전압(VCORE_HALF)은 코어전압(VCORE)의 절반 레벨로 설정될 수 있고, 상한기준전압(VBLP_H)은 테스트기준전압(VCORE_HALF)보다 높은 레벨로 설정될 수 있으며, 하한기준전압(VBLP_L)은 테스트기준전압(VCORE_HALF)보다 낮은 레벨로 설정될 수 있다. 기준전압생성회로(11)에 포함된 저항소자들(R1~R2N)의 수(2N)은 실시예에 따라서 다양하게 설정될 수 있다. 여기서, N은 자연수로 설정될 수 있다. 실시예에 따라서 상한기준전압(VBLP_H) 및 하한기준전압(VBLP_L)은 다양한 레벨로 설정될 수 있다.
도 3을 참고하면 카운팅동작제어신호생성회로(12)는 제어신호반전회로(31), 선택입력회로(32), 전압안정화회로(33) 및 카운팅동작제어신호출력회로(34)를 포함할 수 있다.
제어신호반전회로(31)는 인버터(IV31)를 포함할 수 있다. 인버터(IV31)는 제어신호(CTRL)를 반전버퍼링하여 반전제어신호(CTRLB)를 생성할 수 있다. 제어신호(CTRL)는 테스트내부전압(VBLP_TEST)의 레벨을 조절하기 위한 테스트모드에 진입한 후 테스트내부전압(VBLP_TEST)의 구동에 필요한 구간이 경과된 시점에서 로직로우레벨에서 로직하이레벨로 천이할 수 있다. 테스트모드에 진입한 후 테스트내부전압(VBLP_TEST)의 레벨을 조절하는 데 필요한 구간은 실시예에 따라서 다양하게 설정될 수 있다.
선택입력회로(32)는 제1 입력스위치(SW31) 및 제2 입력스위치(SW32)를 포함할 수 있다. 제1 입력스위치(SW31)는 반전제어신호(CTRLB)에 응답하여 턴온될 수 있다. 제1 입력스위치(SW31)는 로직하이레벨의 반전제어신호(CTRLB)가 입력되는 경우 턴온되어 테스트기준전압(VCORE_HALF)을 노드(nd31)로 전달할 수 있다. 제2 입력스위치(SW32)는 제어신호(CTRL)에 응답하여 턴온될 수 있다. 제2 입력스위치(SW32)는 로직하이레벨의 제어신호(CTRL)가 입력되는 경우 턴온되어 테스트내부전압(VBLP_TEST)을 노드(nd31)로 전달할 수 있다.
전압안정화회로(33)는 커패시터들(C31, C32)을 포함할 수 있다. 커패시터(C31)는 코어전압(VCORE)과 노드(nd32) 사이에 연결될 수 있다. 커패시터(C32)는 노드(nd32)과 접지전압(VSS) 사이에 연결될 수 있다. 커패시터들(C31, C32)은 노드(nd32)의 전압을 안정화할 수 있다. 커패시터들(C31, C32)은 온도변화에 따라 카운팅동작제어신호출력회로(34) 내의 전압설정비교회로(341)의 입력오프셋값이 급격하게 변동되는 것을 방지할 수 있다. 커패시터들(C31, C32)은 노드(nd32)를 코어전압(VCORE) 및 접지전압(VSS)에 커플링하여 노드(nd32)의 전압을 안정적으로 유지할 수 있다.
카운팅동작제어신호출력회로(34)는 전압설정비교회로(341), 피드백스위치(SW33) 및 인버터(IV32)를 포함할 수 있다. 피드백스위치(SW33)는 반전제어신호(CTRLB)에 응답하여 턴온될 수 있다. 피드백스위치(SW33)는 로직하이레벨의 반전제어신호(CTRLB)가 입력되는 경우 턴온되어 풀업카운팅동작제어신호(CNT_CTRP)를 노드(nd32)로 피드백할 수 있다. 인버터(IV32)는 풀업카운팅동작제어신호(CNT_CTRP)를 반전버퍼링하여 풀다운카운팅동작제어신호(CNT_CTRN)로 출력할 수 있다. 전압설정비교회로(341)는 피드백스위치(SW33)가 턴온된 상태에서 전압팔로어(voltage follower)로 동작하여 노드(nd31)의 전압을 풀업카운팅동작제어신호(CNT_CTRP)로 출력할 수 있다. 전압설정비교회로(341)는 피드백스위치(SW33)가 턴온된 상태에서 풀업카운팅동작제어신호(CNT_CTRP)를 테스트기준전압(VCORE_HALF)으로 설정할 수 있다. 전압설정비교회로(341)는 로직로우레벨의 반전제어신호(CTRLB)가 입력되어 피드백스위치(SW33)가 턴오프된 상태에서 노드(nd31)의 전압과 노드(nd32)의 전압을 비교하여 풀업카운팅동작제어신호(CNT_CTRP) 및 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 전압설정비교회로(341)는 피드백스위치(SW33)가 턴오프된 상태에서 테스트내부전압(VBLP_TEST)이 테스트기준전압(VCORE_HALF)으로 설정된 노드(nd32)의 전압보다 큰 경우 로직하이레벨로 설정된 풀업카운팅동작제어신호(CNT_CTRP) 및 로직로우레벨로 설정된 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 전압설정비교회로(341)는 피드백스위치(SW33)가 턴오프된 상태에서 테스트내부전압(VBLP_TEST)이 노드(nd32)의 전압보다 작은 경우 로직로우레벨로 설정된 풀업카운팅동작제어신호(CNT_CTRP) 및 로직하이레벨로 설정된 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 전압설정비교회로(341)는 OP 앰프(operational amplifier)로 구현될 수 있다.
카운팅동작제어신호생성회로(12)는 제어신호(CTRL)가 로직로우레벨인 상태에서 풀업카운팅동작제어신호(CNT_CTRP)를 테스트기준전압(VCORE_HALF)과 동일한 레벨로 구동할 수 있다. 카운팅동작제어신호생성회로(12)는 제어신호(CTRL)가 로직하이레벨인 상태에서 테스트내부전압(VBLP_TEST)의 레벨에 따라 로직레벨이 결정되는 풀업카운팅동작제어신호(CNT_CTRP)를 생성할 수 있다. 카운팅동작제어신호생성회로(12)는 테스트내부전압(VBLP_TEST)이 테스트기준전압(VCORE_HALF)보다 작은 경우 로직로우레벨을 갖는 풀업카운팅동작제어신호(CNT_CTRP) 및 로직하이레벨로 설정된 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다. 카운팅동작제어신호생성회로(12)는 테스트내부전압(VBLP_TEST)이 테스트기준전압(VCORE_HALF)보다 큰 경우 로직하이레벨을 갖는 풀업카운팅동작제어신호(CNT_CTRP) 및 로직로우레벨로 설정된 풀다운카운팅동작제어신호(CNT_CTRN)를 생성할 수 있다.
도 4를 참고하면 내부전압구동조절회로(13)는 풀업전압선택회로(41), 풀업구동제어신호생성회로(42), 풀업내부전압출력회로(43), 풀다운전압선택회로(44), 풀업구동제어신호생성회로(45) 및 풀다운내부전압출력회로(46)를 포함할 수 있다. 일 예로, 적어도 하나의 풀업구동제어신호생성회로(42) 및 적어도 하나의 풀업구동제어신호생성회로(45)는 구동제어신호생성회로로 구현될 수 있다. 유사하게, 적어도 하나의 풀업전압선택회로(41) 및 적어도 하나의 풀다운전압선택회로(44)는 전압선택회로로 구현될 수 있다. 또한, 적어도 하나의 풀업내부전압출력회로(43) 및 풀다운내부전압출력회로(46)는 내부전압출력회로로 구현될 수 있다. 따라서, 다양한 신호들 사이에서 적어도 하나의 풀업신호 및 풀다운신호는 "풀업" 및 "풀다운"을 제거하고 구현될 수 있다. 일 예로, 적어도 하나의 풀업카운팅동작제어신호 및 적어도 하나의 풀다운카운팅동작제어신호는 카운팅동작제어신호로 구현될 수 있다.
풀업전압선택회로(41)는 테스트모드신호(TRIM_EN)에 응답하여 하한기준전압(VBLP_L) 및 테스트기준전압(VCORE_HALF)으로부터 풀업선택기준전압(VR_SELP)을 생성할 수 있다. 테스트모드신호(TRIM_EN)는 테스트내부전압(VBLP_TEST)의 레벨을 조절하는 테스트모드를 활성화시키기 위하여 로직하이레벨로 인에이블될 수 있다. 풀업전압선택회로(41)는 로직로우레벨로 디스에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 하한기준전압(VBLP_L)을 풀업선택기준전압(VR_SELP)으로 선택하여 출력할 수 있다. 풀업전압선택회로(41)는 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 테스트기준전압(VCORE_HALF)을 풀업선택기준전압(VR_SELP)으로 선택하여 출력할 수 있다.
풀업전압선택회로(41)는 테스트모드신호(TRIM_EN)에 응답하여 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)으로부터 풀업선택내부전압(VBLP_SELP)을 생성할 수 있다. 풀업전압선택회로(41)는 로직로우레벨로 디스에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 내부전압(VBLP)을 풀업선택내부전압(VBLP_SELP)으로 선택하여 출력할 수 있다. 풀업전압선택회로(41)는 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 테스트내부전압(VBLP_TEST)을 풀업선택내부전압(VBLP_SELP)으로 선택하여 출력할 수 있다. 풀업전압선택회로(41)의 보다 구체적인 구성 및 동작에 대한 설명은 도 5를 참고하여 후술한다.
풀업구동제어신호생성회로(42)는 풀업카운팅동작제어신호(CNT_CTRP), 카운팅주기신호(CNT_OSC), 조정활성화신호(CAL_EN), 바이어스전압(VBIAS) 및 테스트모드신호(TRIM_EN)에 응답하여 풀업선택기준전압(VR_SELP) 및 풀업선택내부전압(VBLP_SELP)으로부터 풀업구동제어신호(DCNTP)를 생성할 수 있다. 바이어스전압(VBIAS)은 일정한 레벨을 갖도록 설정될 수 있다. 바이어스전압(VBIAS)의 레벨은 실시예에 따라서 다양하게 설정될 수 있다. 풀업구동제어신호생성회로(42)는 풀업카운팅동작제어신호(CNT_CTRP)가 제1 로직레벨인 경우 카운팅동작을 중단하여 풀업구동조절신호(도 6의 DTRIMP<1:2>)의 로직레벨조합을 일정하게 유지할 수 있다. 풀업구동제어신호생성회로(42)는 테스트모드에 진입하여 테스트모드신호(TRIM_EN)가 인에이블된 상태에서 풀업카운팅동작제어신호(CNT_CTRP)가 제2 로직레벨인 경우 카운팅주기신호(CNT_OSC)의 펄스가 발생될 때마다 카운팅동작을 수행하여 풀업구동조절신호(도 6의 DTRIMP<1:2>)의 로직레벨조합을 변화시킬 수 있다. 이때, 풀업구동조절신호(도 6의 DTRIMP<1:2>)의 로직레벨조합은 실시예에 따라서 테스트내부전압(VBLP_TEST)의 레벨을 감소시키거나 증가시키도록 조절될 수 있다. 풀업구동제어신호생성회로(42)의 보다 구체적인 구성 및 동작에 대한 설명은 도 6 및 7을 참고하여 후술한다.
풀업내부전압출력회로(43)는 테스트모드신호(TRIM_EN) 및 풀업구동제어신호(DCNTP)에 응답하여 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)을 생성할 수 있다. 풀업내부전압출력회로(43)는 테스트모드에 진입하지 않아 디스에이블된 상태의 테스트모드신호(TRIM_EN)가 입력되는 경우 풀업구동제어신호(DCNTP)에 응답하여 내부전압(VBLP)을 구동할 수 있다. 풀업내부전압출력회로(43)는 테스트모드에 진입하여 인에이블된 상태의 테스트모드신호(TRIM_EN)가 입력되는 경우 풀업구동제어신호(DCNTP)에 응답하여 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)을 구동할 수 있다. 풀업내부전압출력회로(43)의 보다 구체적인 구성 및 동작에 대한 설명은 도 8을 참고하여 후술한다.
풀다운전압선택회로(44)는 테스트모드신호(TRIM_EN)에 응답하여 상한기준전압(VBLP_H) 및 테스트기준전압(VCORE_HALF)으로부터 풀다운선택기준전압(VR_SELN)을 생성할 수 있다. 풀다운전압선택회로(44)는 로직로우레벨로 디스에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 상한기준전압(VBLP_H)을 풀다운선택기준전압(VR_SELN)으로 선택하여 출력할 수 있다. 풀업전압선택회로(41)는 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 테스트기준전압(VCORE_HALF)을 풀다운선택기준전압(VR_SELN)으로 선택하여 출력할 수 있다.
풀다운전압선택회로(44)는 테스트모드신호(TRIM_EN)에 응답하여 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)으로부터 풀다운선택내부전압(VBLP_SELN)을 생성할 수 있다. 풀다운전압선택회로(44)는 로직로우레벨로 디스에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 내부전압(VBLP)을 풀다운선택내부전압(VBLP_SELN)으로 선택하여 출력할 수 있다. 풀다운전압선택회로(44)는 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 테스트내부전압(VBLP_TEST)을 풀다운선택내부전압(VBLP_SELN)으로 선택하여 출력할 수 있다. 풀다운전압선택회로(44)의 보다 구체적인 구성 및 동작에 대한 설명은 도 9를 참고하여 후술한다.
풀다운구동제어신호생성회로(45)는 풀다운카운팅동작제어신호(CNT_CTRN), 카운팅주기신호(CNT_OSC), 조정활성화신호(CAL_EN), 바이어스전압(VBIAS) 및 테스트모드신호(TRIM_EN)에 응답하여 풀다운선택기준전압(VR_SELN) 및 풀다운선택내부전압(VBLP_SELN)으로부터 풀다운구동제어신호(DCNTN)를 생성할 수 있다. 풀다운구동제어신호생성회로(45)는 풀다운카운팅동작제어신호(CNT_CTRN)가 제1 로직레벨인 경우 카운팅동작을 중단하여 풀다운구동조절신호(도 10의 DTRIMN<1:2>)의 로직레벨조합을 일정하게 유지할 수 있다. 풀다운구동제어신호생성회로(45)는 테스트모드에 진입하여 테스트모드신호(TRIM_EN)가 인에이블된 상태에서 풀다운카운팅동작제어신호(CNT_CTRN)가 제2 로직레벨인 경우 카운팅주기신호(CNT_OSC)의 펄스가 발생될 때마다 카운팅동작을 수행하여 풀다운구동조절신호(도 10의 DTRIMN<1:2>)의 로직레벨조합을 변화시킬 수 있다. 이때, 풀다운구동조절신호(도 10의 DTRIMN<1:2>)의 로직레벨조합은 실시예에 따라서 테스트내부전압(VBLP_TEST)의 레벨을 감소시키거나 증가시키도록 조절될 수 있다. 풀다운구동제어신호생성회로(45)의 보다 구체적인 구성 및 동작에 대한 설명은 도 10 및 11을 참고하여 후술한다.
풀다운내부전압출력회로(46)는 테스트모드신호(TRIM_EN) 및 풀다운구동제어신호(DCNTN)에 응답하여 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)을 생성할 수 있다. 풀다운내부전압출력회로(46)는 테스트모드에 진입하지 않아 디스에이블된 상태의 테스트모드신호(TRIM_EN)가 입력되는 경우 풀다운구동제어신호(DCNTN)에 응답하여 내부전압(VBLP)을 구동할 수 있다. 풀다운내부전압출력회로(46)는 테스트모드에 진입하여 인에이블된 상태의 테스트모드신호(TRIM_EN)가 입력되는 경우 풀다운구동제어신호(DCNTN)에 응답하여 내부전압(VBLP) 및 테스트내부전압(VBLP_TEST)을 구동할 수 있다. 풀다운내부전압출력회로(46)의 보다 구체적인 구성 및 동작에 대한 설명은 도 12를 참고하여 후술한다.
도 5를 참고하면 풀업전압선택회로(41)는 풀업테스트모드신호반전회로(51), 풀업선택기준전압생성회로(52) 및 풀업선택내부전압생성회로(53)를 포함할 수 있다.
풀업테스트모드신호반전회로(51)는 인버터(IV51)를 포함할 수 있다. 인버터(IV51)는 테스트모드신호(TRIM_EN)를 반전버퍼링하여 반전테스트모드신호(TRIM_ENB)를 생성할 수 있다. 테스트모드신호(TRIM_EN)는 테스트내부전압(VBLP_TEST)의 레벨을 조절하기 위한 테스트모드를 활성화시키기 위하여 로직하이레벨로 인에이블될 수 있다. 테스트모드신호(TRIM_EN)는 테스트모드를 종료시키기 위하여 로직로우레벨로 디스에이블될 수 있다.
풀업선택기준전압생성회로(52)는 제1 기준전압스위치(SW51) 및 제2 기준전압스위치(SW52)를 포함할 수 있다. 제1 기준전압스위치(SW51)는 반전테스트모드신호(TRIM_ENB)에 응답하여 턴온될 수 있다. 제1 기준전압스위치(SW51)는 로직하이레벨의 반전테스트모드신호(TRIM_ENB)가 입력되는 경우 턴온되어 하한기준전압(VBLP_L)을 풀업선택기준전압(VR_SELP)이 출력되는 노드(nd51)로 출력할 수 있다. 제2 기준전압스위치(SW52)는 테스트모드신호(TRIM_EN)에 응답하여 턴온될 수 있다. 제2 기준전압스위치(SW52)는 로직하이레벨의 테스트모드신호(TRIM_EN)가 입력되는 경우 턴온되어 테스트기준전압(VCORE_HALF)을 풀업선택기준전압(VR_SELP)이 출력되는 노드(nd51)로 출력할 수 있다.
풀업선택내부전압생성회로(53)는 제1 내부전압스위치(SW53) 및 제2 내부전압스위치(SW54)를 포함할 수 있다. 제1 내부전압스위치(SW53)는 테스트모드신호(TRIM_EN)에 응답하여 턴온될 수 있다. 제1 내부전압스위치(SW53)는 로직하이레벨의 테스트모드신호(TRIM_EN)가 입력되는 경우 턴온되어 테스트내부전압(VBLP_TEST)을 풀업선택내부전압(VBLP_SELP)이 출력되는 노드(nd52)로 출력할 수 있다. 제2 내부전압스위치(SW54)는 반전테스트모드신호(TRIM_ENB)에 응답하여 턴온될 수 있다. 제2 내부전압스위치(SW54)는 로직하이레벨의 반전테스트모드신호(TRIM_ENB)가 입력되는 경우 턴온되어 내부전압(VBLP)을 풀업선택내부전압(VBLP_SELP)이 출력되는 노드(nd52)로 출력할 수 있다.
풀업전압선택회로(41)는 로직로우레벨로 디스에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 하한기준전압(VBLP_L)을 풀업선택기준전압(VR_SELP)으로 선택하여 출력할 수 있고, 내부전압(VBLP)을 풀업선택내부전압(VBLP_SELP)으로 선택하여 출력할 수 있다. 풀업전압선택회로(41)는 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 테스트기준전압(VCORE_HALF)을 풀업선택기준전압(VR_SELP)으로 선택하여 출력할 수 있고 테스트내부전압(VBLP_TEST)을 풀업선택내부전압(VBLP_SELP)으로 선택하여 출력할 수 있다.
도 6을 참고하면 풀업구동제어신호생성회로(42)는 풀업카운터(61) 및 풀업비교구동조절회로(62)를 포함할 수 있다.
풀업카운터(61)는 테스트모드신호(TRIM_EN), 풀업카운팅동작제어신호(CNT_CTRP) 및 카운팅주기신호(CNT_OSC)에 응답하여 카운팅동작을 수행하여 로직레벨조합이 설정되는 풀업구동조절신호(DTRIMP<1:2>)를 생성할 수 있다. 풀업카운터(61)는 테스트모드에 진입하여 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되고 풀업카운팅동작제어신호(CNT_CTRP)가 로직하이레벨인 경우 카운팅동작을 수행하여 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합을 조절할 수 있다. 풀업카운터(61)는 테스트모드에 진입한 상태가 아니거나 로직로우레벨의 풀업카운팅동작제어신호(CNT_CTRP)가 입력되는 경우 카운팅동작을 중단한다.
풀업비교구동조절회로(62)는 바이어스전압(VBIAS), 조정활성화신호(CAL_EN) 및 풀업구동조절신호(DTRIMP<1:2>)에 응답하여 풀업선택기준전압(VR_SELP) 및 풀업선택내부전압(VBLP_SELP)으로부터 풀업구동제어신호(DCNTP)를 생성할 수 있다. 풀업비교구동조절회로(62)는 테스트모드에 진입하여 조정활성화신호(CAL_EN)가 로직하이레벨로 설정된 상태에서 풀업선택기준전압(VR_SELP) 및 풀업선택내부전압(VBLP_SELP)의 레벨을 비교하여 풀업구동제어신호(DCNTP)를 생성할 수 있다. 풀업비교구동조절회로(62)는 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합에 따라 테스트내부전압(VBLP_TEST)의 레벨을 감소시키거나 증가시키도록 풀업구동제어신호(DCNTP)의 레벨을 조절할 수 있다. 풀업비교구동조절회로(62)의 동작에 대한 보다 구체적인 설명은 도 13 및 도 14를 참고하여 후술한다.
도 7을 참고하면 풀업비교구동조절회로(62)는 정전류공급원(71) 및 선택전류방출회로(72)를 포함할 수 있다.
정전류공급원(71)는 PMOS 트랜지스터들(P71, P72)를 포함할 수 있다. PMOS 트랜지스터(P71)는 전원전압(VDD) 및 노드(nd71) 사이에 연결되어 노드(nd71)의 전압에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P72)는 전원전압(VDD) 및 노드(nd72) 사이에 연결되어 노드(nd71)의 전압에 응답하여 턴온될 수 있다. PMOS 트랜지스터들(P71, P72)은 커런트미러(current mirror) 회로를 구성하여 노드(nd71)및 노드(nd72)에 동일한 전류를 공급할 수 있다. 풀업구동제어신호(DCNTP)는 노드(nd72)를 통해 출력될 수 있다.
선택전류방출회로(72)는 NMOS 트랜지스터들(N711~N715)을 포함할 수 있다. NMOS 트랜지스터(N711)는 노드(nd71)와 노드(nd73) 사이에 연결되어 풀업선택기준전압(VR_SELP)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N712) 및 NMOS 트랜지스터(N713)는 노드(nd71)와 노드(nd73) 사이에 직렬연결될 수 있다. NMOS 트랜지스터(N712)는 풀업선택기준전압(VR_SELP)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N713)는 풀업구동조절신호의 제2 비트(DTRIMP<2>)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N714) 및 NMOS 트랜지스터(N715)는 노드(nd71)와 노드(nd73) 사이에 직렬연결될 수 있다. NMOS 트랜지스터(N714)는 풀업선택기준전압(VR_SELP)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N715)는 풀업구동조절신호의 제1 비트(DTRIMP<1>)에 응답하여 턴온 정도가 조절될 수 있다. 본 실시예에서 NMOS 트랜지스터(N712) 및 NMOS 트랜지스터(N713)의 구동력이 NMOS 트랜지스터(N714) 및 NMOS 트랜지스터(N715)의 구동력보다 크게 설정될 수 있다. 즉, NMOS 트랜지스터(N712) 및 NMOS 트랜지스터(N713) 각각의 채널길이에 대한 채널폭의 비율이 NMOS 트랜지스터(N714) 및 NMOS 트랜지스터(N715) 각각의 채널길이에 대한 채널폭의 비율이보다 크게 설정될 수 있다. NMOS 트랜지스터들(N711~N715) 각각의 채널길이에 대한 채널폭의 비율은 실시예에 따라서 다양하게 설정될 수 있다.
선택전류방출회로(72)는 NMOS 트랜지스터들(N721~N726)을 포함할 수 있다. NMOS 트랜지스터(N721)는 노드(nd72)와 노드(nd73) 사이에 연결되어 풀업선택내부전압(VBLP_SELP)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N722) 및 NMOS 트랜지스터(N723)는 노드(nd72)와 노드(nd73) 사이에 직렬연결될 수 있다. NMOS 트랜지스터(N722)는 풀업선택내부전압(VBLP_SELP)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N723)는 조절활성화신호(CAL_EN)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N724) 및 NMOS 트랜지스터(N725)는 노드(nd72)와 노드(nd73) 사이에 직렬연결될 수 있다. NMOS 트랜지스터(N724)는 풀업선택내부전압(VBLP_SELP)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N725)는 조절활성화신호(CAL_EN)에 응답하여 턴온 정도가 조절될 수 있다. NMOS 트랜지스터(N726)는 노드(nd73)과 접지전압(VSS) 사이에 연결되어 바이어스전압(VBIAS)에 응답하여 턴온될 수 있다. 본 실시예에서 NMOS 트랜지스터(N722) 및 NMOS 트랜지스터(N723)의 구동력이 NMOS 트랜지스터(N724) 및 NMOS 트랜지스터(N725)의 구동력보다 크게 설정될 수 있다. 즉, NMOS 트랜지스터(N722) 및 NMOS 트랜지스터(N723)의 사이즈가 NMOS 트랜지스터(N724) 및 NMOS 트랜지스터(N725)의 채널길이에 대한 채널폭의 비율이보다 크게 설정될 수 있다. NMOS 트랜지스터들(N721~N725) 각각의 채널길이에 대한 채널폭의 비율은 실시예에 따라서 다양하게 설정될 수 있다.
풀업비교구동조절회로(62)는 테스트모드에 진입하여 조정활성화신호(CAL_EN)가 로직하이레벨로 설정된 상태에서 풀업선택기준전압(VR_SELP) 및 풀업선택내부전압(VBLP_SELP)의 레벨을 비교하여 풀업구동제어신호(DCNTP)를 생성할 수 있다. 풀업비교구동조절회로(62)는 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합에 따라 테스트내부전압(VBLP_TEST)의 레벨을 감소시키거나 증가시키도록 풀업구동제어신호(DCNTP)의 레벨을 조절할 수 있다.
도 8을 참고하면 풀업내부전압출력회로(43)는 풀업구동회로(81) 및 테스트풀업구동회로(82)를 포함할 수 있다.
풀업구동회로(81)는 PMOS 트랜지스터(P81), 저항소자(R81) 및 NMOS 트랜지스터(N81)를 포함할 수 있다. PMOS 트랜지스터(P81)는 전원전압(VDD)과 내부전압(VBLP)이 출력되는 노드(nd81) 사이에 연결되어 풀업구동제어신호(DCNTP)에 응답하여 내부전압(VBLP)을 풀업 구동할 수 있다. 저항소자(R81) 및 NMOS 트랜지스터(N81)는 노드(nd81)와 접지전압(VSS) 사이에 직렬 연결될 수 있다. NMOS 트랜지스터(N81)는 테스트모드신호(TRIM_EN)에 응답하여 턴온될 수 있다.
테스트풀업구동회로(82)는 풀업전달스위치(SW81), PMOS 트랜지스터(P82), 저항소자(R82) 및 NMOS 트랜지스터(N82)를 포함할 수 있다. 풀업전달스위치(SW81)는 테스트모드에 진입하여 로직하이레벨의 테스트모드신호(TRIM_EN)가 입력되는 경우 턴온되어 풀업구동제어신호(DCNTP)를 PMOS 트랜지스터(P82)로 전달할 수 있다. PMOS 트랜지스터(P82)는 전원전압(VDD)과 테스트내부전압(VBLP_TEST)이 출력되는 노드(nd82) 사이에 연결되어 풀업구동제어신호(DCNTP)에 응답하여 테스트내부전압(VBLP_TEST)을 풀업 구동할 수 있다. 저항소자(R82) 및 NMOS 트랜지스터(N82)는 노드(nd82)와 접지전압(VSS) 사이에 직렬 연결될 수 있다. NMOS 트랜지스터(N82)는 테스트모드신호(TRIM_EN)에 응답하여 턴온될 수 있다. 테스트풀업구동회로(82)는 테스트모드에 진입한 후 풀업구동제어신호(DCNTP)의 레벨에 따라 테스트내부전압(VBLP_TEST)의 풀업 구동을 조절할 수 있다. 풀업구동제어신호(DCNTP)의 레벨이 증가될수록 PMOS 트랜지스터(P82)의 풀업 구동이 감소되므로 테스트내부전압(VBLP_TEST)의 레벨이 감소된다. 한편, 풀업구동제어신호(DCNTP)의 레벨이 감소될수록 PMOS 트랜지스터(P82)의 풀업 구동이 증가되므로 테스트내부전압(VBLP_TEST)의 레벨이 증가된다.
도 9를 참고하면 풀다운전압선택회로(44)는 풀다운테스트모드신호반전회로(91), 풀다운선택기준전압생성회로(92) 및 풀다운선택내부전압생성회로(93)를 포함할 수 있다.
풀다운테스트모드신호반전회로(91)는 인버터(IV91)를 포함할 수 있다. 인버터(IV91)는 테스트모드신호(TRIM_EN)를 반전버퍼링하여 반전테스트모드신호(TRIM_ENB)를 생성할 수 있다. 테스트모드신호(TRIM_EN)는 테스트내부전압(VBLP_TEST)의 레벨을 조절하기 위한 테스트모드에 진입하는 경우 로직하이레벨로 인에이블될 수 있다. 테스트모드신호(TRIM_EN)는 테스트모드에서 탈출하는 경우 로직로우레벨로 디스에이블될 수 있다.
풀다운선택기준전압생성회로(92)는 제1 기준전압스위치(SW921) 및 제2 기준전압스위치(SW922)를 포함할 수 있다. 제1 기준전압스위치(SW921)는 반전테스트모드신호(TRIM_ENB)에 응답하여 턴온될 수 있다. 제1 기준전압스위치(SW921)는 로직하이레벨의 반전테스트모드신호(TRIM_ENB)가 입력되는 경우 턴온되어 상한기준전압(VBLP_H)을 풀다운선택기준전압(VR_SELN)이 출력되는 노드(nd921)로 출력할 수 있다. 제2 기준전압스위치(SW922)는 테스트모드신호(TRIM_EN)에 응답하여 턴온될 수 있다. 제2 기준전압스위치(SW922)는 로직하이레벨의 테스트모드신호(TRIM_EN)가 입력되는 경우 턴온되어 테스트기준전압(VCORE_HALF)을 풀다운선택기준전압(VR_SELN)이 출력되는 노드(nd921)로 출력할 수 있다.
풀다운선택내부전압생성회로(93)는 제1 내부전압스위치(SW931) 및 제2 내부전압스위치(SW932)를 포함할 수 있다. 제1 내부전압스위치(SW931)는 테스트모드신호(TRIM_EN)에 응답하여 턴온될 수 있다. 제1 내부전압스위치(SW931)는 로직하이레벨의 테스트모드신호(TRIM_EN)가 입력되는 경우 턴온되어 테스트내부전압(VBLP_TEST)을 풀다운선택내부전압(VBLP_SELN)이 출력되는 노드(nd931)로 출력할 수 있다. 제2 내부전압스위치(SW932)는 반전테스트모드신호(TRIM_ENB)에 응답하여 턴온될 수 있다. 제2 내부전압스위치(SW932)는 로직하이레벨의 반전테스트모드신호(TRIM_ENB)가 입력되는 경우 턴온되어 내부전압(VBLP)을 풀다운선택내부전압(VBLP_SELN)이 출력되는 노드(nd931)로 출력할 수 있다.
풀다운전압선택회로(44)는 로직로우레벨로 디스에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 상한기준전압(VBLP_H)을 풀다운선택기준전압(VR_SELN)으로 선택하여 출력할 수 있고, 내부전압(VBLP)을 풀다운선택내부전압(VBLP_SELN)으로 선택하여 출력할 수 있다. 풀다운전압선택회로(44)는 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되는 경우 테스트기준전압(VCORE_HALF)을 풀다운선택기준전압(VR_SELN)으로 선택하여 출력할 수 있고 테스트내부전압(VBLP_TEST)을 풀다운선택내부전압(VBLP_SELN)으로 선택하여 출력할 수 있다.
도 10을 참고하면 풀다운구동제어신호생성회로(45)는 풀다운카운터(94) 및 풀다운비교구동조절회로(95)를 포함할 수 있다.
풀다운카운터(94)는 테스트모드신호(TRIM_EN), 풀다운카운팅동작제어신호(CNT_CTRN) 및 카운팅주기신호(CNT_OSC)에 응답하여 카운팅동작을 수행하여 로직레벨조합이 설정되는 풀다운구동조절신호(DTRIMN<1:2>)를 생성할 수 있다. 풀다운카운터(94)는 테스트모드에 진입하여 로직하이레벨로 인에이블된 테스트모드신호(TRIM_EN)가 입력되고 풀다운카운팅동작제어신호(CNT_CTRN)가 로직하이레벨인 경우 카운팅동작을 수행하여 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합을 조절할 수 있다. 풀다운카운터(94)는 테스트모드에 진입한 상태가 아니거나 로직로우레벨의 풀다운카운팅동작제어신호(CNT_CTRN)가 입력되는 경우 카운팅동작을 중단한다.
풀다운비교구동조절회로(95)는 바이어스전압(VBIAS), 조정활성화신호(CAL_EN) 및 풀다운구동조절신호(DTRIMN<1:2>)에 응답하여 풀다운선택기준전압(VR_SELN) 및 풀다운선택내부전압(VBLP_SELN)으로부터 풀다운구동제어신호(DCNTN)를 생성할 수 있다. 풀다운비교구동조절회로(95)는 테스트모드에 진입하여 조정활성화신호(CAL_EN)가 로직하이레벨로 설정된 상태에서 풀다운선택기준전압(VR_SELN) 및 풀다운선택내부전압(VBLP_SELN)의 레벨을 비교하여 풀다운구동제어신호(DCNTN)를 생성할 수 있다. 풀다운비교구동조절회로(95)는 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합에 따라 테스트내부전압(VBLP_TEST)의 레벨을 감소시키거나 증가시키도록 풀다운구동제어신호(DCNTN)의 레벨을 조절할 수 있다. 풀다운비교구동조절회로(95)의 동작에 대한 보다 구체적인 설명은 도 15 및 도 16을 참고하여 후술한다.
도 11을 참고하면 풀다운비교구동조절회로(95)는 선택전류공급회로(96) 및 정전류방출원(97)을 포함할 수 있다.
선택전류공급회로(96)는 인버터(IV961) 및 PMOS 트랜지스터들(P960~P965)을 포함할 수 있다. 인버터(IV961)는 바이어스전압(VBIAS)을 반전버퍼링하여 출력할 수 있다. PMOS 트랜지스터(P960)는 전원전압(VDD)과 노드(nd961) 사이에 연결되어 인버터(IV961)의 출력신호에 따라 턴온되어 노드(nd961)를 전원전압(VDD)으로 구동할 수 있다. PMOS 트랜지스터(P961)는 노드(nd961)와 노드(nd962) 사이에 연결되어 풀다운선택기준전압(VR_SELN)에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P962) 및 PMOS 트랜지스터(P963)는 노드(nd961)와 노드(nd962) 사이에 직렬연결될 수 있다. PMOS 트랜지스터(P962)는 풀다운구동조절신호의 제2 비트(DTRIMN<2>)에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P963)는 풀다운선택기준전압(VR_SELN)에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P964) 및 PMOS 트랜지스터(P965)는 노드(nd961)와 노드(nd962) 사이에 직렬연결될 수 있다. PMOS 트랜지스터(P964)는 풀다운구동조절신호의 제1 비트(DTRIMN<1>)에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P965)는 풀다운선택기준전압(VR_SELN)에 응답하여 턴온 정도가 조절될 수 있다. 본 실시예에서 PMOS 트랜지스터(P964) 및 PMOS 트랜지스터(P965)의 구동력이 PMOS 트랜지스터(P962) 및 PMOS 트랜지스터(P963)의 구동력보다 크게 설정될 수 있다. 즉, PMOS 트랜지스터(P964) 및 PMOS 트랜지스터(P965)채널길이에 대한 패널폭의 비율이 PMOS 트랜지스터(P962) 및 PMOS 트랜지스터(P963)의 채널길이에 대한 패널폭의 비율보다 크게 설정될 수 있다. PMOS 트랜지스터들(P960~P965) 각각의 채널길이에 대한 패널폭의 비율은 실시예에 따라서 다양하게 설정될 수 있다.
선택전류공급회로(96)는 인버터(IV962) 및 PMOS 트랜지스터들(P971~P975)을 더 포함할 수 있다. 인버터(IV962)는 조정활성화신호(CAL_EN)를 반전버퍼링하여 출력할 수 있다. PMOS 트랜지스터(P971)는 노드(nd961)와 노드(nd963) 사이에 연결되어 풀다운선택내부전압(VBLP_SELN)에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P972) 및 PMOS 트랜지스터(P973)는 노드(nd961)와 노드(nd963) 사이에 직렬연결될 수 있다. PMOS 트랜지스터(P972)는 인버터(IV962)의 출력신호에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P973)는 풀다운선택내부전압(VBLP_SELN)에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P974) 및 PMOS 트랜지스터(P975)는 노드(nd961)와 노드(nd963) 사이에 직렬연결될 수 있다. PMOS 트랜지스터(P974)는 인버터(IV962)의 출력신호에 응답하여 턴온 정도가 조절될 수 있다. PMOS 트랜지스터(P975)는 풀다운선택내부전압(VBLP_SELN)에 응답하여 턴온 정도가 조절될 수 있다. 본 실시예에서 PMOS 트랜지스터(P974) 및 PMOS 트랜지스터(P975)의 구동력이 PMOS 트랜지스터(P972) 및 PMOS 트랜지스터(P973)의 구동력보다 크게 설정될 수 있다. 즉, PMOS 트랜지스터(P974) 및 PMOS 트랜지스터(P975)의 채널길이에 대한 채널폭의 비율이 PMOS 트랜지스터(P972) 및 PMOS 트랜지스터(P973)의 채널길이에 대한 채널폭의 비율보다 크게 설정될 수 있다. PMOS 트랜지스터들(P971~P975) 각각의 채널길이에 대한 채널폭의 비율은 실시예에 따라서 다양하게 설정될 수 있다.
정전류방출원(97)는 NMOS 트랜지스터들(N971, N972)를 포함할 수 있다. NMOS 트랜지스터들(N971)는 노드(nd962)과 접지전압(VSS) 사이에 연결되어 노드(nd962)의 전압에 응답하여 턴온될 수 있다. NMOS 트랜지스터들(N972)는 노드(nd962)과 접지전압(VSS) 사이에 연결되어 노드(nd962)의 전압에 응답하여 턴온될 수 있다. NMOS 트랜지스터들(N971, N972)은 커런트미러(current mirror)회로를 구성하여 노드(nd961)및 노드(nd963)에서 동일한 전류를 방출할 수 있다. 풀다운구동제어신호(DCNTN)는 노드(nd963)를 통해 출력될 수 있다.
도 12를 참고하면 풀다운내부전압출력회로(46)는 풀다운구동회로(98) 및 테스트풀다운구동회로(99)를 포함할 수 있다.
풀다운구동회로(98)는 인버터(IV98), PMOS 트랜지스터(P98), 저항소자(R98) 및 NMOS 트랜지스터(N98)를 포함할 수 있다. 인버터(IV98)는 테스트모드신호(TRIM_EN)를 입력받아 반전 버퍼링하여 출력할 수 있다. PMOS 트랜지스터(P98) 및 저항소자(R98)는 전원전압(VDD)과 내부전압(VBLP)이 출력되는 노드(nd98) 사이에 직렬 연결될 수 있다. PMOS 트랜지스터(P98)는 인버터(IV98)의 출력신호에 응답하여 턴온되어 내부전압(VBLP)을 풀업 구동할 수 있다. NMOS 트랜지스터(N98)는 노드(nd98)와 접지전압(VSS) 사이에 연결될 수 있다. NMOS 트랜지스터(N98)는 풀다운구동제어신호(DCNTN)에 응답하여 턴온되어 내부전압(VBLP)을 풀다운 구동할 수 있다.
테스트풀다운구동회로(99)는 풀다운전달스위치(SW99), PMOS 트랜지스터(P99), 저항소자(R99) 및 NMOS 트랜지스터(N99)를 포함할 수 있다. 풀다운전달스위치(SW99)는 테스트모드에 진입하여 로직하이레벨의 테스트모드신호(TRIM_EN)가 입력되는 경우 턴온되어 풀다운구동제어신호(DCNTN)를 NMOS 트랜지스터(N99)로 전달할 수 있다. PMOS 트랜지스터(P99) 및 저항소자(R99)는 전원전압(VDD)과 테스트내부전압(VBLP_TEST)이 출력되는 노드(nd99) 사이에 직렬 연결될 수 있다. PMOS 트랜지스터(P99)는 인버터(IV98)의 출력신호에 응답하여 턴온되어 테스트내부전압(VBLP_TEST)을 풀업 구동할 수 있다. NMOS 트랜지스터(N99)는 노드(nd99)와 접지전압(VSS) 사이에 연결될 수 있다. NMOS 트랜지스터(N99)는 풀다운구동제어신호(DCNTN)에 응답하여 턴온되어 테스트내부전압(VBLP_TEST)을 풀다운 구동할 수 있다. 테스트풀다운구동회로(99)는 테스트모드에 진입한 후 풀다운구동제어신호(DCNTN)의 레벨에 따라 테스트내부전압(VBLP_TEST)의 풀다운 구동을 조절할 수 있다. 풀다운구동제어신호(DCNTN)의 레벨이 증가될수록 NMOS 트랜지스터(N99)의 풀다운 구동이 증가되므로 테스트내부전압(VBLP_TEST)의 레벨이 감소된다. 한편, 풀업구동제어신호(DCNTP)의 레벨이 감소될수록 NMOS 트랜지스터(N99)의 풀다운 구동이 감소되므로 테스트내부전압(VBLP_TEST)의 레벨이 증가된다.
도 13을 참고하면 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합에 따른 풀업구동제어신호(DCNTP)의 레벨을 확인할 수 있다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'LL'인 경우 풀업구동제어신호(DCNTP)의 레벨이 'PL1'으로 설정될 수 있다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'LL'인 경우라 함은 풀업구동조절신호의 제1 비트(DTRIMP<1>) 및 풀업구동조절신호의 제2 비트(DTRIMP<2>)가 모두 로직로우레벨로 설정된 상태를 의미한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'HL'인 경우 풀업구동제어신호(DCNTP)의 레벨이 'PL2'로 설정될 수 있다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'HL'인 경우라 함은 풀업구동조절신호의 제1 비트(DTRIMP<1>)가 로직하이레벨로 설정되고, 풀업구동조절신호의 제2 비트(DTRIMP<2>)가 로직로우레벨로 설정된 상태를 의미한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'LH'인 경우 풀업구동제어신호(DCNTP)의 레벨이 'PL3'로 설정될 수 있다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'LH'인 경우라 함은 풀업구동조절신호의 제1 비트(DTRIMP<1>)가 로직로우레벨로 설정되고, 풀업구동조절신호의 제2 비트(DTRIMP<2>)가 로직하이레벨로 설정된 상태를 의미한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'HH'인 경우 풀업구동제어신호(DCNTP)의 레벨이 'PL4'로 설정될 수 있다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합이 'HH'인 경우라 함은 풀업구동조절신호의 제1 비트(DTRIMP<1>) 및 풀업구동조절신호의 제2 비트(DTRIMP<2>)가 모두 로직하이레벨로 설정된 상태를 의미한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합별로 대응되는 풀업구동제어신호(DCNTP)의 레벨은 실시예에 따라서 다양하게 설정될 수 있다. 본 실시예에서 풀업구동제어신호(DCNTP)의 레벨은 'PL1', 'PL2', 'PL3', 'PL4'의 순서로 증가되도록 설정될 수 있다.(i.e., PL1<PL2<PL3<PL4) 즉, 'PL1'이 가장 작은 레벨이고, 'PL4'가 가장 큰 레벨로 설정될 수 있다.
도 14를 참고하여 테스트모드에서 테스트내부전압(VBLP_TEST)의 레벨을 조절하기 위한 내부전압생성회로(1)의 동작을 살펴보면 다음과 같다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합별로 대응되는 풀업구동제어신호(DCNTP)의 레벨은 도 13에서 도시된 바와 같이 설정된 경우를 가정한다.
도 14에 도시된 바와 같이, 'PL1'의 레벨을 갖는 풀업구동제어신호(DCNTP)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 크므로 풀업카운팅동작제어신호(CNT_CTRP)는 로직하이레벨로 생성되어 풀업카운터(도 6에 도시된 61)는 카운팅동작을 수행한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합은 'LL'에서 'HL'으로 변하므로, 풀업비교구동조절회로(도 6에 도시된 62)에서 생성되는 풀업구동제어신호(DCNTP)의 레벨은 'PL2'가 된다. 'PL2'의 레벨을 갖는 풀업구동제어신호(DCNTP)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 크므로 풀업카운팅동작제어신호(CNT_CTRP)는 로직하이레벨로 생성되어 풀업카운터(도 6에 도시된 61)는 카운팅동작을 수행한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합은 'HL'에서 'LH'로 변하므로, 풀업비교구동조절회로(도 6에 도시된 62)에서 생성되는 풀업구동제어신호(DCNTP)의 레벨은 'PL3'가 된다. 'PL3'의 레벨을 갖는 풀업구동제어신호(DCNTP)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 크므로 풀업카운팅동작제어신호(CNT_CTRP)는 로직하이레벨로 생성되어 풀업카운터(도 6에 도시된 61)는 카운팅동작을 수행한다. 풀업구동조절신호(DTRIMP<1:2>)의 로직레벨조합은 'LH'에서 'HH'로 변하므로, 풀업비교구동조절회로(도 6에 도시된 62)에서 생성되는 풀업구동제어신호(DCNTP)의 레벨은 'PL4'가 된다. 'PL4'의 레벨을 갖는 풀업구동제어신호(DCNTP)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 작으므로 풀업카운팅동작제어신호(CNT_CTRP)는 로직로우레벨로 생성되어 풀업카운터(도 6에 도시된 61)는 카운팅동작을 중단한다.
본 실시예에서 풀업구동조절신호(DTRIMP<1:2>)가 카운팅됨에 따라 풀업구동제어신호(DCNTP)의 레벨이 증가되어 테스트내부전압(VBLP_TEST)의 레벨이 낮아지도록 조절되는 예가 설명되고 있지만 실시예에 따라서 풀업구동조절신호(DTRIMP<1:2>)가 카운팅됨에 따라 풀업구동제어신호(DCNTP)의 레벨이 감소되어 테스트내부전압(VBLP_TEST)의 레벨이 증가되도록 조절될 수도 있다.
도 15를 참고하면 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합들에 따른 풀다운구동제어신호(DCNTN)의 레벨들이 도시되어 있다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'HH'인 경우 풀다운구동제어신호(DCNTN)의 레벨이 'NL4'로 설정될 수 있다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'HH'인 경우라 함은 풀다운구동조절신호의 제1 비트(DTRIMN<1>) 및 풀다운구동조절신호의 제2 비트(DTRIMN<2>)가 모두 로직하이레벨로 설정된 상태를 의미한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'LH'인 경우 풀다운구동제어신호(DCNTN)의 레벨이 'NL3'로 설정될 수 있다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'LH'인 경우라 함은 풀다운구동조절신호의 제1 비트(DTRIMN<1>)가 로직로우레벨로 설정되고, 풀다운구동조절신호의 제2 비트(DTRIMN<2>)가 로직하이레벨로 설정된 상태를 의미한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'HL'인 경우 풀다운구동제어신호(DCNTN)의 레벨이 'NL2'로 설정될 수 있다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'HL'인 경우라 함은 풀다운구동조절신호의 제1 비트(DTRIMN<1>)가 로직하이레벨로 설정되고, 풀다운구동조절신호의 제2 비트(DTRIMN<2>)가 로직로우레벨로 설정된 상태를 의미한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'LL'인 경우 풀다운구동제어신호(DCNTN)의 레벨이 'NL1'으로 설정될 수 있다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합이 'LL'인 경우라 함은 풀다운구동조절신호의 제1 비트(DTRIMN<1>) 및 풀다운구동조절신호의 제2 비트(DTRIMN<2>)가 모두 로직로우레벨로 설정된 상태를 의미한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합별로 대응되는 풀다운구동제어신호(DCNTN)의 레벨은 실시예에 따라서 다양하게 설정될 수 있다. 본 실시예에서 풀다운구동제어신호(DCNTN)의 레벨은 'NL4', 'NL3', 'NL2', 'NL1'의 순서로 감소되도록 설정될 수 있다. 즉, 'NL4'가 가장 큰 레벨이고, 'NL1'이 가장 작은 레벨로 설정될 수 있다.
도 16을 참고하여 본 발명의 일 실시예에 따른 내부전압생성회로(1)에서 테스트모드에 진입하여 테스트내부전압(VBLP_TEST)의 레벨이 조절되는 동작을 살펴보면 다음과 같다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합별로 대응되는 풀다운구동제어신호(DCNTN)의 레벨은 도 15에서 도시된 바와 같이 설정된 경우를 가정한다.
도 16에 도시된 바와 같이, 'NL4'의 레벨을 갖는 풀다운구동제어신호(DCNTN)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 작으므로 풀다운카운팅동작제어신호(CNT_CTRN)는 로직하이레벨로 생성되어 풀다운카운터(도 10에 도시된 94)는 카운팅동작을 수행한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합은 'HH'에서 'LH'로 변하므로, 풀다운비교구동조절회로(도 10에 도시된 95)에서 생성되는 풀다운구동제어신호(DCNTN)의 레벨은 'NL3'가 된다. 'NL3'의 레벨을 갖는 풀다운구동제어신호(DCNTN)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 작으므로 풀다운카운팅동작제어신호(CNT_CTRN)는 로직하이레벨로 생성되어 풀다운카운터(도 10에 도시된 94)는 카운팅동작을 수행한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합은 'LH'에서 'HL'으로 변하므로, 풀다운비교구동조절회로(도 10에 도시된 95)에서 생성되는 풀다운구동제어신호(DCNTN)의 레벨은 'NL2'가 된다. 'NL2'의 레벨을 갖는 풀다운구동제어신호(DCNTN)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 작으므로 풀다운카운팅동작제어신호(CNT_CTRN)는 로직하이레벨로 생성되어 풀다운카운터(도 10에 도시된 94)는 카운팅동작을 수행한다. 풀다운구동조절신호(DTRIMN<1:2>)의 로직레벨조합은 'HL'에서 'LL'으로 변하므로, 풀다운비교구동조절회로(도 10에 도시된 95)에서 생성되는 풀다운구동제어신호(DCNTN)의 레벨은 'NL1'이 된다. 'NL1'의 레벨을 갖는 풀다운구동제어신호(DCNTN)에 의해 구동되는 테스트내부전압(VBLP_TEST)의 레벨이 테스트기준전압(VCORE_HALF)의 레벨보다 크므로 풀다운카운팅동작제어신호(CNT_CTRN)는 로직로우레벨로 생성되어 풀다운카운터(도 10에 도시된 94)는 카운팅동작을 중단한다.
본 실시예에서 풀다운구동조절신호(DTRIMN<1:2>)가 카운팅됨에 따라 풀다운구동제어신호(DCNTN)의 레벨이 감소되어 테스트내부전압(VBLP_TEST)의 레벨이 증가되도록 조절되지만 실시예에 따라서 풀업구동조절신호(DTRIMP<1:2>)가 카운팅됨에 따라 풀업구동제어신호(DCNTP)의 레벨이 증가되어 테스트내부전압(VBLP_TEST)의 레벨이 감소되도록 조절될 수도 있다.
이상 살펴본 바와 같이, 본 발명의 일 실시예에 따른 내부전압생성회로(1)는 테스트내부전압(VBLP_TEST)의 레벨을 카운팅동작에 따라 로직레벨조합이 변하는 풀업구동조절신호(DTRIMP<1:2>) 또는 풀다운구동조절신호(DTRIMN<1:2>)에 따라 조절할 수 있는 테스트모드를 제공한다. 본 발명의 일 실시예에 따른 내부전압생성회로(1)는 OP 앰프(operational amplifier)의 입력 오프셋이 변화되더라도 테스트모드를 통해 테스트내부전압(VBLP_TEST)을 테스트기준전압(VCORE_HALF)을 기준으로 일정한 범위 안의 레벨로 조절할 수 있다. 본 발명의 일 실시예에 따른 내부전압생성회로(1)를 통해 비트라인프리차지전압(VBLP)을 생성하는 경우 OP 앰프(operational amplifier)의 입력 오프셋 변화에 따라 비트라인프리차지전압(VBLP)의 레벨이 변동하더라도 테스트모드를 통해 테스트내부전압(VBLP_TEST)을 테스트기준전압(VCORE_HALF)을 기준으로 일정한 범위 안의 레벨로 조절할 수 있다. 본 발명의 일 실시예에 따른 내부전압생성회로(1)는 비트라인프리차지전압(VBLP)을 안정적으로 유지할 수 있어 데이터 센싱 마진이 감소되는 것을 방지할 수 있다.
1: 내부전압생성회로 11: 기준전압생성회로
12: 카운팅동작제어신호생성회로 13: 내부전압구동조절회로
31: 제어신호반전회로 32: 선택입력회로
33: 전압안정화회로 34: 카운팅동작제어신호출력회로
41: 풀업전압선택회로 42: 풀업구동제어신호생성회로
43: 풀업내부전압출력회로 51: 풀업테스트모드신호반전회로
52: 풀업선택기준전압생성회로 53: 풀업선택내부전압생성회로
61: 풀업카운터 62: 풀업비교구동조절회로
71: 정전류공급원 72: 선택전류방출회로
81: 풀업구동회로 82: 테스트풀업구동회로

Claims (20)

  1. 테스트모드에 진입하는 경우 테스트내부전압과 테스트기준전압을 비교하여 카운팅동작제어신호를 생성하는 카운팅동작제어신호생성회로; 및
    상기 테스트모드에서 상기 카운팅동작제어신호에 기초하여 로직레벨조합이 조절되는 구동조절신호를 생성하고, 상기 테스트모드에서 상기 테스트내부전압과 상기 테스트기준전압을 비교하여 상기 테스트기준전압을 구동하기 위한 구동제어신호를 생성하는 구동제어신호생성회로를 포함하되, 상기 구동조절신호의 로직레벨조합에 따라 상기 구동제어신호의 레벨이 조절되는 내부전압생성회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 카운팅동작제어신호생성회로는 상기 테스트모드에 진입하지 않은 경우 상기 카운팅동작제어신호를 상기 테스트기준전압으로 설정하는 내부전압생성회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 카운팅동작제어신호생성회로는
    제어신호에 기초하여 상기 테스트내부전압 또는 상기 테스트기준전압을 제1 노드로 전달하는 선택입력회로; 및
    상기 테스트모드에 진입하지 않은 경우 상기 테스트기준전압으로 설정되는 제2 노드의 전압과 상기 제1 노드의 전압을 비교하여 상기 카운팅동작제어신호를 생성하는 카운팅동작제어신호출력회로를 포함하는 내부전압생성회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 선택입력회로는
    상기 제어신호가 제1 로직레벨을 갖는 경우 턴온되어 상기 테스트기준전압을 상기 제1 노드로 전달하는 제1 입력스위치; 및
    상기 제어신호가 제2 로직레벨을 갖는 경우 턴온되어 상기 테스트내부전압을 상기 제1 노드로 전달하는 제2 입력스위치를 포함하는 내부전압생성회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 카운팅동작제어신호출력회로는
    상기 제어신호에 기초하여 상기 카운팅동작제어신호를 상기 제2 노드로 피드백하는 피드백스위치; 및
    상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하여 상기 카운팅동작제어신호를 생성하는 전압설정비교회로를 포함하는 내부전압생성회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 카운팅동작제어신호생성회로는
    코어전압과 상기 제2 노드 사이에 연결된 제1 커패시터; 및
    상기 제2 노드와 접지전압 사이에 연결된 제2 커패시터를 더 포함하는 내부전압생성회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 구동제어신호생성회로는
    상기 테스트모드에서 상기 카운팅동작제어신호에 기초하여 카운팅주기신호의 펄스가 입력될 때마다 카운팅동작을 수행하여 상기 구동조절신호의 로직레벨조합을 조절하는 카운터; 및
    상기 구동조절신호에 기초하여 선택기준전압과 선택내부전압을 비교하여 상기 구동제어신호를 생성하는 비교구동조절회로를 포함하는 내부전압생성회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    테스트모드신호에 기초하여 기준전압 또는 상기 테스트기준전압을 상기 선택기준전압으로 선택하고, 상기 테스트모드신호에 기초하여 내부전압 또는 상기 테스트내부전압을 상기 선택내부전압으로 선택하는 전압선택회로를 더 포함하는 내부전압생성회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 비교구동조절회로는
    제1 노드 및 제2 노드에 전류를 공급하는 정전류공급원; 및
    상기 선택기준전압에 기초하여 상기 제1 노드를 통하여 흐르는 전류를 방출하고, 상기 선택내부전압에 기초하여 상기 제2 노드를 통하여 흐르는 전류를 방출하며, 상기 구동조절신호의 로직레벨조합에 따라 상기 제1 노드를 통하여 방출되는 전류량을 조절하는 선택전류방출회로를 포함하는 내부전압생성회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    테스트모드신호 및 상기 구동제어신호에 기초하여 내부전압 및 상기 테스트내부전압을 구동하는 내부전압출력회로를 더 포함하는 내부전압생성회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 내부전압출력회로는
    상기 구동제어신호에 기초하여 상기 내부전압을 구동하는 구동회로; 및
    상기 테스트모드에서 상기 구동제어신호를 전달받고, 상기 구동제어신호에 기초하여 상기 테스트내부전압을 구동하는 테스트구동회로를 포함하는 내부전압생성회로.
  12. 테스트모드에서 테스트내부전압과 테스트기준전압과 비교하여 풀업카운팅동작제어신호 및 풀다운카운팅동작제어신호를 생성하는 카운팅동작제어신호생성회로; 및
    상기 풀업카운팅동작제어신호를 토대로 상기 테스트내부전압을 풀업구동하기 위한 풀업구동제어신호의 레벨을 조절하고, 상기 풀다운카운팅동작제어신호를 토대로 상기 테스트내부전압을 풀다운구동하기 위한 풀다운구동제어신호의 레벨을 조절하는 내부전압구동조절회로를 포함하는 내부전압생성회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 카운팅동작제어신호생성회로는 상기 테스트내부전압이 상기 테스트기준전압보다 큰 레벨을 갖는 경우 제1 로직레벨의 상기 풀다운카운팅동작제어신호 및 제2 로직레벨의 상기 풀업카운팅동작제어신호를 생성하고,
    상기 카운팅동작제어신호생성회로는 상기 테스트내부전압이 상기 테스트기준전압보다 작은 레벨을 갖는 경우 상기 제2 로직레벨의 상기 풀다운카운팅동작제어신호 및 상기 제1 로직레벨의 상기 풀업카운팅동작제어신호를 생성하는 내부전압생성회로.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 카운팅동작제어신호생성회로는
    제어신호에에 기초하여 상기 테스트내부전압 또는 상기 테스트기준전압을 제1 노드로 전달하는 선택입력회로; 및
    상기 테스트모드에 진입하지 않은 경우 상기 테스트기준전압으로 설정되는 제2 노드의 전압과 상기 제1 노드의 전압을 비교하여 상기 풀업카운팅동작제어신호를 생성하고, 상기 풀업카운팅동작제어신호를 반전버퍼링하여 상기 풀다운카운팅동작제어신호를 생성하는 카운팅동작제어신호출력회로를 포함하는 내부전압생성회로.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 카운팅동작제어신호출력회로는
    상기 제어신호에 기초하여 상기 카운팅동작제어신호를 상기 제2 노드로 피드백하는 피드백스위치; 및
    상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하여 상기 카운팅동작제어신호를 생성하는 전압설정비교회로를 포함하는 내부전압생성회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 카운팅동작제어신호생성회로는
    코어전압과 상기 제2 노드 사이에 연결된 제1 커패시터; 및
    상기 제2 노드와 접지전압 사이에 연결된 제2 커패시터를 더 포함하는 내부전압생성회로.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 내부전압구동조절회로는
    상기 테스트모드에서 상기 테스트내부전압과 상기 테스트기준전압을 비교하여 상기 풀업구동제어신호를 생성하는 풀업구동제어신호생성회로; 및
    상기 테스트모드에서 상기 테스트내부전압과 상기 테스트기준전압을 비교하여 상기 풀다운구동제어신호를 생성하는 풀다운구동제어신호생성회로를 포함하는 내부전압생성회로.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 풀업구동제어신호생성회로는
    상기 테스트모드에서 상기 풀업카운팅동작제어신호에 기초하여 카운팅주기신호의 펄스가 입력될 때마다 카운팅동작을 수행하여 풀업구동조절신호의 로직레벨조합을 조절하는 풀업카운터; 및
    상기 풀업구동조절신호에 기초하여 선택기준전압과 선택내부전압을 비교하여 상기 풀업구동제어신호를 생성하는 풀업비교구동조절회로를 포함하는 내부전압생성회로.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 풀업비교구동조절회로는
    제1 노드 및 제2 노드에 전류를 공급하는 정전류공급원; 및
    상기 선택기준전압에 기초하여 상기 제1 노드를 통하여 흐르는 전류를 방출하고, 상기 선택내부전압에 기초하여 상기 제2 노드를 통하여 흐르는 전류를 방출하며, 상기 풀업구동조절신호의 로직레벨조합에 따라 상기 제1 노드를 통하여 방출되는 전류량을 조절하는 선택전류방출회로를 포함하는 내부전압생성회로.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    테스트모드신호 및 상기 풀업구동제어신호에 기초하여 내부전압 및 상기 테스트내부전압을 풀업구동하는 풀업내부전압출력회로; 및
    상기 테스트모드신호 및 상기 풀다운구동제어신호에 기초하여 상기 내부전압 및 상기 테스트내부전압을 풀다운구동하는 풀다운내부전압출력회로를 더 포함하는 내부전압생성회로.
KR1020180091093A 2018-08-06 2018-08-06 내부전압생성회로 KR102504181B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180091093A KR102504181B1 (ko) 2018-08-06 2018-08-06 내부전압생성회로
CN201811447562.5A CN110808080B (zh) 2018-08-06 2018-11-29 内部电压生成电路
US16/206,411 US10416693B1 (en) 2018-08-06 2018-11-30 Internal voltage generation circuits
US16/529,427 US10719094B2 (en) 2018-08-06 2019-08-01 Internal voltage generation circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180091093A KR102504181B1 (ko) 2018-08-06 2018-08-06 내부전압생성회로

Publications (2)

Publication Number Publication Date
KR20200015975A KR20200015975A (ko) 2020-02-14
KR102504181B1 true KR102504181B1 (ko) 2023-02-28

Family

ID=67908995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180091093A KR102504181B1 (ko) 2018-08-06 2018-08-06 내부전압생성회로

Country Status (3)

Country Link
US (2) US10416693B1 (ko)
KR (1) KR102504181B1 (ko)
CN (1) CN110808080B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6753963B2 (ja) * 2019-01-10 2020-09-09 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 逆バイアス電圧調整器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120062189A1 (en) 2010-09-15 2012-03-15 Richtek Technology Corporation, R.O.C Switching regulator and control circuit and control method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581899A (ja) * 1991-09-24 1993-04-02 Mitsubishi Electric Corp 半導体記憶装置
JP2004070813A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体集積回路
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
KR101131940B1 (ko) * 2009-06-16 2012-04-12 주식회사 하이닉스반도체 반도체 장치
JP2011027476A (ja) * 2009-07-22 2011-02-10 Elpida Memory Inc 半導体装置
JP2011171666A (ja) * 2010-02-22 2011-09-01 Elpida Memory Inc 半導体装置及び半導体装置の試験方法
JP2012123862A (ja) * 2010-12-07 2012-06-28 Elpida Memory Inc 半導体装置及びその制御方法
KR101204674B1 (ko) * 2010-12-29 2012-11-26 에스케이하이닉스 주식회사 반도체집적회로
KR20130015940A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 온도센서 테스트회로를 포함하는 반도체메모리장치
KR20130050776A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 반도체 장치와 반도체 장치를 포함하는 반도체 시스템 및 그 동작방법
JP5518134B2 (ja) * 2012-07-02 2014-06-11 力晶科技股▲ふん▼有限公司 内部電圧トリミング回路及び方法、並びに半導体回路装置
KR20140068649A (ko) * 2012-11-28 2014-06-09 에스케이하이닉스 주식회사 내부전압 생성회로
WO2014156711A1 (ja) * 2013-03-27 2014-10-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20150071935A (ko) * 2013-12-19 2015-06-29 에스케이하이닉스 주식회사 전압생성회로 및 이를 이용한 반도체장치
KR20160029392A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 임피던스 조정 회로 및 이를 이용한 반도체 메모리와 메모리 시스템
KR20170009477A (ko) * 2015-07-17 2017-01-25 에스케이하이닉스 주식회사 구동신호 제어회로 및 구동장치
KR102363346B1 (ko) * 2015-08-20 2022-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
TWI591961B (zh) * 2016-01-15 2017-07-11 瑞昱半導體股份有限公司 回授控制電路及其方法
KR102504177B1 (ko) 2016-08-02 2023-03-02 에스케이하이닉스 주식회사 반도체장치
KR20190032103A (ko) * 2017-09-19 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 정전용량 측정 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120062189A1 (en) 2010-09-15 2012-03-15 Richtek Technology Corporation, R.O.C Switching regulator and control circuit and control method thereof

Also Published As

Publication number Publication date
CN110808080A (zh) 2020-02-18
US10416693B1 (en) 2019-09-17
KR20200015975A (ko) 2020-02-14
CN110808080B (zh) 2023-03-28
US10719094B2 (en) 2020-07-21
US20200042027A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US7307469B2 (en) Step-down power supply
KR100339970B1 (ko) 저전원 전압 하에서 안정적으로 내부 전압을 발생할 수있는 반도체 장치
EP3479379B1 (en) Voltage generation circuit
TWI748663B (zh) 低壓差穩壓器以及調節低壓差穩壓器的方法
US7724076B2 (en) Internal voltage generator of semiconductor integrated circuit
KR100818105B1 (ko) 내부 전압 발생 회로
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
JP2000228084A (ja) 電圧発生回路
KR100845805B1 (ko) 전압 강하 변환기
KR102504181B1 (ko) 내부전압생성회로
KR0173934B1 (ko) 내부전원전압 공급장치
US7961026B2 (en) Delay cell and phase locked loop using the same
KR100812299B1 (ko) 전압 강하 회로
KR100570076B1 (ko) 전압 조절 회로 및 그 조절 방법
KR100904426B1 (ko) 내부 전압 생성 회로
US9335777B2 (en) Voltage generation circuits and semiconductor devices including the same
KR100650371B1 (ko) 전압 발생 장치
KR20140068649A (ko) 내부전압 생성회로
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
US7012840B2 (en) Semiconductor memory device having voltage driving circuit
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
KR100766376B1 (ko) 반도체 메모리의 전압 생성 장치
KR20180026835A (ko) 입력 회로 및 이를 포함하는 반도체 장치
KR20160084526A (ko) 전압감지부를 포함하는 반도체장치 및 반도체시스템
KR20120003095A (ko) 전압 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant