JP6753963B2 - 逆バイアス電圧調整器 - Google Patents
逆バイアス電圧調整器 Download PDFInfo
- Publication number
- JP6753963B2 JP6753963B2 JP2019002694A JP2019002694A JP6753963B2 JP 6753963 B2 JP6753963 B2 JP 6753963B2 JP 2019002694 A JP2019002694 A JP 2019002694A JP 2019002694 A JP2019002694 A JP 2019002694A JP 6753963 B2 JP6753963 B2 JP 6753963B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reverse bias
- coupled
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/06—Acceleration testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
110:動作電圧発生回路
111:論理回路
112:プルアップ回路
113:プルダウン回路
120:電圧調整回路
121:バッファ
122:センス増幅器
130:逆バイアス電圧発生回路
401〜405、501〜505:波形
CT1〜CT4:制御信号
CP1、CP2:制御端
CP:キャパシタ
D1:ダイオード
GND:基準接地端
INIT0:電源起動信号
INV1〜INV7:インバータ
MP1〜MP4、MN1〜MN10:トランジスタ
NAND1:NANDゲート
SI1〜SI3:反転信号
SW:スイッチ
SC:スイッチ制御信号
TN0、TB0:初期時間区間
TN1、TB1:時間区間
TWBT:バーニンテスト信号
TR:伝送レール
VINT:電源電圧
VBBE:逆バイアス電圧イネーブル信号
VDDL:動作電圧
VBB:逆バイアス電圧
VDD:電源電圧
VSS:基準接地電圧
Claims (10)
- バーニンテスト信号、電源起動信号及び逆バイアス電圧イネーブル信号に基づき、動作電圧を発生させる動作電圧発生回路と、
前記動作電圧発生回路に結合され、基準接地電圧及び逆バイアス電圧の伝送レールの間に結合されるスイッチを有する電圧調整回路と、を含み、
通常動作モード時、前記動作電圧は、第一電圧値であり、バーニンテストモード時、前記動作電圧は第二電圧値であり、前記第二電圧値は、前記第一電圧値より小さく、
前記バーニンテストモードの初期時間区間において、前記電圧調整回路は前記スイッチを導通することで、前記逆バイアス電圧の電圧値を調整する逆バイアス電圧調整器。 - 前記電圧調整回路に結合され、前記逆バイアス電圧イネーブル信号に基づき、キャパシタによって前記逆バイアス電圧を発生させる逆バイアス電圧発生回路を更に含む請求項1に記載の逆バイアス電圧調整器。
- 前記バーニンテストモードの前記初期時間区間において、前記電圧調整回路は、前記動作電圧と前記電源起動信号に基づき、前記逆バイアス電圧の電圧値を調整して、前記基準接地電圧の電圧値に維持する請求項1又は2に記載の逆バイアス電圧調整器。
- 電源電圧の電圧値がプリセット電圧値より小さい時、前記電源起動信号は第一論理レベルに設定され、前記電源電圧の電圧値が前記プリセット電圧値より大きい時、前記電源起動信号は第二論理レベルに設定される請求項1〜3のいずれか一項に記載の逆バイアス電圧調整器。
- 前記動作電圧発生回路は、
前記バーニンテスト信号、前記電源起動信号及び前記逆バイアス電圧イネーブル信号に基づき、それぞれ第一制御信号、第二制御信号及び第三制御信号を発生させる論理回路と、
前記論理回路に結合され、前記第一制御信号と前記第二制御信号を受信し、前記第一制御信号と前記第二制御信号の基づき、前記動作電圧を引き上げるプルアップ回路と、
前記論理回路と前記プルアップ回路に結合され、前記第一制御信号と前記第三制御信号を受信し、前記第一制御信号と前記第三制御信号に基づき、前記動作電圧を引き下げるプルダウン回路と、を含む請求項1〜4のいずれか一項に記載の逆バイアス電圧調整器。 - 前記論理回路は、
入力端は、前記バーニンテスト信号を受信し、前記バーニンテスト信号に基づき、第一反転信号を発生させる第一インバータと、
入力端は、前記第一インバータの出力端に結合され、前記第一反転信号に基づき、前記第一制御信号を発生させる第二インバータと、
入力端は、前記電源起動信号を受信し、前記電源起動信号に基づき、第二反転信号を発生させる第三インバータと、
入力端は、前記第三インバータの出力端に結合され、前記第二反転信号に基づき、前記第二控制信号を発生させる第四インバータと、
入力端は、前記逆バイアス電圧イネーブル信号を受信し、前記逆バイアス電圧イネーブル信号に基づき、第三反転信号を発生させる第五インバータと、
第一端は、前記第一インバータの出力端に結合され、第二端は、第五インバータの出力端に結合され、前記第一反転信号と前記第三反転信号に基づき、前記第三制御信号を発生させるNANDゲートと、を含む請求項5に記載の逆バイアス電圧調整器。 - 前記プルアップ回路は、
第一端は、前記動作電圧を受信し、第二端は、電源電圧に結合され、制御端は、前記第二制御信号を受信する第一トランジスタと、
第一端は、第一制御端に結合され、第二端は、前記電源電圧結合され、制御端は、前記第一制御信号を受信する第二トランジスタと、
第一端は、前記第一制御端に結合され、第二端と制御端は、前記電源電圧に共通して結合される第三トランジスタと、
第一端は、前記動作電圧を受信し、第二端は、前記電源電圧に結合され、制御端は、前記第一制御端に結合される第四トランジスタと、を含む請求項6に記載の逆バイアス電圧調整器。 - 前記プルダウン回路は、
第二端は、前記動作電圧を受信し、制御端は、前記第三制御信号を受信し、第五トランジスタと、
第一端は、基準接地端に結合され、第二端は、前記第五トランジスタの第一端に結合され、制御端は、前記第三制御信号を受信する第六トランジスタと、
第二端は、前記第一制御端に結合され、制御端は、前記第一制御信号を受信する第七トランジスタと、
第一端は、前記基準接地端に結合され、第二端と制御端は、前記第七トランジスタの第一端に共通して結合される第八トランジスタと、を含む請求項7に記載の逆バイアス電圧調整器。 - 前記電圧調整回路は、
前記電源起動信号に基づき、第四制御信号を発生させるバッファと、
前記バッファに結合され、前記第四制御信号と前記電源起動信号に基づき、スイッチ制御信号を発生させるセンス増幅器と、
前記センス増幅器と前記基準接地電圧の間に結合され、前記スイッチ制御信号に基づき、前記逆バイアス電圧の電圧値を調整する前記スイッチと、
前記センス増幅器と前記基準接地電圧の間に結合されるダイオードと、を含む請求項1〜8のいずれか一項に記載の逆バイアス電圧調整器。 - 前記スイッチは、
第一端は、前記逆バイアス電圧を受信し、第二端は、前記基準接地電圧を受信し、制御端は、前記スイッチ制御信号を受信する第一トランジスタを含む請求項9に記載の逆バイアス電圧調整器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019002694A JP6753963B2 (ja) | 2019-01-10 | 2019-01-10 | 逆バイアス電圧調整器 |
TW108119205A TWI694455B (zh) | 2019-01-10 | 2019-06-03 | 反向偏壓調整器 |
US16/543,629 US10770118B2 (en) | 2019-01-10 | 2019-08-19 | Reverse bias voltage adjuster |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019002694A JP6753963B2 (ja) | 2019-01-10 | 2019-01-10 | 逆バイアス電圧調整器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020113350A JP2020113350A (ja) | 2020-07-27 |
JP6753963B2 true JP6753963B2 (ja) | 2020-09-09 |
Family
ID=71516815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019002694A Active JP6753963B2 (ja) | 2019-01-10 | 2019-01-10 | 逆バイアス電圧調整器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10770118B2 (ja) |
JP (1) | JP6753963B2 (ja) |
TW (1) | TWI694455B (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620471A (ja) * | 1992-06-30 | 1994-01-28 | Hitachi Ltd | ダイナミック型ram |
JP3148070B2 (ja) * | 1994-03-29 | 2001-03-19 | 株式会社東芝 | 電圧変換回路 |
WO1998054727A2 (en) | 1997-05-30 | 1998-12-03 | Micron Technology, Inc. | 256 Meg DYNAMIC RANDOM ACCESS MEMORY |
EP0926506A3 (en) * | 1997-12-24 | 2002-04-17 | Texas Instruments Incorporated | Integrated circuit with latch up prevention during burn in testing |
DE10302128B3 (de) | 2003-01-21 | 2004-09-09 | Infineon Technologies Ag | Pufferverstärkeranordnung |
JP4912016B2 (ja) | 2005-05-23 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7675317B2 (en) * | 2007-09-14 | 2010-03-09 | Altera Corporation | Integrated circuits with adjustable body bias and power supply circuitry |
US8693271B2 (en) * | 2011-08-10 | 2014-04-08 | Texas Instruments Incorporated | Method of stressing static random access memories for pass transistor defects |
KR102504181B1 (ko) * | 2018-08-06 | 2023-02-28 | 에스케이하이닉스 주식회사 | 내부전압생성회로 |
-
2019
- 2019-01-10 JP JP2019002694A patent/JP6753963B2/ja active Active
- 2019-06-03 TW TW108119205A patent/TWI694455B/zh active
- 2019-08-19 US US16/543,629 patent/US10770118B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20200227093A1 (en) | 2020-07-16 |
TW202027068A (zh) | 2020-07-16 |
US10770118B2 (en) | 2020-09-08 |
JP2020113350A (ja) | 2020-07-27 |
TWI694455B (zh) | 2020-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI409824B (zh) | 使用動態參考電壓之單端感應放大器及其運作方法 | |
KR20050070280A (ko) | 반도체 메모리 소자의 파워업 회로 | |
KR100954110B1 (ko) | 파워업 신호 생성회로 및 그를 이용한 집적회로 | |
US20210157350A1 (en) | Switchable power supply | |
KR100566308B1 (ko) | 반도체 메모리 소자의 내부전원 초기화 회로 및 그의구동방법 | |
JP2010010527A (ja) | 半導体装置 | |
KR101542918B1 (ko) | 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치 | |
KR20050068332A (ko) | 반도체 메모리 소자의 파워업 회로 | |
JP6753963B2 (ja) | 逆バイアス電圧調整器 | |
KR100727320B1 (ko) | 반도체 장치의 전원공급 회로 및 전원공급 방법 | |
TWI475567B (zh) | 核心電壓產生器 | |
KR20090066480A (ko) | 센스앰프 전압 공급 회로 및 그의 구동 방법 | |
WO2019077890A1 (ja) | コンパレータを用いた発振器回路 | |
JP4603229B2 (ja) | パワーアップ信号発生回路 | |
CN112130614B (zh) | 反向偏压调整器 | |
KR20140002915A (ko) | 전원 회로 | |
US11309885B2 (en) | Power-on reset signal generating device | |
WO2019116764A1 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 | |
KR100889324B1 (ko) | 코아전압 릴리즈 드라이버 | |
CN110297517B (zh) | 基准电压产生电路 | |
US20230288950A1 (en) | Switchable power supply | |
CN112835403B (zh) | 一种能够减小微功耗比较器输出级瞬态电流的控制电路 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
KR20050082564A (ko) | 내부 회로 보호 장치 | |
KR100780640B1 (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6753963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |