TWI409824B - 使用動態參考電壓之單端感應放大器及其運作方法 - Google Patents

使用動態參考電壓之單端感應放大器及其運作方法 Download PDF

Info

Publication number
TWI409824B
TWI409824B TW098100994A TW98100994A TWI409824B TW I409824 B TWI409824 B TW I409824B TW 098100994 A TW098100994 A TW 098100994A TW 98100994 A TW98100994 A TW 98100994A TW I409824 B TWI409824 B TW I409824B
Authority
TW
Taiwan
Prior art keywords
input data
sense amplifier
reference voltage
dynamic reference
differential sense
Prior art date
Application number
TW098100994A
Other languages
English (en)
Other versions
TW201007756A (en
Inventor
Meng Fan Chang
Shu Meng Yang
Jiunn Way Miaw
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW201007756A publication Critical patent/TW201007756A/zh
Application granted granted Critical
Publication of TWI409824B publication Critical patent/TWI409824B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Description

使用動態參考電壓之單端感應放大器及其運作方法
本發明係關於一種單端感應放大器(single-ended sense amplifier)，特別是關於使用動態參考電壓(dynamic reference voltage)之單端感應放大器及其運作方法。
按傳統之感應放大器，記憶體之讀取動作係藉由比較輸入資料及參考電壓以決定輸入資料之邏輯狀態來達成。據此，已發展出多種感應放大器。耦接於單一位元線之單端感應放大器係廣泛使用在單端型式之記憶體設計，且可被歸類為兩種設計型式。許多單端型式之記憶體設計使用反向器(inverter)作為感應放大器。這種設計主要使用反向器之觸發點作為參考電壓位準。因此，反向器之觸發點必須小心選擇以降低受製程-電壓-溫度(process-voltage-temperature；PVT)的影響。然而，降低受PVT之影響並非容易。又，反向器型式之感應放大器因為在讀取"0"時造成緩慢的位元線放電時間。
另一種型式之單端感應放大器使用具二輸入之差分感應放大器，其一端耦接於一輸入資料線(位元線)，而另一端耦接於一固定參考電壓。固定參考電壓可來自外加之參考電壓或外部電壓供給。這種型式之感應放大器設計有快速感應的特性，而適用於有適當參考電壓位準調整之大容量記憶體，且足稱耐用而使用於各種PVT情況。
如圖1所示，傳統的單端差分感應放大器之運作係參考 一固定參考電壓VREF。若儲存的資料係邏輯"0"，資料線電壓VDL將減少。當VDL低於參考電壓VREF，且VDL和VREF之電壓差△V超過一門檻值，例如100mV，儲存資料將被解讀為"0"，且該感應放大器將被反向或啟動。然而，VDL有時下降非常緩慢，而需花費相當長的時間以達到門檻值。
根據本發明之一範例，一單端差分感應放大器包含一差分感應放大器電路及一動態參考電壓產生電路。具有輸入資料線電壓之輸入資料係提供至該差分感應放大器電路。輸入資料線電壓追蹤至動態參考電壓產生電路，接著動態參考電壓產生電路根據輸入資料線電壓產生動態參考電壓。該差分感應放大器電路耦接於動態參考電壓產生電路，且接收該動態參考電壓以確定輸入資料。當讀取該輸入資料之邏輯狀態(例如邏輯"0")時，該動態參考電壓增加，且該輸入資料線電壓降低。
單端差分感應放大器之運作如下列步驟所述：提供具輸入資料線電壓之輸入資料至單端差分感應放大器；根據該輸入資料線電壓產生一動態參考電壓，其中當讀取該輸入資料之邏輯狀態(例如邏輯"0")時，該動態參考電壓增加，且該輸入資料線電壓降低；以及當資料線電壓小於該動態參考電壓之差距超過一門檻值時，啟動該單端差分感應放大器。
為了使上述或其他的目的、特徵及優點更易於了解，實 施例係搭配圖式詳述如後。
本發明將參考圖式舉例說明如下，惟該等實現方式僅係例示，而並非為其侷限。
圖2顯示本發明之單端差分感應放大器之方塊示意圖。一單端感應放大器10包含一差分感應放大器電路12及一動態參考電壓產生電路14。差分感應放大器電路12有二輸入端，其中一輸入端耦接於一資料線(位元線)DL以接收來自資料線DL之帶有電壓VDL之輸入資料，且VDL亦追蹤至動態參考電壓產生電路14。動態參考電壓產生電路14根據VDL產生動態參考電壓VREF，且VREF傳送至差分感應放大器電路12之另一端。
根據圖3所示之一實施例，單端感應放大器10包含差分感應放大器電路12及追蹤型動態參考電壓產生電路14。動態參考電壓產生電路14包含PMOS電晶體MP0、NMOS電晶體MN0及NMOS電晶體MN1，該些電晶體串接至接地端GND。差分感應放大器電路12包含預充電PMOS電晶體MP1及MP4、包含MP2、MP3、MN2及MN3之交叉耦合栓鎖、感應NMOS對MN4及MN5、平衡器PMOS電晶體MP5及MP6、以及感應致動開關NMOS電晶體MN6。包含MP2、MP3、MN2及MN3之交叉耦合栓鎖係耦接預充電電晶體MP1及MP4及感應NMOS對MN4及MN5。
動態參考電壓產生電路14係可調式電壓除法器，其接收施加於MN0之閘極和MP0之基極(body)之資料線DL節點 電壓位準VDL，且產生追蹤輸出電壓(即參考電壓VREF)於PZDL節點。更確切而言，PZDL節點係位於MP0和MN0之間，且電耦接MN4之閘極。差分感應放大器電路12係對稱元件大小結構以儘量減少感應運作之不適配的影響。在感應放大器評估期間，控制信號PRE和SAEN(未示於圖2)分別等於VDD和VSS。
若DL節點之電壓位準VDL等於VDD(亦即儲存資料為邏輯"1")，MN0將導通且產生一穩定且固定之參考電壓VREF。若DL節點之電壓位準VDL由VDD逐漸下降(亦即儲存資料為邏輯"0")，由於較低的Vgs和本體效應(body effect)，NMOS電晶體MN0之閘極和PMOS電晶體MP0之基極將分別接收VDL和減少電流，因此拉高PZDL節點之追蹤輸出電壓VREF，如圖4所示。
圖1中之VREF為固定，而圖4中之VREF隨時間增加。如果儲存資料為邏輯"0"，VDL逐漸降低。因為圖4中之VREF逐漸增加，VDL和VREF相較於圖1所示者將較早交叉。如此一來，VDL和VREF之電壓差△V超過門檻值(例如100mV)的時間將較早發生。因此，利用動態參考電壓之感應放大器相較於固定參考電壓者將較早反向或啟動，藉此增加讀取邏輯"0"之運作及感應區間。
可替代地，對於動態參考電壓產生電路14而言，VDL亦可個別地施加於MP0的基極或MN0的閘極，如圖5及圖6所示。據此，動態參考電壓產生電路14亦可提供相同的功能。
因為動態參考電壓的關係，本發明之感應放大器之感應 速度可加快且有較大的感應區間。再者，因為參考電壓係接收記憶體陣列之輸入資料線及差分感應放大器係對稱結構的關係，感應時間對於製程變動並不敏感。
本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施範例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
10‧‧‧單端差分感應放大器
12‧‧‧差分感應放大器電路
14‧‧‧動態參考電壓產生電路
圖1顯示習知之決定差分感應放大器之輸入資料的邏輯狀態之方法；圖2顯示本發明之單端差分感應放大器之方塊示意圖；圖3顯示本發明之一實施例之單端差分感應放大器示意圖；圖4顯示本發明之決定差分感應放大器之輸入資料的邏輯狀態之方法；以及圖5及圖6顯示本發明其他實施例之單端差分感應放大器示意圖。
10‧‧‧單端差分感應放大器
12‧‧‧差分感應放大器電路
14‧‧‧動態參考電壓產生電路

Claims (10)

  1. 一種單端差分感應放大器，包含：一差分感應放大器電路，接收一資料線之輸入資料；以及一動態參考電壓產生電路，接收該輸入資料之輸入資料線電壓，耦接於該差分感應放大器電路，及根據該輸入資料線電壓產生一動態參考電壓給該差分感應放大器電路以讀取該輸入資料；其中當讀取一第一邏輯狀態之該輸入資料時，該動態參考電壓會上升及該輸入資料線電壓會下降，當讀取一第二邏輯狀態之該輸入資料時，該動態參考電壓不變及該輸入資料線電壓不變；其中該第一邏輯狀態係邏輯為0，該第二邏輯狀態係邏輯為1。
  2. 根據請求項1之單端差分感應放大器，其中該動態參考電壓產生電路包含一PMOS電晶體、一第一NMOS電晶體及一第二NMOS電晶體，且該PMOS電晶體、第一NMOS電晶體及第二NMOS電晶體係串接於接地端。
  3. 根據請求項2之單端差分感應放大器，其中該動態參考電壓係產生於該PMOS電晶體及該第一NMOS電晶體間之一節點。
  4. 根據請求項1之單端差分感應放大器，其中該動態參考電壓產生電路包含一PMOS電晶體及一NMOS電晶體，該PMOS電晶體及NMOS電晶體係串接於接地端，且該輸入 資料線電壓係施加於該NMOS電晶體之閘極。
  5. 根據請求項1之單端差分感應放大器，其中該差分感應放大器電路包含：二預充電電晶體；一感應電晶體對；以及一交叉耦接栓鎖，耦接該二預充電電晶體及該感應電晶體對；其中該二預充電晶體、感應電晶體對及交叉耦接栓鎖係對稱，且該感應電晶體對係耦接該動態參考電壓產生電路以接收該動態參考電壓。
  6. 根據請求項5之單端差分感應放大器，其中該差分感應放大器電路另包含：多個平衡器電晶體，耦接於該感應電晶體對及交叉耦接栓鎖之間；以及一感應致動開關，耦接於該感應電晶體對及接地端之間。
  7. 一種單端差分感應放大器之運作方法，包含以下步驟：提供輸入資料至單端差分感應放大器；產生根據該輸入資料之輸入資料線電壓之一動態參考電壓，其中當讀取該輸入資料之一第一邏輯狀態時，該動態參考電壓增加，且該輸入資料線電壓降低，當讀取一第二邏輯狀態之該輸入資料時，該動態參考電壓不變及該輸入資料線電壓不變；以及當該資料線電壓小於該動態參考電壓之差距超過一 門檻值時，啟動該單端差分感應放大器；其中該第一邏輯狀態係邏輯0及該第二邏輯狀態係邏輯1。
  8. 根據請求項7之單端差分感應放大器之運作方法，其中該單端差分感應放大器包含一動態參考電壓產生電路及一差分感應放大器電路，該動態參考電壓產生電路接收該輸入資料線電壓以產生該動態參考電壓，且該差分感應放大器電路比較該動態參考電壓及該輸入資料線電壓以決定該輸入資料之邏輯狀態。
  9. 一種單端差分感應放大器，包含：一差分感應放大器電路，接收一資料線之輸入資料；以及一動態參考電壓產生電路，接收該輸入資料之輸入資料線電壓，耦接於該差分感應放大器電路，及根據該輸入資料線電壓產生一動態參考電壓給該差分感應放大器電路以讀取該輸入資料；其中該動態參考電壓產生電路包含一PMOS電晶體，一第一NMOS電晶體及一第二NMOS電晶體係串接於接地端；其中該輸入資料線電壓係施加於該PMOS電晶體之基極和該第一NMOS電晶體之閘極。
  10. 一種單端差分感應放大器，包含：一差分感應放大器電路，接收一資料線之輸入資料；以及 一動態參考電壓產生電路，接收該輸入資料之輸入資料線電壓，耦接於該差分感應放大器電路，及根據該輸入資料線電壓產生一動態參考電壓給該差分感應放大器電路以讀取該輸入資料；其中該動態參考電壓產生電路包含一PMOS電晶體及一NMOS電晶體，該PMOS電晶體及NMOS電晶體係串接於接地端，且該輸入資料線電壓係施加於該PMOS電晶體之基極。
TW098100994A 2008-08-13 2009-01-13 使用動態參考電壓之單端感應放大器及其運作方法 TWI409824B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/191,057 US7768321B2 (en) 2008-08-13 2008-08-13 Single-ended sense amplifier using dynamic reference voltage and operation method thereof

Publications (2)

Publication Number Publication Date
TW201007756A TW201007756A (en) 2010-02-16
TWI409824B true TWI409824B (zh) 2013-09-21

Family

ID=41680914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100994A TWI409824B (zh) 2008-08-13 2009-01-13 使用動態參考電壓之單端感應放大器及其運作方法

Country Status (2)

Country Link
US (1) US7768321B2 (zh)
TW (1) TWI409824B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498219B1 (ko) * 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
JP5518409B2 (ja) * 2009-09-15 2014-06-11 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体記憶装置、及び半導体装置を含む情報処理システム
US8598912B2 (en) * 2010-06-14 2013-12-03 Micron Technology, Inc. Transistor voltage threshold mismatch compensated sense amplifiers and methods for precharging sense amplifiers
US8605528B2 (en) 2011-11-03 2013-12-10 International Business Machines Corporation Sense amplifier having an isolated pre-charge architecture, a memory circuit incorporating such a sense amplifier and associated methods
KR102172869B1 (ko) 2014-08-11 2020-11-03 삼성전자주식회사 기준 전압 발생기를 포함하는 메모리 장치
US9659606B2 (en) * 2014-12-17 2017-05-23 Mediatek Inc. Differential sensing circuit with dynamic voltage reference for single-ended bit line memory
KR102324541B1 (ko) 2017-06-09 2021-11-10 삼성전자주식회사 신호 전송 회로 및 이를 포함하는 이미지 센서
CN109920454B (zh) * 2019-03-26 2021-04-13 上海华力集成电路制造有限公司 单端操作的灵敏放大器
CN110120237B (zh) * 2019-05-07 2021-10-22 江南大学 一种具有良好传感裕度的stt-mram传感电路
TWI732459B (zh) * 2020-02-19 2021-07-01 國立中正大學 單端感測放大裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326815B1 (en) * 1999-07-10 2001-12-04 Samsung Electronics Co., Ltd. Sense amplifier of semiconductor integrated circuit
US6400616B1 (en) * 1998-06-02 2002-06-04 Fujitsu Limited Method of an apparatus for correctly transmitting signals at high speed without waveform distortion
US6549049B1 (en) * 2002-04-11 2003-04-15 Texas Instruments Incorporated Dynamic voltage reference circuit
US6590805B2 (en) * 2000-07-17 2003-07-08 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6707321B2 (en) * 2002-05-14 2004-03-16 Samsung Electronics Co., Ltd. Input receiver for controlling offset voltage using output feedback signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825212A (en) * 1996-08-15 1998-10-20 Lsi Logic Corporation High speed single ended bit line sense amplifier
US5949256A (en) * 1997-10-31 1999-09-07 Hewlett Packard Company Asymmetric sense amplifier for single-ended memory arrays
US6297670B1 (en) * 2000-03-30 2001-10-02 Century Semiconductor, Inc. Single-ended sense amplifier with adjustable noise margin and power down control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400616B1 (en) * 1998-06-02 2002-06-04 Fujitsu Limited Method of an apparatus for correctly transmitting signals at high speed without waveform distortion
US6707727B2 (en) * 1998-06-02 2004-03-16 Fujitsu Limited Timing signal generator for correctly transmitting a signal at high speed without waveform distortion
US6326815B1 (en) * 1999-07-10 2001-12-04 Samsung Electronics Co., Ltd. Sense amplifier of semiconductor integrated circuit
US6590805B2 (en) * 2000-07-17 2003-07-08 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6549049B1 (en) * 2002-04-11 2003-04-15 Texas Instruments Incorporated Dynamic voltage reference circuit
US6707321B2 (en) * 2002-05-14 2004-03-16 Samsung Electronics Co., Ltd. Input receiver for controlling offset voltage using output feedback signal

Also Published As

Publication number Publication date
TW201007756A (en) 2010-02-16
US20100039173A1 (en) 2010-02-18
US7768321B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
TWI409824B (zh) 使用動態參考電壓之單端感應放大器及其運作方法
US7545694B2 (en) Sense amplifier with leakage testing and read debug capability
US7821863B2 (en) Voltage supply circuit and semiconductor memory
JP4768437B2 (ja) 半導体記憶装置
CN109841240B (zh) 一种sram型存储器高速灵敏放大器电路
CN109686387B (zh) 灵敏放大器
JP2007213637A (ja) 内部電源生成回路及びこれらを備えた半導体装置
KR20170143125A (ko) 기준전압을 생성하기 위한 메모리 셀을 포함하는 메모리 장치
KR100506929B1 (ko) 동기형 반도체 메모리 장치의 입력버퍼
JP2007073143A (ja) 半導体記憶装置
US6707741B1 (en) Current steering reduced bitline voltage swing, sense amplifier
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
US8942053B2 (en) Generating and amplifying differential signals
US10515702B2 (en) Precharge circuit, and memory device and SRAM global counter using precharge circuit
US6243314B1 (en) Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device
US10872657B2 (en) Integrated circuit and memory
KR100699875B1 (ko) 센스앰프 구조를 개선한 반도체 메모리 장치
KR20180057771A (ko) 센스 앰프 구동 장치
KR101034615B1 (ko) 센스앰프 및 이를 포함하는 반도체 메모리장치
KR102652188B1 (ko) 전류 래치 센스 앰프 및 메모리 장치
KR20090072337A (ko) 펌핑전압 검출회로
KR20080024549A (ko) 반도체 메모리 장치의 전압 레벨 검출기
TWI813175B (zh) 記憶體及其感測放大裝置
JP2012089191A (ja) 半導体記憶装置
KR100247922B1 (ko) 저전압용전류센스앰프회로