CN109686387B - 灵敏放大器 - Google Patents

灵敏放大器 Download PDF

Info

Publication number
CN109686387B
CN109686387B CN201811626925.1A CN201811626925A CN109686387B CN 109686387 B CN109686387 B CN 109686387B CN 201811626925 A CN201811626925 A CN 201811626925A CN 109686387 B CN109686387 B CN 109686387B
Authority
CN
China
Prior art keywords
tube
nmos tube
gate
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811626925.1A
Other languages
English (en)
Other versions
CN109686387A (zh
Inventor
常红
罗永波
宣志斌
肖培磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201811626925.1A priority Critical patent/CN109686387B/zh
Publication of CN109686387A publication Critical patent/CN109686387A/zh
Application granted granted Critical
Publication of CN109686387B publication Critical patent/CN109686387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种灵敏放大器，属于集成电路技术领域。该灵敏放大器包括灵敏放大电路和输入失调自调整控制电路；其中，所述灵敏放大电路带有校准支路，所述输入失调自调整控制电路连接所述校准支路；所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息产生对应的调整控制信号，所述校准支路根据调整控制信号来控制自身的工作状态，实现对灵敏放大电路在放大过程中两个内部节点放电速度的平衡，进而降低灵敏放大器的失调电压。和传统的灵敏放大器相比，本发明提供的具有输入失调电压自调整的灵敏放大器能够实现较低的失调电压。

Description

灵敏放大器
技术领域
本发明涉及集成电路技术领域，特别涉及一种灵敏放大器。
背景技术
由于灵敏放大器具有快速检测微小的差分信号，并能快速将其放大点的特点，使其能够成为静态随机存储器（Static Random Access Memory, SRAM）中读出电路中的一部分。SRAM在进行读操作时，被选中的存储单元会对其所在的位线进行放电，利用灵敏放大器来检测位线上小摆幅的信号，并将其放大成全摆幅的信号，进而读出存储单元中的数据。由于灵敏放大器具有快速响应的特点，它大大的提高了SRAM的数据读取速度。另外，由于采用灵敏放大器，位线上的只需要产生一个小摆幅的信号，降低了位线的摆幅，进而降低了由位线放电所带来的放电功耗。由此可见，灵敏放大器对SRAM的读取速度和功耗起着至关重要的作用。
随着现代工艺技术的不断发展，器件的尺寸在不断减小，器件的失配已变成高速低功耗SRAM设计的主要考虑因素。对于灵敏放大器来说，器件的失配会产生输入失调电压，若要正确的读出存储单元中数据，灵敏放大器检测的位线电压差要大于其输入失调电压，这制约位线上的最小的电压差，进而影响到整个SRAM的速度和功耗。因此降低灵敏放大器的输入失调电压已成为实现高速低功耗SRAM的关键。
发明内容
本发明的目的在于提供一种灵敏放大器，以解决背景技术中出现的问题。
为解决上述技术问题，本发明提供一种灵敏放大器，包括：
灵敏放大电路，带有校准支路；
输入失调自调整控制电路，连接所述校准支路；
所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息产生对应的调整控制信号，所述校准支路根据调整控制信号来控制自身的工作状态，校准所述灵敏放大电路两边的放电速度。
可选的，所述灵敏放大电路包括PMOS管P0~P5和NMOS管N0~N6；其中，
PMOS管P0~P1和NMOS管N0~N3构成所述灵敏放大电路的主体，PMOS管P0和NMOS管N0的栅端均连接内部节点V2，PMOS管P1和NMOS管N1的栅端均连接内部节点V1，NMOS管N2的栅端连接位线BL，NMOS管N3的栅端连接位线BLB；
NMOS管N4为使能管，其栅端连接控制信号SAE；
所述校准支路由NMOS管N5和NMOS管N6构成，所述NMOS管N5的栅端连接VCL，所述NMOS管N6的栅端连接VCR；
PMOS管P2和PMOS管P3均为传输管，其栅端均接控制信号SAE；所述PMOS管P2连接位线BL和内部节点V2，所述PMOS管P3连接位线BLB和内部节点V1；
PMOS管P4和PMOS管P5构成预充电路，其栅端均接控制信号PRE；
PMOS管P0~P5的体端均连接至电源电压VDD，NMOS管N0~N6的体端均接地。
可选的，所述输入失调自调整控制电路包括PMOS管P6~P9和NMOS管N7~N9；其中，
PMOS管P6的漏端、PMOS管P7的栅端、PMOS管P8的漏端、NMOS管N7的漏端和NMOS管N8的栅端连接内部节点VL；PMOS管P6的栅端、PMOS管P7的漏端、PMOS管P9的漏端、NMOS管N7的栅端和NMOS管N8的漏端连接内部节点VR；
内部节点VL和VR通过两个传输门分别连接所述灵敏放大电路的内部节点V1和V2；内部节点VL和VR通过两个反相器连接VCL和VCR；
NMOS管N9是使能管，其栅端同时接至NMOS管N10管的栅端和异或门的输出端；
PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9的体端均接电源电压VDD。
可选的，所述异或门的输入端分别连接内部节点VL和VR，输出端产生调整控制信号。
可选的，所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息，产生对应的调整控制信号，并将其存储。
可选的，所述校准支路的工作状态取决于灵敏放大电路在器件失配情况下的失配状况。
在本发明中提供了一种灵敏放大器，包括灵敏放大电路和输入失调自调整控制电路；其中，所述灵敏放大电路带有校准支路，所述输入失调自调整控制电路连接所述校准支路；所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息产生对应的调整控制信号，所述校准支路根据调整控制信号来控制自身的工作状态，实现对所述灵敏放大电路在放大过程中两个内部节点放电速度的平衡，进而降低灵敏放大器的失调电压。和传统的灵敏放大器相比，本发明提供的具有输入失调电压自调整的灵敏放大器能够实现较低的失调电压。
附图说明
图1是本发明提供的灵敏放大器的结构示意图；
图2是本发明提供的灵敏放大器在工作时的原理示意波形图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种灵敏放大器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种灵敏放大器，其结构如图1所示。所述灵敏放大器包括灵敏放大电路1和输入失调自调整控制电路2；其中，所述灵敏放大电路1带有校准支路，所述输入失调自调整控制电路2连接所述校准支路；所述输入失调自调整控制电路2根据所述灵敏放大电路1的失调信息产生对应的调整控制信号，所述校准支路根据调整控制信号来控制自身的工作状态，校准所述灵敏放大电路1两边的放电速度。
具体的，请参阅图1，所述灵敏放大电路1包括PMOS管P0~P5和NMOS管N0~N6；其中，PMOS管P0~P1和NMOS管N0~N3构成所述灵敏放大电路1的主体，PMOS管P0和NMOS管N0的栅端均连接内部节点V2，PMOS管P1和NMOS管N1的栅端均连接内部节点V1，NMOS管N2的栅端连接位线BL，NMOS管N3的栅端连接位线BLB；
NMOS管N4为使能管，其栅端连接控制信号SAE，源端接地；
所述校准支路由NMOS管N5和NMOS管N6构成。所述NMOS管N5的栅端连接VCL，所述NMOS管N5的源端接NMOS管N4的漏端、NMOS管N2的源端、NMOS管N3的源端和NMOS管N6的源端，NMOS管N5的漏端接PMOS管P2源端、PMOS管P4的漏端、PMOS管P0的栅端、PMOS管P1的漏端、NMOS管N0的栅端、NMOS管N1的漏端；所述NMOS管N6的栅端连接VCR，NMOS管N6漏端接PMOS管P3源端、PMOS管P5的漏端、PMOS管P1的栅端、PMOS管P0的漏端、NMOS管N1的栅端、NMOS管N0的漏端。
PMOS管P2和PMOS管P3均为传输管，其栅端均接控制信号SAE；所述PMOS管P2的漏端连接位线BL和NMOS管N2栅端，源端接内部节点V2；所述PMOS管P3的漏端连接位线BLB和NMOS管N3栅端，源端接内部节点V1；
PMOS管P4和PMOS管P5构成预充电路，其栅端均接控制信号PRE，同时其源端均接VDD；
PMOS管P0~P5的体端均连接至电源电压VDD，同时PMOS管P0、PMOS管P1的源端均接VDD，NMOS管N0~N6的体端均接地。
具体的，请继续参阅图1，所述输入失调自调整控制电路2包括PMOS管P6~P9和NMOS管N7~N9；其中，PMOS管P6的漏端、PMOS管P7的栅端、PMOS管P8的漏端、NMOS管N7的漏端和NMOS管N8的栅端连接内部节点VL；PMOS管P6的栅端、PMOS管P7的漏端、PMOS管P9的漏端、NMOS管N7的栅端和NMOS管N8的漏端连接内部节点VR；
内部节点VL和VR通过两个传输门分别连接所述灵敏放大电路1的内部节点V1和V2；内部节点VL和VR通过两个反相器连接VCL和VCR；
NMOS管N9是使能管，其栅端同时接至NMOS管N10管的栅端和异或门的输出端，所述NMOS管N9的漏端同时接NMOS管N7的源端和NMOS管N8的源端，所述NMOS管N9的源端接地；
PMOS管P6、PMOS管P7、PMOS管P8、PMOSS管P9的体端均接电源电压VDD。
参阅图1中的输入失调自调整控制电路2，信号S、Sn是传输门的两个栅极控制信号，其状态跟随rst信号改变而改变，并且它们的状态还受到内部节点VL、VR状态的控制。在VL、VR的状态相同时，VL、VR会通过异或门使调整控制信号Z为低电平，下拉管N10截止，信号S、Sn跟随rst信号改变而改变；在内部节点VL、VR的状态不同时，VL、VR会通过异或门使调整控制信号Z为高电平，下拉管N10导通，S变为低电平，Sn变为高电平，传输门关断。
请参阅图2，是本发明的工作原理示意波形图。本发明提供的灵敏放大器在进行检测和放大SRAM中存储单元中的数据之前会有一个校准过程，如图2中①阶段所示，此阶段中输入端BL和BLB电位相等，由于失配的存在，使得内部节点V1和V2的放电速度不相等，进而产生在节点之间产生电压差，通过内部节点V1和V2之间的电压差来控制校准管是否导通，平衡节点之间的放点速度，从而达到降低失调电压的目的。在预判阶段，首先信号SAE、PRE、rst都先为低电平，分别控制预充电路对内部节点V1、V2、VL、VR进行充电到电源电压VDD，此过程中由于VL和VR都为高电平，参看图2可知VCL和VCR为低电平，使得校准支路不工作。预充结束后，信号PRE和SAE先后上升为高电平，图1中的灵敏放大器开始工作，由于存在失配，假设经过放大后，V1上升为高电平，V2下降为低电平。在V1和V2之间的电压差建立后，rst上升为高电平。由于此时VL和VR的电位是相等的，调整控制信号Z信号为低电平，下拉管N10截止，S和Sn会跟随rst信号上升分别跳变为高电平和低电平，使得所述输入失调自调整控制电路2中的传输门打开，VL和VR的电平会根据V1、V2的电压情况开始变化形成电压差，将灵敏放大器的失调信息写入到输入失调自调整控制电路2中。按照前面的假设，经过一段时间，VR为高电平，VL为低电平，经过反相器，VCR保持为低电平，VCL跳变为高电平，使得NMOS管N6导通，从而在下个检测放大周期中，加快内部节点V1的放电速度，内部节点V1和V2的放电速度趋向于平衡，降低失调电压。由于VL和VR的电位不相等，参看图1中的输入失调自调整控制电路2可知，调整控制信号Z会跳变为高电平，使得下拉管N10导通，S跳变为低电平，Sn跳变为高电平，传输门关断，隔断灵敏放大电路1中内部节点V1、V2和输入失调自调整控制电路2中内部节点VL、VR之间的联系，避免了后面正常读取数据时，内部节点V1和V2对输入失调自调整控制电路2中存储的失调信息的干扰。图2中②阶段是在完成校准阶段后，对数据进行正常检测放大的过程，其工作原理和传统的SA的工作原理基本相同。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (4)

1.一种灵敏放大器，其特征在于，包括：
灵敏放大电路，带有校准支路；
输入失调自调整控制电路，连接所述校准支路；
所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息产生对应的调整控制信号，所述校准支路根据调整控制信号来控制自身的工作状态，校准所述灵敏放大电路两边的放电速度；
所述灵敏放大电路包括PMOS管P0~P5和NMOS管N0~N6；其中，
PMOS管P0~P1和NMOS管N0~N3构成所述灵敏放大电路的主体，PMOS管P0和NMOS管N0的栅端均连接内部节点V2，PMOS管P0的漏端接内部节点V1，PMOS管P0的源端均接VDD，NMOS管N0的漏端接内部节点V1；PMOS管P1和NMOS管N1的栅端均连接内部节点V1，PMOS管P1的漏端接内部节点V2，PMOS管P1的源端均接VDD，NMOS管N1的漏端接内部节点V2；NMOS管N2的栅端连接位线BL，NMOS管N3的栅端连接位线BLB；NMOS管N2的源端接NMOS管N0的源端，NMOS管N3的源端接NMOS管N1的源端；
所述校准支路由NMOS管N5和NMOS管N6构成，所述NMOS管N5的栅端连接VCL，所述NMOS管N6的栅端连接VCR；NMOS管N5的源端接内部节点V2；NMOS管N6的源端接内部节点V1；
NMOS管N4为使能管，其栅端连接控制信号SAE，漏端同时接NMOS管N2的漏端、NMOS管N3的漏端、NMOS管N5的漏端和NMOS管N6的漏端，NMOS管N4的源端接地；
PMOS管P2和PMOS管P3均为传输管，其栅端均接控制信号SAE；PMOS管P2的漏端连接位线BL和NMOS管N2的栅端，PMOS管P2的源端接内部节点V2；PMOS管P3的漏端连接位线BLB和NMOS管N3的栅端，PMOS管P3的源端接内部节点V1；
PMOS管P4和PMOS管P5构成预充电路，其栅端均接控制信号PRE；PMOS管P4的源端和PMOS管P5的源端均接电源电压VDD，PMOS管P4的漏端和PMOS管P5的漏端分别连接内部节点V2和V1；
PMOS管P0~P5的体端均连接至电源电压VDD，NMOS管N0~N6的体端均接地；
所述输入失调自调整控制电路包括PMOS管P6~P9和NMOS管N7~N9；其中，
PMOS管P6的漏端、PMOS管P7的栅端、PMOS管P8的漏端、NMOS管N7的漏端和NMOS管N8的栅端连接内部节点VL；PMOS管P6的栅端、PMOS管P7的漏端、PMOS管P9的漏端、NMOS管N7的栅端和NMOS管N8的漏端连接内部节点VR；PMOS管P6~P9的源端均接VDD，PMOS管P8和P9的栅端均接rst信号；
内部节点VL和VR通过两个传输门分别连接所述灵敏放大电路的内部节点V1和V2；内部节点VL和VR通过两个反相器连接VCL和VCR；
NMOS管N9是使能管，其栅端同时接至NMOS管N10的栅端和异或门的输出端；NMOS管N9的漏端同时接NMOS管N7的源端和NMOS管N8的源端，源端接地；
PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9的体端均接电源电压VDD；
每个传输门有两个栅极控制信号，分别是信号S、Sn，其状态跟随rst信号改变，并且还受到内部节点VL、VR状态的控制；rst信号输入至一个缓冲器中，该缓冲器的输出端同时连接NMOS管N10的漏端和第一个反相器的输入端，该反相器输出信号Sn至第二个反相器中，第二个反相器输出信号S，NMOS管N10的源端接地；
在VL、VR的状态相同时，VL、VR会通过异或门使调整控制信号Z为低电平，NMOS管N10作为下拉管截止，信号S、Sn跟随rst信号改变而改变；在内部节点VL、VR的状态不同时，VL、VR会通过异或门使调整控制信号Z为高电平，NMOS管N10作为下拉管导通，S变为低电平，Sn变为高电平，传输门关断。
2.如权利要求1所述的灵敏放大器，其特征在于，所述异或门的输入端分别连接内部节点VL和VR，输出端产生调整控制信号。
3.如权利要求1所述的灵敏放大器，其特征在于，所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息，产生对应的调整控制信号，并将其存储。
4.如权利要求1所述的灵敏放大器，其特征在于，所述校准支路的工作状态取决于灵敏放大电路在器件失配情况下的失配状况。
CN201811626925.1A 2018-12-28 2018-12-28 灵敏放大器 Active CN109686387B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811626925.1A CN109686387B (zh) 2018-12-28 2018-12-28 灵敏放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811626925.1A CN109686387B (zh) 2018-12-28 2018-12-28 灵敏放大器

Publications (2)

Publication Number Publication Date
CN109686387A CN109686387A (zh) 2019-04-26
CN109686387B true CN109686387B (zh) 2023-08-15

Family

ID=66190946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811626925.1A Active CN109686387B (zh) 2018-12-28 2018-12-28 灵敏放大器

Country Status (1)

Country Link
CN (1) CN109686387B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470705B (zh) * 2020-03-30 2024-05-14 长鑫存储技术有限公司 灵敏放大器、存储器和数据读出方法
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
CN111863055B (zh) * 2020-08-13 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN112466363B (zh) * 2020-12-01 2023-11-10 西安紫光国芯半导体有限公司 灵敏放大器、数据接收电路、电子设备及数据接收方法
CN113674774B (zh) * 2021-08-20 2022-08-09 山东芯慧微电子科技有限公司 一种灵敏放大器
CN116434794B (zh) * 2023-04-18 2023-09-29 安徽大学 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块
CN117476074B (zh) * 2023-12-28 2024-03-12 安徽大学 基于上交叉耦合的自控制型感应放大电路、模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070310A (zh) * 2015-08-11 2015-11-18 深圳芯邦科技股份有限公司 一种带失调校正的灵敏放大器
US9753138B1 (en) * 2016-04-13 2017-09-05 Microsoft Technology Licensing, Llc Transducer measurement
CN108231100A (zh) * 2018-03-26 2018-06-29 安徽大学 失调电压自适应数字校准型灵敏放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070310A (zh) * 2015-08-11 2015-11-18 深圳芯邦科技股份有限公司 一种带失调校正的灵敏放大器
US9753138B1 (en) * 2016-04-13 2017-09-05 Microsoft Technology Licensing, Llc Transducer measurement
CN108231100A (zh) * 2018-03-26 2018-06-29 安徽大学 失调电压自适应数字校准型灵敏放大器

Also Published As

Publication number Publication date
CN109686387A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
CN109686387B (zh) 灵敏放大器
CN108231100B (zh) 失调电压自适应数字校准型灵敏放大器
TWI409824B (zh) 使用動態參考電壓之單端感應放大器及其運作方法
KR100930384B1 (ko) 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
KR102064824B1 (ko) 스큐드 ｓｒａｍ 셀
US7038962B2 (en) Semiconductor integrated circuit
EP3926628B1 (en) Sense amplifier, memory, and data read-out method
CN110574109B (zh) 感测放大器信号增强
US6958638B2 (en) Slew rate controlling method and system for output data
US20080048727A1 (en) Sense amplifier-based latch
Jeong et al. Trip-point bit-line precharge sensing scheme for single-ended SRAM
CN116168736A (zh) 基于上交叉耦合的自适应关断型sram灵敏放大器电路、模块
US6243314B1 (en) Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device
KR100321157B1 (ko) 래치형 센스 앰프
CN209070989U (zh) 具有输入失调电压自调整的灵敏放大器
US6114881A (en) Current mirror type sense amplifier
KR100518559B1 (ko) 센스 앰프 회로 및 이를 구비한 비트 비교 회로.
KR20040065322A (ko) 반도체 메모리 장치의 센스 증폭기
JP2005339590A (ja) 半導体集積回路
CN110998732A (zh) 输入缓冲器电路
KR20140028556A (ko) 차동 신호 전송 구조를 가진 반도체 집적회로 및 그의 구동방법
KR100706778B1 (ko) 입력버퍼
KR100357041B1 (ko) 저전압용전류감지증폭기
KR0142966B1 (ko) 센스 앰프
Kadhao et al. A 2.5 GHz, 1-Kb SRAM with Auxiliary Circuit Assisted Sense Amplifier in 65-nm CMOS Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant