CN112466363B - 灵敏放大器、数据接收电路、电子设备及数据接收方法 - Google Patents

灵敏放大器、数据接收电路、电子设备及数据接收方法 Download PDF

Info

Publication number
CN112466363B
CN112466363B CN202011391880.1A CN202011391880A CN112466363B CN 112466363 B CN112466363 B CN 112466363B CN 202011391880 A CN202011391880 A CN 202011391880A CN 112466363 B CN112466363 B CN 112466363B
Authority
CN
China
Prior art keywords
signal
current
circuit
compensation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011391880.1A
Other languages
English (en)
Other versions
CN112466363A (zh
Inventor
张晓晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202011391880.1A priority Critical patent/CN112466363B/zh
Publication of CN112466363A publication Critical patent/CN112466363A/zh
Application granted granted Critical
Publication of CN112466363B publication Critical patent/CN112466363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种灵敏放大器、数据接收电路、电子设备及数据接收方法，其中，所述灵敏放大器，包括：灵敏放大电路和补偿支路，其中，所述补偿支路，与所述灵敏放大电路连接，用于向所述灵敏放大电路提供下拉电流补偿偏差，所述下拉电流补偿偏差用于补偿所述灵敏放大电路的输入失调电压；所述灵敏放大电路，用于接收第一输入信号和第二输入信号，并根据所述下拉电流补偿偏差、及所述第一输入信号与所述第二输入信号的偏差，调节所述灵敏放大电路的两边的放电速度，以输出差分输出信号。本申请解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题。

Description

灵敏放大器、数据接收电路、电子设备及数据接收方法
技术领域
本发明涉及集成电路的技术领域，尤其涉及灵敏放大器、数据接收电路、电子设备及数据接收方法。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)数据传输采用单端模式，接收信号时，均采用参考电平VREF，与控制端输入的非归零(NRZ)信号做比较，从而确定数据高低值。但是单端系统的抗干扰能力非常弱，信号的噪声与幅值偏移，VREF的幅值偏差，以及接收器内部的失调等都有可能造成接受数据的错误。
以SSTL接口标准的DRAM信号传输系统为例，对数据接收质量有较大影响的失调可以分为两部分，外部系统的失调和接收器本身的失调。
外部系统失调分为两部分：第一是VREF的偏差，造成原因通常是外部分压电阻不匹配，电源电压漂移，以及VREF的PIN引脚的die内漏电；第二种是信号的偏移，如果所有OCD(Off-Chip Driver，片外驱动调校)的上拉电阻RON，与ODT(On-Die Termination，片内终结)的下拉电阻RTT都是准确的电阻值，则信号的中心位置电平为VDD/2，且高低电平对称。但是RON与RTT都存在绝对值的偏差，与线性度的偏差，会导致实际信号的中心位置电平偏高或者偏低，同时信号高低电平不对称。
接收器内部的失调分为系统失调和随机失调，系统失调是由于接收器电路架构等设计原因导致，通过优化可以减小到很小的值。随机失调主要由于生产工艺的偏差导致，通常会达到十几mV甚至几十mV，严重影响接收器的可靠性。
接收器的失调已经变为存储器设计的主要考虑因素。接收器的失调将产生输入失调电压，该输入失调电压降将直接影响接收器的可靠性以及数据接收质量。
发明内容
本申请实施例通过提供一种灵敏放大器、数据接收电路、电子设备及数据接收方法，解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题，本申请通过调校接收器的内部失调，补偿外部系统失调或者接收器本身的工艺失调，提高信号抗干扰能力和系统可靠性。
第一方面，本申请通过本申请的一实施例提供如下技术方案：
一种灵敏放大器，包括：灵敏放大电路和补偿支路，其中，所述补偿支路，与所述灵敏放大电路连接，用于向所述灵敏放大电路提供下拉电流补偿偏差，所述下拉电流补偿偏差用于补偿所述灵敏放大电路的输入失调电压；所述灵敏放大电路，用于接收第一输入信号和第二输入信号，并根据所述下拉电流补偿偏差、及所述第一输入信号与所述第二输入信号的偏差，调节所述灵敏放大电路的两边的放电速度，以输出差分输出信号。
在一个实施例中，所述补偿支路至少包括第一电流补偿支路和第二电流补偿支路，其中，所述第一电流补偿支路与所述灵敏放大电路连接，用于向所述灵敏放大电路提供可调的第一下拉补偿电流；所述第二电流补偿支路与所述灵敏放大电路连接，用于向所述灵敏放大电路提供可调的第二下拉补偿电流；其中，所述第一下拉补偿电流与所述第二下拉补偿电流的偏差为所述下拉电流补偿偏差。
在一个实施例中，所述第一电流补偿支路包括多个第一电流补偿子支路，其中，单个所述第一电流补偿子支路包括第一电流管和第一开关，所述第一电流管用于控制所述第一电流补偿子支路的电流大小，所述第一开关用于控制所述第一电流补偿子支路的通断，所述多个第一电流补偿子支路的电流之和用于提供所述第一下拉补偿电流；所述第二电流补偿支路包括多个第二电流补偿子支路，其中，单个所述第二电流补偿子支路包括第二电流管和第二开关，所述第二电流管用于控制所述第二电流补偿子支路的电流大小，所述第二开关用于控制所述第二电流补偿子支路的通断，所述多个第二电流补偿子支路的电流之和用于提供所述第二下拉补偿电流；其中，每个所述第一电流管的栅极端及每个所述第二电流管的栅极端均连接到同一电压提供端。
在一个实施例中，所述第一电流补偿支路还包括第三开关，所述第二电流补偿支路还包括第四开关，其中，所述第三开关，用于接收时钟信号，并在所述时钟信号处于第一预设电平时，控制所述第一电流补偿支路提供所述第一下拉补偿电流；所述第四开关，用于接收所述时钟信号，并在所述时钟信号处于所述第一预设电平时，控制所述第二电流补偿支路提供所述第二下拉补偿电流。
在一个实施例中，所述灵敏放大电路包括：接收电路、正反馈放大电路；所述接收电路的第一输入端用于接收所述第一输入信号，所述接收电路的第二输入端用于接收所述第二输入信号；所述接收电路的第一输出端与所述正反馈放大电路连接于第一补偿点，所述第一电流补偿支路与所述第一补偿点连接，用于提供所述第一下拉补偿电流；所述接收电路的第二输出端与所述正反馈放大电路连接于第二补偿点，所述第二电流补偿支路与所述第二补偿点连接，用于提供所述第二下拉补偿电流；所述正反馈放大电路，用于根据所述第一输入信号和所述第二输入信号的偏差、及所述下拉电流补偿偏差，对所述正反馈放大电路的第一放大线和第二放大线的放电速度进行正反馈放大调节，并通过所述第一放大线和所述第二放大线输出所述差分输出信号。
在一个实施例中，所述接收电路包括：第一NMOS管、第二NMOS管，其中，所述第一NMOS管的栅极被配置为所述接收电路的第一输入端，所述第二NMOS管的栅极被配置为所述接收电路的第二输入端；所述第一NMOS管的漏极被配置为所述接收电路的第一输出端，所述第二NMOS管的漏极被配置为所述接收电路的第二输出端。
在一个实施例中，所述正反馈放大电路包括：第一反相器和第二反相器，其中，所述第一反相器的第一输入端与所述接收电路的第一输出端连接，形成所述第一补偿点，所述第二反相器的第一输入端与所述接收电路的第一输出端连接，形成所述第二补偿点；所述第一反相器的输出端与所述第二反相器的第二输入端连接，形成所述第一放大线，所述第一反相器的第二输入端与所述第二反相器的输出端连接，形成所述第二放大线。
在一个实施例中，所述第一反相器包括第一PMOS管和第三NMOS管，其中，所述第一PMOS管的源极与电源端连接；所述第三NMOS管的源极被配置为所述第一反相器的第一输入端，所述第一PMOS管的漏极和所述第三NMOS管的漏极连接后，被配置为所述第一反相器的第二输入端；所述第一PMOS管的栅极和所述第三NMOS管的栅极连接后，被配置为所述第一反相器的输出端。
在一个实施例中，所述第二反相器包括第二PMOS管和第四NMOS管，其中，所述第二PMOS管的源极与电源端连接；所述第四NMOS管的源极被配置为所述第二反相器的第一输入端，所述第二PMOS管的漏极和所述第四NMOS管的漏极连接后，被配置为所述第二反相器的第二输入端；所述第二PMOS管的栅极和所述第四NMOS管的栅极连接后，被配置为所述第二反相器的输出端。
在一个实施例中，所述灵敏放大电路还包括：复位电路；所述复位电路的输入端用于接收时钟信号；所述复位电路的第一输出端与所述第一放大线连接，所述复位电路的第二输出端与所述第二放大线连接，用于：在所述时钟信号处于第二预设电平时，控制所述灵敏放大电路进入复位状态，所述复位状态下，所述第一放大线和所述第二放大线的电位被充电至高平信号；在所述时钟信号处于第一预设电平时，控制所述灵敏放大电路进入采样状态，所述采样状态下，所述正反馈放大电路，通过调节所述第一放大线和所述第二放大线的放电速度，以输出所述差分输出信号；其中，所述第二预设电平信号和所述第一预设电平信号互为高低电平。
在一个实施例中，所述复位电路包括：第五开关、第六开关，其中，所述第五开关的输入端、所述第六开关的输入端被配置为所述复位电路的输入端；所述第五开关的输出端被配置为所述复位电路的第一输出端，所述第六开关的输出端被配置为所述复位电路的第二输出端。
第二方面，本申请通过本申请的一实施例，提供如下技术方案：
一种数据接收电路，其特征在于，包括：如第一方面中任一项所述的灵敏放大器；数据锁存电路，与所述灵敏放大器连接，用于锁存所述差分输出信号对应的电平信号。
在一个实施例中，所述数据接收电路，还包括：预放大电路，用于接收外部输入信号，并将所述外部输入信号与参考基准信号的电压差进行差分放大后，获得所述第一输入信号和所述第二输入信号，所述第一输入信号和所述第二输入信号形成差分输入信号。
在一个实施例中，所述灵敏放大器，用于接收时钟信号，并在所述时钟信号为第二预设电平信号时，输出均为高电平的第一输出信号和第二输出信号；并在所述时钟信号为第一预设电平信号时，将所述第一输出信号和所述第二输出信号中的其中一个维持在所述高电平，另一个下拉至低电平，以输出所述差分输出信号。
在一个实施例中，所述数据锁存电路包括RS触发器，其中，所述RS触发器包括：正反馈锁存单元，包括第一稳态点和第二稳态点，用于当所述第一稳态点为高电平且所述第二稳态点为低电平时，锁存所述低电平，并当所述第一稳态点为所述低电平且所述第二稳态点为所述高电平时，锁存所述高电平；置位信号采集单元，用于接收所述第一输出信号，并在所述第一输出信号处于下降沿时，根据所述第一输出信号，将所述第一稳态点上拉至所述高电平，以及将所述第二稳态点下拉至所述低电平；复位信号采集单元，用于接收所述第二输出信号，并在所述第二输出信号处于所述下降沿时，根据所述第二输出信号，将所述第一稳态点下拉至所述低电平，以及将所述第二稳态点上拉至所述高电平。
在一个实施例中，所述正反馈锁存单元包括：第三反相器和第四反相器，其中，所述第三反相器的输入端和所述第四反相器的输出端连接，形成所述第一稳态点；所述第三反相器的输出端和所述第四反相器的输入端连接，形成所述第二稳态点。
在一个实施例中，所述置位信号采集单元包括：第三PMOS管和第五NMOS管，其中，所述第三PMOS管的栅极用于接收所述第一输出信号，所述第三PMOS管的源极与电源端连接，所述第三PMOS管的漏极与所述第一稳态点连接；所述第五NMOS管的栅极用于接收所述第一输出信号，所述第五NMOS管的源极与地连接，所述第五NMOS管的漏极与所述第二稳态点连接。
在一个实施例中，所述复位信号采集单元包括：第四PMOS管和第六NMOS管，其中，所述第四PMOS管的栅极用于接收所述第二输出信号，所述第四PMOS管的源极与电源端连接，所述第四PMOS管的漏极与所述第二稳态点连接；所述第六NMOS管的栅极用于接收所述第二输出信号，所述第六NMOS管的源极与地连接，所述第六NMOS管的漏极与所述第一稳态点连接。
第三方面，本申请通过本申请的一实施例，提供如下技术方案：
一种电子设备，包括：控制器；存储器；以及设置于所述控制器和所述存储器之间的如第二方面任一项所述的数据接收电路，其中，所述控制器通过所述数据接收电路对所述存储器进行操作。
第四方面，本申请通过本申请的一实施例，提供如下技术方案：
一种数据接收方法，应用于第二方面任一项所述的数据接收电路中，所述方法，包括：接收第一输入信号和第二输入信号；根据所述下拉电流补偿偏差、及所述第一输入信号与所述第二输入信号的偏差，调节所述灵敏放大电路的两边的放电速度，以输出差分输出信号；锁存所述差分输出信号对应的电平信号。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
申请人发现，接收器失调产生的输入失调电压，将致使接收器内的灵敏放大器在接收到的两个输入信号的偏差大于一定值时，才能够实现对其的正确读取，进而导致灵敏放大器存在接收盲区，影响接收器的数据接收质量，因此，申请人提供的灵敏放大器中，通过设置补偿支路，向所述灵敏放大电路提供下拉电流补偿偏差，以使灵敏放大电路根据下拉电流补偿偏差、及第一输入信号与第二输入信号的偏差，调节灵敏放大电路的两边的放电速度，以输出差分输出信号，就能够补偿输入失调电压对灵敏放大器读取数据造成的影响，经过补偿之后，将消除失调造成的灵敏放大器的接收盲区，进而实现接收器对数据的准确读取。本申请解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的一种灵敏放大器的架构图；
图2为本申请实施例一提供的补偿支路的架构图；
图3为本申请实施例一提供的灵敏放大器的电路连接关系图；
图4为本申请实施例一提供的灵敏放大器的信号采样示意图；
图5为本申请实施例二提供的一种数据接收电路的架构图；
图6为本申请实施例二和现有技术中的数据接收电路的性能对比图；
图7为本申请实施例二提供的另一种数据接收电路的架构图；
图8为本申请实施例二提供的差分放大电路的电路连接关系图；
图9为现有技术中的RS触发器的电路连接关系图；
图10为本申请实施例二提供的RS触发器的电路连接关系图；
图11为本申请实施例三提供的一种电子设备的架构图；
图12为本申请实施例四提供的一种数据接收方法的流程示意图。
具体实施方式
本申请实施例通过提供一种灵敏放大器、数据接收电路、电子设备及数据接收方法，解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题，本申请通过调校接收器的内部失调，补偿外部系统失调或者接收器本身的工艺失调，提高信号抗干扰能力和系统可靠性。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种灵敏放大器，包括：灵敏放大电路和补偿支路，其中，所述补偿支路，与所述灵敏放大电路连接，用于向所述灵敏放大电路提供下拉电流补偿偏差，所述下拉电流补偿偏差根据输入失调电压确定；所述灵敏放大电路，用于接收第一输入信号和第二输入信号，并根据所述下拉电流补偿偏差、及所述第一输入信号与所述第二输入信号的偏差，调节所述灵敏放大电路的两边的放电速度，以输出差分输出信号。
本申请提供的灵敏放大器中，通过设置补偿支路，向所述灵敏放大电路提供下拉电流补偿偏差，以使灵敏放大电路根据下拉电流补偿偏差、及第一输入信号与第二输入信号的偏差，调节灵敏放大电路的两边的放电速度，以输出差分输出信号，就能够补偿输入失调电压对灵敏放大器读取数据造成的影响，经过补偿之后，将消除失调造成的灵敏放大器的接收盲区，进而实现接收器对数据的准确读取。本申请解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
如图1所示，本实施例提供了一种灵敏放大器，包括：
灵敏放大电路100和补偿支路200，其中，
补偿支路200，与灵敏放大电路100连接，用于向灵敏放大电路100提供下拉电流补偿偏差，下拉电流补偿偏差用于补偿灵敏放大电路的输入失调电压；
灵敏放大电路100，用于接收第一输入信号d_p和第二输入信号d_n，并根据下拉电流补偿偏差、及第一输入信号d_p与第二输入信号d_n的偏差，调节灵敏放大电路100的两边的放电速度，以输出差分输出信号，分别为第一输出信号set_n和第二输出信号rst_n。
首先说明，灵敏放大电路100通常用于能够将具有小摆幅的第一输入信号d_p和第二输入信号d_n的偏差(摆幅)放大至具有全摆幅的一对差分输出信号(通常为全摆幅)，差分输出信号包括：互为差分的第一输出信号set_n和第二输出信号rst_n，其中，第一输出信号set_n的电平和第二输出信号rst_n的电平，取决于第一输入信号d_p和第二输入信号d_n的大小关系，举例来说，当第一输入信号d_p大于第二输入信号d_n时，第一输出信号set_n为高电平、第二输出信号rst_n为低电平；当第一输入信号d_p小于第二输入信号d_n时，第一输出信号set_n为低电平、第二输出信号rst_n为高电平，当然，在其他实施例中，也可以具有相反的关系，此处不进行限制。
可见，不同的外部输入信号经过灵敏放大器放大后，将产生不同的差分输出信号。基于此特性，灵敏放大器通常被用于存储器的接收器内，作为外部输入信号的采样电路，以根据差分输出信号的不同，获得不同的电平信号，以实现对接收器的外部输入信号的采样。例如：当第一输出信号set_n为高电平、第二输出信号rst_n为低电平时，获得高电平(说明接收器接收的外部输入信号是高电平)；当第一输出信号set_n为低电平、第二输出信号rst_n为高电平时，获得低电平(说明接收器接收的外部输入信号是低电平)，从而实现接收器接收的外部输入信号的电平信号的采样。
当然，这仅是灵敏放大器的其中一个应用场景，灵敏放大器作为一个独立的器件，也不排除其具有其他的应用场景，此处不进行限制。
但申请人发现，接收器失调产生的输入失调电压，将致使接收器内的灵敏放大器在接收到的两个输入信号的偏差大于一定值时，才能够实现对其的正确读取，进而导致灵敏放大器存在接收盲区，后续会直接影响接收器的数据接收质量。
举例来说，假设差分输出信号包括第一输出信号set_n和第二输出信号rst_n，理想情况下，第一输入信号d_p与第二输入信号d_n相等时，第一输出信号set_n和第二输出信号rst_n相等；第一输入信号d_p大于第二输入信号d_n时，第一输出信号set_n也大于第二输出信号rst_n；第一输入信号d_p小于第二输入信号d_n时，第一输出信号set_n也小于第二输出信号rst_n。
现假设存在10mv的输入失调电压，灵敏放大器的增益为10倍，那么，当第一输入信号d_p与第二输入信号d_n相等，第一输出信号set_n和第二输出信号rst_n之间相差100mv；当第一输入信号d_p小于第二输入信号d_n5mv时，发现第一输出信号set_n却大于第二输出信号rst_n50mv(原则上，第一输入信号d_p小于第二输入信号d_n，那么第一输出信号set_n需要小于第二输出信号rst_n)数据读取错误；当第一输入信号d_p小于第二输入信号d_n10mv时，第一输出信号set_n与第二输出信号rst_n相等；当第一输入信号d_p小于第二输入信号d_n的量处于10mv以上时，第一输出信号set_n才开始小于第二输出信号rst_n，那么，10mv的输入失调电压将使得灵敏放大器存在接收盲区，在第一输入信号d_p小于第二输入信号d_n的量低于10mv时，采集到第一输出信号set_n与第二输出信号rst_n的大小关系不正确。需要说明的是，第一输出信号set_n和第二输出信号rst_n的大小关系直接影响后续数据触发器采集的数据是“1”，还是“0”，当灵敏放大器的第一输出信号set_n与第二输出信号rst_n的大小关系不正确，后续的数据触发器采集的数据也将不准确。
因此，本申请的灵敏放大器中，通过设置补偿支路，向灵敏放大电路100提供下拉电流补偿偏差，通过下拉电流补偿偏差对输入失调电压进行补偿，就能够补偿输入失调电压对灵敏放大器读取数据造成的影响，经过补偿之后，将消除失调造成的灵敏放大器的接收盲区，进而实现接收器对数据的准确读取。
补偿支路所提供的下拉电流补偿偏差的值的方法，包括如下两种方式：
方式一：针对需要补偿的灵敏放大器，通过训练的方式得到最优的下拉电流补偿偏差，具体为：向灵敏放大器提供测试输入，改变下拉电流补偿偏差的值，测试灵敏放大器能够接收到的眼宽(valid timing，有效时间)，眼宽最大时对应的值即为补偿支路需要提供的下拉电流补偿偏差的值。
方式二：在低频下通过测试遍历的方式需要下拉电流补偿偏差的值，具体为：将灵敏放大电路100的输入端均接到同一电平，以使第一输入信号d_p与第二输入信号d_n输入相同，理论上，对应的第一输出信号set_n和第二输出信号rst_n为中心电平。此时，若存在输入失调电压，对应的第一输出信号set_n和第二输出信号rst_n将不再是中心电平，要么一直维持在高电平，要么一直维持在低电平。此时，改变下拉电流补偿偏差的值，监测第一输出信号set_n和第二输出信号rst_n，当发生翻转时，说明此时的下拉电流补偿偏差确实对输入失调电压起到了补偿作用，刚好翻转的值，即为所需要的下拉电流补偿偏差。
作为一种可选的实施例，如图2所示，补偿支路200至少包括第一电流补偿支路210和第二电流补偿支路220，其中，
第一电流补偿支路210与灵敏放大电路100连接，用于向灵敏放大电路100提供可调的第一下拉补偿电流i1；
第二电流补偿支路220与灵敏放大电路100连接，用于向灵敏放大电路100提供可调的第二下拉补偿电流i2；
其中，第一下拉补偿电流i1与第二下拉补偿电流i2的偏差为下拉电流补偿偏差。
需要说明的是，考虑到输入失调电压可能为正电压，也可能为负电压，因此，对应的下拉电流补偿偏差也需要在正、负之间进行调节。
本实施例中的补偿支路，通过第一电流补偿支路210产生可调的第一下拉补偿电流i1，并通过第二电流补偿支路220产生可调的第二下拉补偿电流i2，从而通过分别调节第一电流补偿支路210以及第二电流补偿支路220，可以实现第一下拉补偿电流i1与第二下拉补偿电流i2的偏差，即下拉电流补偿偏差的便捷调节。
需要说明的是，在其他实施例中，也可以通过一个电路补偿支路，产生两个第一下拉补偿电流i1、第二下拉补偿电流i2，从而引入下拉电流补偿偏差；还可以通过一个电路补偿支路，产生可变向的下拉电流进行调节，此处不进行限制。
具体实施过程中，第一电流补偿支路210包括多个第一电流补偿子支路，其中，
单个第一电流补偿子支路包括第一电流管和第一开关，第一电流管用于控制第一电流补偿子支路的电流大小，第一开关用于控制第一电流补偿子支路的通断，多个第一电流补偿子支路的电流之和用于提供第一下拉补偿电流i1；
第二电流补偿支路220包括多个第二电流补偿子支路，其中，
单个第二电流补偿子支路包括第二电流管和第二开关，第二电流管用于控制第二电流补偿子支路的电流大小，第二开关用于控制第二电流补偿子支路的通断，多个第二电流补偿子支路的电流之和用于提供第二下拉补偿电流i2；
其中，每个第一电流管的栅极端及每个第二电流管的栅极端均连接到同一电压提供端。
本实施例中，由于第一电流管和第二电流管作为电流管，其栅源电压微小的变化，将产生非常大的电流变化，当输入失调电压较小时，不方便进行小幅度电流的调节，不便于通过电压控制，因此，本实施例的构思如下：
由于第一电流管的栅极端及每个第二电流管的栅极端均连接到同一电压提供端，因此，第一电流管和第二电流管的栅源电压相同，若第一电流管和第二电流管沟道尺寸相同，那么，每个第一电流补偿子支路和每个第二电流补偿子支路的电流将严格相同。那么，此时，通过控制各子支路的开关的通断，严格控制提供第一下拉补偿电流i1的第一电流补偿子支路的数量和第二下拉补偿电流i2的第二电流补偿子支路的数量，能够实现电流的可控、精细化调节。
另外，需要说明的是，本实施例通过接同一个电压控制端，能够保证两边的支路的电流在不需要提供补偿偏差时，做到完全一致，这是单独通过相同的模拟电压无法做到的，因为实际应用中，很难做到两边的模拟电压真正一致。
进一步地，在其他实施例中，对于每个第一电流补偿子支路和每个第二电流补偿子支路的电流大小，还可以通过改变第一电流管和第二电流管的沟道尺寸实现，由于第一电流管和第二电流管的沟道尺寸较易控制，因此，此种方式也能够实现电流的可控、精细化调节。
作为一个示例，如图3所示，第一电流补偿支路210包括四个第一电流补偿子支路，其中，四个第一电流补偿子支路中的第一开关分别通过PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18实现，第一电流管分别通过PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22实现，其中，PMOS管M15与PMOS管M19连接，形成四个第一电流补偿子支路中的第一个子支路；PMOS管M16与PMOS管M20连接，形成四个第一电流补偿子支路中的第二个子支路；PMOS管M17与PMOS管M21连接，形成四个第一电流补偿子支路中的第三个子支路；PMOS管M18与PMOS管M22连接，形成四个第一电流补偿子支路中的第四个子支路，四个第一电流补偿子支路通过线与的方式进行连接，以提供第一下拉补偿电流i1；
第二电流补偿支路220包括四个第二电流补偿子支路，其中，四个第二电流补偿子支路中的第二开关分别通过PMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26实现，第二电流管分别通过PMOS管M27、PMOS管M28、PMOS管M29、PMOS管M30实现，其中，PMOS管M23与PMOS管M27连接，形成四个第二电流补偿子支路中的第一个子支路；PMOS管M24与PMOS管M28连接，形成四个第二电流补偿子支路中的第二个子支路；PMOS管M25与PMOS管M29连接，形成四个第二电流补偿子支路中的第三个子支路；PMOS管M26与PMOS管M30连接，形成四个第二电流补偿子支路中的第四个子支路，四个第二电流补偿子支路通过线与的方式进行连接，以提供第二下拉补偿电流i2；
其中，PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M27、PMOS管M28、PMOS管M29、PMOS管M30的栅极均连接到同一电压提供端；PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18的栅极接收控制信号trim_vos<3:0>(分别为trim_vos<3>、trim_vos<2>trim_vos<1>、trim_vos<0>，分别代表每个管子的控制信号，若为“1”，表示打开、若为“0”，表示关闭)，PMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26的栅极则接收控制信号trim_vos_n<3:0>(分别为trim_vos_n<3>、trim_vos_n<2>trim_vos_n<1>、trim_vos_n<0>，分别代表每个管子的控制信号，若为“1”，表示打开、若为“0”，表示关闭)，其中，trim_vos_n<3:0>为trim_vos<3:0>进行取反所得，trim_vos<3:0>默认的code设置成1000或0111，此时，两边的电流相同。X
通过增加trim_vos<3:0>的code，将使得第一下拉补偿电流i1增加，同时使得trim_vos_n<3:0>朝相反的方向同步减小，进而使得第二下拉补偿电流i2同步减小；通过减小trim_vos<3:0>的code，将使得第一下拉补偿电流i1减小，同时使得trim_vos_n<3:0>朝相反的方向同步增加，进而使得第二下拉补偿电流i2同步增加。该示例中，第一电流补偿支路210的控制信号和第二电流补偿支路220的控制信号来源于同一信号，然后取反，通过调节一个信号即可实现第一电流补偿支路210和第二电流补偿支路220的同步反向调节，双倍调节，使得响应速度更快，同时，也仅需将code调节到默认值1000或0111，即可快速关掉补偿。
假设每个子支路的电流为i0，那么，上述实施例中，trim_vos<3:0>的code的不同取值，第一下拉补偿电流i1和第二下拉补偿电流i2的取值如下表所示：
trim_vos<3:0> trim_vos_n<3:0> i1 i2
0000 1111 0*i0 14*i0
0001 1110 1*i0 13*i0
0010 1101 2*i0 12*i0
… … … …
0110 1001 6*i0 8*i0
0111(默认值) 1000 7*i0 7*i0
1000(默认值) 0001 7*i0 7*i0
1001 0110 8*i0 6*i0
… … … …
1101 0010 12*i0 2*i0
1110 0001 13*i0 1*i0
1111 0000 14*i0 0*i0
进一步地，作为一种可选的实施例，第一电流补偿支路210还包括第三开关，第二电流补偿支路220还包括第四开关，其中，
第三开关，用于接收时钟信号，并在时钟信号处于第一预设电平时，控制第一电流补偿支路210提供第一下拉补偿电流i1；
第四开关，用于接收时钟信号，并在时钟信号处于第一预设电平时，控制第二电流补偿支路220提供第二下拉补偿电流i2。
本实施例中，时钟信号作为控制灵敏放大器的进入采样状态或复位状态的控制信号，在时钟信号处于第一预设电平信号时，进入采样状态，若要保证采集到正确的数据，意味着此时需要进行下拉补偿电流偏差的补偿；在时钟信号处于第二预设电平信号时，进入复位状态，意味着此时不需要进行下拉补偿电流偏差的补偿。
本实施例中，通过加入受时钟信号控制的第三开关、第四开关，能够同步响应于时钟信号，仅在时钟信号为第一预设电平信号时，提供下拉补偿电流偏差的补偿，而在仅在时钟信号为第二预设电平信号时，不提供下拉补偿电流偏差的补偿，避免无需进行补偿时产生的不必要的功耗。
作为一个示例，如图3所示，第三开关通过NMOS管M13实现，第四开关通过NMOS管M14实现，NMOS管M13、NMOS管M14的栅极均接收时钟信号，NMOS管M13的漏极、NMOS管M14的漏极连接到灵敏放大电路100，NMOS管M13的源极与PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18的源极连接，NMOS管M14的源极与PMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26的源极连接。
需要说明的是，实际实施过程中，作为总开关的第三开关、第四开关还可以设置在第一电流补偿支路210的其他位置、第二电流补偿支路220的其他位置，此处不进行限制。另外，第三开关、第四开关也可以通过其他开关器件实现，例如：PMOS管，在此种情况下，PMOS管需要在时钟信号为低电平时才能够导通，那么，灵敏放大器中涉及到利用时钟信号进行控制的器件的控制逻辑需要对应做变更。
作为一种可选的实施例，如图3所示，灵敏放大电路100包括：接收电路110、正反馈放大电路120；
接收电路110的第一输入端用于接收第一输入信号d_p，接收电路110的第二输入端用于接收第二输入信号d_n；
接收电路110的第一输出端与正反馈放大电路120连接于第一补偿点，第一电流补偿支路210与第一补偿点X1连接，用于提供第一下拉补偿电流i1；
接收电路110的第二输出端与正反馈放大电路120连接于第二补偿点，第二电流补偿支路220与第二补偿点X2连接，用于提供第二下拉补偿电流i2；
正反馈放大电路120，用于根据第一输入信号d_p和第二输入信号d_n的偏差、及下拉电流补偿偏差，对正反馈放大电路120的第一放大线L1和第二放大线L2的放电速度进行正反馈放大调节，并通过第一放大线L1和第二放大线L2输出差分输出信号。
本实施例中，正反馈放大调节是指，下拉电流补偿偏差、以及第一输入信号d_p和第二输入信号d_n的偏差将在第一放大线L1和第二放大线L2的放电速度形成初步的放电速度差，而正反馈放大电路120将能够在该初步形成的放电速度差上进行正反馈调节，进一步拉大两者之间的放电速度差，从而实现第一输入信号d_p和第二输入信号d_n的摆幅的放大，以获得具有大摆幅的差分输出信号。
需要说明的是，本实施例中，第一放大线L1的电平信号和第二放大线L2的电平信号即为输出的差分输出信号。
具体实施过程中，如图3所示，接收电路110包括：第一NMOS管(NMOS管M4)、第二NMOS管(NMOS管M5)，其中，
第一NMOS管(NMOS管M4)的栅极被配置为接收电路110的第一输入端，第二NMOS管(NMOS管M5)的栅极被配置为接收电路110的第二输入端；
第一NMOS管(NMOS管M4)的漏极被配置为接收电路110的第一输出端，第二NMOS管(NMOS管M5)的漏极被配置为接收电路110的第二输出端。
具体实施过程中，正反馈放大电路120包括：第一反相器和第二反相器，其中，
第一反相器的第一输入端与接收电路110的第一输出端连接，形成第一补偿点X1，第二反相器的第一输入端与接收电路110的第一输出端连接，形成第二补偿点X2；
第一反相器的输出端与第二反相器的第二输入端连接，形成第一放大线L1，第一反相器的第二输入端与第二反相器的输出端连接，形成第二放大线L2。
如图3所示，作为一个示例，第一反相器包括:第一PMOS管(PMOS管M9)和第三NMOS管(NMOS管M7)，其中，
第一PMOS管(PMOS管M9)的源极与电源端连接；
第三NMOS管(NMOS管M7)的源极被配置为第一反相器的第一输入端，第一PMOS管(PMOS管M9)的漏极和第三NMOS管(NMOS管M7)的漏极连接后，被配置为第一反相器的第二输入端；
第一PMOS管(PMOS管M9)的栅极和第三NMOS管(NMOS管M7)的栅极连接后，被配置为第一反相器的输出端。
如图3所示，作为一个示例，第二反相器包括第二PMOS管(PMOS管M10)和第四NMOS管(NMOS管M8)，其中，
第二PMOS管(PMOS管M10)的源极与电源端连接；
第四NMOS管(NMOS管M8)的源极被配置为第二反相器的第一输入端，第二PMOS管(PMOS管M10)的漏极和第四NMOS管(NMOS管M8)的漏极连接后，被配置为第二反相器的第二输入端；
第二PMOS管(PMOS管M10)的栅极和第四NMOS管(NMOS管M8)的栅极连接后，被配置为第二反相器的输出端。
进一步地，灵敏放大电路100还包括：时钟控制开关，用于接收时钟信号clk，并在时钟信号clk为第一预设电平时，控制灵敏放大器进入采样状态，在时钟信号clk为第二预设电平时，控制灵敏放大器进入复位状态。
如图3所示，作为一个示例，时钟控制开关通过NMOS管M6实现，NMOS管M6的栅极用于接收时钟信号clk，NMOS管M6的源极连接到地，NMOS管M6的漏极与接收电路110中第一NMOS管(NMOS管M4)M4的源极、第二NMOS管(NMOS管M5)M5的源极连接，其中，当时钟信号clk为高电平(即第一预设电平为高电平)时，NMOS管M6导通，形成到地的通路，使得灵敏放大器开始采样；当时钟信号clk为低电平(即第二预设电平为低电平)时，NMOS管M6关断，从而切断到地的通路，使得灵敏放大器停止采样。
需要说明的是，实际实施过程中，作为开关以控制灵敏放大器是否工作的时钟控制开关可以设置在灵敏放大电路100的其他位置，以起到总开关的作用，例如：第三NMOS管(NMOS管M7)的漏极与第四NMOS管(NMOS管M8)的漏极相连后，通过时钟控制开关连接到电源。另外，时钟控制开关也可以通过其他开关器件实现，例如：PMOS管，在此种情况下，PMOS管需要在时钟信号clk为低电平时才能够导通，那么，灵敏放大器中涉及到利用时钟信号clk进行控制的器件的控制逻辑需要对应做变更。
作为一种可选的实施例，灵敏放大电路100还包括：复位电路；
复位电路的输入端用于接收时钟信号clk；
复位电路的第一输出端与第一放大线L1连接，复位电路的第二输出端与第二放大线L2连接，用于：
在时钟信号clk处于第二预设电平时，控制灵敏放大电路100进入复位状态，复位状态下，第一放大线L1和第二放大线L2的电位被充电至高平信号；
在时钟信号clk处于第一预设电平时，控制灵敏放大电路100进入采样状态，采样状态下，正反馈放大电路120，通过调节第一放大线L1和第二放大线L2的放电速度，以输出差分输出信号；其中，第二预设电平信号和第一预设电平信号互为高低电平。
具体实施过程中，复位电路包括：第五开关、第六开关，其中，
第五开关的输入端、第六开关的输入端被配置为复位电路的输入端；
第五开关的输出端被配置为复位电路的第一输出端，第六开关的输出端被配置为复位电路的第二输出端。
如图3所示，进一步地，在上述示例的基础上，此处的第五开关通过PMOS管M11实现，此处的第六开关通过PMOS管M12实现，其中，
PMOS管M11的栅极被配置为第五开关的输入端、PMOS管M12的栅极被配置为第六开关的输入端，均接收时钟信号clk；
PMOS管M11的源极、PMOS管M12的源极均与电源端连接；
PMOS管M11的漏极被配置为第五开关的输出端(即复位电路的第一输出端)，PMOS管M12的漏极被配置为第六开关的输出端(即复位电路的第二输出端)；
当时钟信号clk为低电平(即第二预设电平为低电平)时，PMOS管M11、PMOS管M12导通，电源端通过导通的PMOS管M11、PMOS管M12导通分别向第一放大线L1和第二放大线L2进行充电，强制将第一放大线L1和第二放大线L2同时拉高，进入复位状态，以保证下次采样时，左右两支路处于相同的初始态，同时作为后级RS触发器的输入，同高的信号可保证RS触发器在时钟信号clk为低电平的阶段保持之前采样的信号。
当时钟信号clk为高电平(即第一预设电平为高电平)时，PMOS管M11、PMOS管M12关断，停止向第一放大线L1和第二放大线L2进行充电，此时，由于时钟信号clk为高电平，NMOS管M6导通，形成到地的通路，灵敏放大器进入工作状态(即采样状态)，NMOS管M7、NMOS管M8处于强导通状态，进而在第一放大线L1和NMOS管M7之间、第二放大线L2和NMOS管M8之间形成放电通路，第一放大线L1和第二放大线L2开始由高电平进行放电。
需要说明的是，第五开关和第六开关也可以通过其他开关器件实现，例如：NMOS管，在此种情况下，NMOS管需要在时钟信号clk为高电平时才能够导通，那么，灵敏放大器中涉及到利用时钟信号clk进行控制的器件的控制逻辑需要对应做变更。
上述示例所提供的灵敏放大器的工作过程如下：
首先说明，NMOS管M4、NMOS管M5作为输入对管，其各自的导通电阻分别受第一输入信号d_p和第二输入信号d_n的控制，第一输入信号d_p和第二输入信号d_n的不同直接导致NMOS管M4、NMOS管M5具有不同的导通电阻(通常栅源电压的绝对值越大，导通电阻越小)，不同的导通电阻导致NMOS管M4的漏极、NMOS管M5的漏极具有不同的电位。同时，第一电流补偿支路210提供的第一下拉补偿电流i1和第二电流补偿支路220提供的第二下拉补偿电流i2同样会导致NMOS管M4的漏极、NMOS管M5的漏极具有不同的电位，但第一电流补偿支路210和第二电流补偿支路220对NMOS管M4的漏极、NMOS管M5的漏极的电位造成影响用于补偿输入失调电压对NMOS管M4的漏极、NMOS管M5的漏极的电位造成的影响，刚好相抵，经过补偿的灵敏放大器的输出的差分输出信号的不同和输入严格对应，仅收输入的第一输入信号d_p和第二输入信号d_n所影响，而不会受其他因素所影响。因此，后续论述均基于灵敏放大器处于被补偿后的状态进行描述。
当时钟信号clk为低电平时，NMOS管M6切断到地的通路，灵敏放大器进入复位状态，此时，PMOS管M11、PMOS管M12强制将第一放大线L1和第二放大线L2同时拉高，等待进入采样状态。
当时钟信号clk为变高的过程中，PMOS管M11、PMOS管M12关闭，由于第一放大线L1和第二放大线L2为高电平，NMOS管M6导通，形成对低的通路，NMOS管M7、NMOS管M8处于强导通状态，形成两条放电的支路，第一放大线L1和第二放大线L2的电容开始被左右的两条放电的支路放电，由于NMOS管M4、NMOS管M5的栅源电压不同，导致其各自的导通电阻的不同，不同的导通电阻将导致左右两支路放电的速度不同；然后通过NMOS管M7、NMOS管M8、PMOS管M9、PMOS管组成的正反馈放大电路120进一步形成正反馈放大调节，将第一放大线L1、第二放大线L2中的一个拉至高电平，另一个拉至低电平，得到具有大摆幅的第一输出信号set_n和第二输出信号rst_n，采样放大结束。
如图4所示，该图展示了灵敏放大器的采样过程，此时第一输入信号d_p高于第二输入信号d_n,则第一放大线L1的电位的下拉速度快于第二放大线L2；然后，NMOS管M8的导通电阻大于NMOS管M7的导通电阻，同时PMOS管M10的导通电阻小于PMOS管M9的导通电阻，这将进一步导致第二放大线L2下拉慢于第一放大线L1，直至第二放大线L2开始上升，最终PMOS管M10彻底开启，第二放大线L2被拉回到高电平，而第一放大线L1则会被继续拉到低电平，形成的第一输出信号set_n低于第二输出信号rst_n，且具有大摆幅，采样放大结束。
反之同理，当第一输入信号d_p低于第二输入信号d_n时，最后第二放大线L2被拉到低电平，而第一放大线L1则会被拉到高电平，形成具有大摆幅的第一输出信号set_n和第二输出信号rst_n，且第一输出信号set_n高于第二输出信号rst_n。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请提供的灵敏放大器中，通过设置补偿支路，向灵敏放大电路提供下拉电流补偿偏差，以使灵敏放大电路根据下拉电流补偿偏差、及第一输入信号与第二输入信号的偏差，调节灵敏放大电路的两边的放电速度，以输出差分输出信号，就能够补偿输入失调电压对灵敏放大器读取数据造成的影响，经过补偿之后，将消除失调造成的灵敏放大器的接收盲区，进而实现接收器对数据的准确读取。本申请解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题。
实施例二
如图5所示，本实施例提供了一种数据接收电路，包括：
如实施例一中任一项的灵敏放大器10；
数据锁存电路20，与灵敏放大器10连接，用于锁存差分输出信号对应的电平信号。
由于接收器为灵敏放大器10最常用的一个应用场景，本申请作出了实施例二的发明创造。
本实施例中，由于灵敏放大器10中设置了补偿支路提供下拉补偿电流偏差对输入失调电压进行补偿，因而，本实施例提供的数据接收电路能够补偿输入失调电压对灵敏放大器10读取数据造成的影响，经过补偿之后，将消除失调造成的灵敏放大器10的接收盲区，进而实现接收器对数据的准确读取。如图6所示，该图展示了引入下拉电流补偿偏差之前和引入下拉电流补偿偏差之后接收器的性能对比图，可见，引入下拉电流补偿偏差补偿之后，消除了失调造成的接收盲区，令接收器能够接受的输入眼高(valid voltage，有效电压)，获得更大的眼宽(valid timing，有效时间)。可以很大程度上提高接收器性能，提高频率限制和系统兼容性。
本实施例中，灵敏放大器10在接收器的作用在于：实现对输入信号的采样，从而输出与之对应的差分输出信号。差分输出信号的不同，代表了第一输入信号d_p和第二输入信号d_n的不同的大小关系，自然能够承载代表外部输入信号的电平信号的信息。为从该差分输出信号中提取到该外部输入信号的电平信号，本实施例中，利用数据锁存电路20锁存与该差分输出信号对应的电平信号，实现了对差分输出信号所代表的输入数据的提取和存储。
需要说明的是，上述所提起的接收器接收到的外部输入信号，可以直接作为灵敏放大器10的其中一个输入，即为第一输入信号d_p和第二输入信号d_n中的其中一个，而另一个为参考基准信号，还可以为如下情况：
进一步地，如图7所示，作为一种可选的实施例，第一输入信号d_p和第二输入信号d_n为差分输入信号；
数据接收电路，还包括：
预放大电路30，用于接收外部输入信号data，并将外部输入信号data与参考基准信号VREF的电压差进行差分放大后，获得差分输入信号。
本实施例考虑到接收器内的灵敏放大器10对输入数据的摆幅(第一输入信号d_p和第二输入信号d_n的摆幅)的要求，以及对共模点平比较敏感，本实施例中，先通过预放大电路30接收外部输入信号data，并与参考基准信号VREF进行差分放大后，形成灵敏放大器10的第一输入信号d_p和第二输入信号d_n。经过差分放大后所得的第二输入信号d_n和第一输入信号d_p的摆幅，相对于外部输入信号data与参考基准信号VREF的摆幅来说更大，更能够满足后续的灵敏放大器10对于输入数据的摆幅的要求，减小后续的灵敏放大器10建立保持时间，提高频率上限。同时，由于后续的灵敏放大器10对共模点平比较敏感，因此，通过差分放大器可以实现电平转移，以将共模点平转换到固定值。
需要说明的是，本实施例中，第一输入信号d_p和第二输入信号d_n的大小关系取决于外部输入信号data与参考基准信号VREF的大小关系，因而，自然能够承载代表外部输入信号data的电平信号的信息，以便于后续能够提取到外部输入信号data的电平信号。
具体实施过程中，如图8所示，预放大电路30选用典型的电阻负载的差分放大器，该差分放大器的工作原理如下：
NMOS管M3提供偏置电流，以支持差分放大器工作于线性放大区，NMOS管M1的栅极作为存储器的输入引脚，用于接收外部输入信号data、NMOS管M2的栅极用于接收参考基准信号VREF。外部输入信号data的高低变化将导致NMOS管M1的栅源电压变化，从而改变NMOS管M1的导通电阻，进而影响NMOS管M1与NMOS管M2的共模点的电平。
进一步，共模点电平的变化又会造成NMOS管M2的栅源电压和导通电阻的反向变化，NMOS管M1的导通电阻与NMOS管M2的导通电阻的变化最终造成偏置电流的重新分配，重新分配的电流分别流经R1和R2，并通过NMOS管M1的漏极端输出第一输入信号d_p，通过NMOS管M2的漏极端输出第二输入信号d_n。
需要说明的是，当外部输入信号data高于参考基准信号VREF时，第二输入信号d_n将高于第一输入信号d_p，至于高出的余量，取决于差分放大器的放大增益以及外部输入信号data与参考基准信号VREF的电压差；同理，当外部输入信号data低于参考基准信号VREF时，第一输入信号d_p将高于第二输入信号d_n，至于高出的余量，取决于差分放大器的放大增益以及参考基准信号VREF与外部输入信号data的电压差。
作为一种可选的实施例，如图10所示，灵敏放大器10，用于接收时钟信号clk，并在时钟信号clk为第二预设电平信号时，输出均为高电平的第一输出信号set_n和第二输出信号rst_n；
并在时钟信号clk为第一预设电平信号时，将第一输出信号set_n和第二输出信号rst_n中的其中一个维持在高电平，另一个下拉至低电平，以输出差分输出信号。
具体实施过程中，数据锁存电路20包括RS触发器，其中，RS触发器包括：
正反馈锁存单元，包括第一稳态点set和第二稳态点rst，用于当第一稳态点set为高电平且第二稳态点rst为低电平时，锁存低电平，并当第一稳态点set为低电平且第二稳态点rst为高电平时，锁存高电平；
置位信号采集单元，用于接收第一输出信号set_n，并在第一输出信号set_n处于下降沿时，根据第一输出信号set_n，将第一稳态点set上拉至高电平，以及将第二稳态点rst下拉至低电平；
复位信号采集单元，用于接收第二输出信号rst_n，并在第二输出信号rst_n处于下降沿时，根据第二输出信号rst_n，将第一稳态点set下拉至低电平，以及将第二稳态点rst上拉至高电平。
如图9所示，现有的RS触发器具有两个输出端，分别为dout_n和dout，通过这两个输出端可以分别输出具有相反电平的信号，通常dout_n作为触发器的信号输出端。但这类RS触发器具有一个天然的缺陷，那就是dout_n输出信号的跳变沿和dout输出信号的跳变沿延迟不同，相差一个逻辑门的延迟时间，在高频应用下，该缺陷会对后续的电路设计造成很大难度，如串并转换器等。
为解决上述问题，本实施例提供的RS触发器中，通过置位信号采集单元，在第一输出信号set_n处于下降沿时，根据第一输出信号set_n，将第一稳态点set上拉至高电平，以及将第二稳态点rst下拉至低电平，使得第一稳态点set的电位受制于第二稳态点rst的下拉的影响，上拉的速度变得缓慢，直至第二稳态点rst完全下拉至低电平时，第一稳态点set的电位才会彻底被上拉至高电平，通过该设计，可令第一稳态点set的上升沿与第二稳态点rst的下降沿同步，令两个输出端的上升沿延迟与下降沿延迟接近。
同理，通过复位信号采集单元，在第二输出信号rst_n处于下降沿时，根据第二输出信号rst_n，将第一稳态点set下拉至低电平，以及将第二稳态点rst上拉至高电平，使得第二稳态点rst的电位在上拉的过程中，受制于第一稳态点set的下拉，上拉的速度变得缓慢，直至第一稳态点setset完全下拉至低电平时，第二稳态点rst的电位才会彻底被上拉至高电平。
需要说明的是，由于灵敏放大器10受时钟信号clk的控制，灵敏放大器在由复位状态切换到采样状态的过程中(即时钟信号clk由第二预设电平信号切换到第一预设电平信号)，第一输出信号set_n和第二输出信号中只有一个会出现下降沿，而另一个则维持在高电平。因此，本实施例中，所限定的置位信号采集单元和复位信号采集单元，当第一输出信号set_n处于下降沿时，正反馈锁存单元的第一稳态点set和第二稳态点rst的电位仅受置位信号采集单元的控制，当第二输出信号rst_n处于下降沿时，正反馈锁存单元的第一稳态点set和第二稳态点rst的电位仅受复位信号采集单元的控制。
更为具体地，如图10所示，该图提供了一种可行的示例，具体如下：
正反馈锁存单元包括：第三反相器xi7和第四反相器xi8，其中，
正反馈锁存单元包括：第三反相器xi7和第四反相器xi8，第三反相器xi7的输入端和第四反相器xi8的输出端连接，形成第一稳态点set；第三反相器xi7的输出端和第四反相器xi8的输入端连接，形成第二稳态点rst。
置位信号采集单元包括：第三PMOS管(PMOS管M33)和第五NMOS管(NMOS管M32)，其中，
第三PMOS管(PMOS管M33)的栅极用于接收第一输出信号set_n，第三PMOS管(PMOS管M33)的源极与电源端连接，第三PMOS管(PMOS管M33)的漏极与第一稳态点set连接；第五NMOS管(NMOS管M32)的栅极用于接收第一输出信号set_n，第五NMOS管(NMOS管M32)的源极与地连接，第五NMOS管(NMOS管M32)的漏极与第二稳态点rst连接。
复位信号采集单元包括：第四PMOS管(PMOS管M34)和第六NMOS管(NMOS管M31)，其中，
第四PMOS管(PMOS管M34)的栅极用于接收第二输出信号rst_n，第四PMOS管(PMOS管M34)的源极与电源端连接，第四PMOS管(PMOS管M34)的漏极与第二稳态点rst连接；第六NMOS管(NMOS管M31)的栅极用于接收第二输出信号rst_n，第六NMOS管(NMOS管M31)的源极与地连接，第六NMOS管(NMOS管M31)的漏极与第一稳态点set连接。
本实施例中，复位信号采集单元和置位信号采集单元采用相同的架构，因此，当第一输出信号set_n和第二输出信号中只有一个会出现下降沿，而另一个则维持在高电平，复位信号采集单元和置位信号采集单元中只有接收到出现下降沿的单元才会开启，以对正反馈锁存单元的第一稳态点set和第二稳态点rst的电位进行控制，另一个则处于关断状态，不会对正反馈锁存单元的第一稳态点set和第二稳态点rst的电位产生影响。
当第一输出信号set_n由高变低的过程中时，第二输出信号rst_n维持高电平，表示置位信号采集单元的输入端(置位端)接收到第一输出信号set_n正在变为低电平，而复位信号采集单元的输入端(复位端)接收到的第二输出信号rst_n为高电平，需要对RS触发器的输出端的信号进行复位。
此时，第一稳态点set处于低电平，PMOS管M33开启，开始对第一稳态点set充电，而第二稳态点rst处于高电平(需要说明的是，当需要对RS触发器的输出端的信号进行复位，表示需要将RS触发器的输出端dout_n变为低电平，输出端dout变为高电平，若要发生前述所谓的下降沿和上升沿延迟，前提是出现上升沿或下降沿，即dout_n变为低电平之前为高电平，对应的，第一稳态点set之前为低电平，dout变为高电平之前为低电平，对应的，第二稳态点rst之前为高电平)，因此，第四反相器xi8处于对第一稳态点set下拉的状态。第四反相器xi8的下拉与PMOS管M33的上拉处于竞争关系，会令第一稳态点set的电压上升速率变慢，直至第一输出信号set_n经过反相器xi6之后开启NMOS管M32，再通过将第二稳态点rst拉低，进而关闭第四反相器xi8xi8下拉管，第一稳态点set才会彻底拉高。通过该设计，可令第一稳态点set的上升沿与第二稳态点rst的下降沿同步，令输出上升沿延迟与下降沿延迟接近。
反之，当第二输出信号rst_n由高变低的过程中时，第一输出信号set_n维持高电平时，表示复位信号采集单元的输入端(复位端)接收到第二输出信号rst_n正在变为低电平，而置位信号采集单元的输入端(置位端)接收到的第一输出信号set_n为高电平，需要对RS触发器的输出端的信号进行置位。情况和前述分析类似，此处不再赘述。
在其他实施例中，数据锁存电路20还可以通过其他类型边沿触发器实现，此时需要将第一输出信号set_n和第二输出信号rst_n作为触发器的锁存信号，还需要引入触发器需要锁存的输入信号，此种方式较为常见，此处不进行详述。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请提供的数据接收电路中，通过设置补偿支路，向核心器件灵敏放大器的灵敏放大电路提供下拉电流补偿偏差，以使灵敏放大电路根据下拉电流补偿偏差、及第一输入信号与第二输入信号的偏差，调节灵敏放大电路的两边的放电速度，以输出差分输出信号，就能够补偿输入失调电压对灵敏放大器读取数据造成的影响，经过补偿之后，将消除失调造成的灵敏放大器的接收盲区，进而实现接收器对数据的准确读取。本申请解决了现有技术中存储器的数据接收器失调，进而影响数据接收质量的技术问题。
实施例三
如图11所示，本实施例提供了一种电子设备，包括：
控制器1；
存储器2；以及
设置于控制器1和存储器2之间的如实施例二中任一项的数据接收电路3，其中，控制器1通过数据接收电路3对存储器2进行操作。
实施例四
如图12所示，本实施例提供了一种数据接收方法，应用于实施例二中任一项的数据接收电路110中，方法包括：
步骤A：接收第一输入信号d_p和第二输入信号d_n；
步骤B：根据下拉电流补偿偏差、及第一输入信号d_p与第二输入信号d_n的偏差，调节灵敏放大电路100的两边的放电速度，以输出差分输出信号；
步骤C：锁存差分输出信号对应的电平信号。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (19)

1.一种数据接收电路，其特征在于，包括：
灵敏放大器；
数据锁存电路，与所述灵敏放大器连接，用于锁存差分输出信号对应的电平信号；
所述灵敏放大器，包括：
灵敏放大电路和补偿支路，其中，
所述补偿支路，与所述灵敏放大电路连接，用于向所述灵敏放大电路提供下拉电流补偿偏差，所述下拉电流补偿偏差用于补偿所述灵敏放大电路的输入失调电压；
所述灵敏放大电路，用于接收第一输入信号和第二输入信号，并根据所述下拉电流补偿偏差、及所述第一输入信号与所述第二输入信号的偏差，调节所述灵敏放大电路的两边的放电速度，以输出差分输出信号；
所述数据锁存电路包括RS触发器，其中，所述RS触发器包括：相互连接的正反馈锁存单元、置位信号采集单元、复位信号采集单元；
所述正反馈锁存单元包括第一稳态点和第二稳态点；
所述置位信号采集单元和所述复位信号采集单元用于：对所述第一稳态点和所述第二稳态点的电位进行控制，以使所述RS触发器的两个输出端的上升沿延迟与下降沿延迟接近。
2.如权利要求1所述的数据接收电路，其特征在于，所述补偿支路至少包括第一电流补偿支路和第二电流补偿支路，其中，
所述第一电流补偿支路与所述灵敏放大电路连接，用于向所述灵敏放大电路提供可调的第一下拉补偿电流；
所述第二电流补偿支路与所述灵敏放大电路连接，用于向所述灵敏放大电路提供可调的第二下拉补偿电流；
其中，所述第一下拉补偿电流与所述第二下拉补偿电流的偏差为所述下拉电流补偿偏差。
3.如权利要求2所述的数据接收电路，其特征在于，
所述第一电流补偿支路包括多个第一电流补偿子支路，其中，
单个所述第一电流补偿子支路包括第一电流管和第一开关，所述第一电流管用于控制所述第一电流补偿子支路的电流大小，所述第一开关用于控制所述第一电流补偿子支路的通断，所述多个第一电流补偿子支路的电流之和用于提供所述第一下拉补偿电流；
所述第二电流补偿支路包括多个第二电流补偿子支路，其中，
单个所述第二电流补偿子支路包括第二电流管和第二开关，所述第二电流管用于控制所述第二电流补偿子支路的电流大小，所述第二开关用于控制所述第二电流补偿子支路的通断，所述多个第二电流补偿子支路的电流之和用于提供所述第二下拉补偿电流；
其中，每个所述第一电流管的栅极端及每个所述第二电流管的栅极端均连接到同一电压提供端。
4.如权利要求2所述的数据接收电路，其特征在于，所述第一电流补偿支路还包括第三开关，所述第二电流补偿支路还包括第四开关，其中，
所述第三开关，用于接收时钟信号，并在所述时钟信号处于第一预设电平时，控制所述第一电流补偿支路提供所述第一下拉补偿电流；
所述第四开关，用于接收所述时钟信号，并在所述时钟信号处于所述第一预设电平时，控制所述第二电流补偿支路提供所述第二下拉补偿电流。
5.如权利要求2所述的数据接收电路，其特征在于，所述灵敏放大电路包括：接收电路、正反馈放大电路；
所述接收电路的第一输入端用于接收所述第一输入信号，所述接收电路的第二输入端用于接收所述第二输入信号；
所述接收电路的第一输出端与所述正反馈放大电路连接于第一补偿点，所述第一电流补偿支路与所述第一补偿点连接，用于提供所述第一下拉补偿电流；
所述接收电路的第二输出端与所述正反馈放大电路连接于第二补偿点，所述第二电流补偿支路与所述第二补偿点连接，用于提供所述第二下拉补偿电流；
所述正反馈放大电路，用于根据所述第一输入信号和所述第二输入信号的偏差、及所述下拉电流补偿偏差，对所述正反馈放大电路的第一放大线和第二放大线的放电速度进行正反馈放大调节，并通过所述第一放大线和所述第二放大线输出所述差分输出信号。
6.如权利要求5所述的数据接收电路，其特征在于，
所述接收电路包括：第一NMOS管、第二NMOS管，其中，
所述第一NMOS管的栅极被配置为所述接收电路的第一输入端，所述第二NMOS管的栅极被配置为所述接收电路的第二输入端；
所述第一NMOS管的漏极被配置为所述接收电路的第一输出端，所述第二NMOS管的漏极被配置为所述接收电路的第二输出端。
7.如权利要求5所述的数据接收电路，其特征在于，所述正反馈放大电路包括：第一反相器和第二反相器，其中，
所述第一反相器的第一输入端与所述接收电路的第一输出端连接，形成所述第一补偿点，所述第二反相器的第一输入端与所述接收电路的第一输出端连接，形成所述第二补偿点；
所述第一反相器的输出端与所述第二反相器的第二输入端连接，形成所述第一放大线，所述第一反相器的第二输入端与所述第二反相器的输出端连接，形成所述第二放大线。
8.如权利要求7所述的数据接收电路，其特征在于，所述第一反相器包括:第一PMOS管和第三NMOS管，其中，
所述第一PMOS管的源极与电源端连接；
所述第三NMOS管的源极被配置为所述第一反相器的第一输入端，所述第一PMOS管的漏极和所述第三NMOS管的漏极连接后，被配置为所述第一反相器的第二输入端；
所述第一PMOS管的栅极和所述第三NMOS管的栅极连接后，被配置为所述第一反相器的输出端。
9.如权利要求7所述的数据接收电路，其特征在于，
所述第二反相器包括第二PMOS管和第四NMOS管，其中，
所述第二PMOS管的源极与电源端连接；
所述第四NMOS管的源极被配置为所述第二反相器的第一输入端，所述第二PMOS管的漏极和所述第四NMOS管的漏极连接后，被配置为所述第二反相器的第二输入端；
所述第二PMOS管的栅极和所述第四NMOS管的栅极连接后，被配置为所述第二反相器的输出端。
10.如权利要求5所述的数据接收电路，其特征在于，所述灵敏放大电路还包括：复位电路；
所述复位电路的输入端用于接收时钟信号；
所述复位电路的第一输出端与所述第一放大线连接，所述复位电路的第二输出端与所述第二放大线连接，用于：
在所述时钟信号处于第二预设电平时，控制所述灵敏放大电路进入复位状态，所述复位状态下，所述第一放大线和所述第二放大线的电位被充电至高平信号；
在所述时钟信号处于第一预设电平时，控制所述灵敏放大电路进入采样状态，所述采样状态下，所述正反馈放大电路，通过调节所述第一放大线和所述第二放大线的放电速度，以输出所述差分输出信号；
其中，所述第二预设电平和所述第一预设电平互为高低电平。
11.如权利要求10所述的数据接收电路，其特征在于，
所述复位电路包括：第五开关、第六开关，其中，
所述第五开关的输入端、所述第六开关的输入端被配置为所述复位电路的输入端；
所述第五开关的输出端被配置为所述复位电路的第一输出端，所述第六开关的输出端被配置为所述复位电路的第二输出端。
12.如权利要求1-11任一项所述的数据接收电路，其特征在于，所述数据接收电路，还包括：
预放大电路，用于接收外部输入信号，并将所述外部输入信号与参考基准信号的电压差进行差分放大后，获得所述第一输入信号和所述第二输入信号，所述第一输入信号和所述第二输入信号形成差分输入信号。
13.如权利要求1-11任一项所述的数据接收电路，其特征在于，
所述灵敏放大器，用于接收时钟信号，并在所述时钟信号为第二预设电平信号时，输出均为高电平的第一输出信号和第二输出信号；
并在所述时钟信号为第一预设电平信号时，将所述第一输出信号和所述第二输出信号中的其中一个维持在所述高电平，另一个下拉至低电平，以输出所述差分输出信号。
14.如权利要求13所述的数据接收电路，其特征在于，
正反馈锁存单元，用于当所述第一稳态点为高电平且所述第二稳态点为低电平时，锁存所述低电平，并当所述第一稳态点为所述低电平且所述第二稳态点为所述高电平时，锁存所述高电平；
置位信号采集单元，用于接收所述第一输出信号，并在所述第一输出信号处于下降沿时，根据所述第一输出信号，将所述第一稳态点上拉至所述高电平，以及将所述第二稳态点下拉至所述低电平；
复位信号采集单元，用于接收所述第二输出信号，并在所述第二输出信号处于所述下降沿时，根据所述第二输出信号，将所述第一稳态点下拉至所述低电平，以及将所述第二稳态点上拉至所述高电平。
15.如权利要求14所述的数据接收电路，其特征在于，所述正反馈锁存单元包括：第三反相器和第四反相器，其中，
所述第三反相器的输入端和所述第四反相器的输出端连接，形成所述第一稳态点；
所述第三反相器的输出端和所述第四反相器的输入端连接，形成所述第二稳态点。
16.如权利要求14所述的数据接收电路，其特征在于，所述置位信号采集单元包括：第三PMOS管和第五NMOS管，其中，
所述第三PMOS管的栅极用于接收所述第一输出信号，所述第三PMOS管的源极与电源端连接，所述第三PMOS管的漏极与所述第一稳态点连接；
所述第五NMOS管的栅极用于接收所述第一输出信号，所述第五NMOS管的源极与地连接，所述第五NMOS管的漏极与所述第二稳态点连接。
17.如权利要求16所述的数据接收电路，其特征在于，所述复位信号采集单元包括：第四PMOS管和第六NMOS管，其中，
所述第四PMOS管的栅极用于接收所述第二输出信号，所述第四PMOS管的源极与电源端连接，所述第四PMOS管的漏极与所述第二稳态点连接；
所述第六NMOS管的栅极用于接收所述第二输出信号，所述第六NMOS管的源极与地连接，所述第六NMOS管的漏极与所述第一稳态点连接。
18.一种电子设备，其特征在于，包括：
控制器；
存储器；以及
设置于所述控制器和所述存储器之间的如权利要求1-17任一项所述的数据接收电路，其中，所述控制器通过所述数据接收电路对所述存储器进行操作。
19.一种数据接收方法，其特征在于，应用于权利要求1-17任一项所述的数据接收电路中，所述方法，包括：
接收第一输入信号和第二输入信号；
根据所述下拉电流补偿偏差、及所述第一输入信号与所述第二输入信号的偏差，调节所述灵敏放大电路的两边的放电速度，以输出差分输出信号；
锁存所述差分输出信号对应的电平信号。
CN202011391880.1A 2020-12-01 2020-12-01 灵敏放大器、数据接收电路、电子设备及数据接收方法 Active CN112466363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011391880.1A CN112466363B (zh) 2020-12-01 2020-12-01 灵敏放大器、数据接收电路、电子设备及数据接收方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011391880.1A CN112466363B (zh) 2020-12-01 2020-12-01 灵敏放大器、数据接收电路、电子设备及数据接收方法

Publications (2)

Publication Number Publication Date
CN112466363A CN112466363A (zh) 2021-03-09
CN112466363B true CN112466363B (zh) 2023-11-10

Family

ID=74806403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011391880.1A Active CN112466363B (zh) 2020-12-01 2020-12-01 灵敏放大器、数据接收电路、电子设备及数据接收方法

Country Status (1)

Country Link
CN (1) CN112466363B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113012729B (zh) * 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874733B2 (ja) * 2003-02-28 2007-01-31 富士通株式会社 高速入力信号の受信回路
CN101997490B (zh) * 2009-08-26 2013-08-21 复旦大学 采用数字校准技术的恒定增益时间放大器
US9542995B2 (en) * 2013-08-30 2017-01-10 Manoj Sachdev Threshold voltage mismatch compensation sense-amplifiers for static random access memories with multiple differential inputs
CN103762962B (zh) * 2014-01-03 2016-01-20 东南大学 一种低失调的预放大锁存比较器
CN103795379B (zh) * 2014-01-17 2016-02-24 复旦大学 一种基于误差自消除技术的动态比较器
CN107888171A (zh) * 2017-11-16 2018-04-06 上海北京大学微电子研究院 一种高速低回踢噪声动态比较器及电路
US10957366B2 (en) * 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
CN109686387B (zh) * 2018-12-28 2023-08-15 中国电子科技集团公司第五十八研究所 灵敏放大器

Also Published As

Publication number Publication date
CN112466363A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
KR100510515B1 (ko) 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치
EP2498398B1 (en) Amplifier circuit and method
JP3741899B2 (ja) データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路
KR100640158B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7501862B2 (en) Comparator with low offset voltage
CN100459418C (zh) 宽电压工作范围的低电压差动放大器及其操作方法
US8274331B2 (en) Differential receiver
CN101562432B (zh) 可变增益放大器
US7652937B2 (en) Programmable linear receiver for digital data clock signals
CN112466363B (zh) 灵敏放大器、数据接收电路、电子设备及数据接收方法
JP4167905B2 (ja) 半導体集積回路のレシーバ回路
CN102420594A (zh) 一种比较器
US7983362B2 (en) Programmable data sampling receiver for digital data signals
CN110650105A (zh) 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
JP3415508B2 (ja) ドライバ回路及びその出力安定化方法
JP4957405B2 (ja) 信号波形等化回路及び受信回路
CN110855274B (zh) 一种低失调轨对轨动态锁存比较器
KR100524838B1 (ko) 입력 신호의 논리 레벨을 판정하는 레벨 판정 회로
TWI763555B (zh) 單端接收器
CN212726972U (zh) 迟滞电压可配置的比较器
KR20220125102A (ko) 가변 임피던스 회로를 포함하는 인터페이스 회로 및 이의 동작 방법
US6441644B1 (en) Logic device for outputting a signal within a through rate range
WO2005006540A1 (en) Apparatus, amplifier, system and method for receiver equalization
CN211928106U (zh) 一种高速高增益放大器的内部自测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant