CN113012729B - 灵敏放大器、存储器以及控制方法 - Google Patents

灵敏放大器、存储器以及控制方法 Download PDF

Info

Publication number
CN113012729B
CN113012729B CN202110313685.5A CN202110313685A CN113012729B CN 113012729 B CN113012729 B CN 113012729B CN 202110313685 A CN202110313685 A CN 202110313685A CN 113012729 B CN113012729 B CN 113012729B
Authority
CN
China
Prior art keywords
transistor
bit line
power supply
controllable
rated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110313685.5A
Other languages
English (en)
Other versions
CN113012729A (zh
Inventor
苏信政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110313685.5A priority Critical patent/CN113012729B/zh
Publication of CN113012729A publication Critical patent/CN113012729A/zh
Priority to PCT/CN2021/107523 priority patent/WO2022198857A1/zh
Priority to JP2022541014A priority patent/JP7301237B2/ja
Priority to KR1020227022183A priority patent/KR20220133867A/ko
Priority to EP21859351.5A priority patent/EP4092673B1/en
Priority to US17/647,995 priority patent/US12094562B2/en
Application granted granted Critical
Publication of CN113012729B publication Critical patent/CN113012729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Dram (AREA)

Abstract

本申请提供一种灵敏放大器、存储器以及控制方法，灵敏放大器包括放大模块，用于在灵敏放大器处于放大阶段时，放大位线和基准位线之间的电压差；可控电源模块，与放大模块连接，用于根据第一额定拉动速率范围和第二额定拉动速率范围确定驱动参数，并根据驱动参数向放大模块提供电源，以控制放大模块在放大阶段按照第一额定拉动速率将位线的电压或者基准位线的电压拉至第一预设值，并按照第二额定拉动速率将基准位线的电压或者位线的电压拉至第二预设值；其中，第一额定拉动速率位于第一额定拉动速率范围内，第二额定拉动速率位于第二额定拉动速率范围内，本方案可实现提高数据读取成功率以及数据读取准确性。

Description

灵敏放大器、存储器以及控制方法
技术领域
本申请涉及集成电路领域，更具体地，涉及一种灵敏放大器、存储器以及控制方法。
背景技术
随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。
灵敏放大器（Sense Amplifier 简称：SA）是半导体存储器的一个重要组成部分，主要作用是将位线上的小信号进行放大，进而执行读取或者写入操作。
然而，在对数据进行读取过程中，容易出现读取数据失败或者读取到数据错误的问题。
发明内容
本申请提供一种灵敏放大器、存储器以及控制方法，旨在提供一种提高灵敏放大器的数据读取准确性以及数据读取成功率的方案。
第一方面，本申请提供一种灵敏放大器，包括：
放大模块，用于在灵敏放大器处于放大阶段时，放大位线和基准位线之间的电压差；
可控电源模块，与放大模块连接，用于根据位线的第一额定拉动速率范围和基准位线的第二额定拉动速率范围确定驱动参数，并根据驱动参数向放大模块提供电源，以控制放大模块在放大阶段按照第一额定拉动速率将位线的电压或者基准位线的电压拉至第一预设值，并按照第二额定拉动速率将基准位线的电压或者位线的电压拉至第二预设值；
其中，第一额定拉动速率位于第一额定拉动速率范围内，第二额定拉动速率位于第二额定拉动速率范围内。
可选地，可控电源模块包括：
第一可控电源单元，与放大模块的第一端连接，用于向放大模块提供电源；
第二可控电源单元，与放大模块的第二端连接，用于向放大模块提供电源；
控制单元，与第一可控电源单元连接，还与第二可控电源单元连接，用于根据第一额定拉动速率和第二额定拉动速率确定驱动参数，并根据驱动参数控制第一可控电流源和第二可控电流源向放大模块提供电源。
在上述技术方案中，由第一可控电源单元控制放大模块以第一额定拉动速率拉动位线的电压或者基准位线的电压，由第二可控电源单元控制放大模块以第二额定拉动速率拉动基准位线的电压或者位线的电压，在恢复阶段外部读取电路读取呈现在位线和基准位线上的数据时，位线和基准位线上已经稳定呈现存储单元中所存储的数据，使得外部数据读取电路可以准确读取位线和基准位线上呈现的数据。
可选地，第一可控电源单元包括：
N个第一可控电流源，其设有控制端、第一端和第二端，其第一端与第一供电端连接，其第二端与放大模块的第一端连接；其控制端与控制单元连接，N为正整数。
可选地，第二可控电源单元包括：
N个第二可控电流源，其设有控制端、第一端和第二端，其第一端与第二供电端连接，其第二端与放大模块的第二端连接；其控制端与控制单元连接，N为正整数。
可选地，控制单元用于：
根据第一额定拉动速率确定第一驱动电流范围，并根据第二额定拉动速率确定第二驱动电流范围；
从N个第一可控电流源中选择至少一个第一目标电流源，并从N个第二可控电流源中选择至少一个第二目标电流源，其中，至少一个第一目标电流源提供的总电流在第一驱动电流范围内；至少一个第二目标电流源提供的总电流在第二驱动电流范围内；
生成用于控制第一目标电流源工作的第一控制信号，并生成用于控制第二目标电流源工作的第二控制信号，以使第一可控电源单元控制放大模块在放大阶段按照第一额定拉动速率将位线的电压拉至第一预设值，以使第二可控电源单元控制放大模块在放大阶段按照第二额定拉动速率将基准位线的电压拉至第二预设值。
可选地，控制单元用于：
根据第一额定拉动速率确定第一驱动电流范围，并根据第二额定拉动速率确定第二驱动电流范围；
从N个第一可控电流源中选择至少一个第一目标电流源，并从N个第二可控电流源中选择至少一个第二目标电流源，其中，至少一个第一目标电流源提供的总电流在第二驱动电流范围内；至少一个第二目标电流源提供的总电流在第一驱动电流范围内；
生成用于控制第一目标电流源工作的第三控制信号，并生成用于控制第二目标电流源工作的第四控制信号，以使第一可控电源单元控制放大模块在放大阶段按照第一额定拉动速率将基准位线的电压拉至第一预设值，以使第二可控电源单元控制放大模块在放大阶段按照第二额定拉动速率将位线的电压拉至第二预设值。
在上述技术方案中，第一可控电源单元包括N个第一可控电流源，第二可控电源单 元包括N个第二可控电流源，可以向放大模块提供
Figure 743923DEST_PATH_IMAGE001
个档位的驱动电流，以实现控制 放大模块拉动位线和基准位线的速率，使得在灵敏放大器在恢复阶段时，位线和基准位线 上已经稳定呈现存储单元的数据，外部读取电路可以准确读取位线和基准位线上的数据， 并提高数据读取成功率。
可选地，第i个第一可控电流源提供的驱动电流为
Figure 942955DEST_PATH_IMAGE002
，第j个第二可控电流 源提供的驱动电流为
Figure 253850DEST_PATH_IMAGE003
，
Figure 914639DEST_PATH_IMAGE004
表示单位电流。
在上述技术方案中，可以以步进方式向向放大模块提供
Figure 260169DEST_PATH_IMAGE001
个档位的驱动电 流，以更加精确控制放大模块拉动位线和基准位线的速率，使得在灵敏放大器在恢复阶段 时，位线和基准位线上已经稳定呈现存储单元的数据，外部读取电路可以准确读取位线和 基准位线上的数据，并提高数据读取成功率。
可选地，第一可控电流源为P型晶体管，第二可控电流源为N型晶体管；
或者
第一可控电流源和第二可控电流源均为N型晶体管。
可选地，放大模块包括：
至少一个交叉耦合放大电路，其设有第一端、第二端、第三端以及第四端；其第一端与可控电源模块的输出端连接，其第二端与所述第二可控电源单元的输出端连接，其第三端和位线连接，其第四端和基准位线连接。
可选地，交叉耦合放大电路包括：第一晶体管、第二晶体管、第三晶体管以及第四晶体管；
第一晶体管的第一端为交叉耦合放大电路的第一端，第二晶体管的第二端为交叉耦合放大电路的第二端，第一晶体管的第二端为交叉耦合放大电路的第三端，第三晶体管的第二端为交叉耦合放大电路的第四端；
第一晶体管的第二端与第二晶体管的第一端连接，第三晶体管的第二端与第四晶体管T4的第一端连接，第一晶体管的第一端与第三晶体管的第一端连接，第二晶体管的第二端与第四晶体管的第二端连接；
第一晶体管的控制端与第三晶体管的第二端连接，第二晶体管的控制端与第三晶体管的第二端连接；第三晶体管的控制端与第一晶体管的第二端连接，第四晶体管T4的控制端与第一晶体管的第二端连接。
可选地，交叉耦合放大电路包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一开关、第二开关、第三开关以及第四开关；
第五晶体管的第一端为交叉耦合放大电路的第一端，第六晶体管的第二端为交叉耦合放大电路的第二端，第五晶体管的第二端为交叉耦合放大电路的第三端，第七晶体管的第二端为交叉耦合放大电路的第四端；
第五晶体管的第二端与第六晶体管的第一端连接，第七晶体管的第二端与第八晶体管的第一端连接，第五晶体管的第一端与第七晶体管的第一端连接，第六晶体管的第二端与第八晶体管的第二端连接；
第五晶体管的控制端与第七晶体管的第二端连接，第六晶体管的控制端通过第一开关与第七晶体管的第二端连接，第六晶体管的控制端通过第三开关与第六晶体管的第一端连接；
第七晶体管的控制端与第五晶体管的第二端连接，第八晶体管的控制端通过第二开关与第五晶体管的第二端连接，第八晶体管的控制端通过第四开关与第八晶体管的第一端连接。
第二方面，本申请提供一种存储器，包括第一方面及可选方案所涉及的灵敏放大器以及存储单元；
多个存储单元构成第一存储阵列，多个存储单元构成第二存储阵列，灵敏放大器位于第一存储阵列和第二存储阵列之间，灵敏放大器的第三端连接第一存储阵列的位线，灵敏放大器的第四端连接第二存储阵列的位线。
第三方面，本申请提供一种控制方法，灵敏放大器包括放大模块和可控电源模块，方法包括：
获取第一额定拉动速率范围和第二额定拉动速率范围；
根据第一额定拉动速率范围和第二额定拉动速率范围确定可控电源模块的驱动参数；
根据驱动参数生成用于控制可控电源模块的控制信号，使可控电源模块控制放大模块在放大阶段按照第一额定拉动速率将位线的电压或者基准位线的电压拉至第一预设值，并按照第二额定拉动速率将基准位线的电压或者位线的电压拉至第二预设值；
其中，第一额定拉动速率位于第一额定拉动速率范围内，第二额定拉动速率位于第二额定拉动速率范围内。
可选地，所述可控电源模块包括第一可控电源单元和第二可控电源单元，所述第一可控电源单元包括N个第一可控电流源，所述第二可控电源单元包括N个第二可控电流源；
根据所述第一额定拉动速率范围和所述第二额定拉动速率范围确定放大模块的驱动参数，具体包括：
根据所述第一额定拉动速率范围确定第一驱动电流范围，并根据所述第二额定拉动速率范围确定第二驱动电流范围；
可选地，根据所述驱动参数生成用于控制可控电源模块的控制信号，具体包括：
从N个第一可控电流源中选择至少一个第一目标电流源，从N个第二可控电流源中选择至少一个第二目标电流源；其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内，所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第一控制信号，并生成用于控制所述第二目标电流源工作的第二控制信号，以使第一可控电源单元控制放大模块在放大阶段按照第一额定拉动速率将位线的电压拉至第一预设值，以使第二可控电源单元控制放大模块在放大阶段按照第二额定拉动速率将基准位线的电压拉至第二预设值。
可选地，根据所述驱动参数生成用于控制可控电源模块的控制信号，具体包括：
从N个第一可控电流源中选择至少一个第一目标电流源，从N个第二可控电流源中选择至少一个第二目标电流源；其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内，所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第三控制信号，并生成用于控制所述第二目标电流源工作的第四控制信号，以使第一可控电源单元控制放大模块在放大阶段按照第一额定拉动速率将基准位线的电压拉至第一预设值，以使第二可控电源单元控制放大模块在放大阶段按照第二额定拉动速率将位线的电压拉至第二预设值。
本申请实施例提供灵敏放大器、存储器以及控制方法，可控电源模块根据第一额定拉动速率范围和第二额定拉动速率范围确定驱动参数，并根据驱动参数向放大模块提供电源，通过可控电源模块控制放大模块拉动位线和基准位线的电压的速率，使位线的电压和基准位线的电压的拉动速率在额定拉动速率范围内，在外界读取电路读取位线和基准位线上呈现数据时，位线和基准位线上已经稳定呈现存储单元内存储数据，以提高数据读取成功率以及数据读取准确性。
附图说明
图1为本申请一实施例提供的存储器的电路结构示意图；
图2为本申请另一实施例提供的数据读取的时序图；
图3为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图4a、图4b及图4c为本申请提供位线的电压和基准位线的电压的拉动速率的对比示意图；
图5为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图6为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图7为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图8为本申请另一实施例提供的数据读取的时序图；
图9为本申请另一实施例提供的灵敏放大器的控制方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的带。
如图1所示，本申请一实施例提供一种存储器100，存储器100包括灵敏放大器10以及多个存储单元21。多个存储单元21构成第一存储阵列20，多个存储单元21构成第二存储阵列30。第一存储阵列20中每个存储单元21与第一存储阵列20的位线40连接，第二存储阵列30中每个存储单元21与第二存储阵列30的位线50连接。
灵敏放大器10位于第一存储阵列20和第二存储阵列30之间，灵敏放大器10的第一端与第一供电端连接，灵敏放大器10的第二端与第二供电端连接，灵敏放大器10的第三端连接第一存储阵列20的位线40，灵敏放大器10的第四端连接第二存储阵列30的位线40。
每个存储单元21用于存储一位数据，第一存储阵列20的位线40用于访问第一存储阵列20中各个存储单元21内存储的数据，第二存储阵列30的位线50用于访问第二存储阵列30中各个存储单元21内存储的数据。灵敏放大器10用于将各个存储单元21中存储数据放大，并在第一存储阵列20的位线40和第二存储阵列30的位线50上呈现。灵敏放大器10还用于在完成一次数据读取操作后将存储单元21恢复至进行读取操作之前的状态。
其中，每个存储单元21包括存储电容C和访问晶体管T，存储电容C的第一端接固定 电源，例如为0.5
Figure 863058DEST_PATH_IMAGE005
，存储电容C的第二端接访问晶体管T的第一端，访问晶体管T的第二端 接位线40，访问晶体管T的控制端接字线。
通过存储在存储电容C的电荷的多和少，或者，存储电容C两端电压差的高和低，来表示逻辑上的1和0。访问晶体管T用于控制是否允许或者禁止对存储电容C所存储的信息进行读取或者改写。
为了便于描述，在读取第一存储阵列20内某个存储单元21中数据时，将第一存储阵列20的位线称为位线40，将第二存储阵列30的位线称为基准位线50。在读取第二存储阵列30内某个存储单元21中数据时，将第二存储阵列30的位线称为位线40，将第一存储阵列20的位线称为基准位线50。
下面描述从第一存储阵列20的其中一个存储单元21中读取数据“1”的过程。如图2所示，读取数据包括预充电阶段、访问阶段、放大阶段以及恢复阶段。
在预充电阶段，第一存储阵列20的位线40的电压和基准位线50的电压均上拉至参 考电压，参考电压为存储电容C所连接固定电源的电压，例如为0.5
Figure 661250DEST_PATH_IMAGE005
。
在访问阶段，控制所访问的存储单元21对应的字线内的信号，使所访问的存储单元21内的访问晶体管T导通，存储电容C使位线40的电压上升。
在放大阶段，位线40的电压高于参考电压，使得灵敏放大器10将位线40的电压上拉至第一预设值，并将基准位线50的电压下拉至第二预设值，位线40的电压高于基准位线50的电压，位线40和基准位线50之间的电压差可以反映所访问存储单元21中的数据为“1”。
在恢复阶段，灵敏放大器10将位线40和基准位线50的电压稳定在逻辑数据“1”，位线40还对存储电容C充电，经过一定时间充电后，存储电容C中电荷就恢复至读取操作前的状态。再通过控制列选择线内信号使外界读取电路可以从位线40和基准位线50上读取所访问的存储单元21内存储数据。
然而，在对存储单元21内数据进行读取过程中，容易出现读取数据失败或者读取到数据错误的问题。为解决上述技术问题，本申请提供一种灵敏放大器、存储器以及控制方法，旨在提供一种提高灵敏放大器的数据读取准确性以及数据读取成功率的方案。
本申请的技术构思是，通过可控电源模块控制放大模块拉动位线40的电压和基准位线50的电压的速率，使位线40的电压和基准位线50的电压的拉动速率在额定拉动速率范围内，在外界读取电路读取位线40和基准位线50上呈现数据时，使得位线40和基准位线50上已经稳定呈现存储单元21内存储数据，进而提高数据读取成功率以及数据读取准确性。
如图3所示，本申请另一实施例提供一种灵敏放大器10。灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
放大模块101用于在灵敏放大器10处于放大阶段时放大位线40和基准位线50之间的电压差。可控电源模块102用于根据第一额定拉动速率范围和第二额定拉动速率范围确定驱动参数，并根据驱动参数向放大模块101提供电源。
放大模块101在可控电源模块102的控制下在放大阶段按照第一额定拉动速率将位线40的电压或者基准位线50的电压拉至第一预设值，并按照第二额定拉动速率将基准位线50的电压或者位线40的电压拉至第二预设值。其中，第一额定拉动速率位于第一额定拉动速率范围内，第二额定拉动速率位于第二额定拉动速率范围内。第一预设值和第二预设值的差值能够反应逻辑数据“1”或者逻辑数据“0”。
为了便于描述灵敏放大器从存储单元中读取数据过程，假设第一预设值高于第二 预设值时，表示逻辑数据“1”。第一预设值例如可以为
Figure 391308DEST_PATH_IMAGE005
，第二预设值例如可以是0。
从存储单元21内读取逻辑数据“1”时，放大模块101在可控电源模块102的控制下在放大阶段按照第一额定拉动速率将位线40的电压拉至第一预设值，并按照第二额定拉动速率将基准位线50的电压拉至第二预设值。
从存储单元21内读取逻辑数据“0”时，放大模块101在可控电源模块102的控制下在放大阶段按照第一额定拉动速率将基准位线50的电压拉至第一预设值，并按照第二额定拉动速率将位线40的电压拉至第二预设值。
在对存储单元21内数据进行读取过程中，位线40的电压的拉动速率和基准位线50的电压的拉动速率会影响数据读取成功率和数据读取准确性。
如图4a所示，若灵敏放大器的第一端
Figure 591345DEST_PATH_IMAGE006
和第二端
Figure 866600DEST_PATH_IMAGE007
的电压拉动能力过强， 会导致位线电压
Figure 152088DEST_PATH_IMAGE008
和基准位线电压
Figure 420258DEST_PATH_IMAGE009
的拉动速率过快，进而会导致位线电压和基 准位线电压出现波动，例如：位线电压先下降后上升，使得无法在位线40和基准位线50上稳 定呈现存储单元21中存储数据，进而导致外部读取电路读取位线40和基准位线50上数据时 出现错误读取的现象。
如图4b所示，若灵敏放大器的第一端
Figure 474802DEST_PATH_IMAGE006
和第二端
Figure 676283DEST_PATH_IMAGE007
的电压拉动能力过弱， 会导致位线电压
Figure 449067DEST_PATH_IMAGE008
和基准位线电压
Figure 52087DEST_PATH_IMAGE009
的拉动速率过缓，进而会导致在外部读取电 路在读取位线40和基准位线50上电压时，位线40和基准位线50的电压仍没有被拉动至预设 值，使得数据读取失败。
如图4c所示，在本实施例中，由可控电源模块102根据第一额定拉动速率范围和第二额定拉动速率范围确定驱动参数，并根据驱动参数向放大模块101提供电源，以控制放大模块101在放大阶段按照第一额定拉动速率将位线40的电压或者基准位线50的电压拉至第一预设值，并按照第二额定拉动速率将基准位线50的电压或者位线40的电压拉至第二预设值。其中，第一额定拉动速率位于第一额定拉动速率范围内，第二额定拉动速率位于第二额定拉动速率范围内。
第一额定拉动速率范围和第二额定拉动速率范围是根据列选择线上的选中信号 的时序、存储单元21所连接的字线内的信号的时序以及位线40和基准位线50的电压确定 的。还可以通过对灵敏放大器10进行测试，获得第一额定拉动速率范围和第二额定拉动速 率范围，以保证可以准确读取位线40和基准位线50上数据。例如，以图4a、图4b和图4c所示， 提供一种实施例，假设图4a中
Figure 429979DEST_PATH_IMAGE006
的上升速率为5（对应速度的单位为V/us），图4b中
Figure 47036DEST_PATH_IMAGE006
的上升速率为0.8（对应速度的单位为V/us），那么第一额定拉动速率范围可以是2到4 （对应速度的单位为V/us），而图4c的第一额定拉动速率可以是3。注意，这里只是提供一种 实施例，第一额定拉动速率范围和第一额定拉动速率均不受此限制。同样的，第二额定拉动 速率范围和第二额定拉动速率可以通过类似的方式得到，在此，也不对其做限制。
在灵敏放大器10处于放大阶段时以位于第一额定拉动速率范围内的拉动速率拉动位线40或者基准位线50的电压，并以位于第二额定拉动速率范围内的拉动速率拉动基准位线50或者位线40的电压，在灵敏放大器10恢复阶段，外部读取电路读取呈现在位线40和基准位线50上的数据，此时位线40和基准位线50上已经稳定呈现存储单元21中所存储的数据，使得外部数据读取电路可以准确读取位线40和基准位线50上呈现的数据。
在上述实施例中，通过可控电源模块控制放大模块拉动位线40的电压和基准位线50的电压的速率，使位线40的电压和基准位线50的电压的拉动速率在额定拉动速率范围内，在外界读取电路读取位线40和基准位线50上呈现数据时，位线40和基准位线50上已经稳定呈现存储单元内存储数据，以提高数据读取成功率以及数据读取准确性。
如图5所示，本申请另一实施例提供一种灵敏放大器10，灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
其中，可控电源模块102包括第一可控电源单元1021、第二可控电源单元1022以及控制单元1025，放大模块101设有第一端、第二端、第三端以及第四端。
第一可控电源单元1021的输出端与放大模块101的第一端连接，第二可控电源单元1022的输出端与放大模块101的第二端连接，放大模块101的第三端连接位线，放大模块的第四端连接基准位线。控制单元1025与第一可控电源单元1021的控制端连接，控制单元1025还与第二可控电源单元1022的控制端连接。
第一可控电源单元1021和第二可控电源单元1022均用于向放大模块101提供电源，控制单元1025用于根据第一额定拉动速率和第二额定拉动速率确定驱动参数，并根据驱动参数控制第一可控电流源1023和第二可控电流源1024向放大模块101提供电源。
放大模块101在第一可控电源单元1021和第二可控电源单元1022的控制下在放大阶段按照第一额定拉动速率将位线40的电压或者基准位线50的电压拉至第一预设值，并按照第二额定拉动速率将基准位线50的电压或者位线40的电压拉至第二预设值。
为便于描述，此处设定第一可控电源单元1021提供电压高于第二可控电源单元1022提供电压，且当位线40的电压高于基准位线50的电压时呈现数据“1”。
在存储单元21中存储数据为“1”时，由第一可控电源单元1021控制放大模块101按 照第一额定拉动速率拉动位线40的电压至第一预设值，第二可控电源单元1022控制放大模 块101按照第二额定拉动速率拉动基准位线50的电压至第二预设值。在存储单元21中存储 数据为“0”时，由第一可控电源单元1021控制放大模块101按照第一额定拉动速率拉动基准 位线50的电压至第一预设值，第二可控电源单元1022控制放大模块101按照第二额定拉动 速率拉动位线40的电压至第二预设值。第一预设值例如可以为
Figure 103854DEST_PATH_IMAGE005
，第二预设值例如可以是 0。
在灵敏放大器10处于放大阶段时，以位于第一额定拉动速率范围内的拉动速率拉动位线40的电压或者基准位线50的电压，并以位于第二额定拉动速率范围内的拉动速率拉动基准位线50的电压或者位线40的电压，在灵敏放大器10处于恢复阶段时，外部读取电路读取呈现在位线40和基准位线50上的数据时，位线40和基准位线50上已经稳定呈现存储单元21中所存储的数据，使得外部数据读取电路可以准确读取位线40和基准位线50上呈现的数据。
在另外一种实施例中，第一可控电源单元1021包括N个第一可控电流源1023。每个第一可控电流源1023设有控制端、第一端和第二端。每个第一可控电流源1023的第二端为第一可控电源单元1021的输出端，每个第一可控电流源1023的控制端为第一可控电源单元1021的控制端。第一可控电流源1023的第一端与第一供电端连接，第一可控电流源1023的第二端与放大模块101的第一端连接；第一可控电流源1023的控制端与控制单元1025连接，N为正整数。
第二可控电源单元1022包括N个第二可控电流源1024，第二可控电源单元1022设有控制端、第一端和第二端。每个第二可控电流源1024的第二端为第二可控电源单元1022的输出端，每个第二可控电流源1024的控制端为第二可控电源单元1022的控制端。第二可控电流源1024的第一端与第二供电端连接，第二可控电流源1024的第二端与放大模块101的第二端连接；第二可控电流源1024的控制端与控制单元1025连接。
为了便于描述第一可控电流源1023和第二可控电流源1024的工作状态，此处继续设定，第一供电端的电压高于第二供电端的电压，且位线40的电压高于基准位线50的电压时呈现数据“1”。
存储单元21中存储数据为“1”时，控制单元1025用于根据第一额定拉动速率范围确定第一驱动电流范围，并从N个第一可控电流源1023中选择至少一个第一目标电流源，以使至少一个第一目标电流源提供的总电流在第一驱动电流范围内，并生成用于控制第一目标电流源工作的第一控制信号，以使第一可控电源单元1021控制放大模块101在放大阶段按照第一额定拉动速率将位线40的电压拉至第一预设值。
控制单元1025还用于：根据第二额定拉动速率范围确定第二驱动电流范围，从N个第二可控电流源1024中选择至少一个第二目标电流源，以使至少一个第二目标电流源提供的总电流在第二驱动电流范围内，并生成用于控制第二目标电流源工作的第二控制信号，以使第二可控电源单元1022控制放大模块101在放大阶段按照第二额定拉动速率将基准位线50的电压拉至第二预设值。
在存储单元21中存储数据为“0”时，控制单元1025用于根据第一额定拉动速率范围确定第一驱动电流范围，从N个第一可控电流源1024中选择至少一个第一目标电流源，以使至少一个第一目标电流源提供的总电流在第一驱动电流范围内，并生成用于控制第一目标电流源工作的第三控制信号，以使第一可控电源单元1022控制放大模块101在放大阶段按照第一额定拉动速率将基准位线50的电压拉至第一预设值。
控制单元1025还用于：根据第二额定拉动速率范围确定第二驱动电流范围，并从N个第二可控电流源1023中选择至少一个第二目标电流源，以使至少一个第二目标电流源提供的总电流在第二驱动电流范围内，并生成用于控制第二目标电流源工作的第四控制信号，以使第二可控电源单元1021控制放大模块101在放大阶段按照第二额定拉动速率将位线40的电压拉至第二预设值。
在另一种实施例中，第i个第一可控电流源1023提供的驱动电流为
Figure 917089DEST_PATH_IMAGE002
，第j 个第二可控电流源1024提供的驱动电流为
Figure 992230DEST_PATH_IMAGE003
，表示单位电流。N个第一可控电流源 1023可以提供
Figure 295035DEST_PATH_IMAGE001
个档位的驱动电流，N个第二可控电流源1024也可以提供
Figure 980094DEST_PATH_IMAGE001
个 档位的驱动电流，通过调整单位电流的幅值，可以精确调整放大模块101拉动位线40的电压 和基准位线50的电压的速率，实现在放大阶段按照第一额定拉动速率将位线40的电压或者 基准位线50的电压拉至第一预设值，并按照第二额定拉动速率将基准位线50的电压或者位 线40的电压拉至第二预设值。
在上述实施例中，由第一可控电源单元控制放大模块以第一额定拉动速率拉动位线40的电压或者基准位线50的电压，由第二可控电源单元控制放大模块以第二额定拉动速率拉动基准位线50的电压或者位线40的电压，使得在恢复阶段外部读取电路读取呈现在位线40和基准位线50上的数据时，位线40和基准位线50上已经稳定呈现存储单元中所存储的数据，外部数据读取电路可以准确读取位线40和基准位线50上呈现的数据。
如图6所示，本申请实施例提供一种灵敏放大器10，灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
放大模块101包括至少一个交叉耦合放大电路，每个交叉耦合放大电路设有第一端、第二端、第三端以及第四端，交叉耦合放大电路的第一端与第一可控电源单元1021的输出端连接，交叉耦合放大电路的第二端与第二可控电源单元1022的输出端连接，交叉耦合放大电路的第三端和位线40连接，交叉耦合放大电路的第四端和基准位线50连接。
其中，交叉耦合放大电路包括：第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4。
第一晶体管T1的第一端为交叉耦合放大电路的第一端，第二晶体管T2的第二端为交叉耦合放大电路的第二端，第一晶体管T1的第二端为交叉耦合放大电路的第三端，第三晶体管T3的第二端为交叉耦合放大电路的第四端。
第一晶体管T1的第二端与第二晶体管T2的第一端连接，第三晶体管T3的第二端与第四晶体管T4的第一端连接，第一晶体管T1的第一端与第三晶体管T3的第一端连接，第二晶体管T2的第二端与第四晶体管T4的第二端连接。
第一晶体管T1的控制端与第三晶体管T3的第二端连接，第二晶体管T2的控制端与第三晶体管T3的第二端连接；第三晶体管T3的控制端与第一晶体管T1的第二端连接，第四晶体管T4的控制端与第一晶体管T1的第二端连接。
其中，第一晶体管T1和第三晶体管T3为P型晶体管，第二晶体管T2和第四晶体管T4为N型晶体管。
可控电源模块102包括第一可控电源单元1021和第二可控电源单元1022，第一可控电源单元1021包括N个第一可控电流源1023，第二可控电源单元1022包括N个第二可控电流源1024。其中，第一可控电流源1023为P型晶体管，第二可控电流源1024为N型晶体管。
下面描述从第一存储阵列20的其中一个存储单元21中读取数据“1”的过程：
在预充电阶段，第一存储阵列20的位线40的电压和基准位线50的电压均上拉至参 考电压，参考电压可以为存储电容C所连接固定电源的电压0.5
Figure 190496DEST_PATH_IMAGE005
。
在访问阶段，控制所访问的存储单元21对应的字线内的信号，使所访问的存储单元21内的访问晶体管T导通，存储电容C拉动位线40的电压上升。
在放大阶段，位线40的电压高于参考电压，使得第一晶体管T1和第四晶体管T4导通，第二晶体管T2和第三晶体管T3截止。若第一晶体管T1导通，第三晶体管T3截止，第一可控电源单元1021将位线40的电压上拉至第一预设值，又第一可控电源单元1021包括多个P型晶体管，通过控制处于导通状态的P型晶体管的数量，可以控制在第一晶体管T1导通时第一可控电源单元1021拉动位线40的电压的速率。
第二晶体管T2截止，第四晶体管T4导通，第二可控电源单元1022将基准位线50的电压下拉至第二预设值，又第二可控电源单元1022包括多个N型晶体管，通过控制处于导通状态的N型晶体管的数量，可以控制在第四晶体管T4导通时第二可控电源单元1022拉动基准位线50的电压的速率。
通过控制第一可控电源单元1021中处于导通状态的P型晶体管数量，以及第二可控电源单元1022中处于导通状态的N型晶体管数量，使得位线40的电压以第一额定拉动速率拉动至第一预设值，基准位线50的电压以第二额定拉动速率拉动至第二预设值，使得位线40和基准位线50之间的电压差可以稳定反映所访问存储单元21中的数据为“1”。
在恢复阶段，灵敏放大器10将位线40的电压和基准位线50的电压已经稳定在逻辑数据“1”，位线40对存储电容C充电，经过一定时间充电后，存储电容C中电荷就恢复至读取操作前的状态。再通过控制列选择线内信号，使外界读取电路可以从位线40和基准位线50上读取所访问的存储单元21内存储数据。
在另一种实施例中，第一可控电源单元1021中，第i个P型晶体管可提供的驱动电 流为
Figure 824871DEST_PATH_IMAGE002
，第二可控电源单元1022中，第j个N型晶体管可提供的驱动电流为
Figure 298577DEST_PATH_IMAGE003
，
Figure 470933DEST_PATH_IMAGE004
表示单位电流。第一可控电源单元1021可以提供
Figure 422708DEST_PATH_IMAGE001
个档位的驱动电流， 第二可控电源单元1022也可以提供
Figure 426436DEST_PATH_IMAGE001
个档位的驱动电流，使得可控电源模块102可以 提供
Figure 119979DEST_PATH_IMAGE001
个档位的驱动电流。
下面举例说明可控电源模块102可以提供的驱动电流的档位，第一可控电源单元 1021包括3个P型晶体管，第1个P型晶体管可提供的驱动电流为
Figure 576368DEST_PATH_IMAGE004
，第2个P型晶体管可提供 的驱动电流为
Figure 331835DEST_PATH_IMAGE010
，第3个P型晶体管可提供的驱动电流为
Figure 127752DEST_PATH_IMAGE011
。第二可控电源单元1022包括 3个N型晶体管，第1个N型晶体管可提供的驱动电流为
Figure 693994DEST_PATH_IMAGE004
，第2个N型晶体管可提供的驱动电 流为
Figure 434417DEST_PATH_IMAGE010
，第3个N型晶体管可提供的驱动电流为
Figure 993574DEST_PATH_IMAGE011
。
可控电源模块102可以提供
Figure 955583DEST_PATH_IMAGE012
个档位的驱动电流，每个档位下N型晶体管和P型晶体 管的控制信号如下表1和表2所示。其中，“1”表示高电平控制信号，“0”表示低电平控制信 号。
表1 N型晶体管的控制信号
Figure DEST_PATH_IMAGE014AA
表2 N型晶体管的控制信号
Figure DEST_PATH_IMAGE016AA
在上述技术方案中，通过控制处于导通状态的P型晶体管的数量和处于导通状态的N型晶体管的数量，控制可控电源模块向放大模块提供驱动电流的档位，以控制放大模块拉动位线40的电压和基准位线50的电压的速率在额定范围内，使得位线40和基准位线50能够在恢复阶段稳定呈现存储单元上存储数据，提高数据读取的准确性和成功率。
如图7所示，本申请实施例提供一种灵敏放大器10，灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
放大模块101包括至少一个交叉耦合放大电路，每个交叉耦合放大电路设有第一端、第二端、第三端以及第四端，交叉耦合放大电路的第一端与第一可控电源单元1021的输出端连接，交叉耦合放大电路的第二端与第二可控电源单元1022的输出端连接，交叉耦合放大电路的第三端和位线40连接，交叉耦合放大电路的第四端和基准位线50连接。
其中，交叉耦合放大电路具有偏差消除功能，交叉耦合电路具体包括：第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第一开关K1、第二开关K2、第三开关K3以及第四开关K4。
第五晶体管T5的第一端为交叉耦合放大电路的第一端，第六晶体管T6的第二端为交叉耦合放大电路的第二端，第五晶体管T5的第二端为交叉耦合放大电路的第三端，第七晶体管T7的第二端为交叉耦合放大电路的第四端。
第五晶体管T5的第二端与第六晶体管T6的第一端连接，第七晶体管T7的第二端与第八晶体管T8的第一端连接，第五晶体管T5的第一端与第七晶体管T7的第一端连接，第六晶体管T6的第二端与第八晶体管T8的第二端连接。
第五晶体管T5的控制端与第七晶体管T7的第二端连接，第六晶体管T6的控制端通过第一开关K1与第七晶体管T7的第二端连接，第六晶体管T6的控制端通过第三开关K3与第六晶体管T6的第一端连接。
第七晶体管T7的控制端与第五晶体管T5的第二端连接，第八晶体管T8的控制端通过第二开关K2与第五晶体管T5的第二端连接，第八晶体管T8的控制端通过第四开关K4与第八晶体管T8的第一端连接。
其中，第五晶体管T5和第七晶体管T7为P型晶体管，第六晶体管T6和第八晶体管T8为N型晶体管。
可控电源模块102包括第一可控电源单元1021和第二可控电源单元1022，第一可控电源单元1021包括N个第一可控电流源1023，第二可控电源单元1022包括N个第二可控电流源1024。其中，第一可控电流源1023为P型晶体管，第二可控电流源1024为P型晶体管。
与图6所示实施例不同的是，本实施例提供的灵敏放大器的数据读取过程还包括偏差消除阶段。为便于描述，将第五晶体管T5的第二端和第六晶体管T6的第一端之间的连接线称为第一存储阵列20的内位线70，将第七晶体管T7的第二端和第八晶体管T8的第一端之间的连接线称为第一存储阵列20的内基准位线60。
下面描述从第一存储阵列20的其中一个存储单元21中读取数据“1”的过程。如图8所示，读取数据包括空闲阶段、偏差消除阶段、预充电阶段、访问阶段、放大阶段以及恢复阶段。
在空闲阶段，第三开关K3第四开关K4闭合，第一开关K1和第二开关K2也闭合。第六 晶体管T6的第一端与控制端短接，第八晶体管T8的第一端与控制端短接。充电开关CK1和 CK2闭合，通过充电电源对内位线70和内基准位线60进行充电。此时，在一个实施例中，位线 40、基准位线50、内位线70、内基准位线60均被充电至0.5
Figure 348518DEST_PATH_IMAGE005
。
在偏差消除阶段，第一开关K1和第二开关K2断开，第三开关K3和第四开关K4仍然闭合。N11、N12、N13中至少一个N型晶体管按照图中波形控制，N21、N22、N23中至少一个N型晶体管按照图中波形控制，使得第一可控电源单元1021和第二可控电源单元1022向交叉耦合放大电路供电。又第六晶体管T6和第八晶体管T8采用二极管连接，在位线40和基准位线50上产生补偿电压，该补偿电压可消除N型晶体管或者P型晶体管的制造差异（可以称为失调电压）。例如位线40上的电压减去基准位线50上的电压等于失调电压，或者，基准位线50上的电压减去位线40上的电压等于失调电压。
在预充电阶段，第一开关K1至第四开关K4均断开。第一存储阵列20的内位线70的 电压和内基准位线60的电压均上拉至参考电压，参考电压为存储电容C所连接固定电源的 电压。在一个实施例中，固定电源的电压为0.5
Figure 31697DEST_PATH_IMAGE005
。
在访问阶段，第一开关K1和第二开关K2闭合，第三开关K3和第四开关K4仍然断开，位线40和基准位线50上仍然保留着补偿电压。例如：在偏差消除阶段，位线40上电压高于基准位线50的电压，差值为补偿电压Vos。在访问阶段，位线40上电压仍然高于基准位线50的电压，差值也为补偿电压Vos，如果T6和T8的阈值电压之间的偏差为Vos，或者T5和T7的阈值电压之间的偏差为Vos，或者T6、T5与T8、T7共同产生的阈值电压的偏差为Vos，那么在该访问阶段，Vos对敏感放大器的影响将被消除或至少被减弱。
在访问阶段，控制所访问的存储单元21对应的字线内的信号，使所访问的存储单元21内的访问晶体管T导通，存储电容C使位线40的电压上升。
放大阶段和恢复阶段同图6所示实施例相同，此处不再赘述。
在上述技术方案中，通过控制处于导通状态的晶体管的数量，控制可控电源模块向放大模块提供驱动电流的档位，以控制放大模块拉动位线40和基准位线50的速率在额定范围内，使得位线40和基准位线50能够在恢复阶段稳定呈现存储单元上存储数据，提高数据读取的准确性和成功率。
如图9所示，本申请提供一种灵敏放大器的控制方法，灵敏放大器的结构已经在上述实施例中详细说明，此处不再赘述。该控制方法具体包括如下步骤：
S1001、获取预设第一额定拉动速率范围和预设第二额定拉动速率范围。
其中，第一额定拉动速率范围和第二额定拉动速率范围是根据列选择线上选中信号的时序、存储单元所连接字线内信号的时序以及位线和基准位线的电压确定的。还可以通过对灵敏放大器进行测试获得第一额定拉动速率范围和第二额定拉动速率范围，以保证可以准确读取位线和基准位线上数据。
S1002、根据第一额定拉动速率范围和第二额定拉动速率范围确定可控电源模块的驱动参数。
其中，对灵敏放大器进行测试，获得灵敏放大器对位线和基准位线的拉动速率与可控电源模块的驱动参数之间映射关系，再根据映射关系和两个额定拉动速率范围确定可控电源模块的驱动参数。
S1003、根据驱动参数生成用于控制可控电源模块的控制信号。
其中，在获得可控电源模块的驱动参数后，根据驱动参数生成控制信号，以控制可控电源模块按照驱动参数向放大模块供电，进而控制可控电源模块控制放大模块在放大阶段按照第一额定拉动速率将位线的电压或者基准位线的电压拉至第一预设值，并按照第二额定拉动速率将基准位线的电压或位线的电压拉至第二预设值。第一额定拉动速率位于第一额定拉动速率范围内，第二额定拉动速率位于第二额定拉动速率范围内。
在本申请实施例提供的控制方法中，通过控制可控电源模块输出的驱动参数，控制放大模块拉动位线的电压和基准位线的电压的速率，使位线的电压和基准位线的电压的拉动速率在额定拉动速率范围内，在外界读取电路读取位线和基准位线上呈现数据时，位线和基准位线上已经稳定呈现存储单元内存储数据，以提高数据读取成功率以及数据读取准确性。
本申请另一实施例提供一种灵敏放大器的控制方法，该控制方法具体包括如下步骤：
S2001、获取预设第一额定拉动速率范围和预设第二额定拉动速率范围。
其中，该步骤已经在上述实施例中详细说明，此处不再赘述。
S2002、根据第一额定拉动速率范围和第二额定拉动速率范围确定可控电源模块的驱动参数。
其中，根据第一额定拉动速率范围确定第一驱动电流范围，根据第二额定拉动速率范围确定第二驱动电流范围。第一驱动电流范围为第一可控电流源的驱动参数，第二驱动电流范围为第二可控电流源的驱动参数。
S2003、根据驱动参数生成用于控制可控电源模块的控制信号。
为了便于描述第一可控电流源和第二可控电流源的工作状态，此处继续设定，第一供电端的电压高于第二供电端的电压，且位线的电压高于基准位线的电压时呈现数据“1”。
其中，存储单元中存储数据为“1”时，从N个第一可控电流源中选择至少一个第一目标电流源，以使至少一个第一目标电流源提供的总电流在第一驱动电流范围内，并生成用于控制第一目标电流源工作的第一控制信号，以使第一可控电源单元控制放大模块在放大阶段按照第一额定拉动速率将位线的电压拉至第一预设值。
从N个第二可控电流源中选择至少一个第二目标电流源，以使至少一个第二目标电流源提供的总电流在第二驱动电流范围内，并生成用于控制第二目标电流源工作的第二控制信号，以使第二可控电源单元控制放大模块在放大阶段按照第二额定拉动速率将基准位线的电压拉至第二预设值。
在存储单元21中存储数据为“0”时，从N个第一可控电流源中选择至少一个第一目标电流源，以使至少一个第一目标电流源提供的总电流在第一驱动电流范围内，并生成用于控制第一目标电流源工作的第三控制信号，以使第一可控电源单元控制放大模块在放大阶段按照第一额定拉动速率将基准位线的电压拉至第一预设值。
从N个第二可控电流源中选择至少一个第二目标电流源，以使至少一个第二目标电流源提供的总电流在第二驱动电流范围内，并生成用于控制第二目标电流源工作的第四控制信号，以使第二可控电源单元控制放大模块在放大阶段按照第二额定拉动速率将位线的电压拉至第二预设值。
在上述实施例中，由第一可控电源单元控制放大模块以第一额定拉动速率拉动位线的电压或者基准位线的电压，由第二可控电源单元控制放大模块以第二额定拉动速率拉动基准位线的电压或者位线的电压，在恢复阶段外部读取电路读取呈现在位线和基准位线上的数据时，位线和基准位线上已经稳定呈现存储单元中所存储的数据，使得外部数据读取电路可以准确读取位线和基准位线上呈现的数据。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案。

Claims (16)

1.一种灵敏放大器，其特征在于，包括：
放大模块，用于在所述灵敏放大器处于放大阶段时，放大位线和基准位线之间的电压差；
可控电源模块，与所述放大模块连接，用于根据第一额定拉动速率范围和第二额定拉动速率范围确定驱动参数，并根据所述驱动参数向所述放大模块提供电源，以控制所述放大模块在所述放大阶段按照第一额定拉动速率将所述位线的电压或者基准位线的电压拉至第一预设值，并按照第二额定拉动速率将所述基准位线的电压或者位线的电压拉至第二预设值；
其中，所述第一额定拉动速率位于所述第一额定拉动速率范围内，所述第二额定拉动速率位于所述第二额定拉动速率范围内；
所述第一额定拉动速率范围和所述第二额定拉动速率范围根据列选择线上选中信号的时序、存储单元所连接字线内信号的时序以及所述位线和所述基准位线的电压确定或通过对所述灵敏放大器进行测试获得。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述可控电源模块包括：
第一可控电源单元，与所述放大模块的第一端连接，用于向所述放大模块提供电源；
第二可控电源单元，与所述放大模块的第二端连接，用于向所述放大模块提供电源；
控制单元，与所述第一可控电源单元连接，还与所述第二可控电源单元连接，用于根据所述第一额定拉动速率范围和所述第二额定拉动速率范围确定驱动参数，并根据所述驱动参数控制所述第一可控电流源和所述第二可控电流源向所述放大模块提供电源。
3.根据权利要求2所述的灵敏放大器，其特征在于，所述第一可控电源单元包括：
N个第一可控电流源，其设有控制端、第一端和第二端，其第一端与第一供电端连接，其第二端与所述放大模块的第一端连接；其控制端与所述控制单元连接，N为正整数。
4.根据权利要求3所述的灵敏放大器，其特征在于，所述第二可控电源单元包括：
N个第二可控电流源，其设有控制端、第一端和第二端，其第一端与第二供电端连接，其第二端与所述放大模块的第二端连接；其控制端与所述控制单元连接。
5.根据权利要求4所述的灵敏放大器，其特征在于，所述控制单元用于：
根据所述第一额定拉动速率范围确定第一驱动电流范围，并根据所述第二额定拉动速率范围确定第二驱动电流范围；
从所述N个第一可控电流源中选择至少一个第一目标电流源，并从所述N个第二可控电流源中选择至少一个第二目标电流源，其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内；所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第一控制信号，并生成用于控制所述第二目标电流源工作的第二控制信号，以使所述第一可控电源单元控制所述放大模块在所述放大阶段按照第一额定拉动速率将所述位线的电压拉至第一预设值，以使所述第二可控电源单元控制所述放大模块在所述放大阶段按照第二额定拉动速率将所述基准位线的电压拉至第二预设值。
6.根据权利要求4所述的灵敏放大器，其特征在于，所述控制单元用于：
根据所述第一额定拉动速率范围确定第一驱动电流范围，并根据所述第二额定拉动速率范围确定第二驱动电流范围；
从所述N个第一可控电流源中选择至少一个第一目标电流源，并从所述N个第二可控电流源中选择至少一个第二目标电流源，其中，所述至少一个第一目标电流源提供的总电流在所述第二驱动电流范围内；所述至少一个第二目标电流源提供的总电流在所述第一驱动电流范围内；
生成用于控制所述第一目标电流源工作的第三控制信号，并生成用于控制所述第二目标电流源工作的第四控制信号，以使所述第一可控电源单元控制所述放大模块在所述放大阶段按照第一额定拉动速率将所述基准位线的电压拉至第一预设值，以使所述第二可控电源单元控制所述放大模块在所述放大阶段按照第二额定拉动速率将所述位线的电压拉至第二预设值。
7.根据权利要求4至6中任意一项所述的灵敏放大器，其特征在于，第i个所述第一可控 电流源提供的驱动电流为
Figure DEST_PATH_IMAGE001
，第j个所述第二可控电流源提供的驱动电流为
Figure 618267DEST_PATH_IMAGE002
，
Figure DEST_PATH_IMAGE003
表示单位电流。
8.根据权利要求3至6中任意一项所述的灵敏放大器，其特征在于：
所述第一可控电流源为P型晶体管，所述第二可控电流源为N型晶体管；或者
所述第一可控电流源和所述第二可控电流源均为N型晶体管。
9.根据权利要求2至6中任意一项所述的灵敏放大器，其特征在于，所述放大模块包括：
至少一个交叉耦合放大电路，其设有第一端、第二端、第三端以及第四端；其第一端与所述第一可控电源单元的输出端连接，其第二端与所述第二可控电源单元的输出端连接，其第三端和所述位线连接，其第四端和所述基准位线连接。
10.根据权利要求9所述的灵敏放大器，其特征在于，所述交叉耦合放大电路包括：第一晶体管、第二晶体管、第三晶体管以及第四晶体管；
所述第一晶体管的第一端为所述交叉耦合放大电路的第一端，所述第二晶体管的第二端为所述交叉耦合放大电路的第二端，所述第一晶体管的第二端为所述交叉耦合放大电路的第三端，所述第三晶体管的第二端为所述交叉耦合放大电路的第四端；
所述第一晶体管的第二端与第二晶体管的第一端连接，所述第三晶体管的第二端与所述第四晶体管的第一端连接，所述第一晶体管的第一端与所述第三晶体管的第一端连接，所述第二晶体管的第二端与所述第四晶体管的第二端连接；
所述第一晶体管的控制端与所述第三晶体管的第二端连接，所述第二晶体管的控制端与所述第三晶体管的第二端连接；所述第三晶体管的控制端与所述第一晶体管的第二端连接，所述第四晶体管的控制端与所述第一晶体管的第二端连接。
11.根据权利要求9所述的灵敏放大器，其特征在于，所述交叉耦合放大电路包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一开关、第二开关、第三开关以及第四开关；
所述第五晶体管的第一端为所述交叉耦合放大电路的第一端，所述第六晶体管的第二端为所述交叉耦合放大电路的第二端，所述第五晶体管的第二端为所述交叉耦合放大电路的第三端，所述第七晶体管的第二端为所述交叉耦合放大电路的第四端；
所述第五晶体管的第二端与第六晶体管的第一端连接，所述第七晶体管的第二端与所述第八晶体管的第一端连接，所述第五晶体管的第一端与所述第七晶体管的第一端连接，所述第六晶体管的第二端与所述第八晶体管的第二端连接；
所述第五晶体管的控制端与所述第七晶体管的第二端连接，所述第六晶体管的控制端通过所述第一开关与所述第七晶体管的第二端连接，所述第六晶体管的控制端通过所述第三开关与所述第六晶体管的第一端连接；
所述第七晶体管的控制端与所述第五晶体管的第二端连接，所述第八晶体管的控制端通过所述第二开关与所述第五晶体管的第二端连接，所述第八晶体管的控制端通过所述第四开关与所述第八晶体管的第一端连接。
12.一种存储器，其特征在于，包括如权利要求1至11中任意一项所述的灵敏放大器以及存储单元；
多个所述存储单元构成第一存储阵列，多个所述存储单元构成第二存储阵列，所述灵敏放大器位于所述第一存储阵列和所述第二存储阵列之间，所述灵敏放大器的第三端连接所述第一存储阵列的位线，所述灵敏放大器的第四端连接所述第二存储阵列的位线。
13.一种灵敏放大器的控制方法，其特征在于，所述灵敏放大器包括放大模块和可控电源模块，所述方法包括：
获取第一额定拉动速率范围和第二额定拉动速率范围；
根据所述第一额定拉动速率范围和所述第二额定拉动速率范围确定所述可控电源模块的驱动参数；
根据所述驱动参数生成用于控制可控电源模块的控制信号，使所述可控电源模块控制所述放大模块在放大阶段按照第一额定拉动速率将位线的电压或基准位线的电压拉至第一预设值，并按照第二额定拉动速率将所述基准位线的电压或位线的电压拉至第二预设值；
其中，所述第一额定拉动速率位于所述第一额定拉动速率范围内，所述第二额定拉动速率位于所述第二额定拉动速率范围内；
所述第一额定拉动速率范围和所述第二额定拉动速率范围根据列选择线上选中信号的时序、存储单元所连接字线内信号的时序以及所述位线和所述基准位线的电压确定或通过对所述灵敏放大器进行测试获得。
14.根据权利要求13所述的方法，其特征在于，所述可控电源模块包括第一可控电源单元和第二可控电源单元，所述第一可控电源单元包括N个第一可控电流源，所述第二可控电源单元包括N个第二可控电流源；
根据所述第一额定拉动速率范围和所述第二额定拉动速率范围确定放大模块的驱动参数，具体包括：
根据所述第一额定拉动速率范围确定第一驱动电流范围，并根据所述第二额定拉动速率范围确定第二驱动电流范围。
15.根据权利要求14所述的方法，其特征在于，根据所述驱动参数生成用于控制可控电源模块的控制信号，具体包括：
从N个所述第一可控电流源中选择至少一个第一目标电流源，从N个所述第二可控电流源中选择至少一个第二目标电流源；其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内，所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第一控制信号，并生成用于控制所述第二目标电流源工作的第二控制信号，以使所述第一可控电源单元控制所述放大模块在所述放大阶段按照第一额定拉动速率将所述位线的电压拉至第一预设值，以使所述第二可控电源单元控制所述放大模块在所述放大阶段按照第二额定拉动速率将所述基准位线的电压拉至第二预设值。
16.根据权利要求14所述的方法，其特征在于，根据所述驱动参数生成用于控制可控电源模块的控制信号，具体包括：
从N个所述第一可控电流源中选择至少一个第一目标电流源，从N个所述第二可控电流源中选择至少一个第二目标电流源；其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内，所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第三控制信号，并生成用于控制所述第二目标电流源工作的第四控制信号，以使所述第一可控电源单元控制所述放大模块在所述放大阶段按照第一额定拉动速率将所述基准位线的电压拉至第一预设值，以使所述第二可控电源单元控制所述放大模块在所述放大阶段按照第二额定拉动速率将所述位线的电压拉至第二预设值。
CN202110313685.5A 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法 Active CN113012729B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110313685.5A CN113012729B (zh) 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法
PCT/CN2021/107523 WO2022198857A1 (zh) 2021-03-24 2021-07-21 灵敏放大器、存储器以及控制方法
JP2022541014A JP7301237B2 (ja) 2021-03-24 2021-07-21 センスアンプ、メモリ及び制御方法
KR1020227022183A KR20220133867A (ko) 2021-03-24 2021-07-21 감지 증폭기, 메모리 및 제어 방법
EP21859351.5A EP4092673B1 (en) 2021-03-24 2021-07-21 Sense amplifier, memory, and control method
US17/647,995 US12094562B2 (en) 2021-03-24 2022-01-14 Sense amplifier, memory, and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313685.5A CN113012729B (zh) 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法

Publications (2)

Publication Number Publication Date
CN113012729A CN113012729A (zh) 2021-06-22
CN113012729B true CN113012729B (zh) 2022-05-10

Family

ID=76406095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313685.5A Active CN113012729B (zh) 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法

Country Status (2)

Country Link
CN (1) CN113012729B (zh)
WO (1) WO2022198857A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133867A (ko) 2021-03-24 2022-10-05 창신 메모리 테크놀로지즈 아이엔씨 감지 증폭기, 메모리 및 제어 방법
US11823763B2 (en) 2021-03-24 2023-11-21 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
CN112992200B (zh) 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
US11894101B2 (en) 2021-03-24 2024-02-06 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
CN113012729B (zh) * 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992202B (zh) 2021-03-24 2022-08-05 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295626A (zh) * 2012-02-28 2013-09-11 北京时代全芯科技有限公司 一种用于相变存储器的高精度数据读取电路
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
CN108257631A (zh) * 2016-12-28 2018-07-06 三星电子株式会社 具有偏移消除的读出放大器和存储器装置
CN109841240A (zh) * 2018-12-21 2019-06-04 北京时代民芯科技有限公司 一种sram型存储器高速灵敏放大器电路
CN111863052A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863053A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111899776A (zh) * 2020-08-03 2020-11-06 安徽大学 一种降低静态随机存储器中灵敏放大器失调电压的电路结构
CN112466363A (zh) * 2020-12-01 2021-03-09 西安紫光国芯半导体有限公司 灵敏放大器、数据接收电路、电子设备及数据接收方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450455B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. Semiconductor memory device and driving method thereof
US8773934B2 (en) * 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers
KR102234600B1 (ko) * 2014-07-09 2021-04-02 삼성전자주식회사 트랜지스터들 간의 미스매치를 보상할 수 있는 비트라인 센스 증폭기 및 이를 포함하는 반도체 메모리 장치
CN113012729B (zh) * 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295626A (zh) * 2012-02-28 2013-09-11 北京时代全芯科技有限公司 一种用于相变存储器的高精度数据读取电路
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
CN108257631A (zh) * 2016-12-28 2018-07-06 三星电子株式会社 具有偏移消除的读出放大器和存储器装置
CN109841240A (zh) * 2018-12-21 2019-06-04 北京时代民芯科技有限公司 一种sram型存储器高速灵敏放大器电路
CN111863052A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863053A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111899776A (zh) * 2020-08-03 2020-11-06 安徽大学 一种降低静态随机存储器中灵敏放大器失调电压的电路结构
CN112466363A (zh) * 2020-12-01 2021-03-09 西安紫光国芯半导体有限公司 灵敏放大器、数据接收电路、电子设备及数据接收方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sensing voltage compensation circuit for low-power dram bit-line sense amplifier;Suk Min Kim;《 2018 International Conference on Electronics, Information, and Communication (ICEIC)》;20180405;全文 *

Also Published As

Publication number Publication date
CN113012729A (zh) 2021-06-22
WO2022198857A1 (zh) 2022-09-29

Similar Documents

Publication Publication Date Title
CN113012729B (zh) 灵敏放大器、存储器以及控制方法
CN112992200B (zh) 灵敏放大器、存储器以及控制方法
US7382674B2 (en) Static random access memory (SRAM) with clamped source potential in standby mode
US10714153B2 (en) Reversed bias compensation for sense amplifier operation
US12080340B2 (en) Control circuit, method for reading and writing and memory
CN108922573B (zh) Sram的字组线偏压产生器及方法
US20090251975A1 (en) Circuit and Method for a Sense Amplifier with Instantaneous Pull Up/Pull Down Sensing
US9558792B2 (en) Voltage generating circuit
US8018757B2 (en) Semiconductor memory device and trimming method thereof
CN115457997A (zh) 一种感测放大器及其控制方法、存储器
WO2019112882A1 (en) Apparatuses and methods for providing bias signals in a semiconductor device
JP7301237B2 (ja) センスアンプ、メモリ及び制御方法
RU2812300C2 (ru) Усилитель считывания, память и способ управления
CN117809708B (zh) 存储阵列及提高存储阵列的数据读取准确度的方法
CN116013395B (zh) 测试方法以及测试电路
US11031060B2 (en) Data reading circuit and storage unit
US10789997B2 (en) Input/output multiplexer
US8174866B2 (en) Semiconductor storage device
JP3878149B2 (ja) メモリセル回路及びそれに使われるデータ書込みとデータ読取り方法
CN114187935A (zh) 一种flash存储器灵敏放大电路
CN118038934A (zh) 存储器和控制方法
CN118230775A (zh) 灵敏放大器、控制器和控制方法
CN116417037A (zh) 一种随机存储器及其位线处理电路
JPWO2009041187A1 (ja) 半導体記憶装置及びデータ判別方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant