CN118230775A - 灵敏放大器、控制器和控制方法 - Google Patents

灵敏放大器、控制器和控制方法 Download PDF

Info

Publication number
CN118230775A
CN118230775A CN202211595313.7A CN202211595313A CN118230775A CN 118230775 A CN118230775 A CN 118230775A CN 202211595313 A CN202211595313 A CN 202211595313A CN 118230775 A CN118230775 A CN 118230775A
Authority
CN
China
Prior art keywords
type transistor
switch unit
bit line
drain electrode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211595313.7A
Other languages
English (en)
Inventor
刘芙彤
罗元钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211595313.7A priority Critical patent/CN118230775A/zh
Priority to PCT/CN2023/081755 priority patent/WO2024124719A1/zh
Publication of CN118230775A publication Critical patent/CN118230775A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

本公开提供一种灵敏放大器、控制器和控制方法，包括第一P型晶体管，源极接第一电源端，漏极接第一N型晶体管的栅极和位线，栅极接第一N型晶体管的漏极，第二P型晶体管的源极接第一P型晶体管的源极，漏极接第二N型晶体管的栅极和互补位线，栅极接第二N型晶体管的漏极，第一N型晶体管的源极接第二N型晶体管源极后接第二电源端，第一开关单元接于第一P型晶体管的漏极和第二N型晶体管的漏极间，第二开关单元接于第一N型晶体管的漏极和第二P型晶体管的漏极间，第三开关单元接于第一N型晶体管的栅极和第一N型晶体管的漏极间，第四开关单元接于第二N型晶体管的栅极和第二N型晶体管的漏极。通过如此设置，提升时序参数性能。

Description

灵敏放大器、控制器和控制方法
技术领域
本公开涉及但不限定于一种灵敏放大器、控制器和控制方法。
背景技术
随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。
灵敏放大器(Sense Amplifier简称：SA)是半导体存储器的一个重要组成部分，主要作用是将位线上的小信号进行感测放大，进而执行读取或者写入操作。对于灵敏放大器的改进有利于提升数据读写性能。
发明内容
本公开提供一种灵敏放大器，包括：
第一P型晶体管，源极连接第一电源端，漏极连接第一N型晶体管的栅极，漏极还连接位线，栅极连接第一N型晶体管的漏极；
第二P型晶体管，源极连接第一P型晶体管的源极，漏极连接第二N型晶体管的栅极，漏极还连接互补位线，栅极连接第二N型晶体管的漏极；
第一N型晶体管，源极连接第二电源端，
第二N型晶体管，源极连接第一N型晶体管的源极；
第一开关单元，第一端连接第一P型晶体管的漏极，第二端连接第二N型晶体管的漏极，控制端接收隔离控制信号；
第二开关单元，第一端连接第一N型晶体管的漏极，第二端连接第二P型晶体管的漏极，控制端接收隔离控制信号；
第三开关单元，第一端连接第一N型晶体管的栅极，第二端连接第一N型晶体管的漏极，控制端接收偏移控制信号；
第四开关单元，第二端连接第二N型晶体管的栅极，第一端连接第二N型晶体管的漏极，控制端接收偏移控制信号。
在一些实施例中，灵敏放大器还包括：
均衡电路，连接位线和互补位线，用于在预充电阶段将位线和互补位线上电压驱动至预充电电压；以及在偏移消除阶段调整位线和互补位线上的补偿电压。
在一些实施例中，均衡电路，具体包括：
第七N型晶体管，源极或漏极连接位线，漏极或源极连接互补位线，栅极接收第一均衡控制信号；
第八N型晶体管，源极连接预充电源端，漏极连接位线或者互补位线，栅极接收第二均衡控制信号。
在一些实施例中，第一开关单元，具体包括：
第三N型晶体管，源极或漏极连接第一P型晶体管的漏极，漏极或源极连接第二N型晶体管的漏极；栅极接收隔离控制信号；
第二开关单元，具体包括：
第四N型晶体管，源极或漏极连接第二P型晶体管的漏极，漏极或源极连接第一N型晶体管的漏极；栅极接收隔离控制信号。
在一些实施例中，第三开关单元，具体包括：
第五N型晶体管，源极或漏极连接第一N型晶体管的栅极，漏极或源极连接第一N型晶体管的漏极，栅极接收偏移控制信号；
第四开关单元，具体包括：
第六N型晶体管，源极或漏极连接第二N型晶体管的栅极，漏极或源极连接第二N型晶体管的漏极，栅极接收偏移控制信号。
本公开一实施例提供一种灵敏放大器的控制方法，灵敏放大器包括：
第一P型晶体管，源极连接第一电源端，漏极连接第一N型晶体管的栅极，漏极还连接位线，栅极连接第一N型晶体管的漏极；
第二P型晶体管，源极连接第一P型晶体管的源极，漏极连接第二N型晶体管的栅极，漏极还连接互补位线，栅极连接第二N型晶体管的漏极；
第一N型晶体管，源极连接第二电源端；
第二N型晶体管，源极连接第一N型晶体管的源极；
第一开关单元，第一端连接第一P型晶体管的漏极，第二端连接第二N型晶体管的漏极，控制端接收隔离控制信号；
第二开关单元，第一端连接第一N型晶体管的漏极，第二端连接第二P型晶体管的漏极，控制端接收隔离控制信号；
第三开关单元，第一端连接第一N型晶体管的栅极，第二端连接第一N型晶体管的漏极，控制端接收偏移控制信号；
第四开关单元，第二端连接第二N型晶体管的栅极，第一端连接第二N型晶体管的漏极，控制端接收偏移控制信号；
方法包括：
在偏移消除阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于断开状态，控制第三开关单元和第四开关单元均处于闭合状态，在位线和互补位线上产生补偿电压；
在电荷共享阶段，第一电源端和第二电源端提供预充电电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，控制存储单元与位线进行电荷共享，在位线和互补位线上产生电荷共享电压；
在感测放大阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，放大位线和互补位线上电压差；
在恢复阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，使位线向存储单元中写入数据。
在一实施例中，灵敏放大器还包括均衡电路，连接位线和互补位线；
在偏移消除阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于断开状态，控制第三开关单元和第四开关单元均处于闭合状态，在位线和互补位线上产生补偿电压之前，方法还包括：
在预充电阶段，第一电源端和第二电源端提供预充电电压，控制均衡电路将位线和互补位线上电压驱动至预充电电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态。
在一实施例中，方法还包括：
在偏移消除阶段，控制均衡电路调整位线和互补位线上的补偿电压；
在电荷共享阶段、感测放大阶段以及恢复阶段，控制均衡电路停止驱动位线和互补位线。
在一实施例中，第一开关单元，具体包括：
第三N型晶体管，源极或漏极连接第一P型晶体管的漏极，漏极或源极连接第二N型晶体管的漏极；栅极接收隔离控制信号；
第二开关单元，具体包括：
第四N型晶体管，源极或漏极连接第二P型晶体管的漏极，漏极或源极连接第一N型晶体管的漏极；栅极接收隔离控制信号；
第三开关单元，具体包括：
第五N型晶体管，源极或漏极连接第一N型晶体管的栅极，漏极或源极连接第一N型晶体管的漏极，栅极接收偏移消除信号；
第四开关单元，具体包括：
第六N型晶体管，源极或漏极连接第二N型晶体管的栅极，漏极或源极连接第二N型晶体管的漏极，栅极接收偏移消除信号；
均衡电路，具体包括：
第七N型晶体管，源极或漏极连接位线，漏极或源极连接互补位线，栅极接收第一均衡控制信号；
第八N型晶体管，源极连接预充电源端，漏极连接位线或者互补位线，栅极接收第二均衡控制信号；
在预充电阶段，第一电源端和第二电源端提供预充电电压，控制均衡电路将位线和互补位线上电压驱动至预充电电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，具体包括：
在预充电阶段，第一电源端和第二电源端提供预充电电压，使第一均衡控制信号和第二均衡控制信号为高电平，控制第七N型晶体管和第八N型晶体管导通；使隔离控制信号为高电平，控制第三N型晶体管和第四N型晶体管导通；使偏移控制信号为低电平，控制第五N型晶体管和第六N型晶体管关断。
在一实施例中，在偏移消除阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于断开状态，控制第三开关单元和第四开关单元均处于闭合状态，在位线和互补位线上产生补偿电压，具体包括：
在偏移消除阶段，第一电源端提供电源电压，第二电源端提供接地电压，使隔离控制信号为低电平，控制第三N型晶体管和第四N型晶体管关断；使偏移控制信号为高电平，控制第五N型晶体管和第六N型晶体管导通。
在一实施例中，在偏移消除阶段，控制均衡电路调整位线和互补位线上的补偿电压，具体包括：
在偏移消除阶段，使第一均衡控制信号的电压处于预设电压范围内一数值，使第二均衡控制信号在偏移消除阶段为低电平，控制第七N型晶体管处于可调电阻区，控制第八N型晶体管关断，调整位线和互补位线上的补偿电压；
相应地，在电荷共享阶段、感测放大阶段以及恢复阶段，控制均衡电路停止驱动位线和互补位线，具体包括：
在电荷共享阶段、感测放大阶段以及恢复阶段，使第一均衡控制信号和第二均衡控制信号为低电平，控制第七N型晶体管和第八N型晶体管关断。
在一实施例中，在电荷共享阶段，第一电源端和第二电源端提供预充电电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，控制存储单元与位线进行电荷共享，在位线和互补位线上产生电荷共享电压，具体包括：
在电荷共享阶段，第一电源端和第二电源端提供预充电电压，使隔离控制信号为高电平，控制第三N型晶体管和第四N型晶体管导通；使偏移控制信号为低电平，控制第五N型晶体管和第六N型晶体管关断，控制字线开启，控制存储单元与位线进行电荷共享。
在一实施例中，在感测放大阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，放大位线和互补位线上电压差，具体包括：
在感测放大阶段，第一电源端提供电源电压，第二电源端提供接地电压，使隔离控制信号为高电平，控制第三N型晶体管和第四N型晶体管导通；使偏移控制信号为低电平，控制第五N型晶体管和第六N型晶体管关断。
在一实施例中，在恢复阶段，第一电源端提供电源电压，第二电源端提供接地电压，控制第一开关单元和第二开关单元均处于闭合状态，控制第三开关单元和第四开关单元均处于断开状态，使位线向存储单元中写入数据，具体包括：
在恢复阶段，第一电源端提供电源电压，第二电源端提供接地电压，使隔离控制信号为高电平，控制第三N型晶体管和第四N型晶体管导通；使偏移控制信号为低电平，控制第五N型晶体管和第六N型晶体管关断。
本公开一实施例提供一种控制器，用于执行上述实施例所描述的灵敏放大器的控制方法。
本公开提供的灵敏放大器、控制器和控制方法，灵敏放大器包括第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、第一开关单元、第二开关单元、第三开关单元以及第四开关单元，第一P型晶体管的漏极连接第一N型晶体管的栅极和位线，第一P型晶体管的栅极连接第一N型晶体管的漏极，第二P型晶体管的漏极连接第二N型晶体管的栅极和互补位线，第二P型晶体管的栅极连接第二N型晶体管的漏极，第一开关单元连接于第一P型晶体管的漏极和第二N型晶体管的漏极之间，第二开关单元连接于第二P型晶体管的漏极和第一N型晶体管的漏极之间，第三开关单元连接于第一N型晶体管的栅极和漏极之间，第四开关单元连接于第二N型晶体管的栅极和漏极之间，通过如此设置，在偏移消除阶段控制第三开关单元和第四开关单元闭合，第一开关单元和第二开关单元断开，实现消除灵敏放大器的失配电压，此外，在恢复阶段，控制第三开关单元和第四开关单元断开，第一开关单元和第二开关单元闭合，由于位线连接第一P型晶体管的漏极，无需较大的隔离控制信号，即可在较短时间将位线和互补位线上放大的数据恢复到存储单元中，提升时序参数tWR性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1为一种灵敏放大器的电路原理图；
图2为图1所示的灵敏放大器的工作时序图；
图3A为图1所示的灵敏放大器处于预充电阶段的工作原理图；
图3B为图1所示的灵敏放大器处于偏移消除阶段的工作原理图；
图3C为图1所示的灵敏放大器处于电荷共享阶段的工作原理图；
图3D为图1所示的灵敏放大器处于感测放大阶段和恢复阶段的工作原理图；
图4为一种灵敏放大器的电路原理图；
图5为图4所示的灵敏放大器的工作时序图；
图6A为图4所示的灵敏放大器处于预充电阶段的工作原理图；
图6B为图4所示的灵敏放大器处于偏移消除阶段的工作原理图；
图6C为图4所示的灵敏放大器处于电荷共享阶段的工作原理图；
图6D为图4所示的灵敏放大器处于感测放大阶段和恢复阶段的工作原理图。
附图标记：
110、第一开关单元；120、第二开关单元；130、第三开关单元；140、第四开关单元；200、均衡电路；BLB、互补位线；BL、位线；VBLP、预充电电压；VCC、电源电压；VSS、接地电压；EQ、第一均衡控制信号；EQP、第二均衡控制信号；ISO、隔离控制信号；OC、偏移控制信号；PCS、第一电源端；NCS、第二电源端；T1、预充电阶段；T2、偏移消除阶段；T3、电荷共享阶段；T4、感测放大阶段；T5、恢复阶段。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
参考图1所示，一种灵敏放大器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6。
第一晶体管M1的源极连接第一电源端PCS，第二晶体管M2的源极连接第一晶体管M1的源极，第三晶体管M3的源极连接第二电源端NCS，第三晶体管M3的源极连接第四晶体管M4的源极。
第一晶体管M1的漏极连接第三晶体管M3的漏极，第二晶体管M2的漏极连接第四晶体管M4的漏极，第一晶体管M1的栅极连接第二晶体管M2的漏极，第二晶体管M2的栅极连接第一晶体管M1的漏极。
第三晶体管M3的栅极连接第五晶体管M5的源极或漏极，第三晶体管M3的栅极连接位线BL，第五晶体管M5的漏极或源极连接第四晶体管M4的漏极。第四晶体管M4的栅极连接第六晶体管M6的源极或漏极，第四晶体管M4的栅极连接互补位线BLB，第六晶体管M6的漏极或源极连接第三晶体管M3的漏极。第五晶体管M5的栅极接收隔离控制信号ISO，第六晶体管M6的栅极接收隔离控制信号ISO。
第一晶体管M1以及第二晶体管M2为P型晶体管，第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6为N型晶体管。
灵敏放大器还包括第七晶体管M7和第八晶体管M8，第七晶体管M7的源极或漏极连接第三晶体管M3的栅极，第七晶体管M7的漏极或源极连接第三晶体管M3的漏极，第七晶体管M7的栅极接收偏移控制信号OC。第八晶体管M8的源极或漏极连接第四晶体管M4的栅极，第八晶体管M8的漏极或源极连接第四晶体管M4的漏极，第八晶体管M8的栅极接收偏移控制信号OC。
灵敏放大器还包括第九晶体管M9和第十晶体管M10，第九晶体管M9的源极或漏极连接第一晶体管M1的漏极，第九晶体管M9的漏极或源极连接第二晶体管M2的漏极，第九晶体管M9的栅极接收第一均衡控制信号EQ。第十晶体管M10的漏极连接第二晶体管M2的漏极，第十晶体管M10的源极连接预充电源端，预充电电源端提供预充电电压VBLP。第十晶体管M10的栅极接收第二均衡控制信号EQP。第七晶体管M7、第八晶体管M8、第九晶体管M9以及第十晶体管M10为N型晶体管。
灵敏放大器的工作阶段包括预充电阶段T1、偏移消除阶段T2、电荷共享阶段T3、感测放大阶段T4以及恢复阶段T5。
参考图2所示和图3A所示，在预充电阶段T1，第一均衡控制信号EQ和第二均衡控制信号EQP为高电平，控制第九晶体管M9和第十晶体管M10导通。第一电源端PCS的电压和第二电源端NCS的电压为预充电电压VBLP。偏移控制信号OC为低电平，控制第七晶体管M7和第八晶体管M8关断。隔离控制信号ISO为高电平，控制第五晶体管M5和第六晶体管M6导通，字线信号WL为低电平，存储单元中晶体管关断。通过如此控制，在预充电阶段T1，将位线BL和互补位线BLB上电压充电至预充电电压VBLP。
参考图2和图3B所示，在偏移消除阶段T2，第一均衡控制信号EQ和第二均衡控制信号EQP为低电平，控制第九晶体管M9和第十晶体管M10关断。第一电源端PCS的电压为电源电压VCC，第二电源端NCS的电压为接地电压VSS。偏移控制信号OC为高电平，控制第七晶体管M7和第八晶体管M8导通。隔离控制信号ISO为低电平，控制第五晶体管M5和第六晶体管M6关断，字线信号WL为低电平，存储单元中晶体管关断。通过如此控制，在偏移消除阶段T2，在位线BL、第七晶体管M7以及第三晶体管M3之间形成电流路径，在互补位线BLB、第八晶体管M8以及第四晶体管M4之间形成电流路径，在位线BL和互补位线BLB上产生补偿电压。
参考图2和图3C所示，在电荷共享阶段T3，第一均衡控制信号EQ和第二均衡控制信号EQP为低电平，控制第九晶体管M9和第十晶体管M10关断。第一电源端PCS的电压和第二电源端NCS的电压为预充电电压VBLP。偏移控制信号OC为低电平，控制第七晶体管M7和第八晶体管M8关断。隔离控制信号ISO为高电平，控制第五晶体管M5和第六晶体管M6导通，字线信号WL为高电平，存储单元中控制晶体管导通。通过如此控制，在电荷共享阶段T3，在位线BL、第五晶体管M5以及第四晶体管M4之间形成电流路径，在互补位线BLB、第六晶体管M6以及第三晶体管M3之间形成电流路径，控制存储单元中存储电容与位线BL进行电荷共享，在位线BL和互补位线BLB上产生电荷共享电压。
参考图2和图3D所示，在感测放大阶段T4，第一均衡控制信号EQ和第二均衡控制信号EQP为低电平，控制第九晶体管M9和第十晶体管M10关断。第一电源端PCS的电压为电源电压VCC，第二电源端NCS的电压为接地电压VSS。偏移控制信号OC为低电平，控制第七晶体管M7和第八晶体管M8关断。隔离控制信号ISO为高电平，控制第五晶体管M5和第六晶体管M6导通，字线信号WL为高电平，存储单元中控制晶体管导通。通过如此控制，在感测放大阶段T4，在第一晶体管M1和第三晶体管M3之间形成电流路径，在第一晶体管M1、第六晶体管M6和互补位线BLB上形成电流路径，在第二晶体管M2和第四晶体管M4之间形成电流路径，在第二晶体管M2、第五晶体管M5和位线BL上形成电流路径，放大位线BL和互补位线BLB上电压差。
参考图2和图3D所示，在恢复阶段T5，第一均衡控制信号EQ和第二均衡控制5信号EQP为低电平，控制第九晶体管M9和第十晶体管M10关断。第一电源端PCS的电压为电源电压VCC，第二电源端NCS的电压为接地电压VSS。偏移控制信号OC为低电平，控制第七晶体管M7和第八晶体管M8关断。隔离控制信号ISO为高电平，控制第五晶体管M5和第六晶体管M6导通，字线信号WL为高电平，存储单元中控
制晶体管导通。通过如此控制，在恢复阶段T5，在第一晶体管M1和第三晶体管M30之间形成电流路径，在第一晶体管M1、第六晶体管M6和互补位线BLB上形成电流
路径，在第二晶体管M2和第四晶体管M4之间形成电流路径，在第二晶体管M2、第五晶体管M5和位线BL上形成电流路径，控制位线BL向存储单元中写入数据。
然而，在恢复阶段T5，由于在第一晶体管M1、第六晶体管M6和互补位线BLB
上形成电流路径，在第二晶体管M2、第五晶体管M5和位线BL上形成电流路径。第5五晶体管M5和第六晶体管M6由隔离控制信号ISO驱动，控制将位线BL和互补位
线BLB上放大的数据恢复到存储单元中，所以需要对第五晶体管M5和第六晶体管M6做特殊的设计。若第五晶体管M5和第六晶体管M6的栅极电压比较小，会延长将位线BL和互补位线BLB上放大的数据恢复到存储单元中时间，也就是时序参数写入
恢复时间(tWR，write recovery time)变差。其中，写入恢复时间为写入数据到预充0电阶段之间延迟。若第五晶体管M5和第六晶体管M6的栅极电压比较大，栅氧化层
可能引起晶体管电参数不稳定，如阈电压漂移、跨导下降、漏电流增加等，甚至引起栅氧化层的击穿，降低晶体管的可靠性。
如图4所示，本公开一实施例提供一种灵敏放大器，灵敏放大器包括第一P型晶
体管P1、第二P型晶体管P2、第一N型晶体管N1以及第二N型晶体管N2。灵敏放5大器还包括第一开关单元110、第二开关单元120、第三开关单元130以及第四开关
单元140。
第一P型晶体管P1的源极连接第一电源端PCS，第一P型晶体管P1的漏极连接第一N型晶体管N1的栅极，第一P型晶体管P1的漏极还连接位线BL，第一P型晶体管P1的栅极连接第一N型晶体管N1的漏极。
0第二P型晶体管P2的源极连接第一P型晶体管P1的源极，第二P型晶体管P2的漏极连接第二N型晶体管N2的栅极，第二P型晶体管P2的漏极还连接互补位线BLB，第二P型晶体管P2的栅极连接第二N型晶体管N2的漏极。
第一N型晶体管N1的源极连接第二电源端NCS，第二N型晶体管N2的源极连接第一N型晶体管N1的源极。第一开关单元110的第一端连接第一P型晶体管P1的漏极，第一开关单元110的第二端连接第二N型晶体管N2的漏极，第一开关单元110的控制端接收隔离控制信号ISO。第二开关单元120的第一端连接第一N型晶体管N1的漏极，第二开关单元120的第二端连接第二P型晶体管P2的漏极，第二开关单元120的控制端接收隔离控制信号ISO。
第三开关单元130的第一端连接第一N型晶体管N1的栅极，第三开关单元130的第二端连接第一N型晶体管N1的漏极，第三开关单元130的控制端接收偏移控制信号OC。第四开关单元140的第二端连接第二N型晶体管N2的栅极，第四开关单元140的第一端连接第二N型晶体管N2的漏极，第四开关单元140的控制端接收偏移控制信号OC。
在一些实施例中，灵敏放大器还包括均衡电路200，均衡电路200连接位线BL和互补位线BLB。
灵敏放大器的工作阶段包括预充电阶段T1、偏移消除阶段T2、电荷共享阶段T3、感测放大阶段T4以及恢复阶段T5。
在预充电阶段T1，控制第一开关单元110和第二开关单元120处于闭合状态，使第一P型晶体管P1的漏极接通第二P型晶体管P2的栅极，第一P型晶体管P1的漏极接通第二N型晶体管N2的漏极，第二P型晶体管P2的漏极接通第一P型晶体管P1的栅极，第二P型晶体管P2的漏极连接第一N型晶体管N1的漏极，控制第三开关单元130和第四开关单元140处于断开状态，使第一N型晶体管N1的栅极和漏极之间断开，使第二N型晶体管N2的栅极和漏极之间断开，使第一电源端PCS和第二电源端NCS提供预充电电压VBLP，控制均衡电路200驱动位线BL和互补位线BLB，通过如此控制，控制均衡电路200将位线BL和互补位线BLB上电压驱动至预充电电压VBLP。
在偏移消除阶段T2，控制第一开关单元110和第二开关单元120处于断开状态，使第一P型晶体管P1的漏极与第二P型晶体管P2的栅极断开，第一P型晶体管P1的漏极与第二N型晶体管N2的漏极断开，第二P型晶体管P2的漏极与第一P型晶体管P1的栅极断开，第二P型晶体管P2的漏极与第一N型晶体管N1的漏极断开，控制第三开关单元130和第四开关单元140处于闭合状态，使第一N型晶体管N1的栅极和漏极之间接通，使第二N型晶体管N2的栅极和漏极之间接通，使第一电源端PCS提供电源电压VCC，第二电源端NCS提供接地电压VSS，控制均衡电路200停止驱动位线BL和互补位线BLB，通过如此控制，将失配电压传递至位线BL和互补位线BLB上，在位线BL和互补位线BLB上产生补偿电压。
在电荷共享阶段T3，控制第一开关单元110和第二开关单元120处于闭合状态，使第一P型晶体管P1的漏极接通第二P型晶体管P2的栅极，第一P型晶体管P1的漏极接通第二N型晶体管N2的漏极，第二P型晶体管P2的漏极接通第一P型晶体管P1的栅极，第二P型晶体管P2的漏极连接第一N型晶体管N1的漏极，控制第三开关单元130和第四开关单元140处于断开状态，使第一N型晶体管N1的栅极和漏极之间断开，使第二N型晶体管N2的栅极和漏极之间断开，控制均衡电路200停止驱动位线BL和互补位线BLB，使第一电源端PCS和第二电源端NCS提供预充电电压VBLP，控制字线开启，通过如此控制，控制存储单元与位线BL进行电荷共享，在位线BL和互补位线BLB上产生电荷共享电压。
在感测放大阶段T4，控制第一开关单元110和第二开关单元120处于闭合状态，使第一P型晶体管P1的漏极接通第二P型晶体管P2的栅极，第一P型晶体管P1的漏极接通第二N型晶体管N2的漏极，第二P型晶体管P2的漏极接通第一P型晶体管P1的栅极，第二P型晶体管P2的漏极连接第一N型晶体管N1的漏极，控制第三开关单元130和第四开关单元140处于断开状态，使第一N型晶体管N1的栅极和漏极之间断开，使第二N型晶体管N2的栅极和漏极之间断开，控制均衡电路200停止驱动位线BL和互补位线BLB，使第一电源端PCS提供电源电压VCC，使第二电源端NCS提供接地电压VSS，控制字线开启，通过如此控制，放大位线BL和互补位线BLB上电压差。
在恢复阶段T5，控制第一开关单元110和第二开关单元120处于闭合状态，使第一P型晶体管P1的漏极接通第二P型晶体管P2的栅极，第一P型晶体管P1的漏极接通第二N型晶体管N2的漏极，第二P型晶体管P2的漏极接通第一P型晶体管P1的栅极，第二P型晶体管P2的漏极连接第一N型晶体管N1的漏极，控制第三开关单元130和第四开关单元140处于断开状态，使第一N型晶体管N1的栅极和漏极之间断开，使第二N型晶体管N2的栅极和漏极之间断开，控制均衡电路200停止驱动位线BL和互补位线BLB，使第一电源端PCS提供电源电压VCC，使第二电源端NCS提供接地电压VSS，控制字线开启，通过如此控制，在放大位线BL和互补位线BLB上电压差后，控制位线BL向存储单元中写入数据。
在上述技术方案中，第一P型晶体管P1的漏极连接第一N型晶体管N1的栅极和位线BL，第一P型晶体管P1的栅极连接第一N型晶体管N1的漏极，第二P型晶体管P2的漏极连接第二N型晶体管N2的栅极和互补位线BLB，第二P型晶体管P2的栅极连接第二N型晶体管N2的漏极，第一开关单元110连接于第一P型晶体管P1的漏极和第二N型晶体管N2的漏极之间，第二开关单元120连接于第二P型晶体管P2的漏极和第一N型晶体管N1的漏极之间，第三开关单元130连接于第一N型晶体管N1的栅极和漏极之间，第四开关单元140连接于第二N型晶体管N2的栅极和漏极之间，通过如此设置，在偏移消除阶段T2控制第三开关单元130和第四开关单元140闭合，第一开关单元110和第二开关单元120断开，实现消除第一N型晶体管N1和第二N型晶体管N2之间的失配电压，此外，在恢复阶段T5，控制第三开关单元130和第四开关单元140断开，第一开关单元110和第二开关单元120闭合，由于位线BL直接连接第一P型晶体管P1的漏极，无需较大的隔离控制信号ISO驱动，即可在较短时间将位线BL和互补位线BLB上放大的数据恢复到存储单元中，提升时序参数tWR性能。
在偏移消除阶段T2，控制第一开关单元110和第二开关单元120均处于断开状态，控制第三开关单元130和第四开关单元140均处于闭合状态，在位线BL和互补位线BLB上产生补偿电压，补偿电压用于补偿灵敏放大器的失配噪声，失配噪声可以为晶体管由于制造工艺引起参数不同，也可以是其他因素引起的失配，此处不做限制。由于偏移消除阶段T2，难以对补偿电压做出控制，有可能造成过多地补偿导致数据出错。基于上述考虑，在偏移消除阶段T2，可以使均衡电路200继续驱动位线BL和互补位线BLB上电压，以调整位线BL和互补位线BLB上电压的补偿电压，避免出现过渡补偿，而造成过度补偿造成数据读出错误。
在一些实施例中，均衡电路200包括第七N型晶体管N7和第八N型晶体管N8。
第七N型晶体管N7的源极或漏极连接位线BL，第七N型晶体管N7的漏极或源极连接互补位线BLB，第七N型晶体管N7的栅极接收第一均衡控制信号EQ。
第八N型晶体管N8的源极连接预充电源端，预充电源端提供预充电电压VBLP，第八N型晶体管N8的漏极连接位线BL或者互补位线BLB，第八N型晶体管N8的栅极接收第二均衡控制信号EQP。
在一些实施例中，第一开关单元110具体包括第三N型晶体管N3，第三N型晶体管N3的源极或漏极连接第一P型晶体管P1的漏极，第三N型晶体管N3的漏极或源极连接第二N型晶体管N2的漏极。第三N型晶体管N3的栅极接收隔离控制信号ISO。
在一些实施例中，第二开关单元120具体包括第四N型晶体管N4，第四N型晶体管N4源极或漏极连接第二P型晶体管P2的漏极，第四N型晶体管N4漏极或源极连接第一N型晶体管N1的漏极，第四N型晶体管N4栅极接收隔离控制信号ISO。
在一些实施例中，第三开关单元130具体包括第五N型晶体管N5，第五N型晶体管N5的源极或漏极连接第一N型晶体管N1的栅极，第五N型晶体管N5的漏极或源极连接第一N型晶体管N1的漏极，第五N型晶体管N5的栅极接收偏移控制信号OC。
在一些实施例中，第四开关单元140具体包括第六N型晶体管N6，第六N型晶体管N6的源极或漏极连接第二N型晶体管N2的栅极，第六N型晶体管N6的漏极或源极连接第二N型晶体管N2的漏极，第六N型晶体管N6的栅极接收偏移控制信号OC。
如图5和图6A所示，在预充电阶段T1，使第一均衡控制信号EQ和第二均衡控制信号EQP在预充电阶段T1为高电平，控制第七N型晶体管N7和第八N型晶体管N8导通。使隔离控制信号ISO在预充电阶段T1为高电平，控制第三N型晶体管N3和第四N型晶体管N4导通。使偏移控制信号OC在预充电阶段T1为低电平，控制第五N型晶体管N5和第六N型晶体管N6关断。使第一电源端PCS和第二电源端NCS提供电压为预充电电压VBLP。通过如此控制，在预充电阶段T1，由预充电压端通过第七N型晶体管N7和第八N型晶体管N8，驱动位线BL和互补位线BLB的电压至预充电电压VBLP。
如图5和图6B所示，在偏移消除阶段T2，使隔离控制信号ISO在偏移消除阶段T2为低电平，控制第三N型晶体管N3和第四N型晶体管N4关断。使偏移控制信号OC在偏移消除阶段T2为高电平，控制第五N型晶体管N5和第六N型晶体管N6导通。使第一电源端PCS提供电压为电源电压VCC，使第二电源端NCS提供电压为接地电压VSS。通过如此控制，在位线BL、第五N型晶体管N5和第一N型晶体管N1之间形成电流路径，在互补位线BLB、第六N型晶体管N6和第二N型晶体管N2之间形成电流路径，在位线BL和互补位线BLB上产生补偿电压。
使第一均衡控制信号EQ的电压在偏移消除阶段T2处于预设电压范围，使第二均衡控制信号EQP在偏移消除阶段T2为低电平，控制第七N型晶体管N7处于可调电阻区，控制第八N型晶体管N8关断。通过如此控制，使预充电源端停止驱动位线BL和互补位线BLB，并调节第七N型晶体管N7工作于电阻调节区，在位线BL和互补位线BLB上补偿电压过大时，在下限值EQV2和上限值EQV1之间调整第一均衡控制信号EQ的电平值，调整第七N型晶体管N7的电阻值，以实现调整位线BL和互补位线BLB上的补偿电压，避免补偿电压过大而造成过度补偿造成数据读出错误。
在一些实施例中，预设电压范围的上限值为EQV1，预设电压范围的下限值为EQV2，预设电压范围是根据第一N型晶体管N1和第二N型晶体管N2之间失配程度，和/或，根据第一P型晶体管P1和第二P型晶体管P2之间失配程度确定的。第一N型晶体管N1和第二N型晶体管N2之间失配程度可以通过多次测试获得。第一P型晶体管P1和第二P型晶体管P2之间失配程度可以通过多次测试获得。
如图5和图6C所示，在电荷共享阶段T3，使第一均衡控制信号EQ和第二均衡控制信号EQP在电荷共享阶段T3为低电平，控制第七N型晶体管N7和第八N型晶体管N8关断。使隔离控制信号在电荷共享阶段T3号为高电平，控制第三N型晶体管N3和第四N型晶体管N4导通。使偏移控制信号OC在电荷共享阶段T3为低电平，控制第五N型晶体管N5和第六N型晶体管N6关断，控制字线开启。使第一电源端PCS和第二电源端NCS提供电压为预充电电压VBLP。通过如此控制，在位线BL、第三N型晶体管N3和第二N型晶体管N2之间形成电流路径，在互补位线BLB、第四N型晶体管N4和第一N型晶体管N1之间形成电流路径，在电荷共享阶段T3控制存储单元与位线BL进行电荷共享，在位线BL和互补位线BLB之间形成电荷共享电压。
如图5和图6D所示，在感测放大阶段T4，使第一均衡控制信号EQ和第二均衡控制信号EQP在感测放大阶段T4为低电平，控制第七N型晶体管N7和第八N型晶体管N8关断。使隔离控制信号ISO在感测放大阶段T4为高电平，控制第三N型晶体管N3和第四N型晶体管N4导通。使偏移控制信号OC在感测放大阶段T4为低电平，控制第五N型晶体管N5和第六N型晶体管N6关断。使第一电源端PCS提供电压为电源电压VCC，使第二电源端NCS提供电压为接地电压VSS。通过如此控制，在第一P型晶体管P1和位线BL之间形成电流路径，在第一P型晶体管P1、第三N型晶体管N3和第二N型晶体管N2之间形成电流路径，在第二P型晶体管P2和互补位线BLB之间形成电流路径，在第二P型晶体管P2、第四N型晶体管N4和第一N型晶体管N1之间形成电流路径，放大位线BL和互补位线BLB上的电压差。
如图5和图6D所示，在恢复阶段T5，使第一均衡控制信号EQ和第二均衡控制信号EQP在恢复阶段T5为低电平，控制第七N型晶体管N7和第八N型晶体管N8关断。使隔离控制信号ISO在恢复阶段T5为高电平，控制第三N型晶体管N3和第四N型晶体管N4导通。使偏移控制信号OC在恢复阶段T5为低电平，控制第五N型晶体管N5和第六N型晶体管N6关断。使第一电源端PCS提供电压为电源电压VCC，使第二电源端NCS提供电压为接地电压VSS。通过如此控制，在第一P型晶体管P1和位线BL之间形成电流路径，在第一P型晶体管P1、第三N型晶体管N3和第二N型晶体管N2之间形成电流路径，在第二P型晶体管P2和互补位线BLB之间形成电流路径，在第二P型晶体管P2、第四N型晶体管N4和第一N型晶体管N1之间形成电流路径，在放大位线BL和互补位线BLB上的电压差后，控制位线BL向存储单元中写入数据。
在上述技术方案中，在偏移消除阶段T2，控制第五N型晶体管N5和第六N型晶体管N6导通，第三N型晶体管N3和第四N型晶体管N4关断，在位线BL和互补位线BLB上产生补偿电压。控制第七N型晶体管N7工作于可调电阻区，控制第八N型晶体管N8处于关断，由第七N型晶体管N7调节位线BL和互补位线BLB的电压，避免补偿电压过大造成数据读出错误。此外，在恢复阶段T5，控制第五N型晶体管N5和第六N型晶体管N6关断，第三N型晶体管N3和第四N型晶体管N4导通。相较于图1所示的灵敏放大器，第二晶体管M2、第五晶体管M5和位线BL之间形成电流路径，第五晶体管M5由隔离控制信号ISO驱动，需要较大隔离控制信号ISO才能提升时序参数，而本方案由于位线BL直接连接第一P型晶体管P1的漏极，无需较大的隔离控制信号ISO驱动，即可在较短时间将位线BL和互补位线BLB上放大的数据恢复到存储单元中，提升时序参数tWR性能。
本公开一实施例还提供一种控制器，用于执行上述任意一项实施例提供的灵敏放大器的控制方法。
此处需要说明的是，上述实施例所称高电平例如为大于或等于电源电压的状态，上述实施例所称低电平例如为小于或等于接地电压的状态。在这里，高电平和低电平是相对而言的，所包含的具体电压范围需要根据具体器件确定。例如，对于N型场效应管，高电平是指能够使其导通的栅极电压范围，低电平是指能够使其关断的栅极电压范围；对于P型场效应管，低电平是指能够使其导通的栅极电压范围，高电平是指能够使其关断的栅极电压范围。
需要说明的是，上述实施例所称高电平、低电平均为相对的概念(即高电平的电压值高于与其对应的低电平的电压值)，不限定高电平的具体电压值，也不限定低电平的具体电压值。并且也并不限定本具体实施例中不同信号线上施加的高电平均相等，例如所述位线上的高电平与所述字线上的高电平可以为不同电压，也不限定特定信号线在不同阶段的高电平相等，例如所述位线在写1时和读取操作时所施加的高电平可以为不同电压值。本领域内技术人员应该理解，根据工艺节点、速度要求、可靠性要求等可自行设置相应高电平和低电平的值。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。

Claims (15)

1.一种灵敏放大器，其特征在于，包括：
第一P型晶体管，源极连接第一电源端，漏极连接第一N型晶体管的栅极，所述漏极还连接位线，栅极连接所述第一N型晶体管的漏极；
第二P型晶体管，源极连接所述第一P型晶体管的源极，漏极连接第二N型晶体管的栅极，所述漏极还连接互补位线，栅极连接所述第二N型晶体管的漏极；
所述第一N型晶体管，源极连接第二电源端；
所述第二N型晶体管，源极连接所述第一N型晶体管的源极；
第一开关单元，第一端连接所述第一P型晶体管的漏极，第二端连接所述第二N型晶体管的漏极，控制端接收隔离控制信号；
第二开关单元，第一端连接所述第一N型晶体管的漏极，第二端连接所述第二P型晶体管的漏极，控制端接收所述隔离控制信号；
第三开关单元，第一端连接所述第一N型晶体管的栅极，第二端连接所述第一N型晶体管的漏极，控制端接收偏移控制信号；
第四开关单元，第二端连接所述第二N型晶体管的栅极，第一端连接所述第二N型晶体管的漏极，控制端接收所述偏移控制信号。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
均衡电路，连接所述位线和所述互补位线，用于在预充电阶段将所述位线和所述互补位线上电压驱动至预充电电压；以及在偏移消除阶段调整所述位线和所述互补位线上的补偿电压。
3.根据权利要求2所述的灵敏放大器，其特征在于，所述均衡电路，具体包括：
第七N型晶体管，源极或漏极连接所述位线，漏极或源极连接所述互补位线，栅极接收第一均衡控制信号；
第八N型晶体管，源极连接预充电源端，漏极连接所述位线或者所述互补位线，栅极接收第二均衡控制信号。
4.根据权利要求1所述的灵敏放大器，其特征在于，所述第一开关单元，具体包括：
第三N型晶体管，源极或漏极连接所述第一P型晶体管的漏极，漏极或源极连接所述第二N型晶体管的漏极；栅极接收所述隔离控制信号；
所述第二开关单元，具体包括：
第四N型晶体管，源极或漏极连接所述第二P型晶体管的漏极，漏极或源极连接所述第一N型晶体管的漏极；栅极接收所述隔离控制信号。
5.根据权利要求1所述的灵敏放大器，其特征在于，所述第三开关单元，具体包括：
第五N型晶体管，源极或漏极连接所述第一N型晶体管的栅极，漏极或源极连接所述第一N型晶体管的漏极，栅极接收所述偏移控制信号；
所述第四开关单元，具体包括：
第六N型晶体管，源极或漏极连接所述第二N型晶体管的栅极，漏极或源极连接所述第二N型晶体管的漏极，栅极接收所述偏移控制信号。
6.一种灵敏放大器的控制方法，其特征在于，所述灵敏放大器包括：
第一P型晶体管，源极连接第一电源端，漏极连接第一N型晶体管的栅极，所述漏极还连接位线，栅极连接所述第一N型晶体管的漏极；
第二P型晶体管，源极连接所述第一P型晶体管的源极，漏极连接第二N型晶体管的栅极，所述漏极还连接互补位线，栅极连接所述第二N型晶体管的漏极；
所述第一N型晶体管，源极连接第二电源端；
所述第二N型晶体管，源极连接所述第一N型晶体管的源极；
第一开关单元，第一端连接所述第一P型晶体管的漏极，第二端连接所述第二N型晶体管的漏极，控制端接收隔离控制信号；
第二开关单元，第一端连接所述第一N型晶体管的漏极，第二端连接所述第二P型晶体管的漏极，控制端接收所述隔离控制信号；
第三开关单元，第一端连接所述第一N型晶体管的栅极，第二端连接所述第一N型晶体管的漏极，控制端接收偏移控制信号；
第四开关单元，第二端连接所述第二N型晶体管的栅极，第一端连接所述第二N型晶体管的漏极，控制端接收所述偏移控制信号；
所述方法包括：
在偏移消除阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于断开状态，控制所述第三开关单元和所述第四开关单元均处于闭合状态，在所述位线和所述互补位线上产生补偿电压；
在电荷共享阶段，所述第一电源端和所述第二电源端提供预充电电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，控制存储单元与所述位线进行电荷共享，在所述位线和所述互补位线上产生电荷共享电压；
在感测放大阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，放大所述位线和所述互补位线上电压差；
在恢复阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，使所述位线向所述存储单元中写入数据。
7.根据权利要求6所述的控制方法，其特征在于，所述灵敏放大器还包括均衡电路，连接所述位线和所述互补位线；
在偏移消除阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于断开状态，控制所述第三开关单元和所述第四开关单元均处于闭合状态，在所述位线和所述互补位线上产生补偿电压之前，所述方法还包括：
在预充电阶段，所述第一电源端和所述第二电源端提供所述预充电电压，控制所述均衡电路将所述位线和所述互补位线上电压驱动至所述预充电电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态。
8.根据权利要求7所述的控制方法，其特征在于，所述方法还包括：
在所述偏移消除阶段，控制所述均衡电路调整所述位线和所述互补位线上的所述补偿电压；
在所述电荷共享阶段、所述感测放大阶段以及所述恢复阶段，控制所述均衡电路停止驱动所述位线和所述互补位线。
9.根据权利要求7或8所述的控制方法，其特征在于，
所述第一开关单元，具体包括：
第三N型晶体管，源极或漏极连接所述第一P型晶体管的漏极，漏极或源极连接所述第二N型晶体管的漏极；栅极接收所述隔离控制信号；
所述第二开关单元，具体包括：
第四N型晶体管，源极或漏极连接所述第二P型晶体管的漏极，漏极或源极连接所述第一N型晶体管的漏极；栅极接收所述隔离控制信号；
所述第三开关单元，具体包括：
第五N型晶体管，源极或漏极连接所述第一N型晶体管的栅极，漏极或源极连接所述第一N型晶体管的漏极，栅极接收偏移消除信号；
所述第四开关单元，具体包括：
第六N型晶体管，源极或漏极连接所述第二N型晶体管的栅极，漏极或源极连接所述第二N型晶体管的漏极，栅极接收偏移消除信号；
所述均衡电路，具体包括：
第七N型晶体管，源极或漏极连接所述位线，漏极或源极连接所述互补位线，栅极接收第一均衡控制信号；
第八N型晶体管，源极连接预充电源端，漏极连接所述位线或者所述互补位线，栅极接收第二均衡控制信号；
在预充电阶段，所述第一电源端和所述第二电源端提供预充电电压，控制所述均衡电路将所述位线和所述互补位线上电压驱动至预充电电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，具体包括：
在预充电阶段，所述第一电源端和所述第二电源端提供预充电电压，使所述第一均衡控制信号和所述第二均衡控制信号为高电平，控制所述第七N型晶体管和所述第八N型晶体管导通；使所述隔离控制信号为高电平，控制所述第三N型晶体管和所述第四N型晶体管导通；使所述偏移控制信号为低电平，控制所述第五N型晶体管和所述第六N型晶体管关断。
10.根据权利要求9所述的控制方法，其特征在于，在偏移消除阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于断开状态，控制所述第三开关单元和所述第四开关单元均处于闭合状态，在所述位线和所述互补位线上产生补偿电压，具体包括：
在偏移消除阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，使所述隔离控制信号为低电平，控制所述第三N型晶体管和所述第四N型晶体管关断；使所述偏移控制信号为高电平，控制所述第五N型晶体管和所述第六N型晶体管导通。
11.根据权利要求9所述的控制方法，其特征在于，在所述偏移消除阶段，控制所述均衡电路调整所述位线和所述互补位线上的补偿电压，具体包括：
在所述偏移消除阶段，使所述第一均衡控制信号的电压处于预设电压范围内一数值，使所述第二均衡控制信号在所述偏移消除阶段为低电平，控制所述第七N型晶体管处于可调电阻区，控制所述第八N型晶体管关断，调整所述位线和所述互补位线上的补偿电压；
相应地，在所述电荷共享阶段、所述感测放大阶段以及所述恢复阶段，控制所述均衡电路停止驱动所述位线和所述互补位线，具体包括：
在所述电荷共享阶段、所述感测放大阶段以及所述恢复阶段，使所述第一均衡控制信号和所述第二均衡控制信号为低电平，控制所述第七N型晶体管和所述第八N型晶体管关断。
12.根据权利要求9所述的控制方法，其特征在于，在电荷共享阶段，所述第一电源端和所述第二电源端提供所述预充电电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，控制存储单元与所述位线进行电荷共享，在所述位线和所述互补位线上产生电荷共享电压，具体包括：
在电荷共享阶段，所述第一电源端和所述第二电源端提供所述预充电电压，使所述隔离控制信号为高电平，控制所述第三N型晶体管和所述第四N型晶体管导通；使所述偏移控制信号为低电平，控制所述第五N型晶体管和所述第六N型晶体管关断，控制字线开启，控制存储单元与所述位线进行电荷共享。
13.根据权利要求9所述的控制方法，其特征在于，在感测放大阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，放大所述位线和所述互补位线上电压差，具体包括：
在感测放大阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，使所述隔离控制信号为高电平，控制所述第三N型晶体管和所述第四N型晶体管导通；使所述偏移控制信号为低电平，控制所述第五N型晶体管和所述第六N型晶体管关断。
14.根据权利要求9所述的控制方法，其特征在于，在恢复阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，控制所述第一开关单元和所述第二开关单元均处于闭合状态，控制所述第三开关单元和所述第四开关单元均处于断开状态，使所述位线向所述存储单元中写入数据，具体包括：
在恢复阶段，所述第一电源端提供电源电压，所述第二电源端提供接地电压，使所述隔离控制信号为高电平，控制所述第三N型晶体管和所述第四N型晶体管导通；使所述偏移控制信号为低电平，控制所述第五N型晶体管和所述第六N型晶体管关断。
15.一种控制器，其特征在于，用于执行如权利要求6至14中任意一项所述的灵敏放大器的控制方法。
CN202211595313.7A 2022-12-13 2022-12-13 灵敏放大器、控制器和控制方法 Pending CN118230775A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211595313.7A CN118230775A (zh) 2022-12-13 2022-12-13 灵敏放大器、控制器和控制方法
PCT/CN2023/081755 WO2024124719A1 (zh) 2022-12-13 2023-03-15 灵敏放大器、控制器和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211595313.7A CN118230775A (zh) 2022-12-13 2022-12-13 灵敏放大器、控制器和控制方法

Publications (1)

Publication Number Publication Date
CN118230775A true CN118230775A (zh) 2024-06-21

Family

ID=91484326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211595313.7A Pending CN118230775A (zh) 2022-12-13 2022-12-13 灵敏放大器、控制器和控制方法

Country Status (2)

Country Link
CN (1) CN118230775A (zh)
WO (1) WO2024124719A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394094B (zh) * 2011-10-09 2013-11-06 中国科学院微电子研究所 一种全电流灵敏放大器
CN111863051B (zh) * 2020-07-27 2022-11-22 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863055B (zh) * 2020-08-13 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111933195B (zh) * 2020-09-01 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN112767975B (zh) * 2021-02-10 2022-04-12 长鑫存储技术有限公司 灵敏放大器及其控制方法
CN114822617A (zh) * 2022-05-09 2022-07-29 长鑫存储技术有限公司 灵敏放大器
CN114999543A (zh) * 2022-06-20 2022-09-02 长江存储科技有限责任公司 感测放大电路、存储装置、操作方法及系统
CN115171752A (zh) * 2022-07-12 2022-10-11 安徽大学 Rhbd-12t抗辐照sram存储单元、芯片、模块

Also Published As

Publication number Publication date
WO2024124719A1 (zh) 2024-06-20

Similar Documents

Publication Publication Date Title
US8605529B2 (en) Sense amplifiers and exemplary applications
KR20070084785A (ko) 반도체 메모리 장치의 센스 증폭 회로 및 그의 구동 방법
CN113012729B (zh) 灵敏放大器、存储器以及控制方法
US20120188836A1 (en) Semiconductor memory apparatus
CN115691587B (zh) 灵敏放大器及控制方法
US10255956B2 (en) Semiconductor device
US20200098402A1 (en) Reversed bias compensation for sense amplifier operation
JP4146680B2 (ja) 強誘電体記憶装置及びその読み出し方法
CN114999543A (zh) 感测放大电路、存储装置、操作方法及系统
US12080340B2 (en) Control circuit, method for reading and writing and memory
KR0140175B1 (ko) 반도체 메모리 장치의 센스앰프 회로
US10522214B2 (en) Robust negative bit-line and reliability aware write assist
US8203387B2 (en) Circuit providing compensated power for sense amplifier and driving method thereof
US20090021996A1 (en) Memory Circuit, Memory Component, Data Processing System and Method of Testing a Memory Circuit
US7012841B1 (en) Circuit and method for current pulse compensation
CN118230775A (zh) 灵敏放大器、控制器和控制方法
US11763878B2 (en) Semiconductor device including sense amplifier having enhanced sensing margin and method of controlling the same
US8400850B2 (en) Semiconductor storage device and its cell activation method
JP4046364B2 (ja) 半導体記憶装置およびその動作方法
US8218384B2 (en) Sense amplifier for controlling flip error and driving method thereof
CN117636926A (zh) 灵敏放大器、控制方法及半导体存储器
WO2024093017A1 (zh) 存储器和控制方法
CN117636925A (zh) 灵敏放大器、控制方法及半导体存储器
KR100482994B1 (ko) 반도체 메모리 장치 및 그의 제조 방법
CN118629452A (zh) 灵敏放大器、控制方法及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination