CN112992200B - 灵敏放大器、存储器以及控制方法 - Google Patents

灵敏放大器、存储器以及控制方法 Download PDF

Info

Publication number
CN112992200B
CN112992200B CN202110313695.9A CN202110313695A CN112992200B CN 112992200 B CN112992200 B CN 112992200B CN 202110313695 A CN202110313695 A CN 202110313695A CN 112992200 B CN112992200 B CN 112992200B
Authority
CN
China
Prior art keywords
bit line
transistor
power supply
controllable
compensation voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110313695.9A
Other languages
English (en)
Other versions
CN112992200A (zh
Inventor
苏信政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110313695.9A priority Critical patent/CN112992200B/zh
Publication of CN112992200A publication Critical patent/CN112992200A/zh
Priority to JP2022544414A priority patent/JP7383164B2/ja
Priority to US17/655,323 priority patent/US12112825B2/en
Priority to KR1020227026505A priority patent/KR20220133898A/ko
Priority to PCT/CN2021/107522 priority patent/WO2022198856A1/zh
Priority to EP21904625.7A priority patent/EP4089677A4/en
Application granted granted Critical
Publication of CN112992200B publication Critical patent/CN112992200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请提供一种灵敏放大器、存储器以及控制方法，灵敏放大器包括：放大模块，用于在灵敏放大器处于放大阶段时，放大位线和基准位线之间的电压差，可控电源模块，与放大模块连接，用于根据位线和基准位线之间额定补偿电压范围确定驱动参数，并根据驱动参数向放大模块提供电源，以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压，其中，额定补偿电压位于额定补偿电压范围内。灵敏放大器在偏移消除阶段控制位线和基准位线之间的补偿电压位于额定补偿电压范围内，以使外部读取电路可以准确读取数据。

Description

灵敏放大器、存储器以及控制方法
技术领域
本申请涉及集成电路测试领域，更具体地，涉及一种灵敏放大器、存储器以及控制方法。
背景技术
随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。
灵敏放大器（Sense Amplifier 简称：SA）是半导体存储器的一个重要组成部分，主要作用是将位线上的小信号进行放大，进而执行读取或者写入操作。随著半导体存储器线宽的微缩，半导体存储器存储细胞的电容值随之下降，半导体存储器内电路的噪声会严重影响灵敏放大器的感测解析度，因此，半导体存储器内采用偏移消除灵敏放大器(OffsetCancellation Sense Amplifier，简称：OCSA)。
然而，在引入OSCA后，外部读取电路容易出现错误读取位线和基准位线上呈现数据。
发明内容
本申请提供一种灵敏放大器、存储器以及控制方法，其目的为在灵敏放大器的偏移消除阶段控制位线和基准位线之间的补偿电压位于额定补偿电压范围内，以使外部读取电路可以准确读取数据。
第一方面，本申请提供一种灵敏放大器，包括：
放大模块，用于在灵敏放大器处于放大阶段时，放大位线和基准位线之间的电压差；
可控电源模块，与放大模块连接，用于根据位线和基准位线之间额定补偿电压范围确定驱动参数，并根据驱动参数向放大模块提供电源，以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压；其中，额定补偿电压位于额定补偿电压范围内。
可选地，可控电源模块包括：
第一可控电源单元，与放大模块的第一端连接，用于向放大模块提供电源；
第二可控电源单元，与放大模块的第二端连接，用于向放大模块提供电源；
控制单元，与第一可控电源单元连接，还与第二可控电源单元连接，用于根据额定补偿电压范围确定驱动参数，并根据驱动参数控制第一可控电源单元和第二可控电源单元向放大模块提供电源。
在上述技术方案中，由第一可控电源单元和第二可控电源单元向放大模块提供电源，以控制放大模块在偏移消除阶段拉动位线电压和基准位线电压的幅值，控制位线和基准位线之间的补偿电压在额定补偿电压范围内，以保证在恢复阶段外部读取电路可以准确读取位线和基准位线上的数据。
可选地，第一可控电源单元包括：
N个第一可控电流源，其设有控制端、第一端和第二端，其第一端与第一供电端连接，其第二端与放大模块的第一端连接；其控制端与控制单元连接，N为正整数。
可选地，第二可控电源单元包括：
N个第二可控电流源，其设有控制端、第一端和第二端，其第一端与第二供电端连接，其第二端与放大模块的第二端连接；其控制端与控制单元连接。
可选地，控制单元用于：
根据额定补偿电压范围确定第一驱动电流范围和第二驱动电流范围；
从N个第一可控电流源中选择至少一个第一目标电流源，并从N个第二可控电流源中选择至少一个第二目标电流源，其中，至少一个第一目标电流源提供的总电流在第一驱动电流范围内；至少一个第二目标电流源提供的总电流在第二驱动电流范围内；
生成用于控制第一目标电流源工作的第一控制信号，并生成用于控制第二目标电流源工作的第二控制信号，以使第一可控电源单元控制放大模块在偏移消除阶段拉动位线和基准位线的电压，使第二可控电源单元控制放大模块在偏移消除阶段拉动位线和基准位线的电压。
在上述技术方案中，通过控制第一可控电源和第二可控电流源的工作状态，以控制第一可控电源单元和第二可控电源单元的驱动参数，控制放大模块在偏移消除阶段拉动位线电压和基准位线电压的速率，进而控制位线电压和基准位线电压的幅度，可以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压，元件制造差异引起位线和基准位线上电压偏移被额定补偿电压消除或者部分抵消，且补偿电压会也不会作为干扰因素被引入，位线和基准位线上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线和基准位线上的数据。
可选地，第i个第一可控电流源的驱动电流为
Figure 856137DEST_PATH_IMAGE001
，第j个第二可控电流源的 驱动电流为
Figure 242118DEST_PATH_IMAGE002
，
Figure 490697DEST_PATH_IMAGE003
表示单位电流。
在上述技术方案中，通过调整单位电流的幅值，可以精确调整放大模块拉动位线电压和基准位线电压的速率，进而控制拉动位线电压和基准位线电压的幅值，以在偏移消除阶段精确控制位线和基准位线之间的补偿电压在额定补偿电压范围内。
可选地，第一可控电流源为P型晶体管，第二可控电流源为N型晶体管。
可选地，放大模块包括：
至少一个交叉耦合放大电路，其设有第一端、第二端、第三端以及第四端；其第一端与第一可控电源单元的输出端连接，其第二端与第二可控电源单元的输出端连接，其第三端和位线连接，其第四端和基准位线连接。
可选地，交叉耦合放大电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一开关、第二开关、第三开关以及第四开关；
第一晶体管的第一端为交叉耦合放大电路的第一端，第二晶体管的第二端为交叉耦合放大电路的第二端，第一晶体管的第二端为交叉耦合放大电路的第三端，第三晶体管的第二端为交叉耦合放大电路的第四端；
第一晶体管的第二端与第二晶体管的第一端连接，第三晶体管的第二端与第四晶体管的第一端连接，第一晶体管的第一端与第三晶体管的第一端连接，第二晶体管的第二端与第四晶体管的第二端连接；
第一晶体管的控制端与第三晶体管的第二端连接，第二晶体管的控制端通过第一开关与第三晶体管的第二端连接，第二晶体管的控制端通过第三开关与第二晶体管的第一端连接；
第三晶体管的控制端与第一晶体管的第二端连接，第四晶体管的控制端通过第二开关与第一晶体管的第二端连接，第四晶体管的控制端通过第四开关与第四晶体管的第一端连接。
可选地，第一晶体管和第三晶体管为P型晶体管，第二晶体管和第四晶体管为N型晶体管。
第二方面，本申请提供一种存储器，包括第一方面及可选方案所涉及的灵敏放大器以及存储单元；
多个存储单元构成第一存储阵列，多个存储单元构成第二存储阵列，灵敏放大器位于第一存储阵列和第二存储阵列之间，灵敏放大器的第三端连接第一存储阵列的位线，灵敏放大器的第四端连接第二存储阵列的基准位线。
第三方面，本申请提供一种灵敏放大器的控制方法，灵敏放大器包括放大模块和可控电源模块，方法包括：
获取位线和基准位线之间的额定补偿电压范围；
根据额定补偿电压范围确定驱动参数；
根据驱动参数生成用于控制放大模块的控制信号，以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压；其中，额定补偿电压位于额定补偿电压范围内。
可选地，根据额定补偿电压范围确定驱动参数，具体包括：
根据额定补偿电压范围确定第一驱动电流范围和第二驱动电流范围。
可选地，可控电源模块包括第一可控电源单元和第二可控电源单元，根据驱动参数生成用于控制放大模块的控制信号，具体包括：
从N个第一可控电流源中选择至少一个第一目标电流源，并从N个第二可控电流源中选择至少一个第二目标电流源，其中，至少一个第一目标电流源提供的总电流在第一驱动电流范围内；至少一个第二目标电流源提供的总电流在第二驱动电流范围内；
生成用于控制第一目标电流源工作的第一控制信号，并生成用于控制第二目标电流源工作的第二控制信号。
在上述技术方案中，可控电源模块根据额定补偿电压范围确定驱动参数，并按照驱动参数向放大模块供电，可以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压，元件制造差异引起位线和基准位线上电压偏移被额定补偿电压，且补偿电压会也不会作为干扰因素被引入，位线和基准位线上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线和基准位线上的数据。
附图说明
图1为本申请一实施例提供的存储器的电路结构示意图；
图2为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图3a、图3b、图3c为本申请提供位线电压和基准位线电压的拉动幅度的对比示意图；
图4为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图5为本申请另一实施例提供的灵敏放大器的电路结构示意图；
图6为本申请另一实施例提供的数据读取的时序图；
图7为本申请另一实施例提供的灵敏放大器在偏移消除阶段的等效电路图；
图8为本申请另一实施例提供的灵敏放大器的控制方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的带。
如图1所示，本申请一实施例提供一种存储器100，存储器100包括灵敏放大器10以及多个存储单元21。多个存储单元21构成第一存储阵列20，多个存储单元21构成第二存储阵列30。第一存储阵列20中每个存储单元21与第一存储阵列20的位线BL连接，第二存储阵列30中每个存储单元21与第二存储阵列30的位线BL连接。
灵敏放大器10位于第一存储阵列20和第二存储阵列30之间，灵敏放大器10的第一端与第一供电端连接，灵敏放大器10的第二端与第二供电端连接，灵敏放大器10的第三端连接第一存储阵列20的位线，灵敏放大器10的第四端连接第二存储阵列30的位线。
每个存储单元21用于存储一位数据，第一存储阵列20的位线用于访问第一存储阵列20中各个存储单元21内存储的数据，第二存储阵列30的位线用于访问第二存储阵列30中各个存储单元21内存储的数据。灵敏放大器10用于将各个存储单元21中存储数据放大，并在第一存储阵列20的位线和第二存储阵列30的位线上呈现。灵敏放大器10还用于在完成一次数据读取操作后将存储单元21恢复至进行读取操作之前的状态。
其中，每个存储单元21包括存储电容C和访问晶体管T，存储电容C的第一端接固定 电源，例如为0.5
Figure 354748DEST_PATH_IMAGE004
，存储电容C的第二端接访问晶体管T的第一端，访问晶体管T的第二端 接位线，访问晶体管T的控制端接字线。
通过存储在存储电容C的电荷的多和少，或者，存储电容C两端电压差的高和低，来表示逻辑上的1和0。访问晶体管T用于控制是否允许或者禁止对存储电容C所存储的信息进行读取或者改写。
为了便于描述，在读取第一存储阵列20内某个存储单元21中数据时，将第一存储阵列20的位线称为位线BL，将第二存储阵列30的位线称为基准位线BLB。在读取第二存储阵列30内某个存储单元21中数据时，将第二存储阵列30的位线称为位线BL，将第一存储阵列20的位线BL称为基准位线BLB。
随著存储器线宽的微缩，存储器存储细胞的电容值随之下降，存储器内电路的噪声会严重影响灵敏放大器的感测解析度，因此，半导体存储器内采用偏移消除灵敏放大器。
在偏移消除灵敏放大器中，放大模块包括两个N型晶体管和两个P型晶体管。两个P型晶体管一直保持交叉耦合连接。在空闲阶段和偏移消除阶段，两个N晶体管采用二极管连接。在其他工作阶段，两个N型晶体管采用其他连接方式。
下面描述从第一存储阵列20的其中一个存储单元21中读取数据“1”的过程。读取数据包括空闲阶段、偏移消除阶段、预充电阶段、访问阶段、放大阶段以及恢复阶段。
在空闲阶段，放大模块内形成单交叉耦合电路，也就是两个P型晶体管构成交叉耦合反相器，两个N型晶体管均采用二极管连接，通过充电电源对位线BL和基准位线BLB进行充电。
在偏移消除阶段，放大模块内继续形成单交叉耦合电路，由于两个采用二极管连接的晶体管在制造上存在差异，在位线BL和基准位线BLB上产生补偿电压，该补偿电压可消除二极管连接的晶体管对内的晶体管制造差异（可以称为失调电压）。
在预充电阶段，放大模块内构成单交叉耦合电路，也就是其中两个晶体管构成交叉耦合反相器，另外两个晶体管的控制端悬空，电源拉动N型晶体管和P型晶体管的连接点的电压，并在连接点保留补偿电压。
在访问阶段，放大模块内构成双交叉耦合电路，也就是两个P型晶体管构成交叉耦合反相器，两个N型晶体管也构成交叉耦合反相器，使N型晶体管和P型晶体管的连接点拉动位线和基准位线电压至参考电压，并在位线BL和基准位线BLB上保留补偿电压。控制所访问的存储单元21对应的字线内的信号，使所访问的存储单元21内的访问晶体管T导通，存储电容C使位线BL的电压上升，使得位线BL的电压高于参考电压。
在放大阶段，位线BL的电压高于参考电压，使得灵敏放大器10将向上拉动位线BL的电压，并使灵敏放大器向下拉动基准位线BLB的电压下拉，由于位线BL和基准位线BLB上保留有补偿电压，使得在放大阶段可以抵消掉消除晶体管对内的晶体管制造差异，使得位线BL和基准位线BLB之间的电压差可以反映所访问存储单元21中的数据为“1”。
在恢复阶段，灵敏放大器10将位线BL和基准位线BLB的电压稳定在逻辑数据“1”，位线BL还对存储电容C充电，经过一定时间充电后，存储电容C中电荷就恢复至读取操作前的状态。再通过控制列选择线内信号使外界读取电路可以从位线BL和基准位线BLB上读取所访问的存储单元21内存储数据。
然而，在经过偏移消除阶段、预充电阶段以及放大阶段后，外部读取电路容易出现错误读取位线BL和基准位线BLB上呈现数据。
为解决上述问题，本申请提供一种灵敏放大器、存储器以及控制方法。本申请的技术构思是，在灵敏放大器处于偏移消除阶段时，控制可控电源模块向放大模块供电参数，由放大模块控制在偏移消除阶段时位线BL和基准位线BLB的补偿电压的数值，使补偿电压处于额定电压范围内，以保证在恢复阶段外部读取电路可以准确读取位线BL和基准位线BLB上的数据。
如图2所示，本申请提供一种灵敏放大器10，该灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
放大模块101用于在灵敏放大器10处于放大阶段时放大位线BL和基准位线BLB之间的电压差。可控电源模块102用于根据位线BL和基准位线BLB之间的额定补偿电压范围确定驱动参数，并根据驱动参数向放大模块101提供电源。
放大模块101在可控电源模块102的控制下，在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压（也可以成为失调电压）为额定补偿电压。其中，额定补偿电压位于额定补偿电压范围内。其中，补偿电压是指在偏移消除阶段位线电压和基准位线电压之间电压差。例如，位线BL上的电压减去基准位线BLB上的电压等于补偿电压，或者，基准位线BLB上的电压减去位线BL上的电压等于补偿电压。
在对存储单元内数据进行读取过程，位线BL和基准位线BLB上的补偿电压大小会影响数据读取的准确性，若位线BL和基准位线BLB上的补偿电压过大，则补偿电压会作为干扰因素，使得位线BL和基准位线BLB上无法准确呈现存储单元中逻辑数据。若补偿电压过小，则无法起到补偿元件制造差异引起的偏移，元件制造差异仍会引起位线BL和基准位线BLB上的电压偏移，使得位线BL和基准位线BLB上无法准确呈现存储单元中逻辑数据。
可控电源模块102的驱动能力会影响偏移消除阶段内位线BL和基准位线BLB上的 补偿电压的数值。如图3a和图3b所示，若灵敏放大器的第一端
Figure 372383DEST_PATH_IMAGE005
和第二端
Figure 663687DEST_PATH_IMAGE006
的电压 拉动能力过强，会造成位线BL和基准位线BLB上的补偿电压Vos的数值过大。使得外部读取 电路在读取位线BL和基准位线BLB上数据时总是读取逻辑数据“1”或者逻辑“0”。
如图3c所示，在本实施例中，在灵敏放大器设计阶段，可以通过仿真获得额定补偿电压范围，在灵敏放大器制造阶段，可以通过测试获得额定补偿电压范围。根据位线BL和基准位线BLB之间额定补偿电压范围确定驱动参数，并根据驱动参数向放大模块101提供电源，放大模块101在可控电源模块102的控制下，在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压Vos为额定补偿电压。
其中，额定补偿电压位于额定补偿电压范围内，经过预充电阶段、访问阶段以及放大阶段后，元件制造差异引起位线BL和基准位线BLB上的电压偏移被额定补偿电压消除或部分抵消，且补偿电压会也不会作为干扰因素被引入，位线BL和基准位线BLB上可以准确呈现存储单元中逻辑数据。
在上述技术方案中，可控电源模块根据额定补偿电压范围确定驱动参数，并按照驱动参数向放大模块供电，可以控制放大模块在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压，元件制造差异引起位线BL和基准位线BLB上电压偏移被额定补偿电压消除或部分抵消，且补偿电压会也不会作为干扰因素被引入，位线BL和基准位线BLB上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线BL和基准位线BLB上的数据。
如图4所示，本申请提供一种灵敏放大器，该灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
其中，可控电源模块102包括第一可控电源单元1021、第二可控电源单元1022以及控制单元1025，放大模块101设有第一端、第二端、第三端以及第四端。
第一可控电源单元1021的输出端与放大模块101的第一端连接，第二可控电源单元1022的输出端与放大模块101的第二端连接，控制单元1025与第一可控电源单元1021的控制端连接，控制单元1025还与第二可控电源单元1022的控制端连接。
第一可控电源单元1021和第二可控电源单元1022均用于向放大模块101提供电源，控制单元1025用于根据位线BL和基准位线BLB之间的额定补偿电压范围确定驱动参数，并根据驱动参数控制第一可控电流源1023和第二可控电流源1024向放大模块101提供电源。
放大模块在第一可控电源单元1021和第二可控电源单元1022的控制下，在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压。其中，额定补偿电压位于额定补偿电压范围内。
根据位线BL和基准位线BLB之间额定补偿电压范围确定驱动参数，并根据驱动参数向放大模块提供电源使得，放大模块在可控电源模块的控制下，在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压。
其中，额定补偿电压位于额定补偿电压范围内，经过偏移消除阶段、预充电阶段、访问阶段以及放大阶段后，元件制造差异引起位线BL和基准位线BLB上电压偏移被额定补偿电压消除或部分抵消，且补偿电压会也不会作为干扰因素被引入，位线BL和基准位线BLB上可以准确呈现存储单元中逻辑数据。
在另外一种实施例中，第一可控电源单元1021包括N个第一可控电流源1023。每个第一可控电流源1023设有控制端、第一端和第二端。每个第一可控电流源1023的第二端为第一可控电源单元1021的输出端，每个第一可控电流源1023的控制端为第一可控电源单元1021的控制端。第一可控电流源1023的第一端与第一供电端连接，第一可控电流源1023的第二端与放大模块101的第一端连接。第一可控电流源1023的控制端与控制单元1025连接，N为正整数。
第二可控电源单元1022包括N个第二可控电流源1024，第二可控电源单元1022设有控制端、第一端和第二端。每个第二可控电流源1024的第二端为第二可控电源单元1022的输出端，每个第二可控电流源1024的控制端为第二可控电源单元1022的控制端。第二可控电流源1024的第一端与第二供电端连接，第二可控电流源1024的第二端与放大模块101的第二端连接。第二可控电流源1024的控制端与控制单元1025连接。
控制单元用于根据额定补偿电压范围确定第一驱动电流范围和第二驱动电流范围，从N个第一可控电流源中选择至少一个第一目标电流源，并从N个第二可控电流源中选择至少一个第二目标电流源。其中，至少一个第一目标电流源提供的总电流在第一驱动电流范围内，至少一个第二目标电流源提供的总电流在第二驱动电流范围内。控制单元还生成用于控制第一目标电流源工作的第一控制信号，并生成用于控制第二目标电流源工作的第二控制信号，以使第一可控电源单元控制放大模块在偏移消除阶段拉动位线BL和基准位线BLB的电压，使第二可控电源单元控制放大模块在偏移消除阶段拉动位线BL和基准位线BLB的电压，进而在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压。
在另一种实施例中，第i个第一可控电流源1023提供的驱动电流为
Figure 399561DEST_PATH_IMAGE001
，第j 个第二可控电流源1024提供的驱动电流为
Figure 67303DEST_PATH_IMAGE002
，
Figure 205023DEST_PATH_IMAGE003
表示单位电流。N个第一可控电流 源1023可以提供
Figure 667229DEST_PATH_IMAGE007
个档位的驱动电流，N个第二可控电流源1024也可以提供
Figure 890400DEST_PATH_IMAGE007
个档位的驱动电流，通过调整单位电流的幅值，可以精确调整放大模块101拉动位线电压和 基准位线电压的速率，进而控制拉动位线电压和基准位线电压的幅值，以在偏移消除阶段 精确控制位线BL和基准位线BLB之间的补偿电压在额定补偿电压范围内。
在上述实施例中，通过控制第一可控电流源和第二可控电流源的工作状态，以控制第一可控电源单元和第二可控电源单元的驱动参数，控制放大模块拉动位线BL和基准位线电压的速率，进而控制拉动位线电压和基准位线电压的幅度，可以在偏移消除阶段控制放大模块拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压，元件制造差异引起位线BL和基准位线BLB上的电压偏移被额定补偿电压消除或部分抵消，且补偿电压会也不会作为干扰因素被引入，位线BL和基准位线BLB上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线BL和基准位线BLB上的数据。
如图5所示，本申请实施例提供一种灵敏放大器10，灵敏放大器10包括放大模块101和可控电源模块102，放大模块101和可控电源模块102连接。
放大模块101包括至少一个交叉耦合放大电路，每个交叉耦合放大电路设有第一端、第二端、第三端以及第四端，交叉耦合放大电路的第一端与第一可控电源单元1021的输出端连接，交叉耦合放大电路的第二端与第二可控电源单元1022的输出端连接，交叉耦合放大电路的第三端和位线BL连接，交叉耦合放大电路的第四端和基准位线BLB连接。
其中，交叉耦合放大电路为单交叉耦合放大电路，具有偏移消除功能，交叉耦合电路具体包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第一开关K1、第二开关K2、第三开关K3以及第四开关K4。
第一晶体管T1的第一端为交叉耦合放大电路的第一端，第二晶体管T2的第二端为交叉耦合放大电路的第二端，第一晶体管T1的第二端为交叉耦合放大电路的第三端，第三晶体管T3的第二端为交叉耦合放大电路的第四端。
第一晶体管T1的第二端与第二晶体管T2的第一端连接，第三晶体管T3的第二端与第四晶体管T4的第一端连接，第一晶体管T1的第一端与第三晶体管T3的第一端连接，第二晶体管T2的第二端与第四晶体管T4的第二端连接。
第一晶体管T1的控制端与第三晶体管T3的第二端连接，第二晶体管T2的控制端通过第一开关K1与第三晶体管T3的第二端连接，第二晶体管T2的控制端通过第三开关K3与第二晶体管T2的第一端连接。
第三晶体管T3的控制端与第一晶体管T1的第二端连接，第四晶体管T4的控制端通过第二开关K2与第一晶体管T1的第二端连接，第四晶体管T4的控制端通过第四开关K4与第四晶体管T4的第一端连接。
其中，第一晶体管T1和第三晶体管T3为P型晶体管，第二晶体管T2和第四晶体管T4为N型晶体管。
可控电源模块102包括第一可控电源单元1021和第二可控电源单元1022，第一可控电源单元1021包括N个第一可控电流源1023，第二可控电源单元1022包括N个第二可控电流源1024。其中，第一可控电流源1023为P型晶体管，第二可控电流源1024为N型晶体管。
下面描述从第一存储阵列20的其中一个存储单元21中读取数据“1”的过程。为便于描述，将第一晶体管T1的第二端和第二晶体管T2的第一端之间的连接线称为第一存储阵列20的内位线nBL，将第三晶体管T3的第二端和第四晶体管T4的第一端之间的连接线称为第一存储阵列20的内基准位线nBLB。
如图6所示，读取数据包括空闲阶段、偏移消除阶段、预充电阶段、访问阶段、放大阶段以及恢复阶段。
在空闲阶段，第一开关K1和至第四开关K4也闭合。第二晶体管T2的控制端与第三 晶体管T3的第二端连接，第二晶体管T2的控制端与其第一端链接，第四晶体管T4的控制端 与第一晶体管T1的第二端连接，第四晶体管T4的控制端与其第一端链接。充电开关CK1和 CK2闭合，通过充电电源对内位线nBL和内基准位线nBLB进行充电。此时，在一个实施例中， 位线BL、基准位线BLB、内位线nBL、内基准位线nBLB均被充电至0.5
Figure 96253DEST_PATH_IMAGE004
。
在偏移消除阶段，第一开关K1和第二开关K2断开，第三开关K3和第四开关K4仍然闭合。如图7所示，第二晶体管T2的第一端与控制端连接，第四晶体管T4的第一端与控制端连接，两个N型晶体管均采用二极管连接，两个P型晶体管构成交叉耦合反相器。由于两个采用二极管连接的晶体管在制造上存在差异，在位线BL和基准位线BLB上产生补偿电压，该补偿电压可消除N型晶体管对内的晶体管制造差异。N11，N12，N13中至少一个N型晶体管按照图中波形控制，N21，N22，N23中至少一个N型晶体管按照图中波形控制，可以控制第一可控电源单元1021和第二可控电源单元1022的驱动参数，以控制交叉耦合放大电路在偏移消除阶段拉动位线BL和基准位线电压的幅值，进而拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压。
在预充电阶段，第一开关K1至第四开关K4均断开。也就是两个N型晶体管构成交叉 耦合反相器，另外两个晶体管的控制端悬空，第一存储阵列20的内位线nBL的电压和内基准 位线nBLB的电压均上拉至参考电压，参考电压为存储电容C所连接固定电源的电压。在一个 实施例中，固定电源的电压为0.5
Figure 88480DEST_PATH_IMAGE004
。
在访问阶段，第一开关K1和第二开关K2闭合，第三开关K3和第四开关K4继续断开。放大模块内构成双交叉耦合电路，也就是其中两个晶体管构成交叉耦合反相器，另外两个晶体管也构成交叉耦合反相器。内位线nBL拉动位线电压，内基准位线nBLB拉动基准位线电压，并且位线BL和基准位线BLB上仍然保留着补偿电压。例如：在偏差消除阶段，位线BL上电压高于基准位线BLB的电压，差值为补偿电压Vos。在访问阶段，位线BL上电压仍然高于基准位线BLB的电压，差值也为补偿电压Vos，如果T2和T4的阈值电压之间的偏差为Vos，或者T5和T7的阈值电压之间的偏差为Vos，或者T6、T5与T8、T7共同产生的阈值电压的偏差为Vos，那么在该访问阶段，Vos对敏感放大器的影响将被消除或至少被减弱。
控制所访问的存储单元21对应的字线内的信号，使所访问的存储单元21内的访问晶体管T导通，存储电容C使位线BL的电压上升，使得位线的电压高于参考电压。
在放大阶段，第一开关K1和第二开关K2继续闭合，第三开关K3和第四开关K4继续断开。N11，N12，N13中至少一个P型晶体管按照图中波形控制，N21，N22，N23中至少一个N型晶体管按照图中波形控制，可以控制第一可控电源单元1021和第二可控电源单元1022的驱动参数，以控制交叉耦合放大电路在放大阶段拉动位线BL和基准位线电压的幅值。位线BL的电压高于参考电压，使得灵敏放大器10将向上拉动位线BL的电压，并使灵敏放大器向下拉动基准位线BLB的电压下拉。由于位线BL和基准位线BLB上保留有补偿电压，在放大阶段可以抵消掉消除灵敏放大器内N型晶体管的制造差异，使得位线BL和基准位线BLB之间的电压差可以反映所访问存储单元21中的数据为“1”。
在恢复阶段，灵敏放大器10将位线BL和基准位线BLB的电压稳定在逻辑数据“1”，位线BL还对存储电容C充电，经过一定时间充电后，存储电容C中电荷就恢复至读取操作前的状态。再通过控制列选择线内信号使外界读取电路可以从位线BL和基准位线BLB上读取所访问的存储单元21内存储数据。
在另一种实施例中，第一可控电源单元1021中，第i个P型晶体管可提供的驱动电 流为
Figure 987166DEST_PATH_IMAGE001
，第二可控电源单元1022中，第j个N型晶体管可提供的驱动电流为
Figure 697633DEST_PATH_IMAGE002
，
Figure 176019DEST_PATH_IMAGE003
表示单位电流。第一可控电源单元1021可以提供
Figure 288331DEST_PATH_IMAGE007
个档位的驱动电流， 第二可控电源单元1022也可以提供
Figure 92339DEST_PATH_IMAGE007
个档位的驱动电流，可以获得
Figure 290102DEST_PATH_IMAGE008
个档位的补偿电压。
下面举例说明可控电源模块102可以提供的驱动电流的档位，第一可控电源单元 1021包括3个P型晶体管，第1个P型晶体管可提供的驱动电流为
Figure 837758DEST_PATH_IMAGE003
，第2个P型晶体管可提供 的驱动电流为
Figure 538998DEST_PATH_IMAGE009
，第3个P型晶体管可提供的驱动电流为
Figure 779487DEST_PATH_IMAGE010
。第二可控电源单元1022包括 3个N型晶体管，第1个N型晶体管可提供的驱动电流为
Figure 198967DEST_PATH_IMAGE003
，第2个N型晶体管可提供的驱动电 流为
Figure 815893DEST_PATH_IMAGE009
，第3个N型晶体管可提供的驱动电流为
Figure 371639DEST_PATH_IMAGE010
。
可控电源模块102可以提供
Figure 783029DEST_PATH_IMAGE011
个档位的驱动电流，每个档位下N型晶体管和P型晶体 管的控制信号如下表1和表2所示。其中，“1”表示高电平控制信号，“0”表示低电平控制信 号。
表1 N型晶体管的控制信号
Figure DEST_PATH_IMAGE013AA
表2 P型晶体管的控制信号
第3个P型晶体管 第2个P型晶体管 第1个P型晶体管 驱动电流档位
1 1 0
Figure DEST_PATH_IMAGE015
1 0 1
Figure DEST_PATH_IMAGE017
1 0 0
Figure DEST_PATH_IMAGE019
0 1 1
Figure DEST_PATH_IMAGE021
0 1 0
Figure DEST_PATH_IMAGE023
0 0 1
Figure DEST_PATH_IMAGE025
0 0 0
Figure DEST_PATH_IMAGE027
在上述技术方案中，通过控制P型晶体管的导通状态和N型晶体管的导通状态，控制可控电源模块向放大模块提供驱动电流的档位，以控制放大模块在偏移消除阶段拉动位线电压和基准位线电压的幅值，可以控制放大模块在偏移消除阶段拉动位线BL和基准位线BLB之间的补偿电压为额定补偿电压，使得元件制造差异引起位线BL和基准位线BLB上电压偏移被额定补偿电压消除或部分抵消，且补偿电压会也不会作为干扰因素被引入，位线BL和基准位线BLB上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线BL和基准位线BLB上的数据。
如图8所示，本申请提供一种灵敏放大器的控制方法，灵敏放大器的结构已经在上述实施例中详细说明，此处不再赘述。该控制方法具体包括如下步骤：
S1001、获取位线和基准位线之间额定补偿电压范围。
其中，在灵敏放大器设计阶段，可以通过仿真获得额定补偿电压范围，在灵敏放大器制造阶段，可以通过测试获得额定补偿电压范围，当位线和基准位线之间补偿电压在该额定补偿电压范围内时，可以准确读取位线和基准位线上数据。也就是，元件制造差异引起位线和基准位线上电压偏移被额定补偿电压消除或部分抵消，且补偿电压会也不会作为干扰因素被引入，位线和基准位线上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线和基准位线上的数据。
S1002、根据额定补偿电压范围确定驱动参数。
其中，对灵敏放大器进行测试，获得位线和基准位线之间补偿电压与可控电源模块的驱动参数之间映射关系，再根据映射关系和额定补偿电压范围确定可控电源模块的驱动参数。
S1003、根据驱动参数生成用于控制放大模块的控制信号。
其中，在获得可控电源模块的驱动参数后，根据驱动参数生成控制信号，以控制可控电源模块按照驱动参数向放大模块供电，进而控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压。其中，额定补偿电压位于额定补偿电压范围内。
在上述技术方案中，可控电源模块根据额定补偿电压范围确定驱动参数，并按照驱动参数向放大模块供电，可以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压，元件制造差异引起位线和基准位线上电压偏移被额定补偿电压消除或者部分抵消，且补偿电压会也不会作为干扰因素被引入，位线和基准位线上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线和基准位线上的数据。
本申请提供另一种灵敏放大器的控制方法，灵敏放大器的结构已经在上述实施例中详细说明，此处不再赘述。该控制方法具体包括如下步骤：
S2001、获取位线和基准位线之间额定补偿电压范围。
其中，该步骤已经在上述实施例中详细说明，此处不再赘述。
S2002、根据额定补偿电压范围确定第一驱动电流范围和第二驱动电流范围。
其中，对灵敏放大器进行测试，获得位线和基准位线之间补偿电压与第一可控电源单元、第二可控电源单元的驱动电流之间映射关系，再根据映射关系和额定补偿电压范围确定第一可控电源模块的第一驱动电流范围和第二可控电源模块的第二驱动电流范围。
S2003、根据驱动参数生成用于控制放大模块的控制信号。
其中，在确定第一驱动电流范围后，从N个第一可控电流源中选择至少一个第一目标电流源，保证至少一个第一目标电流源提供的总电流在第一驱动电流范围内。另外，在确定第二驱动电流范围后，从N个第二可控电流源中选择至少一个第二目标电流源，保证至少一个第二目标电流源提供的总电流在第二驱动电流范围内。再生成用于控制第一目标电流源工作的第一控制信号，并生成用于控制第二目标电流源工作的第二控制信号，由第一可控电源单元和第二可控电源单元控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压。其中，额定补偿电压位于额定补偿电压范围内。
在上述实施例中，通过控制第一可控电流源和第二可控电流源的工作状态，控制可控电源模块向放大模块提供驱动电流的档位，以控制放大模块在偏移消除阶段拉动位线电压和基准位线电压的幅值，可以控制放大模块在偏移消除阶段拉动位线和基准位线之间的补偿电压为额定补偿电压，使得元件制造差异引起位线和基准位线上电压偏移被额定补偿电压消除或者部分消除，且补偿电压会也不会作为干扰因素被引入，位线和基准位线上可以准确呈现存储单元中逻辑数据，外部读取电路可以准确读取位线和基准位线上的数据。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案。

Claims (14)

1.一种灵敏放大器，其特征在于，包括：
放大模块，用于在所述灵敏放大器处于放大阶段时，放大位线和基准位线之间的电压差；
可控电源模块，与所述放大模块连接，用于根据所述位线和所述基准位线之间的额定补偿电压范围确定驱动参数，并根据所述驱动参数向所述放大模块提供电源，以控制所述放大模块在偏移消除阶段拉动所述位线和所述基准位线之间的补偿电压为额定补偿电压；其中，所述额定补偿电压位于所述额定补偿电压范围内；所述额定补偿电压范围在所述灵敏放大器设计阶段通过仿真获得或在所述灵敏放大器制造阶段通过测试获得。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述可控电源模块包括：
第一可控电源单元，与所述放大模块的第一端连接，用于向所述放大模块提供电源；
第二可控电源单元，与所述放大模块的第二端连接，用于向所述放大模块提供电源；
控制单元，与所述第一可控电源单元连接，还与所述第二可控电源单元连接，用于根据所述额定补偿电压范围确定驱动参数，并根据所述驱动参数控制所述第一可控电源单元和所述第二可控电源单元向所述放大模块提供电源。
3.根据权利要求2所述的灵敏放大器，其特征在于，所述第一可控电源单元包括：
N个第一可控电流源，其设有控制端、第一端和第二端，其第一端与第一供电端连接，其第二端与所述放大模块的第一端连接；其控制端与所述控制单元连接，N为正整数。
4.根据权利要求3所述的灵敏放大器，其特征在于，所述第二可控电源单元包括：
N个第二可控电流源，其设有控制端、第一端和第二端，其第一端与第二供电端连接，其第二端与所述放大模块的第二端连接；其控制端与所述控制单元连接。
5.根据权利要求4所述的灵敏放大器，其特征在于，所述控制单元用于：
根据所述额定补偿电压范围确定第一驱动电流范围和第二驱动电流范围；
从所述N个第一可控电流源中选择至少一个第一目标电流源，并从所述N个第二可控电流源中选择至少一个第二目标电流源，其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内；所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第一控制信号，并生成用于控制所述第二目标电流源工作的第二控制信号，以使所述第一可控电源单元控制所述放大模块在所述偏移消除阶段拉动所述位线和所述基准位线的电压，使所述第二可控电源单元控制所述放大模块在所述偏移消除阶段拉动所述位线和所述基准位线的电压。
6.根据权利要求4或5所述的灵敏放大器，其特征在于，第i个所述第一可控电流源的驱 动电流为
Figure DEST_PATH_IMAGE002A
，第j个所述第二可控电流源的驱动电流为
Figure DEST_PATH_IMAGE004A
，
Figure DEST_PATH_IMAGE006A
表示单位 电流。
7.根据权利要求4或5所述的灵敏放大器，其特征在于，所述第一可控电流源为P型晶体管，所述第二可控电流源为N型晶体管。
8.根据权利要求2至5中任意一项所述的灵敏放大器，其特征在于，所述放大模块包括：
至少一个交叉耦合放大电路，其设有第一端、第二端、第三端以及第四端；其第一端与所述第一可控电源单元的输出端连接，其第二端与所述第二可控电源单元的输出端连接，其第三端和所述位线连接，其第四端和所述基准位线连接。
9.根据权利要求8所述的灵敏放大器，其特征在于，所述交叉耦合放大电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一开关、第二开关、第三开关以及第四开关；
所述第一晶体管的第一端为所述交叉耦合放大电路的第一端，所述第二晶体管的第二端为所述交叉耦合放大电路的第二端，所述第一晶体管的第二端为所述交叉耦合放大电路的第三端，所述第三晶体管的第二端为所述交叉耦合放大电路的第四端；
所述第一晶体管的第二端与第二晶体管的第一端连接，所述第三晶体管的第二端与所述第四晶体管的第一端连接，所述第一晶体管的第一端与所述第三晶体管的第一端连接，所述第二晶体管的第二端与所述第四晶体管的第二端连接；
所述第一晶体管的控制端与所述第三晶体管的第二端连接，所述第二晶体管的控制端通过所述第一开关与所述第三晶体管的第二端连接，所述第二晶体管的控制端通过所述第三开关与所述第二晶体管的第一端连接；
所述第三晶体管的控制端与所述第一晶体管的第二端连接，所述第四晶体管的控制端通过所述第二开关与所述第一晶体管的第二端连接，所述第四晶体管的控制端通过所述第四开关与所述第四晶体管的第一端连接。
10.根据权利要求9所述的灵敏放大器，其特征在于，所述第一晶体管和第三晶体管为P型晶体管，所述第二晶体管和所述第四晶体管为N型晶体管。
11.一种存储器，其特征在于，包括如权利要求1至10中任意一项所述的灵敏放大器以及存储单元；
多个所述存储单元构成第一存储阵列，多个所述存储单元构成第二存储阵列，所述灵敏放大器位于所述第一存储阵列和所述第二存储阵列之间，所述灵敏放大器的第三端连接所述第一存储阵列的位线，所述灵敏放大器的第四端连接所述第二存储阵列的基准位线。
12.一种灵敏放大器的控制方法，其特征在于，所述灵敏放大器包括放大模块和可控电源模块，所述方法包括：
获取位线和基准位线之间额定补偿电压范围；
根据所述额定补偿电压范围确定驱动参数；
根据所述驱动参数生成用于控制放大模块的控制信号，以控制所述放大模块在偏移消除阶段拉动所述位线和所述基准位线之间的补偿电压为额定补偿电压；其中，所述额定补偿电压位于所述额定补偿电压范围内；所述额定补偿电压范围在所述灵敏放大器设计阶段通过仿真获得或在所述灵敏放大器制造阶段通过测试获得。
13.根据权利要求12所述的方法，其特征在于，根据所述额定补偿电压范围确定驱动参数，具体包括：
根据额定补偿电压范围确定第一驱动电流范围和第二驱动电流范围。
14.根据权利要求13所述的方法，其特征在于，所述可控电源模块包括第一可控电源单元和第二可控电源单元，所述第一可控电源单元包括N个第一可控电流源，所述第二可控电源单元包括N个第二可控电流源；
根据所述驱动参数生成用于控制放大模块的控制信号，具体包括：
从N个所述第一可控电流源中选择至少一个第一目标电流源，并从所述N个所述第二可控电流源中选择至少一个第二目标电流源，其中，所述至少一个第一目标电流源提供的总电流在所述第一驱动电流范围内；所述至少一个第二目标电流源提供的总电流在所述第二驱动电流范围内；
生成用于控制所述第一目标电流源工作的第一控制信号，并生成用于控制所述第二目标电流源工作的第二控制信号。
CN202110313695.9A 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法 Active CN112992200B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110313695.9A CN112992200B (zh) 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法
JP2022544414A JP7383164B2 (ja) 2021-03-24 2021-07-21 センスアンプ、メモリ及び制御方法
US17/655,323 US12112825B2 (en) 2021-03-24 2021-07-21 Sense amplifier, memory, and control method
KR1020227026505A KR20220133898A (ko) 2021-03-24 2021-07-21 감지 증폭기, 메모리 및 제어 방법
PCT/CN2021/107522 WO2022198856A1 (zh) 2021-03-24 2021-07-21 灵敏放大器、存储器以及控制方法
EP21904625.7A EP4089677A4 (en) 2021-03-24 2021-07-21 READ AMP, MEMORY AND CONTROL METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313695.9A CN112992200B (zh) 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法

Publications (2)

Publication Number Publication Date
CN112992200A CN112992200A (zh) 2021-06-18
CN112992200B true CN112992200B (zh) 2022-05-17

Family

ID=76334485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313695.9A Active CN112992200B (zh) 2021-03-24 2021-03-24 灵敏放大器、存储器以及控制方法

Country Status (6)

Country Link
US (1) US12112825B2 (zh)
EP (1) EP4089677A4 (zh)
JP (1) JP7383164B2 (zh)
KR (1) KR20220133898A (zh)
CN (1) CN112992200B (zh)
WO (1) WO2022198856A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992200B (zh) 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992202B (zh) 2021-03-24 2022-08-05 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
US11894101B2 (en) 2021-03-24 2024-02-06 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
US11823763B2 (en) 2021-03-24 2023-11-21 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
JP7301237B2 (ja) 2021-03-24 2023-06-30 チャンシン メモリー テクノロジーズ インコーポレイテッド センスアンプ、メモリ及び制御方法
EP4243021A4 (en) 2021-08-27 2024-08-14 Changxin Memory Tech Inc DETECTION AMPLIFICATION CIRCUIT AND DATA READING METHOD
CN115910149A (zh) * 2021-08-27 2023-04-04 长鑫存储技术有限公司 感测放大电路和数据读出方法
CN115148238A (zh) * 2022-06-30 2022-10-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器
JP7515653B1 (ja) 2023-04-07 2024-07-12 華邦電子股▲ふん▼有限公司 半導体記憶装置及びその制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003210A (ko) * 2002-07-02 2004-01-13 삼성전자주식회사 오프셋 보상 감지 방식을 갖는 반도체 메모리 장치
CN103474093A (zh) * 2012-06-07 2013-12-25 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
US10726898B1 (en) * 2019-06-20 2020-07-28 International Business Machines Corporation MRAM sense amplifier with second stage offset cancellation
CN111863055A (zh) * 2020-08-13 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102389A (ja) 1981-12-12 1983-06-17 Nippon Telegr & Teleph Corp <Ntt> 記憶回路
US5297097A (en) 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
JPH0757465A (ja) 1993-08-06 1995-03-03 Mitsubishi Electric Corp 半導体回路装置
KR960009956B1 (ko) * 1994-02-16 1996-07-25 현대전자산업 주식회사 반도체 소자의 감지 증폭기
US5877993A (en) 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator
JP3913377B2 (ja) 1998-11-04 2007-05-09 富士通株式会社 半導体記憶装置
JP2002025268A (ja) 2000-07-13 2002-01-25 Seiko Epson Corp 半導体装置
DE10112281B4 (de) 2001-03-14 2006-06-29 Infineon Technologies Ag Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
US7450455B2 (en) 2005-09-29 2008-11-11 Hynix Semiconductor Inc. Semiconductor memory device and driving method thereof
KR20070084781A (ko) 2006-02-22 2007-08-27 주식회사 하이닉스반도체 오픈드 비트라인 구조를 갖는 반도체 메모리 장치의 센스증폭 회로 및 그의 구동 방법
US7394714B2 (en) 2006-09-07 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit implementation of a dynamic power supply for SRAM core array
US7663953B2 (en) 2007-03-12 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for high speed sensing for extra low voltage DRAM
CN101562042B (zh) 2008-04-14 2012-06-13 北京兆易创新科技有限公司 一种适用于随机存储器的灵敏放大器
TWM358390U (en) 2008-12-24 2009-06-01 Hsiuping Inst Technology Single port SRAM having a lower power voltage in writing operation
US8488403B2 (en) * 2009-04-08 2013-07-16 Manoj Sachdev Sense-amplification with offset cancellation for static random access memories
JP2011170942A (ja) 2010-02-22 2011-09-01 Elpida Memory Inc 半導体装置
JP5091969B2 (ja) * 2010-03-23 2012-12-05 株式会社東芝 半導体記憶装置
KR20120034268A (ko) 2010-10-01 2012-04-12 삼성전자주식회사 반도체 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템들
CN102881318B (zh) 2011-07-13 2015-02-18 苏州雄立科技有限公司 一种应用于静态随机存储器中的灵敏放大器
CN102394094B (zh) 2011-10-09 2013-11-06 中国科学院微电子研究所 一种全电流灵敏放大器
US8817528B2 (en) 2012-08-17 2014-08-26 Globalfoundries Inc. Device comprising a plurality of static random access memory cells and method of operation thereof
CN103021455A (zh) 2012-12-04 2013-04-03 西安华芯半导体有限公司 一种适用于大容量静态随机存储器写操作的电路及方法
KR102234600B1 (ko) * 2014-07-09 2021-04-02 삼성전자주식회사 트랜지스터들 간의 미스매치를 보상할 수 있는 비트라인 센스 증폭기 및 이를 포함하는 반도체 메모리 장치
US9449680B2 (en) 2015-01-06 2016-09-20 Mediatek Inc. Write assist circuit and memory cell
US9390793B1 (en) 2015-03-20 2016-07-12 Sandisk Technologies Llc Leakage current compensation with reference bit line sensing in non-volatile memory
KR102432868B1 (ko) * 2015-07-17 2022-08-17 에스케이하이닉스 주식회사 비트라인 센스앰프 및 이를 이용하는 메모리 장치
KR20170055596A (ko) 2015-11-11 2017-05-22 에스케이하이닉스 주식회사 반도체 장치
CN105976859B (zh) 2016-05-20 2019-05-17 西安紫光国芯半导体有限公司 一种超低写功耗的静态随机存储器写操作的控制方法
KR20180076842A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 오프셋 제거 기능을 갖는 감지 증폭기
US10388355B1 (en) 2017-12-08 2019-08-20 Rambus Inc. Dual-domain memory
US10957366B2 (en) * 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
US11145358B2 (en) * 2018-08-31 2021-10-12 Micron Technology, Inc. Offsetting capacitance of a digit line coupled to storage memory cells coupled to a sense amplifier using offset memory cells
CN109712651B (zh) 2018-12-30 2021-05-28 成都海光微电子技术有限公司 辅助写入电路、写入电路及方法、静态存储器及电子设备
KR20210005425A (ko) 2019-07-05 2021-01-14 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 방법
CN112447208B (zh) 2019-08-30 2024-09-13 长鑫存储技术有限公司 灵敏放大器及其驱动方法、存储器
US11024365B1 (en) * 2020-02-05 2021-06-01 Samsung Electronics Co., Ltd. Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
CN111863053B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863049B (zh) * 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863052B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111739565B (zh) 2020-07-28 2024-10-01 中国电子科技集团公司第五十八研究所 一种源极电压自适应调节的灵敏放大器电路
CN112992203B (zh) 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992200B (zh) 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992201B (zh) 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992202B (zh) 2021-03-24 2022-08-05 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN113012729B (zh) 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003210A (ko) * 2002-07-02 2004-01-13 삼성전자주식회사 오프셋 보상 감지 방식을 갖는 반도체 메모리 장치
CN1471107A (zh) * 2002-07-02 2004-01-28 三星电子株式会社 带有偏置-补偿读出系统的半导体存储器件
CN103474093A (zh) * 2012-06-07 2013-12-25 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
US10726898B1 (en) * 2019-06-20 2020-07-28 International Business Machines Corporation MRAM sense amplifier with second stage offset cancellation
CN111863055A (zh) * 2020-08-13 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Analysis on Sensing Yield of Voltage Latched Sense Amplifier for Low Power DRAM;Suk Min Kim;《2018 14th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME)》;20180809;65-68 *

Also Published As

Publication number Publication date
EP4089677A1 (en) 2022-11-16
WO2022198856A1 (zh) 2022-09-29
EP4089677A4 (en) 2023-08-09
US20240005967A1 (en) 2024-01-04
US12112825B2 (en) 2024-10-08
JP7383164B2 (ja) 2023-11-17
KR20220133898A (ko) 2022-10-05
CN112992200A (zh) 2021-06-18
JP2023523493A (ja) 2023-06-06

Similar Documents

Publication Publication Date Title
CN112992200B (zh) 灵敏放大器、存储器以及控制方法
CN113012729B (zh) 灵敏放大器、存储器以及控制方法
CN111863052B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US20080285360A1 (en) Semiconductor Memory Device and Method of Reading Data Therefrom
CN111863050B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
EP3926628B1 (en) Sense amplifier, memory, and data read-out method
CN115691587B (zh) 灵敏放大器及控制方法
US12080340B2 (en) Control circuit, method for reading and writing and memory
US7852686B2 (en) Circuit and method for a sense amplifier with instantaneous pull up/pull down sensing
JPH04259991A (ja) 電流センスアンプ回路
CN115811279A (zh) 一种补偿位线失调电压的灵敏放大器及芯片与放大电路
CN211788182U (zh) 灵敏放大器和存储器
CN115457997B (zh) 一种感测放大器及其控制方法、存储器
CN116129960A (zh) 读出电路的版图结构和数据读出方法
RU2812300C2 (ru) Усилитель считывания, память и способ управления
KR100369360B1 (ko) 강유전체 메모리 장치
JP7301237B2 (ja) センスアンプ、メモリ及び制御方法
CN114187935B (zh) 一种flash存储器灵敏放大电路
CN117316228B (zh) 一种存储电路、存储器及其访问方法、电子设备
CN117174137B (zh) 灵敏放大器及其修补方法、存储器
US8174866B2 (en) Semiconductor storage device
JP3878149B2 (ja) メモリセル回路及びそれに使われるデータ書込みとデータ読取り方法
CN115083502A (zh) 存储单元的检测方法及设备
CN117352023A (zh) 一种铁电存储器、铁电存储器的读出电路及读出方法
JPH04219694A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant