CN111863049B - 灵敏放大器、存储器和灵敏放大器的控制方法 - Google Patents

灵敏放大器、存储器和灵敏放大器的控制方法 Download PDF

Info

Publication number
CN111863049B
CN111863049B CN202010733096.8A CN202010733096A CN111863049B CN 111863049 B CN111863049 B CN 111863049B CN 202010733096 A CN202010733096 A CN 202010733096A CN 111863049 B CN111863049 B CN 111863049B
Authority
CN
China
Prior art keywords
bit line
sense amplifier
node
gate
reference bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010733096.8A
Other languages
English (en)
Other versions
CN111863049A (zh
Inventor
彭春雨
王子健
卢文娟
吴秀龙
何军
李新
应战
曹堪宇
蔺智挺
陈军宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Changxin Memory Technologies Inc
Original Assignee
Anhui University
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University, Changxin Memory Technologies Inc filed Critical Anhui University
Priority to CN202010733096.8A priority Critical patent/CN111863049B/zh
Publication of CN111863049A publication Critical patent/CN111863049A/zh
Priority to PCT/CN2020/139315 priority patent/WO2022021772A1/zh
Priority to US17/441,676 priority patent/US11315610B1/en
Application granted granted Critical
Publication of CN111863049B publication Critical patent/CN111863049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，用于读取位线或参考位线上存储单元的数据；第一开关模块，被配置为当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开；当灵敏放大器针对位线读第二状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线连接。本公开可以减小灵敏放大器的功耗。

Description

灵敏放大器、存储器和灵敏放大器的控制方法
技术领域
本公开涉及半导体存储器技术领域，具体而言，涉及一种灵敏放大器、存储器和灵敏放大器的控制方法。
背景技术
随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。例如DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SRAM(StaticRandom-Access Memory，静态随机存取存储器)的存储器由于高密度、低功耗、低价格等优点，已广泛应用于各种电子设备中。
灵敏放大器(Sense Amplifier，简称SA)是半导体存储器的一个重要组成部分，其主要作用是将位线上的小信号进行放大，从而执行读取或写入操作。
功耗作为评价灵敏放大器性能的一个重要指标，直接影响着存储器的应用场景。目前，如何减小灵敏放大器的功耗，已成为亟待解决的问题。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种灵敏放大器、存储器和灵敏放大器的控制方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的灵敏放大器功耗偏高的问题。
根据本公开的第一方面，提供一种灵敏放大器，包括：放大模块，用于读取位线或参考位线上存储单元的数据；第一开关模块，被配置为当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开；当灵敏放大器针对位线读第二状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线连接。
可选地，第一开关模块被配置为当灵敏放大器处于放大阶段时，基于位线传输的电压以及数据来源控制信号，控制放大模块与参考位线的连接状态；其中，放大模块与参考位线的连接状态包括放大模块与参考位线断开以及放大模块与参考位线连接。
可选地，第一开关模块包括：第一或非门，第一或非门的第一输入端通过第一节点与放大模块连接，第一或非门的第二输入端用于接收数据来源控制信号；第一开关单元，第一开关单元的第一控制端与第一或非门的输出端连接，第一开关单元的第一端通过第二节点与放大模块连接，第一开关单元的第二端与参考位线连接。
可选地，第一开关模块还包括：第二开关单元，第二开关单元的控制端与第一节点连接，第二开关单元的第一端与第一或非门的输出端连接，第二开关单元的第二端与参考位线连接。
可选地，第一开关模块基于位线传输的电压以及数据来源控制信号，控制放大模块与参考位线的连接状态，包括：第一开关模块被配置为响应位线传输的电压、数据来源控制信号以及第一控制信号，控制放大模块与参考位线的连接状态；其中，第一开关单元还包括第二控制端，用于接收第一控制信号。
可选地，放大模块包括：第一PMOS管，第一PMOS管的漏极与第一节点连接；第一NMOS管，第一NMOS管的漏极与第一节点连接，第一NMOS管的栅极与第一PMOS管的栅极连接；第二PMOS管，第二PMOS管的漏极与第二节点连接；第二NMOS管，第二NMOS管的漏极与第二节点连接，第二NMOS管的栅极与第二PMOS管的栅极连接；第三PMOS管，第三PMOS管的漏极与第一PMOS管的源极、第二PMOS管的源极连接，第三PMOS管的栅极用于接收第一控制信号，第三PMOS管的源极用于接收电源电压；第三NMOS管，第三NMOS管的漏极与第一NMOS管的源极、第二NMOS管的源极连接，第三NMOS管的栅极用于接收第二控制信号，第三NMOS管的源极接地；其中，第一PMOS管的栅极与第二节点连接，第二PMOS管的栅极与第一节点连接。
可选地，第一开关单元包括：第四PMOS管，第四PMOS管的栅极与第一或非门的输出端连接，第四PMOS管的漏极与第二节点连接，第四PMOS管的源极与参考位线连接。
可选地，第一开关单元包括：第四PMOS管，第四PMOS管的栅极与第一或非门的输出端连接，第四PMOS管的漏极与第二节点连接，第四PMOS管的源极与参考位线连接；第四NMOS管，第四NMOS管的栅极用于接收第一控制信号，第四NMOS管的源极与第二节点连接，第四NMOS管的漏极与参考位线连接。
可选地，灵敏放大器还包括：第二开关模块，被配置为当灵敏放大器针对参考位线读第一状态且灵敏放大器处于放大阶段时，控制放大模块与位线断开；当灵敏放大器针对参考位线读第二状态且灵敏放大器处于放大阶段时，控制放大模块与位线连接。
可选地，第二开关模块包括：反相器，反相器的输入端用于接收数据来源控制信号；第二或非门，第二或非门的第一输入端与反相器的输出端连接，第二或非门的第二输入端通过第二节点与放大模块连接；第三开关单元，第三开关单元的第一控制端与第二或非门的输出端连接，第三开关单元的第一端通过第一节点与放大模块连接，第三开关单元的第二端与位线连接。
可选地，第二开关模块还包括：第四开关单元，第四开关单元的控制端与第二节点连接，第四开关单元的第一端与第二或非门的输出端连接，第四开关单元的第二端与位线连接。
可选地，第三开关单元还包括：第二控制端，用于接收第一控制信号。
可选地，第三开关单元包括：第五PMOS管，第五PMOS管的栅极与第二或非门的输出端连接，第五PMOS管的漏极与第一节点连接，第五PMOS管的源极与位线连接。
可选地，第三开关单元包括：第五PMOS管，第五PMOS管的栅极与第二或非门的输出端连接，第五PMOS管的漏极与第一节点连接，第五PMOS管的源极与位线连接；第五NMOS管，第五NMOS管的栅极用于接收第一控制信号，第五NMOS管的源极与第一节点连接，第五NMOS管的漏极与位线连接。
可选地，灵敏放大器还包括：预充模块，被配置为当灵敏放大器处于预充阶段时，对位线和参考位线进行预充电。
可选地，读第一状态为读0，读第二状态为读1。
根据本公开的第二方面，提供一种存储器，包括如上述任意一种的灵敏放大器。
根据本公开的第三方面，提供一种灵敏放大器的控制方法，包括：当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时，控制灵敏放大器与参考位线断开；当灵敏放大器针对位线读第二状态且灵敏放大器处于放大阶段时，控制灵敏放大器与参考位线连接。
在本公开的一些实施例所提供的技术方案中，第一开关模块被配置为当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。由于放大模块与参考位线断开，在放大阶段，灵敏放大器不会对参考位线上的电压进行放大，因此，在位线读第一状态时，将极大地减小灵敏放大器的功耗。另外，由于在位线读第一状态时，本公开方案不进行参考位线上电压的放大，因此，电路的信号处理速度得到了提升。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开一个实施例的灵敏放大器的示意图；
图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图；
图3示意性示出了根据本公开另一示例性实施方式的灵敏放大器的框图；
图4示意性示出了根据本公开示例性实施方式的灵敏放大器的电路图；
图5示意性示出了根据本公开示例性实施方式的第一或非门和/或第二或非门的电路图；
图6示意性示出了根据本公开另一示例性实施方式的第一或非门和/或第二或非门的电路图；
图7示意性示出了根据本公开示例性实施方式的灵敏放大器的工作时序图；
图8示出了根据本公开示例性实施方式的灵敏放大器在位线读第一状态时位线和参考位线的电压示意图；
图9示出了根据本公开示例性实施方式的灵敏放大器在位线读第二状态时位线和参考位线的电压示意图；
图10示意性示出了根据本公开的示例性实施方式的灵敏放大器的控制方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。“第一”、“第二”、“第三”、“第四”、“第五”的描述仅是为了区分，不应作为本公开的限制。
需要说明的是，本公开所说的术语“连接”，可以包括直接连接和间接连接。在直接连接中，端与端之间没有元器件，例如，开关A的第一端与开关B的第一端连接，可以是在开关A的第一端与开关B的第一端的连接线路上，只有连接线(如，金属线)，而不存在其他元器件。在间接连接中，端与端之间可以存在其他元器件，例如，开关C的第一端与开关D的第一端连接，可以是在开关C的第一端与开关D的第一端的连接线路上，除连接线外，连接线上还存在至少一个其他元器件(如，开关E等)。
图1示意性示出了根据本公开一个实施例的灵敏放大器的示意图。
参考图1，在读取位线上存储单元中数据的过程中，首先，可以对位线BL和参考位线BL_B进行预充电，使它们被预充电至VDD/2。接下来，地址被译码后打开对应字线WL，例如，行地址最低位A0低电平为偶地址，高电平为奇地址。可以规定经地址译码后的偶地址打开的是连接在位线BL上的存储单元，奇地址打开的是连接在参考位线BL_B上的存储单元。随后，存储电压与位线进行电荷共享，位线BL与参考位线BL_B产生电压差。然后，在放大阶段，无论是读0还是读1，电源VDD均会做功，将一侧位线电压拉升至VDD，另一侧位线被GND拉低至零。需要注意的是，确定偶地址还是奇地址也不限定是通过行地址最低位A0来识别，也可以是通过行地址中其他位来识别，还可以是通过对行地址中至少一位进行特定关系的处理后得出的结果来识别，本发明对此不做限定，本领域内技术人员可根据需要自行设定。
在针对位线BL读0时，因为参考位线BL_B不进行对存储单元回写的操作，参考位线BL_B的电压可以不用放大到VDD，也就是说，参考位线BL_B放大后的电位不会影响数据的读出。因此，可以在放大阶段切断灵敏放大器与参考位线BL_B的连接，以降低位线BL读0时的功耗。
鉴于此，本公开又提供了一种新的灵敏放大器。
图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图。参考图2，灵敏放大器2可以包括放大模块20和第一开关模块21。
放大模块20可以用于读取位线或参考位线上存储单元的数据；
第一开关模块21可以被配置为：当灵敏放大器2针对位线读第一状态且灵敏放大器2处于放大阶段时，控制放大模块20与参考位线断开；当灵敏放大器2针对位线读第二状态且灵敏放大器2处于放大阶段时，控制放大模块20与参考位线连接。
应当理解的是，本公开所述的读第一状态通常指代读0，读第二状态通常指代读1。然而，第一状态和第二状态可以根据需要互换，也还可以是其他类型的存储状态，本公开对此不进行限定。
通过当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时控制放大模块与参考位线断开，可以有效减小灵敏放大器的功耗，并提升电路的处理速度。
具体的，当灵敏放大器2处于放大阶段时，第一开关模块21可以基于位线传输的电压以及数据来源控制信号，控制放大模块20与参考位线的连接状态。容易理解的是，这里所说的连接状态通常指两种情况：放大模块20与参考位线断开，以及放大模块20与参考位线连接。
其中，数据来源控制信号用于指代读取的是位线还是参考位线上存储单元的数据，通常可以将行地址最低位A0作为数据来源控制信号，例如，行地址最低位A0低电平为偶地址，对应打开位线上的存储单元；行地址最低位A0高电平为奇地址，对应打开参考位线上的存储单元。然而，应当注意的是，本公开所述的数据来源控制信号还可以是能识别出读取位线还是读取参考位线上存储单元数据的任意信号，本公开对此不做限制。
第一开关模块21可以包括第一或非门和第一开关单元。
具体的，第一或非门的第一输入端通过第一节点与放大模块20连接，用于当灵敏放大器2处于放大阶段时接收位线的电压。第一或非门的第二输入端用于接收上述数据来源控制信号。
第一开关单元的第一控制端可以与第一或非门的输出端连接，第一开关单元的第一端通过第二节点与放大模块20连接，第一开关单元的第二端可以与参考位线连接。应当理解的是，第一开关单元可以用于控制放大模块20与参考位线的连接状态，该连接状态包括断开和连接。
另外，第一开关模块21还可以包括第二开关单元。
第二开关单元的控制端与第一节点连接，第二开关单元的第一端与第一或非门的输出端连接，第二开关单元的第二端与参考位线连接。
根据本公开的一些实施例，第一开关单元除包括第一控制端外，还可以包括第二控制端，用于接收第一控制信号。在这种情况下，第一开关模块21可以被配置为响应位线传输的电压、数据来源控制信号和第一控制信号，控制放大模块20与参考位线的连接状态。
在本公开的示例性实施方式中，放大模块20可以包括第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管、第三PMOS管和第三NMOS管。
具体的，第一PMOS管的漏极与第一节点连接，第一PMOS管的栅极与第二节点连接；第一NMOS管的漏极与第一节点连接，第一NMOS管的栅极与第一PMOS管的栅极连接；第二PMOS管的漏极与第二节点连接，第二PMOS管的栅极与第一节点连接；第二NMOS管的漏极与第二节点连接，第二NMOS管的栅极与第二PMOS管的栅极连接；第三PMOS管的漏极与第一PMOS管的源极、第二PMOS管的源极连接，第三PMOS管的栅极用于接收第一控制信号，第三PMOS管的源极用于接收电源电压；第三NMOS管的漏极与第一NMOS管的源极、第二NMOS管的源极连接，第三NMOS管的栅极用于接收第二控制信号，第三NMOS管的源极接地。
根据本公开的一个实施例，第一开关单元可以包括第四PMOS管。其中，第四PMOS管的栅极与第一或非门的输出端连接，第四PMOS管的漏极与第二节点连接，第四PMOS管的源极与参考位线连接。
根据本公开的另一个实施例，第一开关单元除包括第四PMOS管外，还可以包括第四NMOS管。其中，第四NMOS管的栅极用于接收第一控制信号，第四NMOS管的源极与第二节点连接，第四NMOS管的漏极与参考位线连接。
参考图3，灵敏放大器3除了包括上面描述的第一开关模块21和放大模块20外，还可以包括第二开关模块31。第二开关模块31可以被配置为执行：当灵敏放大器3针对参考位线读第一状态且灵敏放大器3处于放大阶段时，控制放大模块20与位线断开；当灵敏放大器3针对参考位线读第二状态且灵敏放大器3处于放大阶段时，控制放大模块20与位线连接。
也就是说，与第一开关模块21类似的，通过第二开关模块31可以控制放大模块20与位线的连接状态。
通过将第二开关模块配置为当灵敏放大器针对参考位线读第一状态且灵敏放大器处于放大阶段时，控制放大模块与位线断开。由于放大模块与位线断开，在放大阶段，灵敏放大器不会对位线上的电压进行放大，因此，在参考位线读第一状态时，将极大地减小灵敏放大器的功耗。另外，由于在参考位线读第一状态时，不进行位线上电压的放大，因此，电路的信号处理速度得到了提升。
另外，在利用第一开关模块21控制放大模块与参考位线的连接状态的情况下，第二开关模块31还可以用于在灵敏放大器3执行针对位线的读操作后，将读取到的信号回写至存储单元。
第二开关模块31可以包括反相器、第二或非门和第三开关单元。
其中，反相器的输入端用于接收数据来源控制信号。第二或非门的第一输入端与反相器的输出端连接，第二或非门的第二输入端通过第二节点与放大模块连接。第三开关单元的第一控制端与第二或非门的输出端连接，第三开关单元的第一端通过第一节点与放大模块20连接，第三开关单元的第二端与位线连接。
在一些实施例中，第三开关单元还包括第二控制端，用于接收第一控制信号。
另外，第二开关模块21还可以包括第四开关单元。
第四开关单元的控制端与第二节点连接，第四开关单元的第一端与第二或非门的输出端连接，第四开关单元的第二端与位线连接。
根据本公开的一个实施例，第三开关单元可以包括第五PMOS管。其中，第五PMOS管的栅极与第二或非门的输出端连接，第五PMOS管的漏极与第一节点连接，第五PMOS管的源极与位线连接。
根据本公开的另一个实施例，第三开关单元除包括第五PMOS管外，还可以包括第五NMOS管。其中，第五NMOS管的栅极用于接收第一控制信号，第五NMOS管的源极与第一节点连接，第五NMOS管的漏极与位线连接。
此外，灵敏放大器3还可以包括隔离单元。该隔离单元的第一端与第二或非门连接，隔离单元的第二端接地，隔离单元的控制端用于接收第二控制信号。具体的，隔离单元作为一个开关单元，可以例如被配置为NMOS管。
可以理解的是，上述各种配置的灵敏放大器，还可以包括预充模块。该预充模块被配置为当灵敏放大器处于预充阶段时，对位线和参考位线进行预充电。
图4示意性示出了根据本公开示例性实施方式的灵敏放大器的电路图。
在图4所示的实施例中，位线记为BL、参考位线记为BL_B、第一节点记为Q、第二节点记为QB。
第一PMOS管记为P1、第一NMOS管记为N1、第二PMOS管记为P2、第二NMOS管记为N2、第三PMOS管记为P3、第三NMOS管记为N3、第四PMOS管记为P4、第四NMOS管记为N4、第五PMOS管记为P5、第五NMOS管记为N5、第一或非门记为GNOR1、第二或非门记为GNOR2、反相器记为INV。另外，第一控制信号记为信号SAP、第二控制信号记为信号SAN。
第二开关单元被配置为NMOS晶体管N7，第四开关单元被配置为NMOS晶体管N6。
预充模块被配置为包括NMOS晶体管N8、N9和N10，通过预充控制信号PE进行预充控制。
此外，位线BL上存储单元可以包括NMOS晶体管N11和电容C1，借助于字线WL1的控制，实现电容C1中数据的读写。参考位线BL_B上存储单元可以包括NMOS晶体管N12和电容C2，借助于字线WL2的控制，实现电容C2中数据的读写。
在图4所示的实例中，将行地址最低位A0作为数据来源控制信号。
应当理解的是，图4所示电路中元器件的配置仅是示例性描绘，其中涉及的具有开关功能的元件均可以被配置为NMOS晶体管、PMOS晶体管或传输门，本公开对此不做限制。
图5示意性示出了一种或非门的电路图，该或非门可以用来实现本公开中的第一或非门GNOR1和/或第二或非门GNOR2。参考图5，该或非门可以被配置为包括两个PMOS管和两个NMOS管的电路结构，ain和bin表示第一或非门GNOR1的两个输入，cout表示第一或非门GNOR1的输出。
图6示意性示出了另一种或非门的电路图，也可以利用该或非门来实现本公开中的第一或非门GNOR1和/或第二或非门GNOR2。参考图6，该或非门可以被配置为包括两个PMOS管和两个NMOS管的电路结构，ain和bin表示第二或非门GNOR2的两个输入，cout表示第二或非门GNOR2的输出。
区别于图5所示的或非门，图6所示的或非门还可以包括隔离单元，该隔离单元可以例如被配置为NMOS晶体管N13，基于第二控制信号SAN来控制隔离单元的开关状态。
灵敏放大器读取位线的操作可以包括预充阶段、感应阶段和放大阶段。
下面以行地址最低位A0低电平时打开位线BL上存储单元为例，结合图7的时序图，对如图4所示的本公开示例性实施方式的灵敏放大器的工作过程进行说明。
读第一状态：
在预充阶段，第一控制信号SAP为高电平、第二控制信号SAN为低电平。晶体管P3和晶体管N3关断，晶体管N4和晶体管N5导通。预充控制信号PE为高电平，对位线BL和参考位线BL_B进行预充电。在这种情况下，第一节点Q和第二节点QB会被预充至VDD/2。
在感应阶段，字线WL为高电平，存储单元打开，位线BL和参考位线BL_B的电压被传输至第一节点Q和第二节点QB，进行电荷共享。
在放大阶段，第一控制信号SAP为低电平、第二控制信号SAN为高电平。晶体管P3和晶体管N3导通，晶体管N4和晶体管N5关断。在这种情况下，灵敏放大器可以迅速将第一节点Q的电压放大到低电平，将第二节点QB的电压放大到高电平，此时，晶体管N6导通，晶体管N7关断，同时，第一或非门GNOR1输出高电平，第二或非门GNOR2输出低电平，晶体管P4关断，晶体管P5导通。由此，可以看出，参考位线BL_B与灵敏放大器断开连接，通过晶体管P5和晶体管N6实现位线BL上存储单元的回写操作，即将0重新写入电容C1。
读第二状态：
在预充阶段，第一控制信号SAP为高电平、第二控制信号SAN为低电平。晶体管P3和晶体管N3关断，晶体管N4和晶体管N5导通。预充控制信号PE为高电平，对位线BL和参考位线BL_B进行预充电。在这种情况下，第一节点Q和第二节点QB会被预充至VDD/2。
在感应阶段，字线WL为高电平，存储单元打开，位线BL和参考位线BL_B的电压被传输至第一节点Q和第二节点QB，进行电荷共享。
在放大阶段，第一控制信号SAP为低电平、第二控制信号SAN为高电平。晶体管P3和晶体管N3导通，晶体管N4和晶体管N5关断。在这种情况下，灵敏放大器可以迅速将第一节点Q的电压放大到高电平，将第二节点QB的电压放大到低电平，此时，晶体管N6关断，晶体管N7导通，同时，第一或非门GNOR1输出低电平，第二或非门GNOR2输出低电平，晶体管P4导通，晶体管P5导通。由此，可以看出，参考位线BL_B与灵敏放大器连接，通过晶体管P5实现位线BL上存储单元的回写操作，即将1重新写入电容C1。
虽然上面以行地址最低位A0低电平时打开位线BL上存储单元为例进行说明，然而，本领域技术人员基于本公开的示例性方案可以联想到包含在本公开内容之内的其他方式。
图8示出了根据本公开示例性实施方式的灵敏放大器在位线读第一状态时位线和参考位线的电压示意图。
参考图8，在灵敏放大器针对位线BL读第一状态时，参考位线BL_B不参与放大，而一直保持预充时的电压VDD/2，电源不会对参考位线BL_B充电而产生功耗。
图9示出了根据本公开示例性实施方式的灵敏放大器在位线读第二状态时位线和参考位线的电压示意图。
参考图9，在灵敏放大器针对位线BL读第二状态时，参考位线BL_B与灵敏放大器保持连接，在放大阶段会对地放电，以在下个周期被预充平衡至VDD/2，不影响连续操作。
表1示出了图1所示灵敏放大器与图4所示灵敏放大器的功耗比对情况。可见，采用本公开示例性实施方式的灵敏放大器，可以有效减小功耗。
表1
Figure BDA0002604020170000131
应当理解的是，在上面的描述中，以位线读第一状态且处于放大阶段时控制放大模块与参考位线断开为例，对本公开示例性实施方式的灵敏放大器进行说明。然而，如上面提及的，基于本公开示例性实施方式的灵敏放大器，还可以在参考位线读第一状态且处于放大阶段时，控制放大模块与位线断开。由此，极大地减小灵敏放大器的功耗，并提升电路的信号处理速度。
进一步的，本公开还提供了一种灵敏放大器的控制方法。
图10示意性示出了根据本公开的示例性实施方式的灵敏放大器的控制方法的流程图。
参考图10，灵敏放大器的控制方法可以包括以下步骤：
S102.当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时，控制灵敏放大器与参考位线断开；
S104.当灵敏放大器针对位线读第二状态且灵敏放大器处于放大阶段时，控制灵敏放大器与参考位线连接。
此外，灵敏放大器的控制方法还可以包括：当灵敏放大器针对参考位线读第一状态且灵敏放大器处于放大阶段时，控制灵敏放大器与位线断开；当灵敏放大器针对参考位线读第二状态且灵敏放大器处于放大阶段时，控制灵敏放大器与位线连接。
本公开实现灵敏放大器的控制方法的过程在对灵敏放大器的描述中已进行了说明，在此不再赘述。
通过本公开的灵敏放大器的控制方法，可以有效减小灵敏放大器的功耗，并提升电路速度。
进一步的，本公开还提供了一种存储器，该存储器包括上述灵敏放大器。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (18)

1.一种灵敏放大器，其特征在于，包括：
放大模块，用于读取位线或参考位线上存储单元的数据；
第一开关模块，被配置为当所述灵敏放大器针对所述位线读第一状态且所述灵敏放大器处于放大阶段时，控制所述放大模块与所述参考位线断开；当所述灵敏放大器针对所述位线读第二状态且所述灵敏放大器处于放大阶段时，控制所述放大模块与所述参考位线连接。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一开关模块被配置为当所述灵敏放大器处于放大阶段时，基于所述位线传输的电压以及数据来源控制信号，控制所述放大模块与所述参考位线的连接状态，所述数据来源控制信号是能够识别出读取位线还是读取参考位线上存储单元数据的信号；
其中，所述放大模块与所述参考位线的连接状态包括所述放大模块与所述参考位线断开以及所述放大模块与所述参考位线连接。
3.根据权利要求2所述的灵敏放大器，其特征在于，所述第一开关模块包括：
第一或非门，所述第一或非门的第一输入端通过第一节点与所述放大模块连接，所述第一或非门的第二输入端用于接收所述数据来源控制信号；
第一开关单元，所述第一开关单元的第一控制端与所述第一或非门的输出端连接，所述第一开关单元的第一端通过第二节点与所述放大模块连接，所述第一开关单元的第二端与所述参考位线连接。
4.根据权利要求3所述的灵敏放大器，其特征在于，所述第一开关模块还包括：
第二开关单元，所述第二开关单元的控制端与所述第一节点连接，所述第二开关单元的第一端与所述第一或非门的输出端连接，所述第二开关单元的第二端与所述参考位线连接。
5.根据权利要求3所述的灵敏放大器，其特征在于，所述第一开关模块基于所述位线传输的电压以及所述数据来源控制信号，控制所述放大模块与所述参考位线的连接状态，包括：
所述第一开关模块被配置为响应所述位线传输的电压、所述数据来源控制信号以及第一控制信号，控制所述放大模块与所述参考位线的连接状态；
其中，所述第一开关单元还包括第二控制端，用于接收所述第一控制信号。
6.根据权利要求1所述的灵敏放大器，其特征在于，所述放大模块包括：
第一PMOS管，所述第一PMOS管的漏极与第一节点连接；
第一NMOS管，所述第一NMOS管的漏极与所述第一节点连接，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接；
第二PMOS管，所述第二PMOS管的漏极与第二节点连接；
第二NMOS管，所述第二NMOS管的漏极与所述第二节点连接，所述第二NMOS管的栅极与所述第二PMOS管的栅极连接；
第三PMOS管，所述第三PMOS管的漏极与所述第一PMOS管的源极、所述第二PMOS管的源极连接，所述第三PMOS管的栅极用于接收第一控制信号，所述第三PMOS管的源极用于接收电源电压；
第三NMOS管，所述第三NMOS管的漏极与所述第一NMOS管的源极、所述第二NMOS管的源极连接，所述第三NMOS管的栅极用于接收第二控制信号，所述第三NMOS管的源极接地；
其中，所述第一PMOS管的栅极与所述第二节点连接，所述第二PMOS管的栅极与所述第一节点连接。
7.根据权利要求3所述的灵敏放大器，其特征在于，所述第一开关单元包括：
第四PMOS管，所述第四PMOS管的栅极与所述第一或非门的输出端连接，所述第四PMOS管的漏极与所述第二节点连接，所述第四PMOS管的源极与所述参考位线连接。
8.根据权利要求5所述的灵敏放大器，其特征在于，所述第一开关单元包括：
第四PMOS管，所述第四PMOS管的栅极与所述第一或非门的输出端连接，所述第四PMOS管的漏极与所述第二节点连接，所述第四PMOS管的源极与所述参考位线连接；
第四NMOS管，所述第四NMOS管的栅极用于接收所述第一控制信号，所述第四NMOS管的源极与所述第二节点连接，所述第四NMOS管的漏极与所述参考位线连接。
9.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
第二开关模块，被配置为当所述灵敏放大器针对所述参考位线读第一状态且所述灵敏放大器处于放大阶段时，控制所述放大模块与所述位线断开；当所述灵敏放大器针对所述参考位线读第二状态且所述灵敏放大器处于放大阶段时，控制所述放大模块与所述位线连接。
10.根据权利要求9所述的灵敏放大器，其特征在于，所述第二开关模块包括：
反相器，所述反相器的输入端用于接收数据来源控制信号，所述数据来源控制信号是能够识别出读取位线还是读取参考位线上存储单元数据的信号；
第二或非门，所述第二或非门的第一输入端与所述反相器的输出端连接，所述第二或非门的第二输入端通过第二节点与所述放大模块连接；
第三开关单元，所述第三开关单元的第一控制端与所述第二或非门的输出端连接，所述第三开关单元的第一端通过第一节点与所述放大模块连接，所述第三开关单元的第二端与所述位线连接。
11.根据权利要求10所述的灵敏放大器，其特征在于，所述第二开关模块还包括：
第四开关单元，所述第四开关单元的控制端与所述第二节点连接，所述第四开关单元的第一端与所述第二或非门的输出端连接，所述第四开关单元的第二端与所述位线连接。
12.根据权利要求10所述的灵敏放大器，其特征在于，所述第三开关单元还包括：
第二控制端，用于接收第一控制信号。
13.根据权利要求10所述的灵敏放大器，其特征在于，所述第三开关单元包括：
第五PMOS管，所述第五PMOS管的栅极与所述第二或非门的输出端连接，所述第五PMOS管的漏极与所述第一节点连接，所述第五PMOS管的源极与所述位线连接。
14.根据权利要求12所述的灵敏放大器，其特征在于，所述第三开关单元包括：
第五PMOS管，所述第五PMOS管的栅极与所述第二或非门的输出端连接，所述第五PMOS管的漏极与所述第一节点连接，所述第五PMOS管的源极与所述位线连接；
第五NMOS管，所述第五NMOS管的栅极用于接收所述第一控制信号，所述第五NMOS管的源极与所述第一节点连接，所述第五NMOS管的漏极与所述位线连接。
15.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
预充模块，被配置为当所述灵敏放大器处于预充阶段时，对所述位线和所述参考位线进行预充电。
16.根据权利要求1至15中任一项所述的灵敏放大器，其特征在于，所述读第一状态为读0，所述读第二状态为读1。
17.一种存储器，其特征在于，包括如权利要求1至16中任一项所述的灵敏放大器。
18.一种灵敏放大器的控制方法，其特征在于，包括：
当所述灵敏放大器针对位线读第一状态且所述灵敏放大器处于放大阶段时，控制所述灵敏放大器与参考位线断开；
当所述灵敏放大器针对位线读第二状态且所述灵敏放大器处于放大阶段时，控制所述灵敏放大器与参考位线连接。
CN202010733096.8A 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法 Active CN111863049B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010733096.8A CN111863049B (zh) 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法
PCT/CN2020/139315 WO2022021772A1 (zh) 2020-07-27 2020-12-25 灵敏放大器、存储器和灵敏放大器的控制方法
US17/441,676 US11315610B1 (en) 2020-07-27 2020-12-25 Sense amplifier, memory and method for controlling sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010733096.8A CN111863049B (zh) 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法

Publications (2)

Publication Number Publication Date
CN111863049A CN111863049A (zh) 2020-10-30
CN111863049B true CN111863049B (zh) 2022-11-01

Family

ID=72948042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010733096.8A Active CN111863049B (zh) 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法

Country Status (3)

Country Link
US (1) US11315610B1 (zh)
CN (1) CN111863049B (zh)
WO (1) WO2022021772A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929112B2 (en) * 2020-07-27 2024-03-12 Anhui University Sense amplifier, memory, and method for controlling sense amplifier
CN111863049B (zh) * 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11929111B2 (en) * 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
CN112967740A (zh) * 2021-02-02 2021-06-15 中国科学院上海微系统与信息技术研究所 非易失存储器超高速读出电路及读出方法
US11894101B2 (en) 2021-03-24 2024-02-06 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
CN112992200B (zh) * 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
US11823763B2 (en) 2021-03-24 2023-11-21 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
CN112992202B (zh) * 2021-03-24 2022-08-05 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992258B (zh) * 2021-04-14 2022-05-31 长鑫存储技术有限公司 含片上ecc的信号处理电路和存储器
CN116417027A (zh) * 2021-12-31 2023-07-11 长鑫存储技术有限公司 一种控制放大方法及电路、灵敏放大器和半导体存储器
CN116417026A (zh) 2021-12-31 2023-07-11 长鑫存储技术有限公司 一种控制放大电路、灵敏放大器和半导体存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226014A (en) * 1990-12-24 1993-07-06 Ncr Corporation Low power pseudo-static ROM
CN1450564A (zh) * 2003-04-25 2003-10-22 芯成半导体（上海）有限公司 一种用于非挥发性存储器的平衡对称式读出放大电路
CN106469567A (zh) * 2015-08-18 2017-03-01 三星电子株式会社 半导体存储器装置
CN107103922A (zh) * 2016-02-22 2017-08-29 意法半导体(鲁塞)公司 具有偏移补偿的动态感测放大器
CN110610730A (zh) * 2019-09-02 2019-12-24 上海华虹宏力半导体制造有限公司 灵敏放大器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116157B2 (en) * 2007-11-20 2012-02-14 Qimonda Ag Integrated circuit
US8462573B2 (en) * 2010-06-10 2013-06-11 Mosaid Technolgies Incorporated Semiconductor memory device with sense amplifier and bitline isolation
CN102543146A (zh) * 2012-01-19 2012-07-04 北京大学 Flash灵敏放大器
US20140192603A1 (en) * 2013-01-08 2014-07-10 Lsi Corporation Differential sense amplifier for solid-state memories
CN105761748B (zh) * 2016-02-23 2018-05-25 宁波大学 一种防御差分功耗分析的静态随机存储器
CN111145799A (zh) 2018-11-06 2020-05-12 长鑫存储技术有限公司 灵敏放大器和半导体存储器
CN111863049B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226014A (en) * 1990-12-24 1993-07-06 Ncr Corporation Low power pseudo-static ROM
CN1450564A (zh) * 2003-04-25 2003-10-22 芯成半导体（上海）有限公司 一种用于非挥发性存储器的平衡对称式读出放大电路
CN106469567A (zh) * 2015-08-18 2017-03-01 三星电子株式会社 半导体存储器装置
CN107103922A (zh) * 2016-02-22 2017-08-29 意法半导体(鲁塞)公司 具有偏移补偿的动态感测放大器
CN110610730A (zh) * 2019-09-02 2019-12-24 上海华虹宏力半导体制造有限公司 灵敏放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sherif M. Sharroush.Low-power and high-speed DRAM readout scheme.《 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS)》.2013, *

Also Published As

Publication number Publication date
US11315610B1 (en) 2022-04-26
CN111863049A (zh) 2020-10-30
WO2022021772A1 (zh) 2022-02-03

Similar Documents

Publication Publication Date Title
CN111863049B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863051B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863052B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863055B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111933195B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
JP3416062B2 (ja) 連想メモリ（ｃａｍ）
CN111863053A (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US8144537B2 (en) Balanced sense amplifier for single ended bitline memory architecture
CN111933194B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US5539691A (en) Semiconductor memory device and method for reading and writing data therein
WO2022021773A1 (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN113470705B (zh) 灵敏放大器、存储器和数据读出方法
US11929112B2 (en) Sense amplifier, memory, and method for controlling sense amplifier
CN211788182U (zh) 灵敏放大器和存储器
EP0420189B1 (en) Sense amplifier circuit
JPH04238197A (ja) センスアンプ回路
JPH11162176A (ja) 半導体記憶装置
CN114327368B (zh) 一种xnor运算的存算电路
US20230005523A1 (en) Control circuit, method for reading and writing and memory
US8837244B2 (en) Memory output circuit
CN107818801B (zh) 灵敏放大器电路和存储器
JP3828847B2 (ja) 半導体記憶装置
TWI840858B (zh) 控制電路、讀寫方法以及存儲器
JPS6236798A (ja) ダイナミツクランダムアクセスメモリ
KR100264213B1 (ko) 반도체 메모리의 센스앰프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant