CN116417026A - 一种控制放大电路、灵敏放大器和半导体存储器 - Google Patents

一种控制放大电路、灵敏放大器和半导体存储器 Download PDF

Info

Publication number
CN116417026A
CN116417026A CN202111657770.XA CN202111657770A CN116417026A CN 116417026 A CN116417026 A CN 116417026A CN 202111657770 A CN202111657770 A CN 202111657770A CN 116417026 A CN116417026 A CN 116417026A
Authority
CN
China
Prior art keywords
signal
switching tube
circuit
voltage value
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111657770.XA
Other languages
English (en)
Inventor
尚为兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111657770.XA priority Critical patent/CN116417026A/zh
Priority to EP22912974.7A priority patent/EP4276829A1/en
Priority to PCT/CN2022/079726 priority patent/WO2023123668A1/zh
Priority to US17/807,135 priority patent/US11894048B2/en
Priority to TW111127066A priority patent/TWI831298B/zh
Publication of CN116417026A publication Critical patent/CN116417026A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开实施例提供了一种控制放大电路、灵敏放大器和半导体存储器，该控制放大电路包括：电源输出电路，用于接收电源切换信号，并根据电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号；隔离控制电路，用于接收控制指令信号和所述预设电源信号，并根据所述控制指令信号生成隔离控制信号；放大电路，用于接收所述隔离控制信号和待处理信号，并基于所述隔离控制信号对所述待处理信号进行放大，得到目标放大信号。这样，通过控制放大电路，可以至少部分改善信号放大速度慢和电路噪声大的问题。

Description

一种控制放大电路、灵敏放大器和半导体存储器
技术领域
本公开涉及半导体存储器技术领域，尤其涉及一种控制放大电路、灵敏放大器和半导体存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在数据读取的过程中，每个存储单元的读出数据信号依次经由本地数据线、全局数据线和数据总线进行读出；反之，在数据写入的过程中，则写入数据信号依次经由数据总线、全局数据线和本地数据线向存储单元写入。
目前，在DRAM中存在灵敏放大器，用于进行信号放大处理，但是相关技术中灵敏放大器的放大速度慢，且容易产生噪声。
发明内容
本公开提供了一种控制放大电路、灵敏放大器和半导体存储器，能够改善信号放大速度慢且容易产生噪声的问题。
第一方面，本公开实施例提供了一种控制放大电路，包括：
电源输出电路，用于接收电源切换信号，并根据电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号；
隔离控制电路，用于接收控制指令信号和预设电源信号，并根据控制指令信号生成隔离控制信号；
放大电路，用于接收隔离控制信号和待处理信号，并基于隔离控制信号对待处理信号进行放大，得到目标放大信号。
在一些实施例中，电源切换信号包括第一电源切换信号和/或第二电源切换信号，控制放大电路还包括电源切换电路；电源切换电路，用于输出第一电源切换信号和/或第二电源切换信号；电源输出电路，具体用于接收第一电源切换信号和/或第二电源切换信号，并根据第一电源切换信号和/或第二电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号。
在一些实施例中，预设电压值包括第一电压值和第二电压值；电源输出电路，还用于在第一电源切换信号处于第一电平状态，且第二电源切换信号处于第二电平状态时，选择第一电压值输出为预设电源信号；或者在第一电源切换信号处于第二电平状态，且第二电源切换信号处于第一电平状态时，选择第二电压值输出为预设电源信号；其中，第一电压值和第二电压值均属于第二电平状态，且第一电压值大于第二电压值。
在一些实施例中，信号控制电路，用于输出控制指令信号；隔离控制电路，还用于在控制指令信号处于第一状态时，生成具有第三电压值的隔离控制信号；或者在控制指令信号处于第二状态时，生成与预设电源信号电压值相同的隔离控制信号；其中，第一状态为第一电平状态或第二电平状态，第二状态为第一电平状态或第二电平状态，第一状态与第二状态所处的电平状态不同；第三电压值属于第一电平状态，且第三电压值小于第二电压值。
在一些实施例中，电源输出电路包括第一预设电源、第二预设电源、第一开关管和第二开关管；其中，第一开关管的第一端与第一电源切换信号连接，第二开关管的第一端与第二电源切换信号连接；第一开关管的第二端与第一预设电源连接，第二开关管的第二端与第二预设电源连接；第一开关管的第三端，与第二开关管的第三端连接，用于输出预设电源信号；其中，第一预设电源用于输出第一电压值，第二预设电源用于输出第二电压值。
在一些实施例中，隔离控制电路包括第一反向器、第三开关管和第四开关管；其中，第一反向器的输入端与控制指令信号连接，第一反向器的输出端分别与第三开关管的第一端和第四开关管的第一端连接；第三开关管的第二端与预设电源信号连接，第四开关管的第三端与地信号连接；第三开关管的第三端，与第四开关管的第二端连接，用于输出隔离控制信号。
在一些实施例中，放大电路包括交叉耦合电路和控制电路；其中，放大电路，还用于通过交叉耦合电路接收待处理信号，通过控制电路接收隔离控制信号，并根据隔离控制信号对待处理信号进行放大处理，得到目标放大信号。
在一些实施例中，交叉耦合电路包括第五开关管、第六开关管、第七开关管和第八开关管，控制电路包括第九开关管和第十开关管；
第五开关管的第一端，与第九开关管的第三端连接，用于接收待处理信号，第五开关管的第二端、第七开关管的第三端、第八开关管的第一端与第十开关管的第二端连接；
第六开关管的第一端，与第十开关管的第三端连接，用于接收参考待处理信号，第六开关管的第二端、第八开关管的第三端、第七开关管的第一端与第九开关管的第二端连接；
第五开关管的第三端、第六开关管的第三端与第一参考信号连接，第七开关管的第二端、第八开关管的第二端与第二参考信号连接，第九开关管的第一端、第十开关管的第一端与隔离控制信号连接。
在一些实施例中，放大电路还包括第一参考电路和第二参考电路；其中，第一参考电路，用于接收第一参考控制信号，并根据第一参考控制信号，输出第一参考信号；第二参考电路，用于接收第二参考控制信号，并根据第二参考控制信号，输出第二参考信号；其中，第一参考信号的电压值为第四电压值或者第五电压值，第二参考信号的电压值为第四电压值或者第六电压值，第四电压值为第五电压值和第六电压值的中间值。
在一些实施例中，第一参考电路包括n个第十一开关管，n为正整数；第十一开关管的第一端与第一参考控制信号连接，第十一开关管的第三端与地信号连接；第十一开关管的第二端，与第一参考电路的输出端连接，用于输出第一参考信号。
在一些实施例中，第二参考电路包括m个第十二开关管，m为正整数；第十二开关管的第一端与第二参考控制信号连接，第十二开关管的第二端与第三预设电源连接；第十二开关管的第二端，与第二参考电路的输出端连接，用于输出第二参考信号。
在一些实施例中，放大电路还包括第一信号建立电路和第二信号建立电路；其中，第一信号建立电路，用于接收第一控制输入信号，输出第一参考控制信号；第二信号建立电路，用于接收第二控制输入信号，输出第二参考控制信号。
在一些实施例中，第一信号建立电路包括n个第二反向器，第二信号建立电路包括n个第三反向器；其中，第二反向器的输入端与第一控制输入信号连接，第二反向器的输出端用于输出第一参考控制信号；其中，在n个第二反向器中，每个第十一开关管的第一参考控制信号通过一个第二反向器输出；第三反向器的输入端与第一控制输入信号连接，第三反向器的输出端用于输出第二参考控制信号；其中，在m个第三反向器中，每个第十二开关管的第二参考控制信号通过一个第三反向器输出。
在一些实施例中，放大电路还包括预充电路，且预充电路包括第十三开关管和第十四开关管；其中，第十三开关管的第一端、第十四开关管的第一端与预充信号连接；第十三开关管的第二端与第四预设电源连接，第十三开关管的第三端与第六开关管的第二端连接；
第十四开关管的第三端与第五开关管的第二端连接，第十四开关管的第二端与第六开关管的第二端连接。
在一些实施例中，放大电路还包括噪声消除电路，噪声消除电路包括第十五开关管和第十六开关管；其中，第十五开关管的第一端、第十六开关管的第一端与噪声消除信号连接；第十五开关管的第二端与第五开关管的第二端连接，第十五开关管的第三端与第五开关管的第一端连接；第十六开关管的第二端与第六开关管的第二端连接，第十六开关管的第三端与第六开关管的第一端连接。
在一些实施例中，第一开关管、第二开关管、第三开关管、第七开关管和第八开关管为P型沟道场效应管；第四开关管、第五开关管、第六开关管、第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第十四开关管、第十五开关管和第十六开关管为N型沟道场效应管。
第二方面，本公开实施例提供了一种放大电路的控制方法，应用于与目标检测单元连接的放大电路，控制方法包括：
在放大电路处于第一放大阶段时，电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第二电压值的隔离控制信号，放大电路接收隔离控制信号和待处理信号，对待处理信号进行初步放大处理；
在放大电路处于演进阶段时，电源输出电路根据电源切换信号选择第一电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第一电压值的隔离控制信号，放大电路接收根据隔离控制信号对待处理信号进行二次放大处理。
在一些实施例中，放大电路还处于待机阶段、第一电荷分享阶段、第二电荷分享阶段和预充阶段；该方法还包括：
在放大电路处于待机阶段、第二电荷分享阶段或预充阶段时，电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第二电压值的隔离控制信号；在放大电路处于第一电荷分享阶段时，电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第一状态的控制指令信号生成具有第三电压值的隔离控制信号，放大电路接收待处理信号执行第一电荷分享。
第二方面，本公开实施例提供了一种灵敏放大器，包括如第一方面中任一项所述的灵敏放大器。
第三方面，本公开实施例提供了一种半导体存储器，包括如第三方面中任一项所述的灵敏放大器。
本公开实施例提供了一种控制放大电路、灵敏放大器和半导体存储器，该控制放大电路包括：电源输出电路，用于接收电源切换信号，并根据电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号；隔离控制电路，用于接收控制指令信号和预设电源信号，并根据控制指令信号生成隔离控制信号；放大电路，用于接收隔离控制信号和待处理信号，并基于隔离控制信号对待处理信号进行放大，得到目标放大信号。这样，利用电源切换信号能够调整预设电源信号的具体电压值大小，进而调整隔离控制电路的具体电压值大小，优化信号放大过程，部分改善信号放大速度慢、容易产生噪声的问题。
附图说明
图1为一种灵敏放大器的应用场景示意图；
图2为本公开实施例提供的一种控制放大电路的组成结构示意图；
图3为本公开实施例提供的另一种控制放大电路的组成结构示意图；
图4为本公开实施例提供的一种控制放大电路的局部详细结构示意图；
图5为本公开实施例提供的另一种控制放大电路的局部详细结构示意图；
图6为本公开实施例提供的一种反向器的结构示意图；
图7为本公开实施例提供的又一种控制放大电路的局部详细结构示意图；
图8为本公开实施例提供的一种控制放大电路的应用场景示意图；
图9为本公开实施例提供的一种放大电路的控制方法的流程示意图；
图10为本公开实施例提供的另一种放大电路的控制方法的流程示意图；
图11为本公开实施例提供的另一种控制放大电路的应用场景示意图；
图12为本公开实施例提供的一种放大电路的信号时序示意图；
图13为相关技术提供的一种信号时序示意图；
图14为本公开实施例提供的一种灵敏放大器的组成结构示意图；
图15为本公开实施例提供的一种半导体存储器的组成结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
以下为本公开实施例中涉及到的专业名词解释以及部分名词的对应关系：
P型场效应管：空穴型场效应管；
N型场效应管：电子型场效应管。
可以理解，在DRAM的工作过程中，需要利用灵敏放大器实现多种操作过程中的信号放大。参见图1，其示出了一种灵敏放大器的应用场景示意图。如图1所示，该应用场景包括第一信号线11、第二信号线12、灵敏放大器113。其中，
第一信号线11上具有第一开关111和第一电容112，用于传入待处理信号Vin+；第二信号线12上具有第二开关121和第一电容122，用于传入参考待处理信号Vin-，灵敏放大器113用于对待处理信号Vin+及参考待处理信号Vin-进行放大，待处理信号Vin+与参考待处理信号Vin-的具有ΔVin的电压差。在这里，第一开关111和第一电容112可视为一个存储单元，第二开关121和第二电容122可视为另一个存储单元。
具体地，灵敏放大器包括第一开关管131、第二开关管132、第三开关管133和第四开关管134。第一开关管131的第一端、第二开关管132的第一端、第三开关管133的第三端、第四开关管134的第二端均与参考待处理信号Vin-连接，第一开关管131的第三端、第二开关管132的第二端、第三开关管133的第一端、第四开关管134的第一端均与所述待处理信号Vin+连接。该应用场景中还存在第五开关管135和第六开关管136，第五开关管135的第一端与第一控制信号SAP连接，第五开关管135的第二端与电源信号VBLH连接，第五开关管135的第三端、第一开关管131的第二端和第三开关管133的第二端连接，形成第一参考信号端。第六开关管136的第一端与第二控制信号SAN连接，第六开关管136的第二端与地信号GND连接，第六开关管136的第二端、第二开关管132的第三端和第四开关管134的第三端连接，形成第二参考信号端。其中，第一开关管131、第三开关管132、第五开关管135为P型场效应管，P型场效应管的第一端为栅极引脚，P型场效应管的第二端为源极引脚，P型场效应管的第三端为漏极引脚；第二开关管132、第四开关管134和第六开关管136为N型场效应管，N型场效应管的第一端为栅极引脚，N型场效应管的第二端为漏极引脚，N型场效应管的第三端为源极引脚。
另外，在第一信号线11和第二信号线12之间还可以存在预充电路，且第三开关管133的第二端和第四开关管的第三端之间也可以存在预充电路，用于对第一参考信号端和第二参考信号端进行预充处理。
目前，灵敏放大器的信号放大速度较慢、电路容易产生噪声，而且功耗较高，影响了半导体存储器的性能。
本公开实施例提供了一种控制放大电路，包括：电源输出电路，用于接收电源切换信号，并根据电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号；隔离控制电路，用于接收控制指令信号和预设电源信号，并根据控制指令信号生成隔离控制信号；放大电路，用于接收隔离控制信号和待处理信号，并基于隔离控制信号对待处理信号进行放大，得到目标放大信号。这样，利用电源切换信号能够调整预设电源信号的具体电压值大小，进而调整隔离控制信号的具体电压值大小，优化信号放大过程，改善信号放大速度慢、容易产生噪声的问题。
下面将结合附图对本公开各实施例进行详细说明。
在本公开的一实施例中，参见图2，其示出了本公开实施例提供的一种控制放大电路20的组成结构示意图。如图2所示，该控制放大电路20可以包括：
电源输出电路21，用于接收电源切换信号，并根据电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号；
隔离控制电路22，用于接收控制指令信号和预设电源信号，并根据控制指令信号生成隔离控制信号；
放大电路23，用于接收隔离控制信号和待处理信号，并基于隔离控制信号对待处理信号进行放大，得到目标放大信号。
需要说明的是，本公开实施例提供的控制放大电路20可以应用在多种信号放大的场景中，例如以DRAM中的灵敏放大器。
本公开实施例提供的控制放大电路20从外部接收电源切换信号、控制指令信号和待处理信号，基于电源切换信号和控制指令信号完成待处理信号放大过程，最终得到目标放大信号。在这里，控制指令信号和电源切换信号均是需要根据放大电路所处的具体工作阶段进行确定。
具体地，对于控制放大电路20来说，通过电源输出电路21，根据电源切换信号对至少两个预设电压值进行选择输出，得到预设电源信号；通过隔离控制电路22，根据控制指令信号和预设电源信号，输出隔离控制信号；通过放大电路23，根据隔离控制信号对待处理信号进行放大，输出目标放大信号。
这样，利用电源切换信号能够调整预设电源信号的具体电压值大小，进而调整隔离控制电路22输出隔离控制信号的具体电压值大小，优化信号放大过程，改善信号放大速度慢、容易产生噪声的问题。
在一些实施例中，电源切换信号可以包括第一电源切换信号和/或第二电源切换信号。在图2的基础上，如图3所示，控制放大电路20还可以包括电源切换电路24；
电源切换电路24，用于输出第一电源切换信号和/或第二电源切换信号；
电源输出电路21，具体用于接收第一电源切换信号和/或第二电源切换信号，并根据第一电源切换信号和/或第二电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号。
需要说明的是，电源切换信号可以仅包括一个信号，例如第一电源切换信号或第二电源切换信号；或者，电源切换信号可以包括电平状态相反的一对信号，例如同时包括第一电源切换信号和第二电源切换信号。
在一种具体的实施例中，预设电压值设置有两个，为第一电压值和第二电压值；电源切换信号同时包括第一电源切换信号和第二电源切换信号。此时，电源输出电路21，还用于在第一电源切换信号处于第一电平状态，且第二电源切换信号处于第二电平状态时，生成具有第一电压值的预设电源信号；或者
在第一电源切换信号处于第二电平状态，且第二电源切换信号处于第一电平状态时，生成具有第二电压值的预设电源信号。
在这里，第一电压值和第二电压值均属于第二电平状态，且第一电压值大于第二电压值。
需要说明的是，对于P型场效应管来说，第一电平状态能够使其处于导通状态，第二电平状态能够使其处于关断状态；对于N型场效应管来说，第一电平状态能够使其处于关断状态，第二电平状态能够使其处于导通状态。在这里，由于不同开关管的规格不一样，不同开关管的第一电平状态可能是不相同的电压范围。
在另一种具体的实施例中，电源切换信号仅包括第一电源切换信号。此时，电源输出电路21，还用于在第一电源切换信号处于第一电平状态，生成具有第一电压值的预设电源信号；或者在第一电源切换信号处于第二电平状态时，生成具有第二电压值的预设电源信号。
这样，电源输出电路21可以输出两种不同电压值的预设电源信号，而非一种固定电压值的电源信号。这样，在放大电路23的不同工作阶段，可以通过调整预设电源信号的电压值来提供更多的控制手段，从而部分改善信号放大速度慢、电路噪声大的问题。
在一些实施例中，如图3所示，控制放大电路20还可以包括信号控制电路25；
信号控制电路25，用于输出控制指令信号；
隔离控制电路22，还用于在控制指令信号处于第一状态时，生成具有第三电压值的隔离控制信号；或者
在控制指令信号处于第二状态时，生成与预设电源信号电压值相同的隔离控制信号。
在这里，第一状态为第一电平状态，第二状态为第二电平状态；或者，第一状态为第二电平状态，第二状态为第一电平状态。
需要说明的是，对于隔离控制电路22来说，若控制指令信号处于第一电平状态，且预设电源信号具有第一电压值，则隔离控制信号具有第一电压值；若控制指令信号处于第一电平状态，且预设电源信号具有第二电压值，则隔离控制信号具有第二电压值；若控制指令信号处于第一状态，则隔离控制信号具有第三电压值。
或者，若控制指令信号处于第二电平状态，且预设电源信号具有第一电压值的情况下，隔离控制信号具有第一电压值；在控制指令信号处于第二电平状态，且预设电源信号具有第二电压值的情况下，隔离控制信号具有第二电压值；控制指令信号处于第一电平状态的情况下，隔离控制信号具有第三电压值。
在这里，第三电压值属于第一电平状态，第一电压值和第二电压值均属于第二电平状态，且第三电压值低于第二电压值，第二电压值低于第一电压值。
示例性地，在一种习惯性的表示方法中，第一电平状态可以用逻辑“0”表示，第二电平状态可以用逻辑“1”进行表示，第三电压值可以表示为逻辑“0”，第一电压值和第二电压值均可以表示为逻辑“1”，以上仅为示意性说明，并不具有实际限定内容。
这样，隔离控制信号存在三种不同的电压值，可以提供更多的控制手段，以便优化信号放大过程，部分改善信号放大速度慢、电路噪声大的问题。
以下以电源切换信号同时包括第一电源切换信号和第二电源切换信号为例，提供一种电源输出电路21的可行结构。
在图3的基础上，如图4所示，电源输出电路21包括第一预设电源VisoH、第二预设电源VisoL、第一开关管301和第二开关管302；其中，
第一开关管301的第一端与第一电源切换信号连接，第二开关管302的第一端与第二电源切换信号连接；
第一开关管301的第二端与第一预设电源VisoH连接，第二开关管302的第二端与第二预设电源VisoL连接；
第一开关管301的第三端，与第二开关管302的第三端连接，用于输出预设电源信号VisoInt。
在这里，第一预设电源VisoH用于输出第一电压值，第二预设电源VisoL用于输出第二电压值。
需要说明的是，如图4所示，第一开关管301、第二开关管302均为P型场效应管。在后续说明中，P型场效应管的第一端为栅极引脚，P型场效应管的第二端为源级引脚，P型场效应管的第三端为漏极引脚。
需要说明的是，在第一电源切换信号处于第一电平状态且第二电源切换信号处于第二电平状态时，第一开关管301导通且第二开关管302关断，所以预设电源信号VisoInt与第一预设电源VisoH的电压值相同，即预设电源信号VisoInt为第一电压值；在第一电源切换信号处于第二电平状态且第二电源切换信号处于第一电平状态时，第一开关管301关断且第二开关管302导通，所以预设电源信号VisoInt与第二预设电源VisoL的电压值相同，即预设电源信号VisoInt为第二电压值。
这样，本公开实施例中，在隔离控制信号Iso处于第二电平状态的前提下，还可以控制隔离控制信号Iso为较高电压(第一电压值)或者较低电压(第二电压值)，以适应不同放大阶段的电压需求和信号传输速度，进而优化信号放大过程，提高信号放大速度，减弱电路噪声。
以下针对第一状态为第一电平状态，第二状态为第二电平状态为例，给出一种隔离控制电路22的可行结构。在一些实施例中，如图4所示，隔离控制电路22电路包括第一反向器321、第三开关管303和第四开关管304；其中，
第一反向器321的输入端与信号控制电路25的输出端连接，接收信号控制电路25输出的控制指令信号，第一反向器321的输出端分别与第三开关管303的第一端和第四开关管304的第一端连接；
第三开关管303的第二端与预设电源信号VisoInt连接，第四开关管304的第三端与地信号连接；
第三开关管303的第三端，与第四开关管304的第二端连接，用于输出隔离控制信号Iso。
需要说明的是，第三开关管303为P型场效应管，第四开关管304为N型场效应管。在后续说明中，N型场效应管的第一端为栅极引脚，N型场效应管的第二端为漏级引脚，N型场效应管的第三端为源级引脚。
这样，在控制指令信号处于第一电平状态的情况下，第三开关管303处于关断状态，第四开关管304处于导通状态，从而隔离控制信号Iso具有第三电压值，相当于接地电位；在控制指令信号处于第二电平状态的情况下，第三开关管303处于导通状态，第四开关管304处于关断状态，从而隔离控制信号Iso的电压值与预设电源信号的电压值VisoInt相同，即第一电压值或者第二电压值。
另外，针对第一状态为第二电平状态，第二状态为第一电平状态的情况，隔离控制电路22电路也可仅包括第三开关管303和第四开关管304，信号控制电路25的输出端与第三开关管303的第一端和第四开关管304的第一端连接，其他连接不变；
此时，控制指令信号处于第二电平状态的情况下，第三开关管303处于关断状态，第四开关管304处于导通状态，从而隔离控制信号Iso具有第三电压值，相当于接地电位；在控制指令信号处于第一电平状态的情况下，第三开关管303处于导通状态，第四开关管304处于关断状态，从而隔离控制信号Iso的电压值与预设电源信号的电压值VisoInt相同，即第一电压值或者第二电压值。
在一些实施例中，如图3所示，放大电路23包括交叉耦合电路231和控制电路232；其中，
放大电路23，还用于通过交叉耦合电路231接收待处理信号，通过控制电路232接收隔离控制信号，并根据隔离控制信号对待处理信号进行放大处理，得到目标放大信号。
需要说明的是，以DRAM为例，交叉耦合电路231通过位线连接目标检测单元，通过互补位线连接互补存储单元。在初始状态，位线和互补位线上的电位是相同的。在位线上的存储单元(即目标检测单元)开启后，该存储单元与位线进行电荷分享，从而位线上的电位升高或者降低；互补位线上的存储单元始终是关闭的，因此互补位线上的电位不变。由于位线上的电位升高和降低，位线和互补位线之间的压差会发生变化，从而交叉耦合电路231中的部分器件接通，执行信号放大处理。此时，交叉耦合电路231从位线上接收的信号可以视为待处理信号，交叉耦合电路231从互补位线上接收的信号可以视为参考待处理信号。
还需要说明的是，交叉耦合电路231还包括连接一组开关管的读出位线和连接另一组开关管的互补读出位线。控制电路22控制隔离控制信号处于第一电平状态时，位线与读出位线不接通，且互补位线与互补读出位线不接通；在隔离控制信号处于第一电平状态时，通过控制电路22能够控制位线与读出位线接通，且互补位线与互补读出位线接通。后续，交叉耦合电路231将借助读出位线/互补读出位线完成信号放大过程，具体说明参见后续内容。
在一种具体的实施中，在图3的基础上，如图5所示，交叉耦合电路231可以包括第五开关管305、第六开关管306、第七开关管307和第八开关管308，控制电路232包括第九开关管309和第十开关管310；其中，
第五开关管305的第一端，与第九开关管309的第三端连接，用于接收待处理信号，第五开关管305的第二端、第七开关管307的第三端、第八开关管308的第一端与第十开关管310的第二端连接；第五开关管305的第二端、第七开关管307的第三端、第八开关管308的第一端及第十开关管310的第二端均连接在互补读出位线上。
第六开关管306的第一端，与第十开关管310的第三端连接，用于接收参考待处理信号，第六开关管306的第二端、第八开关管308的第三端、第七开关管307的第一端与第九开关管309的第二端连接；第六开关管306的第二端、第八开关管308的第三端、第七开关管307的第一端及第九开关管309的第二端连接均连接在读出位线上。
第五开关管305的第三端、第六开关管306的第三端与第一参考信号NCS连接，第七开关管307的第二端、第八开关管308的第二端与第二参考信号PCS连接，第九开关管309的第一端、第十开关管310的第一端与隔离控制信号Iso连接。
需要说明的是，第五开关管305、第六开关管306、第九开关管309和第十开关管310为N型场效应管，第七开关管307和第八开关管308为P型场效应管。
这样，在隔离控制信号Iso处于第二电平状态(具有第一电压值或者第二电压值)的情况下，控制电路232中的第九开关管309和第十开关管310是导通的，交叉耦合电路231接收待处理信号；在隔离控制信号Iso处于第一电平状态(具有第三电压值)的情况下，控制电路232中的第九开关管309和第十开关管310是关断的，交叉耦合电路231不与外部信号连接。
需要说明的是，在信号放大的过程中，第一参考信号NCS可以用于为交叉耦合电路231提供低参考电位，第二参考信号PCS可以用于为交叉耦合电路231提供高参考电位。基于此，以下对交叉耦合电路231的放大原理进行简单说明：
假设目标检测单元存储数据为“0”，待处理信号的电压会低于参考待处理信号的电压，交叉耦合电路231的放大阶段包括：第一放大阶段和演进阶段。
在第一放大阶段，隔离控制信号Iso处于第二电平状态的第二电压值，第九开关管309和第十开关管310导通，位线与读出位线连接，互补位线与互补读出位线连接，此时，参考待处理信号传输至读出位线使第六开关管306处于导通状态，基于低参考电位对读出位线电位进行拉低处理，进而第七开关管307处于导通状态，基于高参考电位对互补读出位线进行电位进行拉高处理；以及
在演进阶段，隔离控制信号Iso处于第二电平状态的第一电压值，第九开关管309和第十开关管310导通程度增大，通过第九开关管309的传输，将拉低后的读出位线电位传输至位线，将位线上的待处理参考信号迅速拉低，通过第十开关管310的传输，将互补位线上的参考待处理参考信号迅速拉高，以使得待处理信号和参考待处理信号之间的压差增大，得到目标放大信号。
假设目标检测单元存储数据为“1”，待处理信号的电压高于参考待处理信号的电压，在第一放大阶段，第五开关管305处于导通状态，基于低参考电位对互补读出位线进行电位拉低处理，第八开关管308处于导通状态，基于高参考电位对读出位线进行电位拉高处理；以及
在演进阶段，隔离控制信号Iso处于第二电平状态的第一电压值，第九开关管309和第十开关管310导通程度增大，将拉高后的读出位线电位传输至位线，将位线上的待处理参考信号迅速拉高，通过第十开关管310的传输，将互补位线上的参考待处理参考信号迅速拉低，以使得待处理信号和参考待处理信号之间的压差增大，以便后续得到目标放大信号。
还需要说明的是，在信号放大的过程中，放大电路23在开始放大的时候，由于隔离控制信号Iso处于第二电压值，第九开关管309和第十开关管310的栅极电压较低，位线或互补位线的电压升高缓慢，不会产生较大噪声，从而不会影响相邻存储单元的存储数据，因此能够提高放大电路23的感测幅度，但放大电路23内部节点却能够迅速达到低参考电位或高参考电位。在演进阶段隔离控制信号Iso处于第一电压值，九开关管309和第十开关管310的栅极电压变高，流经位线或互补位线的电压变大，由于放大电路23内部节点电压已经变化，会快速将位线或互补位线拉高或拉低，提高信号放大速度，抑制位线或互补位线电位升高时的噪声。
在一些时候例中，如图3所示，放大电路23还包括第一参考电路233和第二参考电路234；其中，
第一参考电路233，用于接收第一参考控制信号，并根据第一参考控制信号，输出第一参考信号；
第二参考电路234，用于接收第二参考控制信号，并根据第二参考控制信号，输出第二参考信号；
其中，第一参考信号的电压值为第四电压值或者第五电压值，第二参考信号的电压值为第四电压值或者第六电压值，第四电压值为第五电压值和第六电压值的中间值。
需要说明的是，第一参考信号可以为交叉耦合电路231提供低参考电位，第二参考信号可以为交叉耦合电路提供高参考电位，以便于交叉耦合电路231可以根据高参考电位(即第五电压值)和低参考电位(即第六电压值)对待处理信号和参考待处理信号进行放大处理。
示例性地，如图5所示，第一参考电路233包括n个第十一开关管(例如图5中的第十一开关管311-1、第十一开关管311-2、第十一开关管311-3)，n为正整数；
第十一开关管的第一端与第一参考控制信号(例如图5中的pdn1、pdn2、pdn3)连接，第十一开关管311的第三端与地信号连接；
第十一开关管的第二端，与第一参考电路233的输出端连接，用于输出第一参考信号NCS。
需要说明的是，图5中示出了3个第十一开关管，但实际应用场景中第十一开关管可以更多或者更少。另外，第一参考控制信号的数量也为多个，且一个第一参考控制信号对应一个第十一开关管。多个第一参考控制信号的电平状态可以是不同的，即pdn1、pdn2和pdn3各自的电平状态是单独变化的。也就是说，一个第十一开关管被一个第一参考控制信号单独进行控制。
如图5所示，所有的第十一开关管可以为N型场效应管。以第十一开关管311-1为例，在第一参考控制信号pdn1为第一电平状态的情况下，第十一开关管311-1是关断的；在第一参考控制信号pdn1为第二电平状态的情况下，第十一开关管311-1是导通的。
这样，通过第一参考电路233，可以利用处于导通状态的第十一开关管调节第一参考信号NCS的电位，从而为交叉耦合电路231提供低参考电位。除此之外，不同的第十一开关管各自连接一个单独的地电位，这些地电位的具体电压值可以不相同，以提供不同的第一参考信号NCS电压降低速度。另外，通过控制处于导通状态的第十一开关管数量，也可以控制第一参考信号NCS电压降低速度。这样，通过控制电压调整速度不同，可以减少信号放大过程中待处理信号在电压快速降低时产生的噪声。
在一些实施例中，如图5所示，第二参考电路234包括m个第十二开关管(例如图5中的第十二开关管312-1、第十二开关管312-2、第十二开关管312-3)，m为正整数；第十二开关管各自的第一端与第二参考控制信号(例如图5中的pup1、pup2、pup3)连接，第十二开关管各自的第二端与第三预设电源(例如图5中的Vblh1、Vblh2、Vblh3)连接；
第十二开关管第二端，与第二参考电路234的输出端连接，用于输出第二参考信号PCS。
需要说明的是，图5中示出了3个第十二开关管，但实际应用场景中第十二开关管312可以更多或者更少。另外，第二参考控制信号的数量也为多个，且一个第二参考控制信号对应一个第十二开关管。多个第二参考控制信号的电平状态可以是不同的，即pup1、pup2和pup3各自的电平状态是单独变化的。也就是说，一个第十二开关管被一个第二参考控制信号单独进行控制。
如图5所示，第十二开关管可以为N型场效应管。因此，以第十二开关管312-1为例，在第二参考控制信号pup1为第一电平状态的情况下，第十二开关管312-1是关断的；在第一参考控制信号pup1为第二电平状态的情况下，第十一开关管312-1是导通的。
这样，处于导通状态的第十二开关管将第二参考信号PCS充电至第二电平状态(高参考电位)，以实现为交叉耦合电路231提供高参考电位。不同的第十二开关管3各自连接一个单独的第三预设电源，这些第三预设电源的电压值可以不相同，以提供第二参考信号PCS不同的电压升高速度。另外，通过控制处于导通状态的第十二开关管数量，也可以控制电压升高速度。这样，通过控制电压升高速度不同，可以减少信号放大过程中第二参考信号在电压快速升高时产生的噪声。
在一些实施例中，如图3所示，放大电路23还包括第一信号建立电路235和第二信号建立电路236；其中，
第一信号建立电路235，用于接收第一控制输入信号，输出第一参考控制信号；
第二信号建立电路236，用于接收第二控制输入信号，输出第二参考控制信号。
在一种具体的实施例中，如图5所示，第一信号建立电路235包括n个第二反向器(例如图5中的第二反向器322-1、第二反向器322-2、第二反向器322-3)，第二信号建立电路236包括m个第三反向器(例如图5中的第三反向器323-1、第三反向器323-2、第三反向器323-3)；其中，
第二反向器的输入端与第一控制输入信号(例如图5中的Vpd1、Vpd2、Vpd3)连接，第二反向器的输出端用于输出第一参考控制信号(例如图5中的pdn1、pdn2、pdn3)；其中，在n个第二反向器中，每个第十一开关管的第一参考控制信号通过一个第二反向器输出；
第三反向器的输入端与第二控制输入信号(例如图5中的Vpu1、Vpu2、Vpu3)连接，第三反向器的输出端用于输出第二参考控制信号(例如图5中的pup1、pup2、pup3)；其中，每个第十二开关管的第二参考控制信号通过一个第三反向器输出。
需要说明的是，如图5所示，第二反向器的输入端还与电源信号Vncsg连接。在第一控制输入信号处于第一电平状态的情况下，第二反向器根据电源信号Vncsg输出处于第二电平状态的第一参考控制信号，在第一控制输入信号处于第二电平状态的情况下，第二反向器输出处于第一电平状态的第一参考控制信号。
类似地，第三反向器的输入端还与电源信号Vpcsg连接。在第二控制输入信号处于第一电平状态的情况下，第三反向器根据电源信号输出处于第二电平状态的第二参考控制信号，在第二控制输入信号处于第二电平状态的情况下，第三反向器输出处于第一电平状态的第二参考控制信号。
第二反向器和第三反向器可采用相同的电路结构，例如通过一个N型场效应管和一个P型场效应管实现。参见图6，其示出了本公开实施例提供的反向器的结构示意图。第二反向器具体结构如图6(a)所示，第三反向器的具体结构如图6(b)所示。
还需要说明的是，第一控制输入信号的数量也是多个，一个第二反向器用于接收一个第一控制输入信号，且这些第一控制输入信号的电平状态可以是不同的。以图5中的第一控制输入信号Vpd1为例，在第一控制输入信号Vpd1处于第一电平状态的情况下，第二反向器322-1输出处于第二电平状态的第一参考控制信号pdn1，此时第十一开关管311-1处于导通状态；反之，在第一控制输入信号Vpd1处于第二电平状态的情况下，第二反向器322-1输出处于第一电平状态的第一参考控制信号pdn1，此时第十一开关管311-1处于关断状态。
类似地，第二控制输入信号的数量也是多个，一个第三反向器用于接收一个第二控制输入信号，且这些第二控制输入信号的电平状态可以是不同的。以图5中的第二控制输入信号Vpd1为例，在第二控制输入信号Vpu1处于第一电平状态的情况下，第三反向器323-1输出处于第二电平状态的第二参考控制信号pup1，此时第十二开关管312-1处于导通状态；反之，在第二控制输入信号Vpu1处于第二电平状态的情况下，第三反向器323-1输出处于第一电平状态的第二参考控制信号pup1，此时第十二开关管312-1处于关断状态。
这样，通过第一信号建立电路、第二信号建立电路、第一参考电路、第二参考电路，能够为交叉耦合电路提供不同电压调整速度的第一参考信号和第二参考信号，实现待处理信号的放大过程。
在一些实施例中，如图5所示，放大电路23还包括预充电路，且预充电路包括第十三开关管313和第十四开关管314；其中，
第十三开关管313的第一端、第十四开关管314的第一端与预充信号Eq连接；
第十三开关管313的第二端与第四预设电源连接，第十三开关管313的第三端与第六开关管306的第二端连接；
第十四开关管314的第三端与第五开关管305的第二端连接，第十四开关管314的第二端与第六开关管306的第二端连接。
在这里，第十三开关管313和第十四开关管314均为N型场效应管。
这样，预充电路响应于预充信号Eq，为放大电路23进行预充处理，在预充处理结束后使得放大电路23的各电路节点处于相同的电压值。
在一些实施例中，在图5的基础上，如图7所示，放大电路23还包括噪声消除电路，噪声消除电路包括第十五开关管315和第十六开关管316；其中，
第十五开关管315的第一端、第十六开关管316的第一端与噪声消除信号Nc连接；
第十五开关管315的第二端与第五开关管305的第二端连接，第十五开关管315的第三端与第五开关管305的第一端连接；
第十六开关管316的第二端与第六开关管306的第二端连接，第十六开关管316的第三端与第六开关管306的第一端连接。
在这里，第十五开关管315和第十六开关管316均为n型场效应管。因此，在噪声消除信号处于第二电平状态的情况下，第十五开关管315和第十六开关管316处于接通状态，以使得第五开关管305的第一端和第三端短接，且第六开关管306的第一端和第三端短接，从而对第五开关管305和第六开关管306进行偏移消除操作。这样，可以进一步消除信号放大过程中的开关管的阈值差异，提高放大过程中对待处理信号感测的准确性。
特别地，图4、图5、图7仅为控制放大电路的一种可选电路结构，其中，第一开关管301、第二开关管302、第三开关管303、第七开关管307和第八开关管308为P型沟道场效应管；第四开关管304、第五开关管305、第六开关管306、第九开关管309、第十开关管310、第十一开关管311、第十二开关管312、第十三开关管313、第十四开关管314、第十五开关管315和第十六开关管316为N型沟道场效应管。当然，以上开关管的选型并不构成本公开实施例的限制，在实际应用场景中，可以通过多种类型的电路器件实现前述的电路控制逻辑，可以依据实际应用场景进行具体选择。
综上可知，在本公开实施例中，通过增加电源切换电路，从而提供具有两个电压值(第一电压值或第二电压值)的预设电源信号，进而隔离控制电路可以根据预设电源信号输出具有三个不同电压值(第一电压值、第二电压值或者第三电压值)的隔离控制信号。在放大电路处于非工作状态时，可以将预设电源信号的电压下降至第二电压值，以减少隔离控制电路中的开关管漏电现象，避免开关管失效，能够延长隔离控制电路的使用寿命；另外，在放大电路工作的不同阶段，调整隔离控制信号的电压值处于第一电压值或第二电压值，消除待处理信号电位升高时的噪声，加快待处理信号的电压变化速度，优化信号放大过程，以改善信号放大速度慢、电路噪声大的问题。
在本公开的另一实施例中，参见图8，其示出了本公开实施例提供的一种控制放大电路20的应用场景示意图。如图8所示，在该应用场景中，存在位线Bla、互补位线Blb、读出位线saBla、互补读出位线saBlb和控制放大电路20。在位线Bla上设置有第一存储单元51，在互补位线Blb上设置有第二存储单元52。在这里，第一存储单元51和第二存储单元52均可作为前述的目标检测单元。
控制放大电路20包括电源输出电路21、隔离控制电路22、电源切换电路214、隔离控制电路22和放大电路23。在这里，电源输出电路212包括第一开关管301和第二开关管302，隔离控制电路23包括第三开关管303、第四开关管304和第一反向器321。放大电路33可以包括第五开关管305、第六开关管306、第七开关管307、第八开关管308、第九开关管309、第十开关管310、3个第十一开关管(图9中的第十一开关管311-1、第十一开关管311-2和第十一开关管311-3)、3个第十二开关管(图9中的第十二开关管312-1、第十二开关管312-2和第十二开关管312-3)、第十三开关管313、第十四开关管314、3个第二反向器(图9中的第二反向器322-1、第二反向器322-2、第二反向器322-3)和3个第三反向器(图9中的第三反向器323、第三反向器323、第三反向器323)构成，各器件的连接关系和类型如图9所示，其电路的工作原理具体可参见前述内容，在此不做赘述。
基于以上电路结构，对放大电路23的控制方法进行简要说明。
参见图9，其示出了本公开实施例提供的一种放大电路的控制方法的流程示意图。如图9所示，该方法可以包括：
S401：在放大电路处于待机阶段时，隔离控制电路生成具有第二电压值的隔离控制信号，放大电路的各节点电压、第一参考信号及第二参考信号维持第四电压值。
此时，预充信号处于第二电平状态，第十三开关管313和第十四开关管314导通，第一参考控制信号和第二参考控制信号与第四电源连接，放大电路的各节点电压、第一参考信号及第二参考信号维持第四电压值。即位线Bla、互补位线Blb、读出位线saBla、互补读出位线saBlb均处于第四电压值。之后预充信号处于第一电平状态，第十三开关管313和第十四开关管314均断开。
S402：在放大电路处于第一电荷分享阶段的情况下，对目标检测单元中的存储数据进行读取处理，生成待处理信号；以及控制隔离控制信号维持第三电压值。
需要说明的是，目标检测单元根据操作指令打开，向所连接的位线Bla传输所存储的电位形成待处理信号，放大电路处于第一电荷分享阶段。
电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第一状态的控制指令信号生成具有第三电压值的隔离控制信号Iso，此时，由于第九开关管309和第十开关管310处于断开状态，位线Bla与目标检测单元进行电荷分享，位线Bla的电位会低于或高于第四电压值。
S403：放大电路接收待处理信号，处于第二电荷分享阶段；以及控制隔离控制信号维持第二电压值，控制第一参考信号维持第五电压值，控制第二参考信号维持第六电压值。
需要说明的是，经过第一电荷分享阶段，位线Bla电位稳定后，电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第二电压值的隔离控制信号Iso，第九开关管309和第十开关管310导通。
位线Bla与读出位线saBla连接，互补位线Blb与互补读出位线saBlb连接，低于或高于第四电压值的位线Bla与读出位线saBla进行电荷分享，使读出位线saBla的电位低于或高于第四电压值。
S404：放大电路基于第一参考信号和第二参考信号进入信号放大阶段，放大电路依据第一参考信号和第二参考信号对待处理信号进行放大处理，得到目标放大信号。
需要说明的是，在一些实施例中，信号放大阶段包括第一放大阶段和演进阶段。在图9的基础上，如图10所示，所示方法还包括：
S4041：在放大电路处于第一放大阶段时，电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第二电压值的隔离控制信号，放大电路接收隔离控制信号和待处理信号，对待处理信号进行初步放大处理。
需要说明的是，在第一放大阶段，继续维持隔离控制信号具有第二电压值，第九开关管309、第十开关管310导通，将第一参考信号由第四电压值下降至第五电压值，第二参考信号由第四电压值升高至第六电压值，由于读出位线saBla电位的变化，使第六开关管306及第七开关管307导通，将读出位线saBla的电位拉高至第六电压值，或者第五开关管305或第八开关管308导通，将读出位线saBla的电位拉低至第五电压值。
S4042：在放大电路处于演进阶段时，电源输出电路根据电源切换信号选择第一电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第一电压值的隔离控制信号，放大电路接收根据隔离控制信号对待处理信号进行二次放大处理。
需要说明的是，在演进阶段，电源输出电路根据电源切换信号选择第一电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第一电压值的隔离控制信号Iso，第九开关管309和第十开关管310导通程度增大，读出位线saBla的电位会快速将位线Bla的电位拉高或拉低，得到目标放大信号。
同时，位线Bla的电位的拉高或拉低，导致相连接的目标检测单元电位同步变化，实现目标检测单元中存储数据的恢复。
需要说明的是，本公开实施例提供的放大电路的控制方法应用于前述的放大电路。具体地，该放大电路与目标检测单元连接。在这里，目标检测单元可以是DRAM中的存储单元(或称为Cell)。
在一些实施例中，信号放大阶段还包括预充阶段；
目标检测单元中存储数据恢复后，控制目标检测单元的开关断开，之后放大电路处于预充阶段，控制隔离控制信号继续维持第一电压值，均衡信号处于第二电压状态，通过第四预设电源控制第一参考信号从第五电压值恢复至第四电压值，控制第二参考信号从第六电压值恢复至第四电压值，放大电路各节点电压也恢复至第四电压值。
需要说明的是，在放大电路处于演进状态时，需要对待处理信号进行放大，同时对目标检测单元进行数据回写，防止目标检测单元的数据在读出后丢失。通过放大电路处于预充阶段以便于放大电路恢复至待机阶段的状态，以接收下一预设操作指令的操作。
在图8的基础上，参见图11，其示出了本公开实施例提供的另一种控制放大电路20的应用场景示意图。如图11所示，放大电路中还具有第十五开关管315和第十六开关管316，此时放大电路在待机阶段之后和第一电荷分享阶段之前，还存在噪声消除阶段。
相应地，在放大电路处于噪声消除阶段时，隔离控制电路根据第一状态的控制指令信号生成具有第三电压值的隔离控制信号，第一参考信号NCS为第五电压值，第二参考信号PCS为第六电压值，噪声消除信号为第一电平状态，第十五开关管315和第十六开关管316导通，实现噪声消除电路的噪声消除处理。
需要说明的是，在噪声消除阶段，第十五开关管315和第十六开关管316处于接通状态，以使得第五开关管305的第一端和第三端短接，且第六开关管306的第一端和第三端短接，从而对第五开关管305和第六开关管306进行偏移消除操作，消除第五开关管305和第六开关管306的阈值电压差。
还需要说明是，第十五开关管(或者第十六开关管)的栅极电压越高，其开启程度越大，通过第十五开关管(或者第十六开关管)的电荷速度越快，电压变化越快。因此，在进入第一放大阶段后，由于隔离控制信号为第二电平状态中的较低电压值(第二电压值)，待处理信号的电压值不会高于(第二电压值-Vt)，Vt是指第十五开关管(或者第十六开关管)的阈值电压，降低待处理信号的电压变化速度，能够抑制待处理信号升高时电路中的噪声，避免影响其他的存储单元，提高放大裕度。
在图11的基础上，参见图12，其示出了本公开实施例提供的一种放大电路的信号时序示意图。如图12所示，放大电路的工作阶段包括：待机阶段(或称为IDEL)、噪声消除阶段(或称为NC)、电荷分享阶段(或称为CS)、信号放大阶段。其中，信号放大阶段还可以包括第一信号放大阶段、演进阶段和预充阶段。
在图12中，VisoInt是指前述的预设电源信号，可以为第一电压值、第二电压值；Iso是指前述的隔离控制信号，可以为第一电压值、第二电压值、第三电压值；Eq是指前述的预充信号，Nc是指前述的噪声消除信号；SanEn是指前述的第一参考控制信号，SapEn是指前述的第二参考控制信号；WL是指字线开启信号，在WL为第二电平状态时，目标检测单元所在的字线开启，从而目标检测单元和位线接通，在WL为第一电平状态时，目标检测单元关所在的字线关闭，从而目标检测单元和位线不接通；NCS/PCS是指第一参考信号/第二参考信号，第一参考信号具有第四电压值和第五电压值，第二参考信号具有第四电压值和第六电压值，第四电压值和第六电压值的电压方向不同；Bla是指位线，Blb是指互补位线，saBla是指读出位线，saBlb是指互补读出位线。
如图12所示，在放大电路处于待机阶段时，预设电源信号VisoInt维持第二电压值，隔离控制信号Iso维持第二电压值，预充信号Eq和噪声消除信号Nc处于第二电平状态，第一参考控制信号SanEn/第二参考控制信号SapEn均处于第一电平状态，字线WL处于未开启状态，第一参考信号NCS/第二参考信号PCS维持第四电压值，位线Bla/互补位线Blb以及读出位线saBla/互补读出位线saBlb均处于第四电平值。此时，放大电路23的各电路节点处于一相同电压值，为执行用户的操作指令做好前期准备。
假设目标检测单元为第一存储单元51，在用户发送了针对目标检测单元的操作指令后，放大电路23由待机阶段进入噪声消除阶段，此时隔离控制信号Iso由第二电压值调整为第三电压值，预充信号Eq由第二电平状态调整为第一电平状态，第一参考控制信号SanEn/第二参考控制信号SapEn均由第一电平状态调整为第二电平状态，所以第一参考信号NCS由第四电压值向第五电压值变化，第二参考信号PCS由第四电压值向第六电压值变化，而噪声消除信号Nc仍保持第二电平状态，从而对放大电路23进行噪声消除处理。之后，第一参考控制信号SanEn/第二参考控制信号SapEn切换至第一电平状态，第一参考信号NCS和第二参考信号PCS继续由预充电电源供电恢复至第四电压值。
在结束噪声消除阶段后，字线开启信号WL变化为第二电平状态，目标检测单元所在的字线调整为开启状态，从而放大电路23进入第一电荷分享阶段，此时对目标检测单元(例如第一存储单元51)进行读取。如图12所示，在第一电荷分享阶段结束后，位线Bla电压变化稳定，即产生了待处理信号，互补位线Blb则形成参考待处理信号。换句话说，第一电荷分享阶段可以视为目标检测单元与位线Bla之间的电荷分享。另外，在第一电荷分享阶段，预设电源信号维持第二电压值，隔离控制信号Iso维持第三电压值，使得位线Bla与读出位线saBla不接通，位线Blb与saBlb不接通。预充信号Eq、噪声消除信号Nc、第一参考控制信号SanEn/第二参考控制信号SapEn均处于第一电平状态。
在结束第一电荷分享阶段后，放大电路23进入第二电荷分享阶段。在第二电荷分享阶段，隔离控制信号Iso维持第二电压值，使得位线Bla与读出位线saBla接通，位线Blb与saBlb接通，从而放大电路23将待处理信号和参考待处理信号接收到内部节点，可以视为位线Bla/互补位线Blb与读出位线saBla/互补读出位线saBlb进行读电荷分享。另外，除隔离控制信号Iso之外的其他信号均维持前一阶段的电压值。
在结束第二电荷分享阶段后，放大电路23进入第一信号放大阶段，第一参考控制信号SanEn/第二参考控制信号SapEn由第一电平状态调整为第二电平状态，从而第一参考信号NCS由第四电压值向第五电压值变化，第二参考信号PCS由第四电压值向第六电压值变化，从而放大电路23能够根据第一参考信号NCS/第二参考信号PCS对待处理信号(位线Bla的信号)/参考待处理信号(互补位线Blb的信号)进行放大，隔离控制信号Iso仍然维持第二电压值，以完成对待处理信号(位线Bla的信号)/参考待处理信号(互补位线Blb)上的信号放大。另外，由于隔离控制信号Iso处于第二电压值，所以位线Bla/互补位线Blb上的信号不会最高不会超过(第二电压值-Vt)，避免影响其他的存储单元，但是处于放大电路23内部的读出位线saBla/互补读出位线saBlb上的信号可以很快的达到高参考电位/低参考电位。
在结束第二电荷分享阶段后，放大电路23进入演进阶段，此时预设电源信号VisoInt维持第一电压值，隔离控制信号Iso维持第一电压值，增加第九开关管309和第十开关管310的导通程度，从而完成对待处理信号(位线Bla的信号)/参考待处理信号(互补位线Blb)上的信号放大，放大后的信号经由后续模块进行输出得到目标放大信号，完成读操作。在这一阶段，还会完成目标检测单元的数据回写，避免由于读操作造成数据失效。如图12所示，在演进阶段结束前，第一参考控制信号SanEn/第二参考控制信号SapEn恢复为第一电平状态。
在结束演进阶段后，放大电路23进入预充阶段，预充信号Eq和噪声消除信号Nc调整为第二电平状态，此时，第一参考信号NCS/第二参考信号PCS将恢复至第四电压值，位线Bla/互补位线Blb、读出位线saBla/互补读出位线saBlb将恢复至相同的电压值。
在结束预充阶段后，放大电路23再次进入待机阶段，以准备下一次操作。上述过程中，用户的操作指令可以为读指令，刷新指令和写指令，放大电路在执行读指令，刷新指令和写指令的过程中：
预设电源信号在放大电路的待机阶段、噪声消除阶段、第一电荷分享阶段、第二电荷分享阶段、第一信号放大阶段均为第二电压值，在放大电路的演进阶段和预充阶段均为第一电压值。
隔离控制信号在放大电路的待机阶段为第二电压值，在噪声消除阶段和第一电荷分享阶段为第三电压值，第二电荷分享阶段、第一信号放大阶段均处于第二电压值，在演进阶段和预充阶段均维持第一电压值。
其中，放大电路在执行写指令的过程，放大电路的演进阶段为写入阶段，用于将外部传输的数据通过位线Bla电压变化写入存储单元。
通过预设电源信号和隔离控制信号的电压变化，便于放大电路在执行读指令，刷新指令和写指令的过程中，提高信号处理速度，抑制信号处理过程中的电路噪声。
在相关技术中，参见图13，其示出了相关技术提供的一种信号时序示意图。在图13中，预设电源信号(未示出)为一固定电压值，所以隔离控制信号Iso存在两个电压值，分别属于第一电平状态和第二电平状态。其他各信号含义及变化原理可参照图12理解，不作赘述。
根据图12和图13可以看出，本公开实施例提供的控制放大电路20至少具有以下优点：一方面，在待机阶段，隔离控制信号为第二电平状态中的较低电压值(第二电压值)，能够避免开关管漏电的问题，较少器件失效现象，提高半导体存储器的使用寿命；另一方面，在由待机阶段进入噪声消除阶段时，隔离控制信号需要由第二电平状态调整为第一电平状态，由于本公开实施例的隔离控制信号在待机阶段具有较低电压值，所以电平状态调整较快，能够提升信号处理的速度；又一方面，在进入第二信号分享阶段后，由于隔离控制信号为第二电平状态中的较低电压值(第二电压值)，待处理信号的电压值不会高于(第二电压值-Vt)，能够减少电路中的噪声，避免影响其他的存储单元，提高放大裕度；再一方面，由于待处理信号的电压值不会高于(第二电压值-Vt)，还能够减少待处理信号电压升高过程中的噪声；再一方面，通过控制3个第十一开关管的状态，可以调整第一参考信号NCS的放电速度，从而减少待处理信号电位降低过程中的噪声。
本公开实施例提供了一种控制放大电路及其控制方法，通过本实施例对前述实施例的具体实现进行详细阐述，从中可以看出，利用电源切换信号能够调整预设电源信号的具体电压值大小，从而部分改善信号放大速度慢和电路噪声大的问题。
在本公开的又一实施例中，参见图14，其示出了本公开实施例提供的一种灵敏放大器60的组成结构示意图。如图14所示，灵敏放大器60可以包括前述实施例任一项所述的控制放大电路20。
这样，由于灵敏放大器60可以包括前述实施例任一项所述的控制放大电路20，能够利用电源切换信号能够调整预设电源信号的具体电压值大小，从而部分改善信号放大速度慢和电路噪声大的问题。
在本公开的再一实施例中，参见图15，其示出了本公开实施例提供的一种半导体存储器70的组成结构示意图。如图15所示，半导体存储器70可以包括前述实施例任一项所述的灵敏放大器60。
在本公开实施例中，半导体存储器70可以为DRAM芯片。
这样，由于半导体存储器70包括前述的灵敏放大器60，能够利用电源切换信号能够调整预设电源信号的具体电压值大小，从而部分改善信号放大速度慢和电路噪声大的问题。
以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (20)

1.一种控制放大电路，其特征在于，包括：
电源输出电路，用于接收电源切换信号，并根据所述电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号；
隔离控制电路，用于接收控制指令信号和所述预设电源信号，并根据所述控制指令信号生成隔离控制信号；
放大电路，用于接收所述隔离控制信号和待处理信号，并基于所述隔离控制信号对所述待处理信号进行放大，得到目标放大信号。
2.根据权利要求1所述的控制放大电路，其特征在于，所述电源切换信号包括第一电源切换信号和/或第二电源切换信号，所述控制放大电路还包括电源切换电路；
所述电源切换电路，用于输出所述第一电源切换信号和/或所述第二电源切换信号；
所述电源输出电路，具体用于接收所述第一电源切换信号和/或所述第二电源切换信号，并根据所述第一电源切换信号和/或所述第二电源切换信号从至少两个预设电压值中选择其中一预设电压值输出为预设电源信号。
3.根据权利要求2所述的控制放大电路，其特征在于，所述预设电压值包括第一电压值和第二电压值；
所述电源输出电路，还用于在所述第一电源切换信号处于第一电平状态，且所述第二电源切换信号处于第二电平状态时，选择第一电压值输出为预设电源信号；或者
在所述第一电源切换信号处于第二电平状态，且所述第二电源切换信号处于第一电平状态时，选择第二电压值输出为预设电源信号；
其中，所述第一电压值和所述第二电压值均属于第二电平状态，且所述第一电压值大于所述第二电压值。
4.根据权利要求1所述的控制放大电路，其特征在于，所述控制放大电路还包括信号控制电路；其中，
所述信号控制电路，用于输出所述控制指令信号；
所述隔离控制电路，还用于在所述控制指令信号处于第一状态时，生成具有第三电压值的所述隔离控制信号；或者
在所述控制指令信号处于第二状态时，生成与所述预设电源信号电压值相同的所述隔离控制信号；
其中，第一状态为第一电平状态或第二电平状态，第二状态为第一电平状态或第二电平状态，所述第一状态与所述第二状态所处的电平状态不同；所述第三电压值属于所述第一电平状态，且所述第三电压值小于所述第二电压值。
5.根据权利要求3所述的控制放大电路，其特征在于，所述电源输出电路包括第一预设电源、第二预设电源、第一开关管和第二开关管；其中，
所述第一开关管的第一端与所述第一电源切换信号连接，所述第二开关管的第一端与所述第二电源切换信号连接；
所述第一开关管的第二端与所述第一预设电源连接，所述第二开关管的第二端与所述第二预设电源连接；
所述第一开关管的第三端，与所述第二开关管的第三端连接，用于输出所述预设电源信号；
其中，所述第一预设电源用于输出所述第一电压值，所述第二预设电源用于输出所述第二电压值。
6.根据权利要求1所述的控制放大电路，其特征在于，所述隔离控制电路包括第一反向器、第三开关管和第四开关管；其中，
所述第一反向器的输入端与所述控制指令信号连接，所述第一反向器的输出端分别与所述第三开关管的第一端和第四开关管的第一端连接；
所述第三开关管的第二端与所述预设电源信号连接，所述第四开关管的第三端与地信号连接；
所述第三开关管的第三端，与所述第四开关管的第二端连接，用于输出所述隔离控制信号。
7.根据权利要求1所述的控制放大电路，其特征在于，所述放大电路包括交叉耦合电路和控制电路；其中，
所述放大电路，还用于通过所述交叉耦合电路接收所述待处理信号，通过所述控制电路接收所述隔离控制信号，并根据所述隔离控制信号对所述待处理信号进行放大处理，得到目标放大信号。
8.根据权利要求7所述的控制放大电路，其特征在于，所述交叉耦合电路包括第五开关管、第六开关管、第七开关管和第八开关管，所述控制电路包括第九开关管和第十开关管；
所述第五开关管的第一端，与所述第九开关管的第三端连接，用于接收所述待处理信号，所述第五开关管的第二端、所述第七开关管的第三端、所述第八开关管的第一端与第十开关管的第二端连接；
所述第六开关管的第一端，与所述第十开关管的第三端连接，用于接收参考待处理信号，所述第六开关管的第二端、所述第八开关管的第三端、所述第七开关管的第一端与第九开关管的第二端连接；
所述第五开关管的第三端、所述第六开关管的第三端与第一参考信号连接，所述第七开关管的第二端、所述第八开关管的第二端与第二参考信号连接，所述第九开关管的第一端、所述第十开关管的第一端与所述隔离控制信号连接。
9.根据权利要求8所述的控制放大电路，其特征在于，所述放大电路还包括第一参考电路和第二参考电路；其中，
所述第一参考电路，用于接收第一参考控制信号，并根据所述第一参考控制信号，输出第一参考信号；
所述第二参考电路，用于接收第二参考控制信号，并根据所述第二参考控制信号，输出第二参考信号；
其中，所述第一参考信号的电压值为第四电压值或者第五电压值，所述第二参考信号的电压值为第四电压值或者第六电压值，且第四电压值为第五电压值和第六电压值的中间值。
10.根据权利要求9所述的控制放大电路，其特征在于，所述第一参考电路包括n个第十一开关管，n为正整数；
所述第十一开关管的第一端与所述第一参考控制信号连接，所述第十一开关管的第三端与地信号连接；
所述第十一开关管的第二端，与所述第一参考电路的输出端连接，用于输出所述第一参考信号。
11.根据权利要求10所述的控制放大电路，其特征在于，所述第二参考电路包括m个第十二开关管，m为正整数；
第十二开关管的第一端与所述第二参考控制信号连接，所述第十二开关管的第二端与第三预设电源连接；
第十二开关管的第二端，与所述第二参考电路的输出端连接，用于输出所述第二参考信号。
12.根据权利要求11所述的控制放大电路，其特征在于，所述放大电路还包括第一信号建立电路和第二信号建立电路；其中，
所述第一信号建立电路，用于接收第一控制输入信号，输出所述第一参考控制信号；
所述第二信号建立电路，用于接收第二控制输入信号，输出所述第二参考控制信号。
13.根据权利要求12所述的控制放大电路，其特征在于，所述第一信号建立电路包括n个第二反向器，所述第二信号建立电路包括n个第三反向器；其中，
所述第二反向器的输入端与所述第一控制输入信号连接，所述第二反向器的输出端用于输出所述第一参考控制信号；其中，在n个所述第二反向器中，每个所述第十一开关管的所述第一参考控制信号通过一个所述第二反向器输出；
所述第三反向器的输入端与所述第一控制输入信号连接，所述第三反向器的输出端用于输出所述第二参考控制信号；其中，在m个所述第三反向器中，每个所述第十二开关管的所述第二参考控制信号通过一个所述第三反向器输出。
14.根据权利要求8所述的控制放大电路，其特征在于，所述放大电路还包括预充电路，且所述预充电路包括第十三开关管和第十四开关管；其中，
所述第十三开关管的第一端、所述第十四开关管的第一端与预充信号连接；
所述第十三开关管的第二端与第四预设电源连接，所述第十三开关管的第三端与所述第六开关管的第二端连接；
所述第十四开关管的第三端与所述第五开关管的第二端连接，所述第十四开关管的第二端与所述第六开关管的第二端连接。
15.根据权利要求8所述的控制放大电路，其特征在于，所述放大电路还包括噪声消除电路，所述噪声消除电路包括第十五开关管和第十六开关管；其中，
所述第十五开关管的第一端、第十六开关管的第一端与噪声消除信号连接；
所述第十五开关管的第二端与所述第五开关管的第二端连接，所述第十五开关管的第三端与所述第五开关管的第一端连接；
所述第十六开关管的第二端与所述第六开关管的第二端连接，所述第十六开关管的第三端与所述第六开关管的第一端连接。
16.根据权利要求5-15任一项所述的控制放大电路，其特征在于，第一开关管、第二开关管、第三开关管、第七开关管和第八开关管为P型沟道场效应管；
第四开关管、第五开关管、第六开关管、第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第十四开关管、第十五开关管和第十六开关管为N型沟道场效应管。
17.一种放大电路的控制方法，其特征在于，应用于与目标检测单元连接的放大电路，所述控制方法包括：
在放大电路处于第一放大阶段时，电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，隔离控制电路根据第二状态的控制指令信号生成具有第二电压值的隔离控制信号，所述放大电路接收所述隔离控制信号和待处理信号，对所述待处理信号进行初步放大处理；
在放大电路处于演进阶段时，所述电源输出电路根据电源切换信号选择第一电压值输出为预设电源信号，所述隔离控制电路根据第二状态的控制指令信号生成具有第一电压值的隔离控制信号，所述放大电路接收根据隔离控制信号对所述待处理信号进行二次放大处理。
18.根据权利要求17所述的控制方法，其特征在于，所述放大电路还处于待机阶段、第一电荷分享阶段、第二电荷分享阶段和预充阶段；所述方法还包括：
在所述放大电路处于待机阶段、第二电荷分享阶段或预充阶段时，所述电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，所述隔离控制电路根据第二状态的控制指令信号生成具有第二电压值的隔离控制信号；
在所述放大电路处于第一电荷分享阶段时，所述电源输出电路根据电源切换信号选择第二电压值输出为预设电源信号，所述隔离控制电路根据第一状态的控制指令信号生成具有第三电压值的隔离控制信号，所述放大电路接收待处理信号执行第一电荷分享。
19.一种灵敏放大器，其特征在于，包括如权利要求1至16任一项所述的控制放大电路。
20.一种半导体存储器，其特征在于，包括如权利要求19所述的灵敏放大器。
CN202111657770.XA 2021-12-31 2021-12-31 一种控制放大电路、灵敏放大器和半导体存储器 Pending CN116417026A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111657770.XA CN116417026A (zh) 2021-12-31 2021-12-31 一种控制放大电路、灵敏放大器和半导体存储器
EP22912974.7A EP4276829A1 (en) 2021-12-31 2022-03-08 Control amplification circuit, sense amplifier and semiconductor memory
PCT/CN2022/079726 WO2023123668A1 (zh) 2021-12-31 2022-03-08 一种控制放大电路、灵敏放大器和半导体存储器
US17/807,135 US11894048B2 (en) 2021-12-31 2022-06-15 Control amplifying circuit, sense amplifier and semiconductor memory
TW111127066A TWI831298B (zh) 2021-12-31 2022-07-19 一種控制放大電路、感測放大器和半導體記憶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111657770.XA CN116417026A (zh) 2021-12-31 2021-12-31 一种控制放大电路、灵敏放大器和半导体存储器

Publications (1)

Publication Number Publication Date
CN116417026A true CN116417026A (zh) 2023-07-11

Family

ID=86997288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111657770.XA Pending CN116417026A (zh) 2021-12-31 2021-12-31 一种控制放大电路、灵敏放大器和半导体存储器

Country Status (5)

Country Link
US (1) US11894048B2 (zh)
EP (1) EP4276829A1 (zh)
CN (1) CN116417026A (zh)
TW (1) TWI831298B (zh)
WO (1) WO2023123668A1 (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004870B1 (ko) 1992-11-24 1995-05-15 삼성전자 주식회사 번인 모드에서 분리게이트의 신뢰성 개선회로
US5506524A (en) 1995-03-01 1996-04-09 Lin; Jyhfong Low-voltage low-power dynamic folded sense amplifier
JPH11273346A (ja) * 1998-03-18 1999-10-08 Hitachi Ltd 半導体装置
JP2000200489A (ja) 1999-01-07 2000-07-18 Mitsubishi Electric Corp 半導体記憶装置
KR100393224B1 (ko) 2001-06-30 2003-07-31 삼성전자주식회사 비트라인 쌍들의 부하를 차단하는 회로를 구비하는 반도체메모리장치
US6618307B2 (en) * 2001-09-05 2003-09-09 Sun Microsystems, Inc. Dynamic DRAM sense amplifier
JP2004234729A (ja) 2003-01-29 2004-08-19 Renesas Technology Corp 半導体記憶装置
JP2005322380A (ja) 2004-04-09 2005-11-17 Toshiba Corp 半導体記憶装置
US7209399B2 (en) * 2004-07-13 2007-04-24 Samsung Electronics Co., Ltd. Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
KR100871673B1 (ko) * 2006-12-22 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
JP5347249B2 (ja) * 2007-08-20 2013-11-20 富士通株式会社 半導体装置
CN101562042B (zh) 2008-04-14 2012-06-13 北京兆易创新科技有限公司 一种适用于随机存储器的灵敏放大器
US8854144B2 (en) 2012-09-14 2014-10-07 General Atomics High voltage amplifiers and methods
CN104078078B (zh) 2014-06-19 2017-01-04 苏州东微半导体有限公司 一种基于半浮栅存储器的读写控制电路
US9520843B2 (en) 2015-01-05 2016-12-13 Music Group Ip Ltd Power amplifiers coupled in series
JP2018147534A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 センスアンプ、半導体記憶装置、情報処理装置及び読み出し方法
US10535388B1 (en) 2018-07-17 2020-01-14 Micron Technology, Inc. Apparatuses and methods for reducing row address to column address delay
US10720895B2 (en) 2018-09-24 2020-07-21 Harman International Industries, Incorported Fully-differential programmable gain amplifier
CN111179983A (zh) 2019-12-10 2020-05-19 普冉半导体（上海）有限公司 一种灵敏放大器电路
CN114730586A (zh) * 2020-02-06 2022-07-08 长鑫存储技术有限公司 感测放大器电路、存储器及其操作方法
CN111863049B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863051B (zh) * 2020-07-27 2022-11-22 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11929112B2 (en) 2020-07-27 2024-03-12 Anhui University Sense amplifier, memory, and method for controlling sense amplifier
CN112712837B (zh) * 2021-01-05 2022-04-15 长鑫存储技术有限公司 灵敏放大器、灵敏放大器的控制方法及存储器
CN112767975B (zh) 2021-02-10 2022-04-12 长鑫存储技术有限公司 灵敏放大器及其控制方法

Also Published As

Publication number Publication date
US20230223071A1 (en) 2023-07-13
TWI831298B (zh) 2024-02-01
WO2023123668A1 (zh) 2023-07-06
US11894048B2 (en) 2024-02-06
TW202329093A (zh) 2023-07-16
EP4276829A1 (en) 2023-11-15

Similar Documents

Publication Publication Date Title
CN112712837B (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
US20110069568A1 (en) Semiconductor memory device having local sense amplifier with on/off control
US9047980B2 (en) Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines
US9455002B2 (en) Amplifying circuit and semiconductor memory device including the same
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
CN116092549B (zh) 存储结构
US8125840B2 (en) Reference level generation with offset compensation for sense amplifier
US20100191987A1 (en) Semiconductor device using plural external voltage and data processing system including the same
US6738302B1 (en) Optimized read data amplifier and method for operating the same in conjunction with integrated circuit devices incorporating memory arrays
US7088628B2 (en) Memory device and method of amplifying voltage levels of bit line and complementary bit line
EP4246520A1 (en) Sensing amplification circuit and data readout method
CN116417026A (zh) 一种控制放大电路、灵敏放大器和半导体存储器
WO2023123666A1 (zh) 一种控制放大方法及电路、灵敏放大器和半导体存储器
US7940589B2 (en) Bit line sense amplifier of semiconductor memory device and control method thereof
WO2023123667A1 (zh) 一种控制放大电路、灵敏放大器和半导体存储器
US20230215491A1 (en) Control amplification circuit, sensitive amplifier and semiconductor memory
KR100672127B1 (ko) 리프레쉬 동작시 감소된 소비 전류를 가지는 반도체 메모리장치 및 그 리프레쉬 동작 방법
US7046564B2 (en) Semiconductor memory
US8467259B2 (en) Semiconductor memory device
JP2002184186A (ja) データ送受信方法及びその装置
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
JPS62165787A (ja) 半導体記憶装置
KR100434482B1 (ko) 분리게이트 제어회로 및 제어방법과 이를 이용한 반도체 메모리장치
JP2006054017A (ja) メモリディジット線のキャパシタ支持によるプレチャージ
GB2260839A (en) Data transmission circuit for a semiconductor memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination