CN112712837B - 灵敏放大器、灵敏放大器的控制方法及存储器 - Google Patents

灵敏放大器、灵敏放大器的控制方法及存储器 Download PDF

Info

Publication number
CN112712837B
CN112712837B CN202110009952.XA CN202110009952A CN112712837B CN 112712837 B CN112712837 B CN 112712837B CN 202110009952 A CN202110009952 A CN 202110009952A CN 112712837 B CN112712837 B CN 112712837B
Authority
CN
China
Prior art keywords
voltage
tube
bit line
switch tube
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110009952.XA
Other languages
English (en)
Other versions
CN112712837A (zh
Inventor
程伟杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110009952.XA priority Critical patent/CN112712837B/zh
Publication of CN112712837A publication Critical patent/CN112712837A/zh
Priority to US17/442,364 priority patent/US11854604B2/en
Priority to PCT/CN2021/103470 priority patent/WO2022147981A1/zh
Priority to EP21917026.3A priority patent/EP4198983A1/en
Application granted granted Critical
Publication of CN112712837B publication Critical patent/CN112712837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种灵敏放大器、灵敏放大器的控制方法及存储器。该灵敏放大器包括：第一电源输入端、第二电源输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管。该灵敏放大器工作时，通过向所述五个开关管分别输出合适的时序逻辑信号，控制所述五个开关管的开与关，可以消除由于第一NMOS管与第二NMOS管的阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，使得灵敏放大器能够快速有效地放大信号，解决感测裕度不足的问题。

Description

灵敏放大器、灵敏放大器的控制方法及存储器
技术领域
本发明涉及半导体存储器技术领域，特别是涉及一种灵敏放大器、灵敏放大器的控制方法及存储器。
背景技术
存储器装置当中的动态随机存取存储器(DRAM)以通过向存储单元写入和读取数据的方式进行操作，存储单元连接至位线(BL)和互补位线(BLB)。灵敏放大器被广泛应用于各种存储器装置中，当应用于动态随机存取存储器中时，在合适的时间点下开启灵敏放大器，可以放大位线与互补位线之间的微弱电压差，从而使得存储单元中存储的数据可以被正确地读出。
目前，由于DRAM的电源电压在不断降低、器件尺寸也在不断缩小，传统灵敏放大器的感测裕度(sensing margin)变得越来越小，同时，由于构成灵敏放大器的器件可能由于工艺变化、温度等而具有不同阈值电压，不同器件之间存在阈值电压失配，而阈值电压失配会引起失配噪声(offset noise)；感测裕度越来越小及存在失配噪声均会容易引起感测裕度不足的问题，使得灵敏放大器不能快速有效地放大信号，进而降低DRAM的性能。
发明内容
基于此，有必要提供一种可消除灵敏放大器由于阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，能够解决感测裕度过小问题的灵敏放大器、灵敏放大器的控制方法及存储器。
为了实现上述目的，一方面，本申请提供一种灵敏放大器，包括：第一电源输入端、第二电源输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管；其中，
所述第一PMOS管的源极及所述第二PMOS管的源极与所述灵敏放大器的第一电源输入端相连接；所述第一PMOS管的漏极及所述第二PMOS管的栅极均与读出位线相连接；所述第一PMOS管的栅极及所述第二PMOS管的漏极与互补读出位线相连接；
所述第一开关管的第一端与所述读出位线相连接，第二端与所述互补读出位线相连接，控制端与均衡控制信号相连接；
所述第二开关管的第一端与所述互补位线相连接，第二端与所述读出位线相连接，控制端与第一控制信号相连接；
所述第三开关管的第一端与位线相连接，第二端与所述互补读出位线相连接，控制端与第二控制信号相连接；
所述第四开关管的第一端与所述读出位线相连接，第二端与所述第一NMOS管的漏极相连接，控制端与第三控制信号相连接；
所述第五开关管的第一端与所述互补读出位线相连接，第二端与所述第二NMOS管的漏极相连接，控制端与第四控制信号相连接；
所述第一NMOS管的源极及所述第二NMOS管的源极与所述灵敏放大器的第二电源输入端相连接；所述第一NMOS管的栅极与所述位线相连接，所述第二NMOS管的栅极与所述互补位线相连接。
上述实施例中的灵敏放大器包括五个开关管、一对NMOS管、一对PMOS管，灵敏放大器工作时，通过向所述五个开关管分别输出合适的时序逻辑信号，控制所述五个开关管的开与关，可以消除阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，解决感测裕度过小的问题，使得灵敏放大器能够快速有效地放大信号。
在其中一个实施例中，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为NMOS管；所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端、所述第四开关管的第一端及所述第五开关管的第一端均为NMOS管的漏极，所述第一开关管的第二端、所述第二开关管的第二端、所述第三开关管的第二端、所述第四开关管的第二端及所述第五开关管的第二端均为NMOS管的源极，所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端均为NMOS管的栅极。
在其中一个实施例中，所述灵敏放大器通过开关单元与储能单元相连接。
在其中一个实施例中，所述开关单元包括第六开关管，所述第六开关管的控制端与字线相连接，所述第六开关管的第一端与所述储能单元相连接，所述第六开关管的第二端与所述位线相连接。
在其中一个实施例中，所述储能单元的一端与一施加电压相连接，另一端与所述第六开关管的第一端相连接。
在其中一个实施例中，所述施加电压为电源电压的一半。
在其中一个实施例中，所述储能单元包括储能电容。
在其中一个实施例中，所述第六开关管包括NMOS管，所述第六开关管的漏极为所述第六开关管的第一端，所述第六开关管的源极为所述第六开关管的第二端，所述第六开关管的栅极为所述第六开关管的控制端。
在其中一个实施例中，还包括第七开关管，所述第七开关管的第一端与位线预充电压相连接，所述第七开关管的第二端与所述互补读出位线相连接，所述第七开关管的控制端与位线均衡电压相连接。
在其中一个实施例中，所述第七开关管包括NMOS管，所述第七开关管的漏极为所述第七开关管的第一端，所述第七开关管的源极为所述第七开关管的第二端，所述第七开关管的栅极为所述第七开关管的控制端。
本申请还提供一种上述任一实施例中所述的灵敏放大器的控制方法，所述控制方法依次包括预充电阶段、第一次失调补偿阶段、第二次失调补偿及电荷分享阶段、均衡化阶段、预感测阶段及恢复阶段；其中，
所述预充电阶段包括：使所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为开启状态，直至所述位线上的电压、所述互补位线上的电压、所述读出位线上的电压及所述互补读出位线上的电压均等于位线预充电压，以完成预充电；
所述第一次失调补偿阶段包括：使所述第一开关管、所述第三开关管及所述第四开关管均处于开启状态，且所述第二开关管及所述第五开关管处于关闭状态，直至所述位线上的电压与所述读出位线上的电压相等，以完成第一次失调补偿；
所述第二次失调补偿及电荷分享包括：使所述第三开关管及所述第四开关管关闭，且所述第一开关管、所述第二开关管及所述第五开关管开启，直至所述互补读出位线上的电压与所述互补位线上的电压相等，且所述位线与存储单元完成电荷分享，以完成第二次失调补偿及电荷分享；
所述均衡化阶段包括：使所述第一开关管、所述第四开关管及所述第五开关管为开启状态，且所述第二开关管及所述第三开关管为关闭状态，直至所述读出位线上的电压与所述互补读出位线上的电压相等，以完成均衡化；
所述预感测阶段包括：使所述第四开关管及所述第五开关管为开启状态，且所述第一开关管、所述第二开关管及所述第三开关管为关闭状态，直至所述读出位线上的电压被拉至与所述第二电源输入端的电压相等，且所述互补读出位线上的电压被拉至与所述第一电源输入端的电压相等，或直至所述读出位线上的电压被拉至与所述第一电源输入端的电压相等，且所述互补读出位线上的电压被拉至与所述第二电源输入端的电压相等，以完成预感测；
所述恢复阶段包括：使所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管为开启状态，且所述第一开关管为关闭状态，直至所述位线上的电压与所述互补读出位线上的电压相等且均为高电平，且所述互补位线上的电压与所述读出位线上的电压相等且均为低电平，或直至所述位线上的电压与所述互补读出位线上的电压相等且均为低电平，且所述互补位线上的电压与所述读出位线上的电压相等且均为高电平，达到稳定状态，以完成恢复。
上述实施例中的灵敏放大器的控制方法，在灵敏放大器工作时，通过分别给五个开关管合适的时序逻辑信号，控制五个开关管的开与关，消除了第一NMOS管与第二NMOS管的阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，解决感测裕度过小的问题，使得灵敏放大器能够快速有效地放大信号。
在其中一个实施例中，所述预充电阶段，所述均衡控制信号、所述第一控制信号、所述第二控制信号、所述第三控制信号及第四控制信号均为高电平，所述第一电源输入端的电压及所述第二电源输入端的电压均为所述位线预充电压，所述字线为低电平；
所述第一次失调补偿阶段，所述均衡控制信号、所述第二控制信号及所第三控制信号为高电平，且所述第一控制信号及所述第四控制信号均为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接低电平；
所述第二次失调补偿及电荷分享阶段，所述均衡控制信号、所述第一控制信号及所述第四控制信号为高电平，且所述第二控制信号及所述第三控制信号为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接高电平；
所述均衡化阶段，所述均衡控制信号、所述第三控制信号及所述第四控制信号均为高电平，且所述第一控制信号及所述第二控制信号均为低电平，所述第一电源输入端的电压及所述第二电源输入端的电压均为所述位线预充电压，所述字线为高电平；
所述预感测阶段，所述第三控制信号及所述第四控制信号为高电平，且所述均衡控制信号、所述第一控制信号及所述第二控制信号均为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接高电平；
所述恢复阶段，所述第一控制信号、所述第二控制信号、所述第三控制信号及所述第四控制信号均为高电平，且所述均衡控制信号为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接高电平。
本申请还提供一种存储器，包括上述任一实施例中所述的灵敏放大器。
本申请还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一实施例中所述的灵敏放大器的控制方法的步骤。
本申请还提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述任一实施例中所述的灵敏放大器的控制方法的步骤。
上述灵敏放大器、灵敏放大器的控制方法及存储器，通过向所述五个开关管分别输出合适的时序逻辑信号，控制所述五个开关管的开与关，可以消除第一NMOS管与第二NMOS管的阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，解决感测裕度过小的问题，使得灵敏放大器能够快速有效地放大信号。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种灵敏放大器的电路图；
图2为本申请一个实施例中提供的灵敏放大器的电路图；
图3为本申请一个实施例中提供的灵敏放大器的控制方法的流程图；
图4-9为本申请一个实施例中提供的灵敏放大器于不同的工作状态下的等效电路示意图；
图10为本申请一个实施例中提供的灵敏放大器的控制方法中，执行读“1”时的时序逻辑图；
图11为本申请一个实施例中提供的灵敏放大器的控制方法中，执行读“0”时的时序逻辑图。
附图标记说明：
1-开关单元，2-储能单元。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电源输入端称为第二电源输入端，且类似地，可将第二电源输入端称为第一电源输入端。第一电源输入端和第二电源输入端两者都是电源输入端，但其不是同一电源输入端。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
一种传统灵敏放大器如图1所示，灵敏放大器包括一对NMOS管(第一NMOS管N1’和第二NMOS管N2’)和一对PMOS管(第一PMOS管P1’和第二PMOS管P2’)交互耦合组成，第一PMOS管P1’的源极与第二PMOS管P2’的源极与灵敏放大器的第一电源输入端RT’相连接，第一PMOS管P1’的漏极及第二PMOS管P2’的栅极均与位线BL’相连接，第一PMOS管P1’的栅极及第二PMOS管P2’的漏极均与互补位线相连接；第一NMOS管N1’的源极及第二NMOS管N2’的源极与灵敏放大器的第二电压输入端SB’相连接，第一NMOS管N1’的漏极及第二NMOS管N2’的栅极均与位线BL’相连接，第二NMOS管N’的漏极及第一NMOS管N1’的栅极均与互补位线BLB’相连接。然而，图1中的灵敏放大器中的第一NMOS管N1’和第二NMOS管N2’会因为工艺和温度的变化而存在阈值电压失配，而第一NMOS管N1’和第二NMOS管N2’的阈值失配会引入失配噪声，并且目前由于构成灵敏放大器的器件可能由于工艺变化、温度等而具有不同阈值电压，不同器件之间存在阈值电压失配，而阈值电压失配会引起失配噪声；感测裕度越来越小及存在失配噪声均会容易引起感测裕度不足的问题，使得灵敏放大器不能快速有效地放大信号，进而降低DRAM的性能。
请参阅图2，本发明提供一种灵敏放大器，包括：第一电源输入端RT、第二电源输入端SB、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2；其中，
第一PMOS管P1的源极及第二PMOS管P2的源极与灵敏放大器的第一电源输入端RT相连接；第一PMOS管P1的漏极及第二PMOS管P2的栅极均与读出位线SABL相连接；第一PMOS管P1的栅极及第二PMOS管P2的漏极与互补读出位线SABLB相连接；
第一开关管M1的第一端与读出位线SABL相连接，第二端与互补读出位线SABLB相连接，控制端与均衡控制信号EQ相连接；
第二开关管M2的第一端与互补位线BLB相连接，第二端与读出位线SABL相连接，控制端与第一控制信号S1相连接；
第三开关管M3的第一端与位线BL相连接，第二端与互补读出位线SABLB相连接，控制端与第二控制信号S2相连接；
第四开关管M4的第一端与读出位线SABL相连接，第二端与第一NMOS管N1的漏极相连接，控制端与第三控制信号S3相连接；
第五开关管M5的第一端与互补读出位线SABLB相连接，第二端与第二NMOS管N2的漏极相连接，控制端与第四控制信号S4相连接；
第一NMOS管N1的源极及第二NMOS管N2的源极与灵敏放大器的第二电源输入端SB相连接；第一NMOS管N1的栅极与位线BL相连接，第二NMOS管N2的栅极与互补位线BLB相连接。
上述实施例中的灵敏放大器工作时，通过向所述五个开关管M1、M2、M3、M4、M5分别输出合适的时序逻辑信号，控制五个开关管的开与关，可以消除由于第一NMOS管N1与第二NMOS管N2的阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，使得灵敏放大器能够快速有效地放大信号，解决感测裕度不足的问题。
在其中一个实施例中，第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5均为NMOS管；第一开关管M1的第一端、第二开关管M2的第一端、第三开关管M3的第一端、第四开关管M4的第一端及第五开关管M5的第一端均为NMOS管的漏极，第一开关管M1的第二端、第二开关管M2的第二端、第三开关管M3的第二端、第四开关管M4的第二端及第五开关管M5的第二端均为NMOS管的源极，第一开关管M1的控制端、第二开关管M2的控制端、第三开关管M3的控制端、第四开关管M4的控制端及第五开关管M5的控制端均为NMOS管的栅极。
在其中一个实施例中，灵敏放大器通过开关单元1与储能单元2相连接。
具体的，如图2所示，在其中一个实施例中，开关单元1包括第六开关管，第六开关管的控制端与字线WL相连接，第六开关管的第一端与储能单元2相连接，第六开关管的第二端与位线BL相连接。在其中一个实施例中，第六开关管包括NMOS管，第六开关管的漏极为第六开关管的第一端，第六开关管的源极为第六开关管的第二端，第六开关管的栅极为所述第六开关管的控制端。
在其中一个实施例中，储能单元2包括储能电容。
在其中一个实施例中，储能单元2的一端与一施加电压相连接，另一端与第六开关管的第一端相连接。具体的，所述施加电压可以为电源电压(VINT)的一半，也可以是其他的数值，本实施例对所述施加电压的电压值并不做限定。
本发明提供的灵敏放大器在其中一个实施例中，还包括第七开关管N3，第七开关管N3的第一端与位线预充电压VBLP相连接，第七开关管N3的第二端与互补读出位线SABLB相连接，第七开关管N3的控制端与位线均衡电压VBLEQ相连接。
具体的，如图2所示，在其中一个实施例中，第七开关管N3包括NMOS管，第七开关管N3的漏极为第七开关管N3的第一端，第七开关管N3的源极为第七开关管N3的第二端，第七开关管N3的栅极为第七开关管N3的控制端。
请参考图3，本申请还提供一种灵敏放大器的控制方法，该控制方法依次包括预充电阶段、第一次失调补偿阶段、第二次失调补偿及电荷分享阶段、均衡化阶段、预感测阶段及恢复阶段；下面对上述每个阶段进行详细地描述：
如图4所示，预充电阶段包括：使第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5均为开启状态，直至位线BL上的电压、互补位线BLB上的电压、读出位线SABL上的电压及互补读出位线SABLB上的电压均等于位线预充电压VBLP，以完成预充电。需要说明的是，图4中，第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5开启后形成的通路以实线示意，并省略了第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5。
如图5所示，第一次失调补偿阶段包括：使第一开关管M1、第三开关管M3及第四开关管M4均处于开启状态，且第二开关管M2及第五开关管M5处于关闭状态，直至位线BL上的电压与读出位线SABL上的电压相等，以完成第一次失调补偿。需要说明的是，图5中，第一开关管M1、第三开关管M3及第四开关管M4形成的通路以实线示意，并省略了使第一开关管M1、第三开关管M3及第四开关管M4；第二开关管M2及第五开关管M5关闭后的断路以虚线示意，并省略了第二开关管M2及第五开关管M5。
如图6所示，第二次失调补偿及电荷分享包括：使第三开关管M3及第四开关管M4关闭，且第一开关管M1、第二开关管M2及第五开关管M5开启，直至互补读出位线SABLB上的电压与互补位线BLB上的电压相等，且位线BL与存储单元完成电荷分享，以完成第二次失调补偿及电荷分享。需要说明的是，图6中，第一开关管M1、第二开关管M2及第五开关管M5开启后形成的通路以实线示意，并省略了第一开关管M1、第二开关管M2及第五开关管M5开启；第三开关管M3及第四开关管M4关闭后的断路以虚线示意，并省略了第三开关管M3及第四开关管M4。
如图7所示，均衡化阶段包括：使第一开关管M1、第四开关管M4及第五开关管M5为开启状态，且第二开关管M2及第三开关管M3为关闭状态，直至读出位线SABL上的电压与互补读出位线SABLB上的电压相等，以完成均衡化。需要说明的是，图7中，第一开关管M1、第四开关管M4及第五开关管M5开启后形成的通路以实线示意，并省略了第一开关管M1、第四开关管M4及第五开关管M5；第二开关管M2及第三开关管M3关闭后的断路以虚线示意，并省略了第二开关管M2及第三开关管M3。
如图8所示，预感测阶段包括：
当执行读“1”操作时，使第四开关管M4及第五开关管M5为开启状态，且第一开关管M1、第二开关管M2及第三开关管M3为关闭状态，直至读出位线SABL上的电压被拉至与第二电源输入端SB的电压相等，且互补读出位线SABLB上的电压被拉至与第一电源输入端RT的电压相等；
当执行读“0”操作时，使第四开关管M4及第五开关管M5为开启状态，且第一开关管M1、第二开关管M2及第三开关管M3为关闭状态，直至所述读出位线上的电压被拉至与所述第一电源输入端的电压相等，且所述互补读出位线上的电压被拉至与所述第二电源输入端的电压相等，以完成预感测。
需要说明的是，图8中，第四开关管M4及第五开关管M5开启后形成的通路以实线示意，并省略了第四开关管M4及第五开关管M5；第一开关管M1、第二开关管M2及第三开关管M3关闭后的断路以虚线示意，并省略了第一开关管M1、第二开关管M2及第三开关管M3。
如图9所示，恢复阶段包括：
当执行读“1”操作时，使第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5为开启状态，且第一开关管M1为关闭状态，直至位线BL上的电压与互补读出位线SABLB上的电压相等且均为高电平，且互补位线BLB上的电压与读出位线SABL上的电压相等且均为低电平。
当执行读“0”操作时，使第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5为开启状态，且第一开关管M1为关闭状态，直至所述位线上的电压与所述互补读出位线上的电压相等且均为低电平，且所述互补位线上的电压与所述读出位线上的电压相等且均为高电平，达到稳定状态，以完成恢复。
需要说明的是，图9中，第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5开启后形成的通路以实线示意，并省略了第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5；第一开关管M1关闭后形成的断路以虚线示意，并省略了第一开关管M1。
下面对其中一个实施例提供的灵敏放大器的控制方法中，各个阶段给开关管的控制端施加的时序逻辑信号进行详细地说明：
首先，以执行读“1”操作示例，如图10所示，具体为：
预充电阶段(T1阶段)：由于均衡控制信号EQ、第一控制信号S1、第二控制信号S2、第三控制信号S3、第四控制信号S4及位线均衡电压VBLEQ均为高电平，第一电源输入端RT的电压及第二电源输入端SB的电压均为位线预充电压VBLP，第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5均被开启，开始为位线BL、互补位线BLB、读出位线SABL及互补读出位线SABLB预充电，直至位线BL、互补位线BLB、读出位线SABL及互补读出位线SABLB位线均被充电至预充电压VBLP，预充电阶段结束；在预充电阶段，字线WL为低电平，开关单元1关闭；
第一次失调补偿阶段(T2阶段)：均衡控制信号EQ、第二控制信号S2及第三控制信号S3为高电平，且第一控制信号S1及第四控制信号S4均为低电平，第一电源输入端RT的电压由位线预充电压VBLP转变为电源电压VINT，第二电源输入端SB的电压由位线预充电压VBLP转变为接地电压VSS，第一开关管M1、第三开关管M3及第四开关管M4均被开启，且第二开关管M2及第五开关管M5均被关闭，位线BL上的电压与读出位线SABL上的电压被拉至相等，第一次失调补偿阶段结束；在第一次失调补偿阶段，字线WL接低电平，开关单元1保持关闭；
第二次失调补偿及电荷分享阶段(T3阶段)：均衡控制信号EQ、第一控制信号S1及第四控制信号S4为高电平，且第二控制信号S2及第三控制信号S3为低电平，第一电源输入端RT的电压持续为电源电压VINT，第二电源输入端SB的电压持续为接地电压VSS，第三开关管M3及第四开关管M4均被关闭，且第一开关管M1、第二开关管M2及第五开关管M5均被开启，互补读出位线SABLB上的电压与互补位线BLB上的电压被向同一电压拉齐；字线WL接高电平，开关单元1开启，储能单元2中的电荷与位线BL的电荷之间进行电荷分享，由于该过程中为值为“1”的数据存储在储能单元2中，在电荷分享过程中，位线BL的电压升高至预定量；当互补读出位线SABLB上的电压与互补位线BLB上的电压相等，且位线BL与存储单元完成电荷分享，第二次失调补偿及电荷分享阶段结束；
在本申请的灵敏放大器中，由于制造工艺及温度等的变化，第一NMOS管N1与第二NMOS管N2可以具有不同的阈值电压Vth，在这种情况下，灵敏放大器由于第一NMOS管N1与第二NMOS管N2的阈值电压Vth的差异而导致失调噪声。通过上述第一次失调补偿及第二次失调补偿，可以有效消除失调噪声。
均衡化阶段(T4阶段)：均衡控制信号EQ、第三控制信号S3、第四控制信号S4及位线均衡电压VBLEQ均为高电平，且第一控制信号S1及第二控制信号S2均为低电平，第一电源输入端RT的电压由电源电压VINT转变为位线预充电压VBLP，第二电源输入端SB的电压由接地电压VSS转变为位线预充电压VBLP，第一开关管M1、第四开关管M4及第五开关管M5均被开启，且第二开关管M2及第三开关管M3均被关闭，读出位线SABL上的电压与互补读出位线SABLB上的电压被向位线预充电压VBLP拉齐，当读出位线SABL上的电压与互补读出位线SABLB上的电压相等时，均衡化阶段结束；在均衡化阶段，字线WL为高电平，开关单元1保持开启；
预感测阶段(T5阶段)：第三控制信号S3及第四控制信号S4为高电平，且均衡控制信号EQ、第一控制信号S1、第二控制信号S2及位线均衡电压VBLEQ均为低电平，第一电源输入端RT的电压由位线预充电压VBLP转变为电源电压VINT，第二电源输入端SB的电压由位线预充电压VBLP转变为接地电压VSS，第四开关管M4及第五开关管M5均被开启，且第一开关管M1、第二开关管M2及第三开关管M3均被关闭，由于位线上的电压VBL与互补位线上的电压VBLB存在足够的电压差，灵敏放大器开始放大，读出位线SABL上的电压VSABL被拉低，互补读出位线SABLB上的电压VSABLB被拉高，当读出位线SABL上的电压VSABL被拉低至接地电压VSS，且互补读出位线上的电压VSABLB上的电压VSABLB被拉高至电源电压VINT时，预感测阶段结束；在预感测阶段，字线WL接高电平，开关单元1保持开启；
恢复阶段(T6阶段)：第一控制信号S1、第二控制信号S2、第三控制信号S3及第四控制信号S4均为高电平，且均衡控制信号EQ及位线均衡电压VBLEQ均为低电平，第一电源输入端RT的电压持续为电源电压VINT，第二电源输入端SB的电压持续为接地电压VSS，第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5均被开启，且第一开关管M1被关闭，互补读出位线上的电压VSABLB上的电压VSABLB被继续被拉高，读出位线SABL上的电压VSABL被继续拉低；当第二开关管M2、第三开关管M3开启后，互补读出位线SABLB上的电压VSABLB被传导至位线BL，读出位线SABL上的电压VSABL被传导至互补位线BLB，使得互补读出位线SABLB上的电压VSABLB与位线BL上的电压VBL相等且均为高电平，读出位线SABL上的电压VSABL与互补位线BLB上的电压VBLB相等且均为低电平，达到稳定状态，恢复阶段结束。在恢复阶段，字线WL接高电平，开关单元1保持开启。
其次，以执行读“0”操作示例，如图11所示，具体为：
预充电阶段(T1阶段)：均衡控制信号EQ、第一控制信号S1、第二控制信号S2、第三控制信号S3、第四控制信号S4及位线均衡电压VBLEQ均为高电平，第一电源输入端RT的电压及第二电源输入端SB的电压均为位线预充电压VBLP，第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5均被开启，开始为位线BL、互补位线BLB、读出位线SABL及互补读出位线SABLB预充电，直至位线BL、互补位线BLB、读出位线SABL及互补读出位线SABLB位线均被充电至预充电压VBLP，预充电阶段结束；在预充电阶段，字线WL为低电平，开关单元1关闭；
第一次失调补偿阶段(T2阶段)：均衡控制信号EQ、第二控制信号S2及第三控制信号S3为高电平，且第一控制信号S1及第四控制信号S4均为低电平，第一电源输入端RT的电压由位线预充电压VBLP转变为电源电压VINT，第二电源输入端SB的电压由位线预充电压VBLP转变为接地电压VSS，第一开关管M1、第三开关管M3及第四开关管M4均被开启，且第二开关管M2及第五开关管M5均被关闭，位线BL上的电压与读出位线SABL上的电压被拉至相等，第一次失调补偿阶段结束；在第一次失调补偿阶段，字线WL接低电平，开关单元1保持关闭；
第二次失调补偿及电荷分享阶段(T3阶段)：均衡控制信号EQ、第一控制信号S1及第四控制信号S4为高电平，且第二控制信号S2及第三控制信号S3为低电平，第一电源输入端RT的电压持续为电源电压VINT，第二电源输入端SB的电压持续为接地电压VSS，第三开关管M3及第四开关管M4均被关闭，且第一开关管M1、第二开关管M2及第五开关管M5均被开启，互补读出位线SABLB上的电压与互补位线BLB上的电压被向同一电压拉齐；字线WL接高电平，开关单元1开启，储能单元2中的电荷与位线BL的电荷之间进行电荷分享，由于该过程中为值为“0”的数据存储在储能单元2中，在电荷分享过程中，位线BL的电压降低至预定量；当互补读出位线SABLB上的电压与互补位线BLB上的电压相等，且位线BL与存储单元完成电荷分享，第二次失调补偿及电荷分享阶段结束；
均衡化阶段(T4阶段)：均衡控制信号EQ、第三控制信号S3、第四控制信号S4及位线均衡电压VBLEQ均为高电平，且第一控制信号S1及第二控制信号S2均为低电平，第一电源输入端RT的电压由电源电压VINT转变为位线预充电压VBLP，第二电源输入端SB的电压由接地电压VSS转变为位线预充电压VBLP，第一开关管M1、第四开关管M4及第五开关管M5均被开启，且第二开关管M2及第三开关管M3均被关闭，读出位线SABL上的电压与互补读出位线SABLB上的电压被向位线预充电压VBLP拉齐，当读出位线SABL上的电压与互补读出位线SABLB上的电压相等时，均衡化阶段结束；在均衡化阶段，字线WL为高电平，开关单元1保持开启；
预感测阶段(T5阶段)：第三控制信号S3及第四控制信号S4为高电平，且均衡控制信号EQ、第一控制信号S1、第二控制信号S2及位线均衡电压VBLEQ均为低电平，第一电源输入端RT的电压由位线预充电压VBLP转为电源电压VINT，第二电源输入端SB的电压由位线预充电压VBLP转变为接地电压VSS，第四开关管M4及第五开关管M5均被开启，且第一开关管M1、第二开关管M2及第三开关管M3均被关闭，由于位线上的电压VBL与互补位线上的电压VBLB存在足够的电压差，灵敏放大器开始放大，读出位线SABL上的电压VSABL被拉高，互补读出位线SABLB上的电压VSABLB被拉低，当读出位线SABL上的电压VSABL被拉高至电源电压VINT，且互补读出位线上的电压VSABLB上的电压VSABLB被拉低至接地电压VSS时，预感测阶段结束；在预感测阶段，字线WL接高电平，开关单元1保持开启；
恢复阶段(T6阶段)：第一控制信号S1、第二控制信号S2、第三控制信号S3及第四控制信号S4均为高电平，且均衡控制信号EQ为低电平，第一电源输入端RT的电压持续为电源电压VINT，第二电源输入端SB的电压持续为接地电压VSS，第二开关管M2、第三开关管M3、第四开关管M4及第五开关管M5均被开启，且第一开关管M1被关闭，互补读出位线上的电压VSABLB上的电压VSABLB被继续被拉低，读出位线SABL上的电压VSABL被继续拉高；当第二开关管M2、第三开关管M3开启后，互补读出位线SABLB上的电压VSABLB被传导至位线BL，读出位线SABL上的电压VSABL被传导至互补位线BLB，使得互补读出位线SABLB上的电压VSABLB与位线BL上的电压VBL相等且均为低电平，读出位线SABL上的电压VSABL与互补位线BLB上的电压VBLB相等且均为高电平，达到稳定状态，恢复阶段结束；在恢复阶段，字线WL接高电平，开关单元1保持开启。在恢复阶段，位线均衡电压VBLEQ的电压VSABL为低电平。
需要说明的是，上述实施例所称高电平、低电平均为相对的概念(即高电平的电压值高于与其对应的低电平的电压值)，不限定高电平的具体电压值，也不限定低电平的具体电压值。并且也并不限定本具体实施例中不同信号线上施加的高电平均相等，例如所述位线上的高电平与所述字线上的高电平可以为不同电压，也不限定特定信号线在不同阶段的高电平相等，例如所述位线在写1时和读取操作时所施加的高电平可以为不同电压值。本领域内技术人员应该理解，根据工艺节点、速度要求、可靠性要求等可自行设置相应高电平和低电平的值。
本申请还提供一种存储器，包括上述任一实施例所述的灵敏放大器。
本申请还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一实施例所述的灵敏放大器的控制方法的步骤。
本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一实施例所述的方法的步骤。
在本说明书的描述中，参考术语“其中一个实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述。然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种灵敏放大器，其特征在于，包括：第一电源输入端、第二电源输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管；其中，
所述第一PMOS管的源极及所述第二PMOS管的源极与所述灵敏放大器的第一电源输入端相连接；所述第一PMOS管的漏极及所述第二PMOS管的栅极均与读出位线相连接；所述第一PMOS管的栅极及所述第二PMOS管的漏极与互补读出位线相连接；
所述第一开关管的第一端与所述读出位线相连接，第二端与所述互补读出位线相连接，控制端与均衡控制信号相连接；
所述第二开关管的第一端与互补位线相连接，第二端与所述读出位线相连接，控制端与第一控制信号相连接；
所述第三开关管的第一端与位线相连接，第二端与所述互补读出位线相连接，控制端与第二控制信号相连接；
所述第四开关管的第一端与所述读出位线相连接，第二端与所述第一NMOS管的漏极相连接，控制端与第三控制信号相连接；
所述第五开关管的第一端与所述互补读出位线相连接，第二端与所述第二NMOS管的漏极相连接，控制端与第四控制信号相连接；
所述第一NMOS管的源极及所述第二NMOS管的源极与所述灵敏放大器的第二电源输入端相连接；所述第一NMOS管的栅极与所述位线相连接，所述第二NMOS管的栅极与所述互补位线相连接。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为NMOS管；所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端、所述第四开关管的第一端及所述第五开关管的第一端均为NMOS管的漏极，所述第一开关管的第二端、所述第二开关管的第二端、所述第三开关管的第二端、所述第四开关管的第二端及所述第五开关管的第二端均为NMOS管的源极，所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端均为NMOS管的栅极。
3.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器通过开关单元与储能单元相连接。
4.根据权利要求3所述的灵敏放大器，其特征在于，所述开关单元包括第六开关管，所述第六开关管的控制端与字线相连接，所述第六开关管的第一端与所述储能单元相连接，所述第六开关管的第二端与所述位线相连接。
5.根据权利要求4所述的灵敏放大器，其特征在于，所述储能单元的一端与一施加电压相连接，另一端与所述第六开关管的第一端相连接。
6.根据权利要求5所述的灵敏放大器，其特征在于，所述施加电压为电源电压的一半。
7.根据权利要求5所述的灵敏放大器，其特征在于，所述储能单元包括储能电容。
8.根据权利要求4所述的灵敏放大器，其特征在于，所述第六开关管包括NMOS管，所述第六开关管的漏极为所述第六开关管的第一端，所述第六开关管的源极为所述第六开关管的第二端，所述第六开关管的栅极为所述第六开关管的控制端。
9.根据权利要求1至8中任一项所述的灵敏放大器，其特征在于，还包括第七开关管，所述第七开关管的第一端与位线预充电压相连接，所述第七开关管的第二端与所述互补读出位线相连接，所述第七开关管的控制端与位线均衡电压相连接。
10.根据权利要求9所述的灵敏放大器，其特征在于，所述第七开关管包括NMOS管，所述第七开关管的漏极为所述第七开关管的第一端，所述第七开关管的源极为所述第七开关管的第二端，所述第七开关管的栅极为所述第七开关管的控制端。
11.一种如权利要求1至10中任一项所述的灵敏放大器的控制方法，其特征在于，所述控制方法依次包括预充电阶段、第一次失调补偿阶段、第二次失调补偿及电荷分享阶段、均衡化阶段、预感测阶段及恢复阶段；其中，
所述预充电阶段包括：使所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为开启状态，直至所述位线上的电压、所述互补位线上的电压、所述读出位线上的电压及所述互补读出位线上的电压均等于位线预充电压，以完成预充电；
所述第一次失调补偿阶段包括：使所述第一开关管、所述第三开关管及所述第四开关管均处于开启状态，且所述第二开关管及所述第五开关管处于关闭状态，直至所述位线上的电压与所述读出位线上的电压相等，以完成第一次失调补偿；
所述第二次失调补偿及电荷分享包括：使所述第三开关管及所述第四开关管关闭，且所述第一开关管、所述第二开关管及所述第五开关管开启，直至所述互补读出位线上的电压与所述互补位线上的电压相等，且所述位线与存储单元完成电荷分享，以完成第二次失调补偿及电荷分享；
所述均衡化阶段包括：使所述第一开关管、所述第四开关管及所述第五开关管为开启状态，且所述第二开关管及所述第三开关管为关闭状态，直至所述读出位线上的电压与所述互补读出位线上的电压相等，以完成均衡化；
所述预感测阶段包括：使所述第四开关管及所述第五开关管为开启状态，且所述第一开关管、所述第二开关管及所述第三开关管为关闭状态，直至所述读出位线上的电压被拉至与所述第二电源输入端的电压相等，且所述互补读出位线上的电压被拉至与所述第一电源输入端的电压相等，或直至所述读出位线上的电压被拉至与所述第一电源输入端的电压相等，且所述互补读出位线上的电压被拉至与所述第二电源输入端的电压相等，以完成预感测；
所述恢复阶段包括：使所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管为开启状态，且所述第一开关管为关闭状态，直至所述位线上的电压与所述互补读出位线上的电压相等且均为高电平，且所述互补位线上的电压与所述读出位线上的电压相等且均为低电平，或直至所述位线上的电压与所述互补读出位线上的电压相等且均为低电平，且所述互补位线上的电压与所述读出位线上的电压相等且均为高电平，达到稳定状态，以完成恢复。
12.根据权利要求11所述的控制方法，其特征在于，
所述预充电阶段，所述均衡控制信号、所述第一控制信号、所述第二控制信号、所述第三控制信号及所述第四控制信号均为高电平，所述第一电源输入端的电压及所述第二电源输入端的电压均为所述位线预充电压，字线为低电平；
所述第一次失调补偿阶段，所述均衡控制信号、所述第二控制信号及所述第三控制信号为高电平，且所述第一控制信号及所述第四控制信号均为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接低电平；
所述第二次失调补偿及电荷分享阶段，所述均衡控制信号、所述第一控制信号及所述第四控制信号为高电平，且所述第二控制信号及所述第三控制信号为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接高电平；
所述均衡化阶段，所述均衡控制信号、所述第三控制信号及所述第四控制信号均为高电平，且所述第一控制信号及所述第二控制信号均为低电平，所述第一电源输入端的电压及所述第二电源输入端的电压均为所述位线预充电压，所述字线为高电平；
所述预感测阶段，所述第三控制信号及所述第四控制信号为高电平，且所述均衡控制信号、所述第一控制信号及所述第二控制信号均为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接高电平；
所述恢复阶段，所述第一控制信号、所述第二控制信号、所述第三控制信号及所述第四控制信号均为高电平，且所述均衡控制信号为低电平，所述第一电源输入端的电压为电源电压，所述第二电源输入端的电压为接地电压，所述字线接高电平。
13.一种存储器，其特征在于，包括权利要求1-10任一项所述的灵敏放大器。
14.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求11至12中任一项所述的方法的步骤。
15.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求11至12中任一项所述的方法的步骤。
CN202110009952.XA 2021-01-05 2021-01-05 灵敏放大器、灵敏放大器的控制方法及存储器 Active CN112712837B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110009952.XA CN112712837B (zh) 2021-01-05 2021-01-05 灵敏放大器、灵敏放大器的控制方法及存储器
US17/442,364 US11854604B2 (en) 2021-01-05 2021-06-30 Sense amplifier, control method of sense amplifier, and equipment
PCT/CN2021/103470 WO2022147981A1 (zh) 2021-01-05 2021-06-30 灵敏放大器、灵敏放大器的控制方法及存储器
EP21917026.3A EP4198983A1 (en) 2021-01-05 2021-06-30 Sense amplifier, control method for sense amplifier, and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110009952.XA CN112712837B (zh) 2021-01-05 2021-01-05 灵敏放大器、灵敏放大器的控制方法及存储器

Publications (2)

Publication Number Publication Date
CN112712837A CN112712837A (zh) 2021-04-27
CN112712837B true CN112712837B (zh) 2022-04-15

Family

ID=75548305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110009952.XA Active CN112712837B (zh) 2021-01-05 2021-01-05 灵敏放大器、灵敏放大器的控制方法及存储器

Country Status (4)

Country Link
US (1) US11854604B2 (zh)
EP (1) EP4198983A1 (zh)
CN (1) CN112712837B (zh)
WO (1) WO2022147981A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712837B (zh) 2021-01-05 2022-04-15 长鑫存储技术有限公司 灵敏放大器、灵敏放大器的控制方法及存储器
CN115565564B (zh) * 2021-07-02 2024-05-03 长鑫存储技术有限公司 读出电路结构
CN115565561B (zh) * 2021-07-02 2024-05-03 长鑫存储技术有限公司 读出电路结构
CN115641889A (zh) * 2021-07-20 2023-01-24 长鑫存储技术有限公司 感测放大电路和数据读出方法
CN115910148A (zh) * 2021-08-27 2023-04-04 长鑫存储技术有限公司 感测放大结构和存储器架构
CN116417026A (zh) * 2021-12-31 2023-07-11 长鑫存储技术有限公司 一种控制放大电路、灵敏放大器和半导体存储器
CN115035925A (zh) * 2022-06-30 2022-09-09 长鑫存储技术有限公司 灵敏放大器和半导体存储器
CN117636925A (zh) * 2022-08-10 2024-03-01 长鑫存储技术有限公司 灵敏放大器、控制方法及半导体存储器
CN117672280A (zh) * 2022-08-29 2024-03-08 长鑫存储技术有限公司 灵敏放大器控制方法与电子设备
CN115691587B (zh) * 2022-10-31 2024-05-17 长鑫存储技术有限公司 灵敏放大器及控制方法
CN116994616B (zh) * 2023-08-17 2024-02-27 合芯科技(苏州)有限公司 灵敏放大器、静态随机存储器及灵敏放大器的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581356A (zh) * 2003-08-08 2005-02-16 三星电子株式会社 存储器件与放大位线和互补位线的电压电平的方法
CN106710614A (zh) * 2015-08-19 2017-05-24 马云利 一种适用于存储器的高性能读出放大器技术
CN109767799A (zh) * 2017-11-10 2019-05-17 三星电子株式会社 存储器电路以及包括该存储器电路的存储器设备
CN111863054A (zh) * 2020-08-13 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366046B2 (en) * 2005-08-16 2008-04-29 Novelics, Llc DRAM density enhancements
US7663908B2 (en) * 2007-03-12 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for increasing retention time in DRAM
KR101053525B1 (ko) 2009-06-30 2011-08-03 주식회사 하이닉스반도체 감지 증폭기 및 이를 이용한 반도체 집적회로
US8345498B2 (en) 2011-02-17 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier
KR102070977B1 (ko) 2013-08-01 2020-01-29 삼성전자주식회사 감지 증폭기 및 그것을 포함하는 메모리 장치
KR20180094383A (ko) * 2017-02-15 2018-08-23 에스케이하이닉스 주식회사 반도체 장치
KR102319827B1 (ko) * 2017-06-28 2021-11-01 에스케이하이닉스 주식회사 증폭기 회로
KR102668232B1 (ko) * 2019-03-25 2024-05-23 에스케이하이닉스 주식회사 메모리
US10839873B1 (en) * 2019-07-17 2020-11-17 Micron Technology, Inc. Apparatus with a biasing mechanism and methods for operating the same
CN210575115U (zh) 2019-11-28 2020-05-19 长鑫存储技术有限公司 灵敏放大器
CN112712837B (zh) * 2021-01-05 2022-04-15 长鑫存储技术有限公司 灵敏放大器、灵敏放大器的控制方法及存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581356A (zh) * 2003-08-08 2005-02-16 三星电子株式会社 存储器件与放大位线和互补位线的电压电平的方法
CN106710614A (zh) * 2015-08-19 2017-05-24 马云利 一种适用于存储器的高性能读出放大器技术
CN109767799A (zh) * 2017-11-10 2019-05-17 三星电子株式会社 存储器电路以及包括该存储器电路的存储器设备
CN111863054A (zh) * 2020-08-13 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Also Published As

Publication number Publication date
CN112712837A (zh) 2021-04-27
EP4198983A1 (en) 2023-06-21
WO2022147981A1 (zh) 2022-07-14
US11854604B2 (en) 2023-12-26
US20230066099A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
CN112712837B (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
CN112767975B (zh) 灵敏放大器及其控制方法
KR0177776B1 (ko) 고집적 반도체 메모리 장치의 데이타 센싱회로
CN102800349B (zh) 具有复制偏置方案的电流感测放大器
US9047980B2 (en) Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines
CN113470705B (zh) 灵敏放大器、存储器和数据读出方法
CN114400029B (zh) 读出电路及其方法
US7852686B2 (en) Circuit and method for a sense amplifier with instantaneous pull up/pull down sensing
KR0140175B1 (ko) 반도체 메모리 장치의 센스앰프 회로
CN111863050A (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN114999543A (zh) 感测放大电路、存储装置、操作方法及系统
US6847566B1 (en) Method and circuit configuration for multiple charge recycling during refresh operations in a DRAM device
JP4186169B2 (ja) 強誘電体記憶装置および電子機器
WO2023000490A1 (zh) 感测放大电路和数据读出方法
CN115798532A (zh) 一种位线泄漏电流补偿和bcam复用电路及补偿方法
CN115565565A (zh) 控制电路、读写方法以及存储器
CN114093396A (zh) 存储器的数据读取的方法及读取电路
US7054210B2 (en) Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same
JP4807192B2 (ja) 正電位変換回路、強誘電体記憶装置および電子機器
JP4807191B2 (ja) 強誘電体記憶装置および電子機器
US6836446B2 (en) Semiconductor memory device
KR20000003989A (ko) 재쓰기회로를 갖는 스태틱램 디바이스
CN116564376B (zh) 读写转换电路、存储器以及读写控制方法
US6434069B1 (en) Two-phase charge-sharing data latch for memory circuit
TWI840858B (zh) 控制電路、讀寫方法以及存儲器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant