CN115565561B - 读出电路结构 - Google Patents
读出电路结构 Download PDFInfo
- Publication number
- CN115565561B CN115565561B CN202110750204.7A CN202110750204A CN115565561B CN 115565561 B CN115565561 B CN 115565561B CN 202110750204 A CN202110750204 A CN 202110750204A CN 115565561 B CN115565561 B CN 115565561B
- Authority
- CN
- China
- Prior art keywords
- bit line
- tube
- equalization
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000295 complement effect Effects 0.000 claims description 223
- 238000002955 isolation Methods 0.000 claims description 64
- 230000003321 amplification Effects 0.000 claims description 28
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 28
- 238000003491 array Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000008030 elimination Effects 0.000 claims description 14
- 238000003379 elimination reaction Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003993 interaction Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Dram (AREA)
Abstract
本申请实施例提供了一种读出电路结构，设置在存储阵列的间隙中，其中，第一数据读出模块，包括：第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管；第一输入/输出管连接第一输入/输出线和第一位线，第三输入/输出管连接第三输入/输出线和第二位线，第五输入/输出管连接第五输入/输出线和第三位线，第七输入/输出管连接第七输入/输出线和第四位线；第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管用于接收列选择信号，并基于列选择信号导通；第一均衡管连接第一位线；第三均衡管连接第二位线；第五均衡管连接第三位线；第七均衡管连接第四位线，以解决存储器预充电速度慢的问题。
Description
技术领域
本申请涉及存储器版图设计领域，特别涉及一种读出电路结构。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
DRAM可以分为双倍速率同步(Double Data Rate，DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power DoubleData Rate，LPDDR)动态随机存储器。随着DRAM应用的领域越来越多，如DRAM越来越多的应用于移动领域，用户对于DRAM功耗指标的要求越来越高。
然而，目前的DRAM性能仍有待提高。
发明内容
本申请实施例提供一种读出电路结构，以解决存储器预充电速度慢的问题。
为解决上述技术问题，本申请实施例提供了一种读出电路结构，设置在存储阵列的间隙中，包括：第一数据读出模块，包括：第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管；第一输入/输出管的源极连接第一输入/输出线，漏极连接第一位线，第三输入/输出管的源极连接第三输入/输出线，漏极连接第二位线，第五输入/输出管的源极连接第五输入/输出线，漏极连接第三位线，第七输入/输出管的源极连接第七输入/输出线，漏极连接第四位线；第一位线、第二位线、第三位线和第四位线为同一存储阵列中相邻的四条位线；第一输入/输出管的栅极、第三输入/输出管的栅极、第五输入/输出管的栅极和第七输入/输出管的栅极连接在一起，用于接收列选择信号，并基于列选择信号导通第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管；第一均衡管，源极或漏极的其中一者直接连接第一位线；第三均衡管，源极或漏极的其中一者直接连接第二位线；第五均衡管，源极或漏极的其中一者直接连接第三位线；第七均衡管，源极或漏极的其中一者直接连接第四位线；第一均衡管、第三均衡管、第五均衡管和第七均衡管用于根据均衡信号，预充第一位线的电压、第二位线的电压、第三位线的电压和第四位线的电压至预设电压。
与相关技术相比，第一均衡管源极或漏极的一端直接连接第一位线，用于为第一位线直接预充电，第三均衡管源极或漏极的一端直接连接第二位线，用于为第二位线直接预充电，第五均衡管源极或漏极的一端直接连接第三位线，用于为第三位线直接预充电，第七均衡管源极或漏极的一端直接连接第四位线，用于为第四位线直接预充电，即通过均衡管直接连接位线，直接为位线预充电，避免了预充电过程需要开关晶体管的导通才能为位线预充电，从而加快了对位线的充电速度。
另外，读出电路结构还包括：与第一数据读出模块对应的第二数据读出模块，第二数据读出模块包括第二输入/输出管、第四输入/输出管、第六输入/输出管和第八输入/输出管；第二输入/输出管的源极连接第二输入/输出线，漏极连接第一互补位线，第四输入/输出管的源极连接第四输入/输出线，漏极连接第二互补位线，第六输入/输出管的源极连接第六输入/输出线，漏极连接第三互补位线，第八输入/输出管的源极连接第八输入/输出线，漏极连接第四互补位线；第一互补位线、第二互补位线、第三互补位线和第四互补位线为同一存储阵列中相邻的四条位线；第二输入/输出管的栅极、第四输入/输出管的栅极、第六输入/输出管的栅极和第八输入/输出管的栅极连接在一起，用于接收列选择信号，并基于列选择信号导通第二输入/输出管、第四输入/输出管、第六输入/输出管和第八输入/输出管；第二均衡管，源极或漏极的其中一者直接连接第一互补位线；第四均衡管，源极或漏极的其中一者直接连接第二互补位线第六均衡管，源极或漏极的其中一者直接连接第三互补位线；第八均衡管，源极或漏极的其中一者直接连接第四互补位线；第二均衡管、第四均衡管、第六均衡管和第八均衡管用于根据均衡信号，预充第一互补位线的电压、第二互补位线的电压、第三互补位线的电压和第四互补位线的电压至预设电压。第二均衡管源极或漏极的一端直接连接第一互补位线，用于为第一互补位线直接预充电，第四均衡管源极或漏极的一端直接连接第二互补位线，用于为第二互补位线直接预充电，第六均衡管源极或漏极的一端直接连接第三互补位线，用于为第三互补位线直接预充电，第八均衡管源极或漏极的一端直接连接第四互补位线，用于为第四互补位线直接预充电，即通过均衡管直接连接互补位线，直接为互补位线预充电，避免了预充电过程需要开关晶体管的导通才能为互补位线预充电，从而加快了对互补位线的充电速度。
另外，读出电路结构还包括：第一感测放大电路和第二感测放大电路，沿位线延伸方向相邻设置，用于感测所连接的存储阵列的存储单元的电压并输出对应于电压的逻辑1或0，其中，第一感测放大电路通过第一位线耦合相邻存储阵列中的一存储阵列，通过第一互补位线耦合相邻存储阵列中的另一存储阵列，第二感测放大电路通过第二位线耦合相邻存储阵列中的一存储阵列，通过第二互补位线耦合相邻存储阵列中的另一存储阵列；第三感测放大电路和第四感测放大电路，沿位线延伸方向相邻设置，且第三感测放大电路与第一感测放大电路在字线延伸方向相邻设置，第四感测放大电路与第二感测放大电路在字线延伸方向相邻设置，其中，第三感测放大电路通过第三位线耦合相邻存储阵列中的一存储阵列，通过第三互补位线耦合相邻存储阵列中的另一存储阵列，第四感测放大电路通过第四位线耦合相邻存储阵列中的一存储阵列，通过第四互补位线耦合相邻存储阵列中的另一存储阵列。
另外，第一互补位线穿过第二感测放大电路所在区域与第一感测放大电路耦合，且不与第二感测放大电路电连接；第二位线穿过第一感测放大电路所在区域与第二感测放大电路耦合，且不与第一感测放大电路电连接；第三互补位线穿过第四感测放大电路所在区域与第三感测放大电路耦合，且不与第四感测放大电路电连接；第四位线穿过第三感测放大电路所在区域与第四感测放大电路耦合，且不与第三感测放大电路电连接。第一互补位线从第二感测放大电路所在区域穿过与第一感测放大电路耦合，即第一互补位线无需额外占用布局面积完成布线，从而缩小读出电路结构的版图面积，第二位线从第一感测放大电路所在区域穿过与第二感测放大电路耦合，即第二位线无需额外占用布局面积完成布线，从而缩小读出电路结构的版图面积，同理，第三互补位线从第四感测放大电路所在区域穿过与第三感测放大电路耦合，从而缩小读出电路结构的版图面积，第四位线从第三感测放大电路所在区域穿过与四感测放大电路耦合，从而缩小读出电路结构的版图面积。
另外，第一均衡管和第三均衡管设置在第一感测放大电路和第一数据读出模块之间；第五均衡管和第七均衡管设置在第三感测放大电路和第一数据读出模块之间；第二均衡管和第四均衡管设置在第二感测放大电路和第二数据读出模块之间；第六均衡管和第八均衡管设置在第四感测放大电路和第二数据读出模块之间，第三均衡管设置在第一均衡管所在区域的间隙中，减小了原第三均衡管布局所需的版图区域，第二均衡管设置在第四均衡管所在区域的间隙中，减少了原第二均衡管布局许所需的版图区域，从而缩小读出电路结构的版图面积；同理，第七均衡管设置在第五均衡管所在区域的间隙中，减小了原第七均衡管布局所需的版图区域，第六均衡管设置在第八均衡管所在区域的间隙中，减少了原第六均衡管布局许所需的版图区域，从而缩小读出电路结构的版图面积。
另外，第一均衡管、第三均衡管、第五均衡管和第七均衡管设置在第一数据读出模块远离第二数据读出模块的一侧；第二均衡管、第四均衡管、第六均衡管和第八均衡管设置在第二数据读出模块远离第一数据读出模块的一侧，第三均衡管设置在第一均衡管所在区域的间隙中，减小了原第三均衡管布局所需的版图区域，第二均衡管设置在第四均衡管所在区域的间隙中，减少了原第二均衡管布局许所需的版图区域，从而缩小读出电路结构的版图面积；同理，第七均衡管设置在第五均衡管所在区域的间隙中，减小了原第七均衡管布局所需的版图区域，第六均衡管设置在第八均衡管所在区域的间隙中，减少了原第六均衡管布局许所需的版图区域，从而缩小读出电路结构的版图面积。
另外，还包括：读写转换电路，用于将外部数据写入存储单元中，或将存储单元中的数据读出；第一均衡管和第二均衡管基于读写转换电路对称设置；第三均衡管和第四均衡管基于读写转换电路对称设置；第五均衡管和第六均衡管基于读写转换电路对称设置；第七均衡管和第八均衡管基于读写转换电路对称设置。
另外，均衡信号包括第一均衡信号和第二均衡信号；第一均衡管和第五均衡管用于根据第一均衡信号，预充第一位线的电压和第三位线的电压至预设电压；第三均衡管和第七均衡管用于根据第二均衡信号，预充第二位线的电压和第四位线的电压至预设电压；第二均衡管和第六均衡管用于根据第一均衡信号，预充第一互补位线的电压和第三互补位线的电压至预设电压；第四均衡管和第八均衡管用于根据第二均衡信号，预充第二互补位线的电压和第四互补位线的电压至预设电压。
另外，第一感测放大电路包括：感测放大模块，通过读出位线连接第一位线，通过互补读出位线连接第一互补位线，用于感测存储单元的电压并输出对应于电压的逻辑1或0；隔离模块，连接在互补读出位线与第一互补位线之间，且连接在读出位线与第一位线之间，用于根据隔离信号隔离第一位线、第一互补位线与读出位线、互补读出位线之间的信号交互；偏移消除模块，连接在读出位线与第一互补位线之间，且连接在互补读出位线与第一位线之间，用于根据偏移消除信号调节感测放大模块中NMOS管之间或PMOS管之间的源漏导通差异。
另外，感测放大模块包括：第一感测放大N管，栅极连接第一位线，漏极连接互补读出位线，源极连接第二信号端，当感测放大模块处于放大阶段，第二信号端电连接逻辑0所对应的电压；第二感测放大N管，栅极连接第一互补位线，漏极连接读出位线，源极连接第二信号端；第一感测放大P管，栅极连接读出位线，漏极连接互补读出位线，源极连接第一信号端，当感测放大模块处于放大阶段，第一信号端电连接逻辑1所对应的电压；第二感测放大P管，栅极连接互补读出位线，漏极连接读出位线，源极连接第一信号端。
另外，第一感测放大N管的栅极结构、第二感测放大N管的栅极结构、第一感测放大P管的栅极结构和第二感测放大P管的栅极结构延伸方向相同，隔离模块中MOS管的栅极结构和偏移消除模块中MOS管的栅极结构延伸方向相同，且第一感测放大N管的栅极结构和隔离模块中MOS管的栅极结构延伸方向相互垂直。
另外，第一感测放大P管、第二感测放大P管、隔离模块和偏移消除模块设置在第一感测放大N管和第二感测放大N管之间。
另外，隔离模块包括：第一隔离管，栅极用于接收隔离信号，源极连接第一位线，漏极连接读出位线；第二隔离管，栅极用于接收隔离信号，源极连接第一互补位线，漏极连接互补读出位线。
另外，偏移消除模块包括：第一偏移消除管，栅极用于接收偏移消除信号，源极连接第一位线，漏极连接互补读出位线；第二偏移消除管，栅极用于接收偏移消除信号，源极连接第一互补位线，漏极连接读出位线。
另外，第一隔离管的源极和第一偏移消除管的源极连通，并连接第一位线；第二隔离管的源极和第二偏移消除管的源极连接，并连接第一互补位线。
附图说明
图1为本申请实施例提供的一种读出电路结构的结构示意图；
图2为本申请实施例提供的另一种读出电路结构的结构示意图；
图3为本申请实施例提供的第一数据读出模块的结构示意图；
图4为本申请实施例提供的第二数据读出模块的结构示意图；
图5为本申请实施例提供的第一感测放大电路和第三感测放大电路的电路结构示意图；
图6为本申请实施例提供的第二感测放大电路和第四感测放大电路的电路结构示意图；
图7为本申请实施例提供的第一感测放大电路、第二感测放大电路、第三感测放大电路和第四感测放大电路的版图。
具体实施方式
由背景技术可知，现有技术的DRAM性能仍有待提高。
经申请人发现，现有具备失调补偿功能的感测放大器在对位线和互补位线的预充电过程中，包含了开关晶体管的导通过程，导致对位线和互补位线的充电速度不够快，随着晶体管尺寸进一步微缩，开关晶体管的饱和电流减小，这种情况更加严重，不利于提高存储器的读写性能。
为解决上述技术问题，本申请实施例提供了一种读出电路结构，设置在存储阵列的间隙中，包括：第一数据读出模块，包括：第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管；第一输入/输出管的源极连接第一输入/输出线，漏极连接第一位线，第三输入/输出管的源极连接第三输入/输出线，漏极连接第二位线，第五输入/输出管的源极连接第五输入/输出线，漏极连接第三位线，第七输入/输出管的源极连接第七输入/输出线，漏极连接第四位线；第一位线、第二位线、第三位线和第四位线为同一存储阵列中相邻的四条位线；第一输入/输出管的栅极、第三输入/输出管的栅极、第五输入/输出管的栅极和第七输入/输出管的栅极连接在一起，用于接收列选择信号，并基于列选择信号导通第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管；第一均衡管，源极或漏极的其中一者直接连接第一位线；第三均衡管，源极或漏极的其中一者直接连接第二位线；第五均衡管，源极或漏极的其中一者直接连接第三位线；第七均衡管，源极或漏极的其中一者直接连接第四位线；第一均衡管、第三均衡管、第五均衡管和第七均衡管用于根据均衡信号，预充第一位线的电压、第二位线的电压、第三位线的电压和第四位线的电压至预设电压。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的一种读出电路结构的结构示意图，图2为本实施例提供的另一种读出电路结构的结构示意图，图3为本实施例提供的第一数据读出模块的结构示意图，图4为本实施例提供的第二数据读出模块的结构示意图，图5为本实施例提供的第一感测放大电路和第三感测放大电路的电路结构示意图，图6为本实施例提供的第二感测放大电路和第四感测放大电路的电路结构示意图，图7为本实施例提供的第一感测放大电路、第二感测放大电路、第三感测放大电路和第四感测放大电路的版图，以下结合附图对本实施例提供的读出电路结构进一步详细说明：
参考图1和图2，读出电路结构，设置在存储阵列101的间隙中，包括：
存储阵列101中具有n行m列存储单元，每一存储单元都用于存储1bit(比特)数据，即一存储阵列101可以存储n×mbit数据，在数据读出过程中，通过选通具体存储单元，从而读出存储单元中存储数据，或将存储单元中写入数据。
第一感测放大电路113和第二感测放大电路123，沿位线延伸方向相邻设置，用于感测存储单元的电压并输出对应于电压的逻辑1或0；其中，第一感测放大电路113通过第一位线BL1耦合相邻存储阵列101中的一存储阵列101，通过第一互补位线BLB1耦合相邻存储阵列101中的另一存储阵列101；第二感测放大电路123通过第二位线BL2耦合相邻存储阵列101中的一存储阵列101，通过第二互补位线BLB2耦合相邻存储阵列101中的另一存储阵列101。
第三感测放大电路133和第四感测放大电路143，沿位线延伸方向相邻设置，第三感测放大电路133和第一感测放大电路143相邻设置，第四感测放大电路143和第二感测放大电路123相邻设置，其中，第三感测放大电路133通过第三位线BL3耦合相邻存储阵列101中的一存储阵列101，通过第三互补位线BLB3耦合相邻存储阵列101中的另一存储阵列101；第四感测放大电路143通过第四位线BL4耦合相邻存储阵列101中的一存储阵列101，通过第四互补位线BLB4耦合相邻存储阵列101中的另一存储阵列101。
其中，第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4为同一存储阵列中相邻的四条位线；第一互补位线BLB1、第二互补位线BLB2、第三互补位线BLB3和第四互补位线BLB4为同一存储阵列中相邻的四条位线。
在本实施例中，为了清楚分辨上述一存储阵列101和另一存储阵列101，在后续的描述中，将第一感测放大电路113通过第一位线BL1连接的存储阵列101称为“第一存储阵列”；将第二感测放大电路123通过第二互补位线BLB2连接的存储阵列101称为“第二存储阵列”。
在本实施例中，读出电路结构还包括：读写转换电路102，用于将外部数据写入存储阵列101的存储单元中，或将存储单元中的数据读出。
在本实施例中，读写转换电路102设置在第一感测放大电路113和第二感测放大电路123之间；在其他实施例中，读写转换电路也可以设置在第一感测放大电路与存储阵列之间或第二感测放大电路与存储阵列之间。
继续参考图1和图2，读出电路结构还包括第一数据读出模块114，第一数据读出模块114包括：第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管。
其中，第一输入/输出管源极或者漏极的其中一者直接连接第一输入/输出线，另一者连接第一位线，第一输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第一输入/输出管，使第一输入/输出线与第一位线电连接，从而通过第一输入/输出线输出第一位线中所携带的电信号；在本实施例中，第一输入/输出管源极连接第一输入/输出线，漏极连接第一位线。
第三输入/输出管源极或者漏极的其中一者直接连接第三输入/输出线，另一者连接第二位线，第三输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第三输入/输出管，使第三输入/输出线与第二位线电连接，从而通过第三输入/输出线输出第二位线中所携带的电信号；在本实施例中，第三输入/输出管源极连接第三输入/输出线，漏极连接第二位线。
第五输入/输出管源极或者漏极的其中一者直接连接第五输入/输出线，另一者连接第三位线，第五输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第五输入/输出管，使第五输入/输出线与第三位线电连接，从而通过第五输入/输出线输出第三位线中所携带的电信号；在本实施例中，第五输入/输出管源极连接第五输入/输出线，漏极连接第三位线。
第七输入/输出管源极或者漏极的其中一者直接连接第七输入/输出线，另一者连接第四位线，第七输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第七输入/输出管，使第七输入/输出线与第四位线电连接，从而通过第七输入/输出线输出第四位线中所携带的电信号；在本实施例中，第七输入/输出管源极连接第七输入/输出线，漏极连接第四位线。
需要说的是，在上述描述中，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”的连接方式，同样也可以采用“源极”替换“漏极”的连接方式。
参考图3，在本实施例中，第一输入/输出管<N1001>的栅极、第三输入/输出管<N1003>的栅极、第五输入/输出管<N1005>的栅极和第七输入/输出管<N1007>的栅极连接在一起，用于接收同一列选择信号，即本实施例的读出电路结构可根据同一列选择信号，通过并列排布的连续4根位线，读出连续4个存储单元所存储的数据；需要说明的是，在具体的应用中，同样可以根据实际的需求，即通过同一列选择信号所需读出的数据数量，来设置通过同一列选择信号控制的输入/输出管的数量。
另外，由图可知，第一输入/输出管<N1001>、第三输入/输出管<N1003>、第五输入/输出管<N1005>和第七输入/输出管<N1007>错位设置，其中“H”型栅极之间的接触区分别用于连接第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4。进一步地，在字线延伸的方向上，第一数据读出模块114所连接的第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4之间的间距相等。
继续参考图1和图2，读出电路结构还包括第二数据读出模块124，第二数据读出模块124包括：第二输入/输出管、第四输入/输出管、第六输入/输出管和第八输入/输出管。
其中，第二输入/输出管源极或者漏极的其中一者直接连接第二输入/输出线，另一者连接第一互补位线，第二输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第二输入/输出管，使第二输入/输出线与第一互补位线电连接，从而通过第二输入/输出线输出第一互补位线中所携带的电信号；在本实施例中，第二输入/输出管源极连接第二输入/输出线，漏极连接第一互补位线。
第四输入/输出管源极或者漏极的其中一者直接连接第四输入/输出线，另一者连接第二互补位线，第四输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第四输入/输出管，使第四输入/输出线与第二互补位线电连接，从而通过第四输入/输出线输出第二互补位线中所携带的电信号；在本实施例中，第四输入/输出管源极连接第四输入/输出线，漏极连接第二互补位线。
第六输入/输出管源极或者漏极的其中一者直接连接第六输入/输出线，另一者连接第三互补位线，第六输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第六输入/输出管，使第六输入/输出线与第三互补位线电连接，从而通过第六输入/输出线输出第三互补位线中所携带的电信号；在本实施例中，第六输入/输出管源极连接第六输入/输出线，漏极连接第三互补位线。
第八输入/输出管源极或者漏极的其中一者直接连接第八输入/输出线，另一者连接第四互补位线，第八输入/输出管的栅极用于接收列选择信号，并基于列选择信号导通第八输入/输出管，使第八输入/输出线与第四互补位线电连接，从而通过第八输入/输出线输出第四互补位线中所携带的电信号；在本实施例中，第八输入/输出管源极连接第八输入/输出线，漏极连接第四互补位线。
需要说的是，在上述描述中，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”的连接方式，同样也可以采用“源极”替换“漏极”的连接方式。
参考图4，在本实施例中，第二输入/输出管<N1002>的栅极、第四输入/输出管<N1004>的栅极、第六输入/输出管<N1006>的栅极和第八输入/输出管<N1008>的栅极连接在一起，用于接收同一列选择信号，即本实施例的读出电路结构可根据同一列选择信号，通过并列排布的连续4根互补位线，读出连续4个存储单元所存储的数据；需要说明的是，在具体的应用中，同样可以根据实际的需求，即通过同一列选择信号所需读出的数据数量，来设置通过同一列选择信号控制的输入/输出管的数量。
另外，由图可知，第二输入/输出管<N1002>、第四输入/输出管<N1004>、第六输入/输出管<N1006>和第八输入/输出管<N1008>错位设置，其中“H”型栅极之间的接触区分别用于连接第一互补位线BLB1、第二互补位线BLB2、第三互补位线BLB3和第四互补位线BLB4。进一步地，在字线延伸的方向上，第二数据读出模块124所连接的第一互补位线BLB1、第二互补位线BLB2、第三互补位线BLB3和第四互补位线BLB4之间的间距相等。
继续参考图1和图2，第一均衡管<N1>，源极或漏极的其中一者直接连接第一位线BL1，用于根据均衡信号，预充第一位线BL1的电压至预设电压；第二均衡管<N2>，源极或漏极的其中一者直接连接第一互补位线BLB1，用于根据均衡信号，预充第一互补位线BLB1的电压至预设电压；第三均衡管<N3>，源极或漏极的其中一者直接连接第二位线BL2，用于根据均衡信号，预充第二位线BL2的电压至预设电压；第四均衡管<N4>，源极或漏极的其中一者直接连接第二互补位线BLB2，用于根据均衡信号，预充第二互补位线BLB2的电压至预设电压；第五均衡管<N5>，源极或漏极的其中一者直接连接第三位线BL3，用于根据均衡信号，预充第三位线BL3的电压至预设电压；第六均衡管<N6>，源极或漏极的其中一者直接连接第三互补位线BLB3，用于根据均衡信号，预充第三互补位线BLB3的电压至预设电压；第七均衡管<N7>，源极或漏极的其中一者直接连接第四位线BL4，用于根据均衡信号，预充第四位线BL4的电压至预设电压；第八均衡管<N8>，源极或漏极的其中一者直接连接第四互补位线BLB4，用于根据均衡信号，预充第四互补位线BLB4的电压至预设电压。
通过第一均衡管<N1>源极或漏极的一端直接连接第一位线BL1，用于为第一位线BL1直接预充电，第二均衡管<N2>源极或漏极的一端直接连接第一互补位线BLB1，用于为第一互补位线BLB1直接预充电，第三均衡管<N3>源极或漏极的一端直接连接第二位线BL2，用于为第二位线BL2直接预充电，第四均衡管<N4>源极或漏极的一端直接连接第二互补位线BLB2，用于为第二互补位线BLB2直接预充电，通过第五均衡管<N5>源极或漏极的一端直接连接第三位线BL3，用于为第三位线BL3直接预充电，第六均衡管<N6>源极或漏极的一端直接连接第三互补位线BLB3，用于为第三互补位线BLB3直接预充电，第七均衡管<N7>源极或漏极的一端直接连接第四位线B4，用于为第四位线BL4直接预充电，第八均衡管<N8>源极或漏极的一端直接连接第四互补位线BLB4，用于为第四互补位线BLB4直接预充电，即通过均衡管直接连接位线/互补位线，直接为位线和互补位线充电，避免了预充电过程需要开关晶体管的导通才能为位线/互补位线预充电，从而加快了对位线和互补位线的充电速度。
需要说明的是，上文提及的“预设电压”即存储器预充电阶段中的预充电所需电压，具体电压大小根据存储器正常工作所需的预充电电压进行设定，本实施例并不构成对“预设电压”数值的限定。
另外，第一均衡管<N1>和第三均衡管<N3>设置在第一感测放大电路113远离第二感测放大电路123的一侧，即第一均衡管<N1>和第三均衡管<N3>设置在第一感测放大电路113和“第一存储阵列”之间；第二均衡管<N2>和第四均衡管<N4>设置在第二感测放大电路123远离第一感测放大电路113的一侧，即第二均衡管<N2>和第四均衡管<N4>设置在第二感测放大电路123和“第二存储阵列”之间；第五均衡管<N5>和第七均衡管<N7>设置在第三感测放大电路133远离第四感测放大电路143的一侧，即第五均衡管<N5>和第七均衡管<N7>设置在第三感测放大电路133和“第一存储阵列”之间；第六均衡管<N6>和第八均衡管<N8>设置在第四感测放大电路143远离第三感测放大电路133的一侧，即第六均衡管<N6>和第八均衡管<N8>设置在第四感测放大电路143和“第二存储阵列”之间。
在相关技术的示例中，为第一感测放大电路113预充电的第一均衡管<N1>和第三均衡管<N3>分别设置在第一感测放大电路113的两侧；为第二感测放大电路123预充电的第二均衡管<N2>和第四均衡管<N4>分别设置在第二感测放大电路123的两侧；为第三感测放大电路133预充电的第五均衡管<N5>和第七均衡管<N7>分别设置在第三感测放大电路133的两侧；为第四感测放大电路143预充电的第六均衡管<N6>和第八均衡管<N8>分别设置在第四感测放大电路143的两侧。
对于本实施例，在一个例子中，参考图1，第一均衡管<N1>、第三均衡管<N3>、第五均衡管<N5>和第七均衡管<N7>设置在第一数据读出模块114远离第二数据读出模块124的一侧；第二均衡管<N2>、第四均衡管<N4>、第六均衡管<N6>和第八均衡管<N8>设置在第二数据读出模块124远离第一数据读出模块114的一侧。
在另一例子中，参考图2，第一均衡管<N1>和第三均衡管<N3>设置在第一感测放大电路113和第一数据读出模块114之间；第二均衡管<N2>和第四均衡管<N4>设置在第二感测放大电路123和第二数据读出模块124之间；第五均衡管<N5>和第七均衡管<N7>设置在第三感测放大电路133和第一数据读出模块114之间；第六均衡管<N6>和第八均衡管<N8>设置在第四感测放大电路143和第二数据读出模块123之间。
其中，第一互补位线BLB1穿过第二感测放大电路123所在区域与第一感测放大电路113耦合，且不与第二感测放大电路123电连接；第二位线BL2穿过第一感测放大电路113所在区域与第二感测放大电路123耦合，且不与第一感测放大电路113电连接；第三互补位线BLB3穿过第四感测放大电路143所在区域与第三感测放大电路133耦合，且不与第四感测放大电路143电连接；第四位线BL4穿过第三感测放大电路133所在区域与第四感测放大电路143耦合，且不与第三感测放大电路133电连接。
第一互补位线BLB1从第二感测放大电路123所在区域穿过与第一感测放大电路113耦合，即第一互补位线BLB1无需额外占用布局面积完成布线，从而进一步缩小读出电路结构的版图面积，第二位线BL2从第一感测放大电路113所在区域穿过与第二感测放大电路123耦合，即第二位线BL2无需额外占用布局面积完成布线，从而进一步缩小读出电路结构的版图面积；第三互补位线BLB3从第四感测放大电路143所在区域穿过与第三感测放大电路133耦合，即第三互补位线BLB3无需额外占用布局面积完成布线，从而进一步缩小读出电路结构的版图面积，第四位线BL4从第三感测放大电路133所在区域穿过与第四感测放大电路143耦合，即第四位线BL4无需额外占用布局面积完成布线，从而进一步缩小读出电路结构的版图面积。
进一步地，在本实施例中，第一均衡管<N1>和第二均衡管<N2>基于读写转换电路102对称设置，第三均衡管<N3>和第四均衡管<N4>基于读写转换电路102对称设置，第五均衡管<N5>和第六均衡管<N6>基于读写转换电路102对称设置，第七均衡管<N7>和第八均衡管<N8>基于读写转换电路102对称设置。
对于第一均衡管<N1>、第二均衡管<N2>、第三均衡管<N3>、第四均衡管<N4>、第五均衡管<N5>、第六均衡管<N6>、第七均衡管<N7>和第八均衡管<N8>：
在一个例子中，均衡信号包括第一均衡信号和第二均衡信号，第一均衡管<N1>和第五均衡管<N5>用于根据第一均衡信号，预充第一位线BL1的电压和第三位线BL3的电压至预设电压；第三均衡管<N3>和第七均衡管<N7>用于根据第二均衡信号，预充第二位线BL2的电压和第四位线BL4的电压至预设电压；第二均衡管<N2>和第六均衡管<N6>用于根据第一均衡信号，预充第一互补位线BLB1的电压和第三互补位线BLB3的电压至预设电压；第四均衡管<N4>和第八均衡管<N8>用于根据第二均衡信号，预充第二互补位线BLB2的电压和第四互补位线BLB4的电压至预设电压。即第一均衡信号用于为第一感测放大电路113和第三感测放大电路133所连接的位线和互补位线预充电，第二均衡信号用于为第二感测放大电路123和第四感测放大电路143所连接的位线和互补位线预充电。
在另一个例子中，均衡信号包括第一均衡信号和第二均衡信号，第一均衡管<N1>、第三均衡管<N3>、第五均衡管<N5>和第七均衡管<N7>共用同一栅极，用于接收第一均衡信号；第二均衡管<N2>、第四均衡管<N4>、第六均衡管<N6>和第八均衡管<N8>共用同一栅极，用于接收第二均衡信号。即第一均衡信号用于为第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4预充电；第二均衡信号用于为第一互补位线BLB1、第二互补位线BLB2、第三互补位线BLB3和第四互补位线BLB4预充电。通过设置在同一区域的第一均衡管<N1>、第三均衡管<N3>、第五均衡管<N5>和第七均衡管<N7>共用栅极，从而进一步缩小第一均衡管<N1>的有源区、第三均衡管<N3>的有源区、第五均衡管<N5>的有源区和第七均衡管<N7>的有源区之间的间距，从而缩小第一均衡管<N1>、第三均衡管<N3>、第五均衡管<N5>和第七均衡管<N7>所占面积；通过设置在同一区域的第二均衡管<N2>、第四均衡管<N4>、第六均衡管<N6>和第八均衡管<N8>共用栅极，从而进一步缩小第二均衡管<N2>的有源区、第四均衡管<N4>的有源区、第六均衡管<N6>的有源区和第八均衡管<N8>的有源区之间的间距，从而缩小第二均衡管<N2>、第四均衡管<N4>、第六均衡管<N6>和第八均衡管<N8>所占面积。
基于上述第一示例，在预充电过程中，第一均衡管<N1>、第二均衡管<N2>、第三均衡管<N3>、第四均衡管<N4>、第五均衡管<N5>、第六均衡管<N6>、第七均衡管<N7>和第八均衡管<N8>：
在一个例子中，预设电压包括第一预充电电压、第二预充电电压、第三预充电电压、第四预充电电压、第五预充电电压、第六预充电电压、第七预充电电压和第八预充电电压。
其中，第一均衡管<N1>栅极用于接收第一均衡信号EQ1，源极或漏极的一者用于接收第一预充电电压，另一者连接第一位线BL1；第二均衡管<N2>栅极用于接收第二均衡信号EQ2，源极或漏极的一者用于接收第二预充电电压，另一者连接第一互补位线BLB1；第三均衡管<N3>栅极用于接收第一均衡信号EQ1，源极或漏极的一者用于接收第三预充电电压，另一者连接第二位线BL2；第四均衡管<N4>栅极用于接收第二均衡信号EQ2，源极或漏极的一者用于接收第四预充电电压，另一者连接第二互补位线BLB2；第五均衡管<N5>栅极用于接收第一均衡信号EQ1，源极或漏极的一者用于接收第五预充电电压，另一者连接第三位线BL3；第六均衡管<N6>栅极用于接收第二均衡信号EQ2，源极或漏极的一者用于接收第六预充电电压，另一者连接第三互补位线BLB3；第七均衡管<N7>栅极用于接收第一均衡信号EQ1，源极或漏极的一者用于接收第七预充电电压，另一者连接第四位线BL4；第八均衡管<N8>栅极用于接收第二均衡信号EQ2，源极或漏极的一者用于接收第八预充电电压，另一者连接第四互补位线BLB4。
在另一个例子中，第一预充电电压、第三预充电电压、第五预充电电压和第七预充电电压为同一预充电电压，第二预充电电压、第四预充电电压、第六预充电电压和第八预充电电压为同一预充电电压，即用于为位线预充电的电压为同一预充电电压，用于为互补位线预充电的电压为同一预充电电压。
进一步地，参考图5和图6，第一预充电电压、第二预充电电压、第三预充电电压、第四预充电电压、第五预充电电压、第六预充电电压、第七预充电电压和第八预充电电压为同一预充电电压，即用于为感测放大电路预充电的预充电电压为同一预充电电压VBLP；在本实施例中，预充电电压VBLP＝1/2VDD，其中，VDD为芯片内部电源电压；在其他实施例中，预充电电压VBLP可以根据具体应用场景进行设置。
参考图5和图6，对于第一感测放大电路113和第三感测放大电路133，下面以第一感测放大电路113为例进行详细说明，第一感测放大电路113(参考图1)，包括：
感测放大模块，通过读出位线SABL连接第一位线BL1，通过互补读出位线SABLB连接第一互补位线BLB1，用于感测存储单元的电压并输出对应于电压的逻辑1或0。
具体地，感测放大模块，包括：第一感测放大N管<N1400>，栅极连接第一位线BL1，漏极连接互补读出位线SABLB，源极连接第二信号端NCS，当感测放大模块处于放大阶段，第二信号端NCS电连接逻辑0所对应的电压；第二感测放大N管<N1405>，栅极连接第一互补位线BLB1，漏极连接读出位线SABL，源极连接第二信号端NCS；第一感测放大P管<P1401>，栅极连接读出位线SABL，漏极连接互补读出位线SABLB，源极连接第一信号端PCS，当感测放大模块处于放大阶段，第一信号端PCS电连接逻辑1所对应的电压；第二感测放大P管<P1400>，栅极连接互补读出位线SABLB，漏极连接读出位线SABL，源极连接第一信号端PCS。
隔离模块，连接在互补读出位线SABLB和第一互补位线BLB1之间，且连接在读出位线SABL与第一位线BL1之间，用于根据隔离信号ISO隔离第一位线BL1、第一互补位线BLB1与读出位线SABL和互补读出位线SABLB之间的信号交互。
具体地，隔离模块，包括：第一隔离管<N1402>，栅极用于接收隔离信号ISO，源极连接第一位线BL1，漏极连接读出位线SABL，第二隔离管<N1403>，栅极用于接收隔离信号ISO，源极连接第一互补位线BLB1，漏极连接互补读出位线SABLB。
偏移消除模块，连接在读出位线SABL与第一互补位线BLB1之间，且连接在互补读出位线SABLB与第一位线BL1之间，用于根据偏移消除信号OC调节感测放大模块中NMOS之间或PMOS管之间的源漏导通差异。
需要说明的是，上文提到的“源漏导通差异”指：由于制造工艺、温度等的变化，第一感测放大N管<N1400>和第二感测放大N管<N1405>以及第一感测放大P管<P1401>和第二感测放大P管<P1400>彼此可以具有不同的阈值电压。在这种情况下，感测放大模块可能由于第一感测放大P管<P1401>和第二感测放大P管<P1400>以及第一感测放大N管<N1400>和第二感测放大N管<N1405>的阈值电压之间的差异而导致偏移噪声。
具体地，偏移消除模块，包括：第一偏移消除管<N1401>，栅极用于接收偏移消除信号OC，源极连接第一位线BL1，漏极连接互补读出位线SABLB；第二偏移消除管<N1404>，栅极用于接收偏移消除信号OC，源极连接第一互补位线BLB1，漏极连接读出位线SABL。
本领域技术人员可知，第三感测放大电路133的结构与第一感测放大电路113的结构相同，进行相应结构的特征替换后同样适用于上文说明。具体地，对应结构包括：第一位线BL1对应于BL3、第一互补位线BLB1对应于BLB3、第一均衡管<N1>对应于<N5>、第三均衡管<N3>对应于<N7>、第一感测放大N管<N1400>对应于<N1410>、第二感测放大N管<N1405>对应于<N1415>、第一感测放大P管<P1401>对应于<P1411>、第二感测放大P管<P1400>对应于<P1410>、第一隔离管<N1402>对应于<N1412>、第二隔离管<N1403>对应于<N1413>、第一偏移消除管<N1401>对应于<N1411>、第二偏移消除管<N1404>对应于<N1414>。
对于第一数据读出模块，第一输入/输出管源极连接第一输入/输出线I/O1，漏极直接连接第一位线BL1，栅极用于接收列选择信号CY，第三输入/输出管源极连接第三输入/输出线I/O3，漏极直接连接第二位线BL2，栅极用于接收列选择信号CY，第五输入/输出管源极连接第五输入/输出线I/O5，漏极直接连接第三位线BL3，栅极用于接收列选择信号CY，第七输入/输出管源极连接第七输入/输出线I/O7，漏极直接连接第四位线BL4，栅极用于接收列选择信号CY。
通过同一列选择信号CY，导通第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管，从而通过第一输入/输出线I/O1导出第一位线BL1中所传输的电平信号，第三输入/输出线I/O3导出第二位线BL2中所传输的电平信号，第五输入/输出线I/O5导出第三位线BL3中所传输的电平信号，第七输入/输出线I/O7导出第四位线BL4中所传输的电平信号。
参考图5和图6，对于第二感测放大电路123和第四感测放大电路143，下面以第二感测放大电路123为例进行详细说明，第二感测放大电路123(参考图1)，包括：
感测放大模块，通过读出位线SABL连接第二位线BL2，通过互补读出位线SABLB连接第二互补位线BLB2，用于感测存储单元的电压并输出对应于电压的逻辑1或0。
具体地，感测放大模块，包括：第三感测放大N管<N1425>，栅极连接第二位线BL2，漏极连接互补读出位线SABLB，源极连接第二信号端NCS，当感测放大模块处于放大阶段，第二信号端NCS电连接逻辑0所对应的电压；第四感测放大N管<N1420>，栅极连接第二互补位线BLB2，漏极连接读出位线SABL，源极连接第二信号端NCS；第三感测放大P管<P1421>，栅极连接读出位线SABL，漏极连接互补读出位线SABLB，源极连接第一信号端PCS，当感测放大模块处于放大阶段，第一信号端PCS电连接逻辑1所对应的电压；第四感测放大P管<P1420>，栅极连接互补读出位线SABLB，漏极连接读出位线SABL，源极连接第一信号端PCS。
隔离模块，连接在互补读出位线SABLB和第二互补位线BLB2之间，且连接在读出位线SABL与第二位线BL2之间，用于根据隔离信号ISO隔离第二位线BL2、第二互补位线BLB2与读出位线SABL和互补读出位线SABLB之间的信号交互。
具体地，隔离模块，包括：第一隔离管<N1423>，栅极用于接收隔离信号ISO，源极连接第二位线BL2，漏极连接读出位线SABL，第二隔离管<N1422>，栅极用于接收隔离信号ISO，源极连接第二互补位线BLB2，漏极连接互补读出位线SABLB。
偏移消除模块，连接在读出位线SABL与第二互补位线BLB2之间，且连接在互补读出位线SABLB与第二位线BL2之间，用于根据偏移消除信号OC调节感测放大模块中NMOS之间或PMOS管之间的源漏导通差异。
需要说明的是，上文提到的“源漏导通差异”指：由于制造工艺、温度等的变化，第三感测放大N管<N1425>和第四感测放大N管<N1420>以及第三感测放大P管<P1421>和第四感测放大P管<P1420>彼此可以具有不同的阈值电压。在这种情况下，感测放大模块可能由于第三感测放大P管<P1421>和第四感测放大P管<P1420>以及第三感测放大N管<N1445>和第四感测放大N管<N1420>的阈值电压之间的差异而导致偏移噪声。
具体地，偏移消除模块，包括：第三偏移消除管<N1424>，栅极用于接收偏移消除信号OC，源极连接第二位线BL2，漏极连接互补读出位线SABLB；第四偏移消除管<N1421>，栅极用于接收偏移消除信号OC，源极连接第二互补位线BLB2，漏极连接读出位线SABL。
本领域技术人员可知，第四感测放大电路143的结构与第二感测放大电路123的结构相同，进行相应结构的特征替换后同样适用于上文说明。具体地，对应结构包括：第二位线BL2对应于BL4、第二互补位线BLB2对应于BLB4、第二均衡管<N2>对应于<N6>、第四均衡管<N4>对应于<N8>、第三感测放大N管<N1425>对应于<N1435>、第四感测放大N管<N1420>对应于<N1430>、第三感测放大P管<P1421>对应于<P1431>、第四感测放大P管<P1420>对应于<P1430>、第三隔离管<N1423>对应于<N1433>、第四隔离管<N1422>对应于<N1432>、第三偏移消除管<N1424>对应于<N1434>、第四偏移消除管<N1421>对应于<N1431>。
对于第二数据读出模块，第二输入/输出管源极连接第二输入/输出线I/O2，漏极直接连接第一互补位线BLB1，栅极用于接收列选择信号CY，第四输入/输出管源极连接第四输入/输出线I/O4，漏极直接连接第二互补位线BLB2，栅极用于接收列选择信号CY，第六输入/输出管源极连接第六输入/输出线I/O6，漏极直接连接第三互补位线BLB3，栅极用于接收列选择信号CY，第八输入/输出管源极连接第八输入/输出线I/O8，漏极直接连接第四互补位线BLB4，栅极用于接收列选择信号CY。
通过同一列选择信号CY，导通第二输入/输出管、第四输入/输出管、第六输入/输出管和第八输入/输出管，从而通过第二输入/输出线I/O2导出第一互补位线BLB1中所传输的电平信号，第四输入/输出线I/O4导出第二互补位线BLB2中所传输的电平信号，第六输入/输出线I/O6导出第三互补位线BLB3中所传输的电平信号，第八输入/输出线I/O8导出第四互补位线BLB4中所传输的电平信号。
参考图7，左侧为第一感测放大电路113(参考图1)和第三感测放大电路133(参考图1)的版图，右侧为第二感测放大电路123(参考图1)和第四感测放大电路143(参考图1)的版图。
对于图7，斜框区域为有源层的版图布局，白框区域为栅极层的版图布局，阴影区域为接触层的版图布局。在该图中，实线箭头经过接触层的版图布局，说明实线箭头所表征的结构与接触层相互接触；虚线箭头所经过的任何区域都不相互接触。
对于左侧版图，从上到下依次为：第一数据读出模块版图、均衡结构版图、第一感测放大N管版图、第一偏移隔离版图、第一感测放大P管版图、第二感测放大P管版图、第二偏移隔离版图和第二感测放大N管版图。
由图可知，在本实施例中，第一感测放大N管<N1400>的栅极结构、第二感测放大N管<N1405>的栅极结构、第一感测放大P管<P1401>的栅极结构和第二感测放大P管<P1400>的栅极结构延伸方向相同，隔离模块中MOS管的栅极结构和偏移消除模块中MOS管的栅极结构延伸方向相同，且第一感测放大N管<N1400>的栅极结构和隔离模块中MOS管的栅极结构延伸方向相互垂直。
由图可知，在本实施例中，第一感测放大P管<P1401>、第二感测放大P管<P1400>、隔离模块和偏移消除模块设置在第一感测放大N管<N1400>和第二感测放大N管<N1405>之间。
其中，第一数据读出模块版图包括第一输入/输出管<N1001>、第三输入/输出管<N1003>、第五输入/输出管<N1005>和第七输入/输出管<N1007>，在本实施例中，第一输入/输出管<N1001>、第三输入/输出管<N1003>、第五输入/输出管<N1005>和第七输入/输出管<N1007>用于接收同一列选择信号CY。
均衡结构版图包括第一均衡管<N1>、第三均衡管<N3>、第五均衡管<N5>和第七均衡管<N7>，在本实施例中，第一均衡管<N1>、第三均衡管<N3>、第五均衡管<N5>和第七均衡管<N7>用于接收同一预充电电压VBLP，即第一均衡管连接第一预充电电压的部分有源区、第二均衡管连接第二预充电电压的部分有源区、第三均衡管连接第三预充电电压的部分有源区和第四均衡管连接第四预充电电压的部分有源区相连通。
在其他实施例中，若第一预充电电压和第三预充电电压为同一预充电电压，第二预充电电压和第四预充电电压为同一预充电电压；此时，第一均衡管连接第一预充电电压的部分有源区和第三均衡管连接第三预充电电压的部分有源区相连通；第二均衡管连接第二预充电电压的部分有源区和第四均衡管连接第四预充电电压的部分有源区相连通。
对于第一偏移隔离版图和第二偏移隔离版图，第一隔离管<N1402>的源极和第一偏移消除管<N1401>的源极连通，并连接第一位线BL1；第二隔离管<N1403>的源极和第二偏移消除管<N1404>的源极连接，并连接第一互补位线BLB1。
对于右侧版图，从上到下依次为：均衡结构版图、第三感测放大N管版图、第三偏移隔离版图、第四感测放大P管版图、第四感测放大P管版图、第三偏移隔离版图、第三感测放大N管版图和第二数据读出模块版图。
由图可知，在本实施例中，第三感测放大N管<N1425>的栅极结构、第四感测放大N管<N1420>的栅极结构、第三感测放大P管<P1421>的栅极结构和第四感测放大P管<P1420>的栅极结构延伸方向相同，隔离模块中MOS管的栅极结构和偏移消除模块中MOS管的栅极结构延伸方向相同，且第三感测放大N管<N1425>的栅极结构和隔离模块中MOS管的栅极结构延伸方向相互垂直。
由图可知，在本实施例中，第三感测放大P管<P1421>、第四感测放大P管<P1420>、隔离模块和偏移消除模块设置在第三感测放大N管<N1425>和第四感测放大N管<N1420>之间。
其中，第二数据读出模块版图包括第二输入/输出管<N1002>、第四输入/输出管<N1004>、第六输入/输出管<N1006>和第八输入/输出管<N1008>，在本实施例中，第二输入/输出管<N1002>、第四输入/输出管<N1004>、第六输入/输出管<N1006>和第八输入/输出管<N1008>用于接收同一列选择信号CY。
均衡结构版图包括第二均衡管<N2>、第四均衡管<N4>、第六均衡管<N6>和第八均衡管<N8>，在本实施例中，第二均衡管<N2>、第四均衡管<N4>、第六均衡管<N6>和第八均衡管<N8>用于接收同一预充电电压VBLP，即第二均衡管<N2>连接第一预充电电压的部分有源区、第四均衡管<N4>连接第二预充电电压的部分有源区、第六均衡管<N6>连接第三预充电电压的部分有源区和第八均衡管<N8>连接第四预充电电压的部分有源区相连通。
在其他实施例中，若第一预充电电压和第三预充电电压为同一预充电电压，第二预充电电压和第四预充电电压为同一预充电电压；此时，第一均衡管连接第一预充电电压的部分有源区和第三均衡管连接第三预充电电压的部分有源区相连通；第二均衡管连接第二预充电电压的部分有源区和第四均衡管连接第四预充电电压的部分有源区相连通。
对于第三偏移隔离版图和第四偏移隔离版图，第三隔离管<N1423>的源极和第三偏移消除管<N1424>的源极连通，并连接第二位线BL2；第四隔离管<N1422>的源极和第四偏移消除管<N1421>的源极连接，并连接第二互补位线BLB2。
与相关技术相比，第一均衡管源极或漏极的一端直接连接第一位线，用于为第一位线直接预充电，第三均衡管源极或漏极的一端直接连接第二位线，用于为第二位线直接预充电，第五均衡管源极或漏极的一端直接连接第三位线，用于为第三位线直接预充电，第七均衡管源极或漏极的一端直接连接第四位线，用于为第四位线直接预充电，即通过均衡管直接连接位线，直接为位线预充电，避免了预充电过程需要开关晶体管的导通才能为位线预充电，从而加快了对位线的充电速度；同理，第二均衡管源极或漏极的一端直接连接第一互补位线，用于为第一互补位线直接预充电，第四均衡管源极或漏极的一端直接连接第二互补位线，用于为第二互补位线直接预充电，第六均衡管源极或漏极的一端直接连接第三互补位线，用于为第三互补位线直接预充电，第八均衡管源极或漏极的一端直接连接第四互补位线，用于为第四互补位线直接预充电，即通过均衡管直接连接互补位线，直接为互补位线预充电，避免了预充电过程需要开关晶体管的导通才能为互补位线预充电，从而加快了对互补位线的充电速度。
本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。
Claims (15)
1.一种读出电路结构，设置在相邻存储阵列的间隙中，其特征在于，包括：
第一数据读出模块，包括：第一输入/输出管、第三输入/输出管、第五输入/输出管和第七输入/输出管；
所述第一输入/输出管的源极连接第一输入/输出线，漏极连接第一位线，所述第三输入/输出管的源极连接第三输入/输出线，漏极连接第二位线，所述第五输入/输出管的源极连接第五输入/输出线，漏极连接第三位线，所述第七输入/输出管的源极连接第七输入/输出线，漏极连接第四位线；
所述第一位线、所述第二位线、所述第三位线和所述第四位线为同一所述存储阵列中相邻的四条位线；
所述第一输入/输出管的栅极、所述第三输入/输出管的栅极、所述第五输入/输出管的栅极和所述第七输入/输出管的栅极连接在一起，用于接收列选择信号，并基于所述列选择信号导通所述第一输入/输出管、所述第三输入/输出管、所述第五输入/输出管和所述第七输入/输出管；
第一均衡管，源极或漏极的其中一者直接连接所述第一位线，另一者用于接收预设电压，栅极用于接收均衡信号；
第三均衡管，源极或漏极的其中一者直接连接所述第二位线，另一者用于接收所述预设电压，栅极用于接收所述均衡信号；
第五均衡管，源极或漏极的其中一者直接连接所述第三位线，另一者用于接收所述预设电压，栅极用于接收所述均衡信号；
第七均衡管，源极或漏极的其中一者直接连接所述第四位线，另一者用于接收所述预设电压，栅极用于接收所述均衡信号；
所述第一均衡管、所述第三均衡管、所述第五均衡管和所述第七均衡管用于根据均衡信号，预充所述第一位线的电压、所述第二位线的电压、所述第三位线的电压和所述第四位线的电压至所述预设电压。
2.根据权利要求1所述的读出电路结构，其特征在于，还包括：
与所述第一数据读出模块对应的第二数据读出模块，所述第二数据读出模块包括第二输入/输出管、第四输入/输出管、第六输入/输出管和第八输入/输出管；
所述第二输入/输出管的源极连接第二输入/输出线，漏极连接第一互补位线，所述第四输入/输出管的源极连接第四输入/输出线，漏极连接第二互补位线，所述第六输入/输出管的源极连接第六输入/输出线，漏极连接第三互补位线，所述第八输入/输出管的源极连接第八输入/输出线，漏极连接第四互补位线；
所述第一互补位线、所述第二互补位线、所述第三互补位线和所述第四互补位线为同一所述存储阵列中相邻的四条位线；
所述第二输入/输出管的栅极、所述第四输入/输出管的栅极、所述第六输入/输出管的栅极和所述第八输入/输出管的栅极连接在一起，用于接收所述列选择信号，并基于所述列选择信号导通所述第二输入/输出管、所述第四输入/输出管、所述第六输入/输出管和所述第八输入/输出管；
第二均衡管，源极或漏极的其中一者直接连接所述第一互补位线；
第四均衡管，源极或漏极的其中一者直接连接所述第二互补位线；
第六均衡管，源极或漏极的其中一者直接连接所述第三互补位线；
第八均衡管，源极或漏极的其中一者直接连接所述第四互补位线；
所述第二均衡管、所述第四均衡管、所述第六均衡管和所述第八均衡管用于根据所述均衡信号，预充所述第一互补位线的电压、所述第二互补位线的电压、所述第三互补位线的电压和所述第四互补位线的电压至所述预设电压。
3.根据权利要求2所述的读出电路结构，其特征在于，还包括：
第一感测放大电路和第二感测放大电路，沿位线延伸方向相邻设置，用于感测所连接的所述存储阵列的存储单元的电压并输出对应于所述电压的逻辑1或0，其中，所述第一感测放大电路通过所述第一位线耦合相邻存储阵列中的一存储阵列，通过所述第一互补位线耦合相邻存储阵列中的另一存储阵列，所述第二感测放大电路通过所述第二位线耦合相邻存储阵列中的一存储阵列，通过所述第二互补位线耦合相邻存储阵列中的另一存储阵列；
第三感测放大电路和第四感测放大电路，沿位线延伸方向相邻设置，且所述第三感测放大电路与所述第一感测放大电路在字线延伸方向相邻设置，所述第四感测放大电路与所述第二感测放大电路在字线延伸方向相邻设置，其中，所述第三感测放大电路通过所述第三位线耦合相邻存储阵列中的一存储阵列，通过所述第三互补位线耦合相邻存储阵列中的另一存储阵列，所述第四感测放大电路通过所述第四位线耦合相邻存储阵列中的一存储阵列，通过所述第四互补位线耦合相邻存储阵列中的另一存储阵列。
4.根据权利要求3所述的读出电路结构，其特征在于，包括：
所述第一互补位线穿过所述第二感测放大电路所在区域与所述第一感测放大电路耦合，且不与所述第二感测放大电路电连接；所述第二位线穿过所述第一感测放大电路所在区域与所述第二感测放大电路耦合，且不与所述第一感测放大电路电连接；
所述第三互补位线穿过所述第四感测放大电路所在区域与所述第三感测放大电路耦合，且不与所述第四感测放大电路电连接；所述第四位线穿过所述第三感测放大电路所在区域与所述第四感测放大电路耦合，且不与所述第三感测放大电路电连接。
5.根据权利要求3所述的读出电路结构，其特征在于，包括：
所述第一均衡管和所述第三均衡管设置在所述第一感测放大电路和所述第一数据读出模块之间；
所述第五均衡管和所述第七均衡管设置在所述第三感测放大电路和所述第一数据读出模块之间；
所述第二均衡管和所述第四均衡管设置在所述第二感测放大电路和所述第二数据读出模块之间；
所述第六均衡管和所述第八均衡管设置在所述第四感测放大电路和所述第二数据读出模块之间。
6.根据权利要求3所述的读出电路结构，其特征在于，包括：
所述第一均衡管、所述第三均衡管、所述第五均衡管和所述第七均衡管设置在所述第一数据读出模块远离所述第二数据读出模块的一侧；
所述第二均衡管、所述第四均衡管、所述第六均衡管和所述第八均衡管设置在所述第二数据读出模块远离所述第一数据读出模块的一侧。
7.根据权利要求3所述的读出电路结构，其特征在于，还包括：
读写转换电路，用于将外部数据写入所述存储单元中，或将所述存储单元中的数据读出；
所述第一均衡管和所述第二均衡管基于所述读写转换电路对称设置；
所述第三均衡管和所述第四均衡管基于所述读写转换电路对称设置；
所述第五均衡管和所述第六均衡管基于所述读写转换电路对称设置；
所述第七均衡管和所述第八均衡管基于所述读写转换电路对称设置。
8.根据权利要求2所述的读出电路结构，其特征在于，所述均衡信号包括第一均衡信号和第二均衡信号；
所述第一均衡管和所述第五均衡管用于根据所述第一均衡信号，预充所述第一位线的电压和所述第三位线的电压至预设电压；
所述第三均衡管和所述第七均衡管用于根据所述第二均衡信号，预充所述第二位线的电压和所述第四位线的电压至预设电压；
所述第二均衡管和所述第六均衡管用于根据所述第一均衡信号，预充所述第一互补位线的电压和所述第三互补位线的电压至所述预设电压；
所述第四均衡管和所述第八均衡管用于根据所述第二均衡信号，预充所述第二互补位线的电压和所述第四互补位线的电压至所述预设电压。
9.根据权利要求3所述的读出电路结构，其特征在于，所述第一感测放大电路包括：
感测放大模块，通过读出位线连接所述第一位线，通过互补读出位线连接所述第一互补位线，用于感测所述存储单元的电压并输出对应于所述电压的逻辑1或0；
隔离模块，连接在所述互补读出位线与所述第一互补位线之间，且连接在所述读出位线与所述第一位线之间，用于根据隔离信号分别隔离所述互补读出位线与所述第一互补位线之间，及所述读出位线与所述第一位线之间的信号交互；
偏移消除模块，连接在所述读出位线与所述第一互补位线之间，且连接在所述互补读出位线与所述第一位线之间，用于根据偏移消除信号调节所述感测放大模块中NMOS管之间或PMOS管之间的源漏导通差异。
10.根据权利要求9所述的读出电路结构，其特征在于，所述感测放大模块包括：
第一感测放大N管，栅极连接所述第一位线，漏极连接所述互补读出位线，源极连接第二信号端，当所述感测放大模块处于放大阶段，所述第二信号端电连接逻辑0所对应的电压；
第二感测放大N管，栅极连接所述第一互补位线，漏极连接所述读出位线，源极连接所述第二信号端；
第一感测放大P管，栅极连接所述读出位线，漏极连接所述互补读出位线，源极连接第一信号端，当所述感测放大模块处于放大阶段，所述第一信号端电连接逻辑1所对应的电压；
第二感测放大P管，栅极连接所述互补读出位线，漏极连接所述读出位线，源极连接所述第一信号端。
11.根据权利要求10所述的读出电路结构，其特征在于，所述第一感测放大N管的栅极结构、所述第二感测放大N管的栅极结构、所述第一感测放大P管的栅极结构和所述第二感测放大P管的栅极结构延伸方向相同，所述隔离模块中MOS管的栅极结构和所述偏移消除模块中MOS管的栅极结构延伸方向相同，且所述第一感测放大N管的栅极结构和所述隔离模块中MOS管的栅极结构延伸方向相互垂直。
12.根据权利要求10所述的读出电路结构，其特征在于，所述第一感测放大P管、所述第二感测放大P管、所述隔离模块和所述偏移消除模块设置在所述第一感测放大N管和所述第二感测放大N管之间。
13.根据权利要求9所述的读出电路结构，其特征在于，所述隔离模块包括：
第一隔离管，栅极用于接收所述隔离信号，源极连接所述第一位线，漏极连接所述读出位线；
第二隔离管，栅极用于接收所述隔离信号，源极连接所述第一互补位线，漏极连接所述互补读出位线。
14.根据权利要求13所述的读出电路结构，其特征在于，所述偏移消除模块包括：
第一偏移消除管，栅极用于接收所述偏移消除信号，源极连接所述第一位线，漏极连接所述互补读出位线；
第二偏移消除管，栅极用于接收所述偏移消除信号，源极连接所述第一互补位线，漏极连接所述读出位线。
15.根据权利要求14所述的读出电路结构，其特征在于，所述第一隔离管的源极和所述第一偏移消除管的源极连通，并连接所述第一位线；所述第二隔离管的源极和所述第二偏移消除管的源极连接，并连接所述第一互补位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110750204.7A CN115565561B (zh) | 2021-07-02 | 2021-07-02 | 读出电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110750204.7A CN115565561B (zh) | 2021-07-02 | 2021-07-02 | 读出电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115565561A CN115565561A (zh) | 2023-01-03 |
| CN115565561B true CN115565561B (zh) | 2024-05-03 |
Family
ID=84738095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110750204.7A Active CN115565561B (zh) | 2021-07-02 | 2021-07-02 | 读出电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115565561B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4743784A (en) * | 1985-07-08 | 1988-05-10 | Nec Corporation | Sense amplifier circuit |
| US5689461A (en) * | 1993-09-10 | 1997-11-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device having voltage booster circuit coupled to a bit line charging/equalizing circuit or switch |
| US6275429B1 (en) * | 1999-07-14 | 2001-08-14 | Samsung Electronics Co., Ltd. | Memory device and equalizing circuit for memory device |
| US6480434B1 (en) * | 2001-09-18 | 2002-11-12 | Hynix Semiconductor Inc. | Memory device with precharge reinforcement circuit |
| CN101022033A (zh) * | 2006-02-15 | 2007-08-22 | 三星电子株式会社 | 半导体存储器件及其数据读写方法 |
| CN108257631A (zh) * | 2016-12-28 | 2018-07-06 | 三星电子株式会社 | 具有偏移消除的读出放大器和存储器装置 |
| CN109767799A (zh) * | 2017-11-10 | 2019-05-17 | 三星电子株式会社 | 存储器电路以及包括该存储器电路的存储器设备 |
| DE102019103746A1 (de) * | 2018-03-16 | 2019-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Speicher-Leseverstärker mit Vorladung |
| CN212032139U (zh) * | 2020-06-05 | 2020-11-27 | 长鑫存储技术(上海)有限公司 | 读写转换电路以及存储器 |
| CN112712837A (zh) * | 2021-01-05 | 2021-04-27 | 长鑫存储技术有限公司 | 灵敏放大器、灵敏放大器的控制方法及存储器 |
| US11024365B1 (en) * | 2020-02-05 | 2021-06-01 | Samsung Electronics Co., Ltd. | Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895512B1 (ko) * | 2007-06-01 | 2009-04-30 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US10096348B2 (en) * | 2015-05-15 | 2018-10-09 | Purdue Research Foundation | Memory array with reduced read power requirements and increased capacity |
-
2021
- 2021-07-02 CN CN202110750204.7A patent/CN115565561B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4743784A (en) * | 1985-07-08 | 1988-05-10 | Nec Corporation | Sense amplifier circuit |
| US5689461A (en) * | 1993-09-10 | 1997-11-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device having voltage booster circuit coupled to a bit line charging/equalizing circuit or switch |
| US6275429B1 (en) * | 1999-07-14 | 2001-08-14 | Samsung Electronics Co., Ltd. | Memory device and equalizing circuit for memory device |
| US6480434B1 (en) * | 2001-09-18 | 2002-11-12 | Hynix Semiconductor Inc. | Memory device with precharge reinforcement circuit |
| CN101022033A (zh) * | 2006-02-15 | 2007-08-22 | 三星电子株式会社 | 半导体存储器件及其数据读写方法 |
| CN108257631A (zh) * | 2016-12-28 | 2018-07-06 | 三星电子株式会社 | 具有偏移消除的读出放大器和存储器装置 |
| CN109767799A (zh) * | 2017-11-10 | 2019-05-17 | 三星电子株式会社 | 存储器电路以及包括该存储器电路的存储器设备 |
| DE102019103746A1 (de) * | 2018-03-16 | 2019-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Speicher-Leseverstärker mit Vorladung |
| US11024365B1 (en) * | 2020-02-05 | 2021-06-01 | Samsung Electronics Co., Ltd. | Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices |
| CN212032139U (zh) * | 2020-06-05 | 2020-11-27 | 长鑫存储技术(上海)有限公司 | 读写转换电路以及存储器 |
| CN112712837A (zh) * | 2021-01-05 | 2021-04-27 | 长鑫存储技术有限公司 | 灵敏放大器、灵敏放大器的控制方法及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115565561A (zh) | 2023-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11024365B1 (en) | Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices | |
| KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
| US4777625A (en) | Divided-bit line type dynamic semiconductor memory with main and sub-sense amplifiers | |
| US6643163B2 (en) | Semiconductor device | |
| CN212032139U (zh) | 读写转换电路以及存储器 | |
| US5610868A (en) | Semiconductor memory device | |
| US7158428B2 (en) | Semiconductor memory device having hierarchical bit line structure | |
| US6049493A (en) | Semiconductor memory device having a precharge device | |
| CN115171751B (zh) | 存储器及其访问方法、电子设备 | |
| CN115565564B (zh) | 读出电路结构 | |
| US6049492A (en) | Interleaved sense amplifier with a single-sided precharge device | |
| CN115565561B (zh) | 读出电路结构 | |
| JP5116588B2 (ja) | ダイナミック型半導体記憶装置 | |
| CN115565568B (zh) | 读出电路结构 | |
| US20230005523A1 (en) | Control circuit, method for reading and writing and memory | |
| US8542547B2 (en) | Semiconductor device and data processing system | |
| EP4246520A1 (en) | Sensing amplification circuit and data readout method | |
| CN115411035A (zh) | 读出电路版图、结构以及存储器版图 | |
| CN102024816B (zh) | 半导体存储器件 | |
| CN116129960A (zh) | 读出电路的版图结构和数据读出方法 | |
| US7113438B2 (en) | Semiconductor memory device and connecting method of sense amplifier | |
| CN115565562A (zh) | 读出电路结构 | |
| CN115565569A (zh) | 读出电路结构 | |
| CN115565567A (zh) | 读出电路结构 | |
| CN115565566A (zh) | 读出电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |