CN116129960A - 读出电路的版图结构和数据读出方法 - Google Patents

读出电路的版图结构和数据读出方法 Download PDF

Info

Publication number
CN116129960A
CN116129960A CN202111347655.2A CN202111347655A CN116129960A CN 116129960 A CN116129960 A CN 116129960A CN 202111347655 A CN202111347655 A CN 202111347655A CN 116129960 A CN116129960 A CN 116129960A
Authority
CN
China
Prior art keywords
bit line
isolation
complementary
readout
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111347655.2A
Other languages
English (en)
Inventor
池性洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111347655.2A priority Critical patent/CN116129960A/zh
Priority to PCT/CN2022/088090 priority patent/WO2023082548A1/zh
Priority to US17/813,998 priority patent/US11594264B1/en
Publication of CN116129960A publication Critical patent/CN116129960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本公开涉及半导体电路设计领域，涉及一种读出电路的版图结构和数据读出方法，包括：具有相同构造的第一读出电路结构和第二读出电路结构，第一读出电路结构和第二读出电路结构均包括：第一隔离模块，用于根据第一隔离信号导通，电连接位线和第一读出位线，电连接互补位线和第一互补读出位线；第二隔离模块，用于根据第二隔离信号导通，电连接第一读出位线和第二读出位线，电连接第一互补读出位线和第二互补读出位线；感测放大模块，用于第一隔离模块和第二隔离模块导通时，感测并读出存储阵列的数据信号；偏移消除模块，用于根据偏移消除信号，电连接第一互补读出位线与第二读出位线，以提高数据读出的准确性。

Description

读出电路的版图结构和数据读出方法
技术领域
本公开涉及半导体电路设计领域，特别涉及一种读出电路的版图结构和数据读出方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
DRAM可以分为双倍速率同步(Double Data Rate，DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power DoubleData Rate，LPDDR)动态随机存储器。随着DRAM应用的领域越来越多，如DRAM越来越多的应用于移动领域，用户对于DRAM功耗指标的要求越来越高。
然而，目前的DRAM性能仍有待提高。
发明内容
本公开实施例提供一种读出电路的版图结构和数据读出方法，设计一种新的读出电路，保证有充足的时间用于感测放大模块的电位放大，从而提高存储器数据读出的速度和准确性，同时将第一和第二读出电路结构相邻设置，各部分有序分布，保证读出电路结构所占面积最小，各器件之间的连接最短。
本公开实施例提供了一种读出电路版图结构，包括：具有相同构造的第一读出电路结构和第二读出电路结构，第一读出电路结构和第二读出电路结构均包括：第一隔离模块，用于根据第一隔离信号导通，电连接位线和第一读出位线，电连接互补位线和第一互补读出位线；第二隔离模块，用于根据第二隔离信号导通，电连接第一读出位线和第二读出位线，电连接第一互补读出位线和第二互补读出位线；感测放大模块，用于第一隔离模块和第二隔离模块导通时，感测并读出存储阵列的数据信号；偏移消除模块，用于根据偏移消除信号，电连接第一互补读出位线与第二读出位线；第一读出电路结构通过第一位线及第一互补位线耦合第一相邻存储阵列；第二读出电路结构通过第二位线耦合及第二互补位线耦合第二相邻存储阵列；第一读出电路结构中第二隔离模块、感测放大模块和偏移消除模块设置在第一区域中；在位线延伸方向上，第一读出电路结构中的第一隔离模块设置在第一区域两侧；第二读出电路结构中第二隔离模块、感测放大模块和偏移消除模块设置在第二区域中；在位线延伸方向上，第二读出电路结构中的第一隔离模块设置在第二区域两侧；其中，第一区域和第二区域在位线延伸方向上相邻设置。
通过第一隔离模块隔离位线和第一读出位线，并阻断互补位线和第一互补读出位线，避免位线和互补位线的电位变化会影响感测放大模块，从而实现提前开启字线但不影响感测放大模块，提前打开字线将存储单元上的电位同步至初始位线或初始互补位线，增大字线打开至位线打开的间隔时间，增大字线打开至位线打开的间隔时间，使得有充足的时间用于感测放大模块的电位放大，从而提高存储器数据读出的速度和准确性，同时将第一和第二读出电路结构相邻设置，各部分有序分布，保证读出电路结构所占面积最小，各器件之间的连接最短。
另外，第二隔离模块包括：第一隔离MOS管和第二隔离MOS管；第一隔离MOS管源极或漏极的其中一者连接第一读出位线，另一者连接第二读出位线，栅极用于接收第二隔离信号；第二隔离MOS管源极或漏极的其中一者连接第一互补读出位线，另一者连接第二互补读出位线，栅极用于接收第二隔离信号。
另外，第一隔离模块包括：第三隔离MOS管和第四隔离MOS管；第三隔离MOS管源极或漏极的其中一者连接第一读出位线，另一者连接位线，栅极用于接收第一隔离信号；第四隔离MOS管源极或漏极的其中一者连接第一互补读出位线，另一者连接互补位线，栅极用于接收第一隔离信号。
另外，感测放大模块，包括：第一感测放大N管，栅极连接第一读出位线，源极或漏极的一者连接第二互补读出位线，另一者连接第二信号端，第二信号端用于提供第二电压；第二感测放大N管，栅极连接第一互补读出位线，源极或漏极的一者连接第二读出位线，另一者连接第二信号端；第一感测放大P管，栅极连接第二读出位线，源极或漏极的一者连接第二互补读出位线，另一者连接第一信号端，第一信号端用于提供第一电压，第一电压大于第二电压；第二感测放大P管，栅极连接第二互补读出位线，源极或漏极的一者连接第二读出位线，另一者连接第一信号端。
另外，读出电路还包括：预充电模块，用于根据预充电信号将位线、第一读出位线、第二读出位线、互补位线、第一互补读出位线和第二互补读出位线预充电至预设电压；均衡模块，用于根据均衡信号，保持第二读出位线的电压和第二互补读出位线的电压一致。
另外，预充电模块包括预充电MOS管，均衡模块包括均衡MOS管；预充电MOS管栅极用于接收预充电信号，源极或漏极的其中一者连接第二读出位线或第二互补读出位线，另一者用于接收预设电压；均衡MOS管栅极用于接收均衡信号，源极或漏极的其中一者连接第二读出位线，另一者连接第二互补读出位线。
另外，读出电路还包括：第一预充电模块，连接位线或第一读出位线，用于根据预充电信号预充位线、第一读出位线和第二读出位线至预设电压；第二预充电模块，连接互补位线或第一互补读出位线，用于根据预充电信号预充互补位线、第一互补读出位线和第二互补读出位线至预设电压。
另外，第一预充电模块包括第一预充电MOS管，第二预充电模块包括第二预充电MOS管；第一预充电MOS管栅极用于接收预充电信号，源极或漏极的其中一者连接位线或第一读出位线，另一者用于接收预设电压；第二预充电MOS管栅极用于接收预充电信号，源极或漏极的其中一者连接互补位线或第一互补读出位线，另一者用于接收预设电压。
另外，偏移消除模块包括第一偏移消除MOS管和第二偏移消除MOS管；第一偏移消除MOS管栅极用于接收偏移消除信号，源极或者漏极的其中一者连接第二互补读出位线，另一者连接第一读出位线；第二偏移消除MOS管栅极用于接收偏移消除信号，源极或者漏极的其中一者连接第二读出位线，另一者连接第一互补读出位线。
另外，第一读出电路结构的第三隔离MOS管通过接触插塞与第一位线和第一读出位线连接，用于根据第一隔离信号，电连接第一位线和第一读出电路结构的第一读出位线；第一读出电路结构的第四隔离MOS管通过接触插塞与第一互补位线和第一互补读出位线连接，用于根据第一隔离信号，电连接第一读出电路结构的第一互补读出位线与第一互补位线；第二读出电路结构的第三隔离MOS管通过接触插塞与第二位线和第二读出位线连接，用于根据第一隔离信号，电连接第二位线和第二读出电路结构的第一读出位线；第二读出电路结构的第四隔离MOS管通过接触插塞与第二互补位线和第二互补读出位线连接，用于根据第一隔离信号，电连接第二读出电路结构的第一互补读出位线与第二互补位线。
另外，在位线延伸方向上，第一读出电路结构的第三隔离MOS管设置在第一区域远离第二区域的一侧；在字线延伸方向上，第二读出电路结构的第三隔离MOS管与第一读出电路结构的第三隔离MOS管相邻设置；在位线延伸方向上，第二读出电路结构的第四隔离MOS管设置在第二区域远离第一区域的一侧；在字线延伸方向上，第一读出电路结构的第四隔离MOS管于第二读出电路结构的第四隔离MOS管相邻设置。
另外，在位线延伸方向上，第一读出电路结构的第三隔离MOS管设置在第一区域远离第二区域的一侧；在位线延伸方向上，第一读出电路结构的第四隔离MOS管设置在第一区域靠近第二区域的一侧；在位线延伸方向上，第二读出电路结构的第三隔离MOS管设置在第二区域远离第一区域的一侧；在位线延伸方向上，第二读出电路结构的第四隔离MOS管设置在第二区域靠近第一区域的一侧。
另外，第一读出电路结构的第四隔离MOS管靠近第一区域设置，第二读出电路结构的第三隔离MOS管靠近第二区域设置。
另外，第一读出电路结构的第四隔离MOS管靠近第二区域设置，第二读出电路结构的第三隔离MOS管靠近第一区域设置。
另外，预充电模块包括第一预充电MOS管和第二预充电MOS管；第二隔离模块包括第一隔离MOS管和第二隔离MOS管；均衡模块包括均衡MOS管；偏移消除模块包括第一偏移消除MOS管和第二偏移消除MOS管；在位线延伸方向且靠近第二区域的方向上的第一区域中，依次设置第一读出电路结构的第一预充电MOS管、第一感测放大N管、第一偏移消除MOS管、第一隔离MOS管、第二感测放大P管、第一感测放大P管、第二隔离MOS管、第二偏移消除MOS管、第二预充电MOS管；在位线延伸方向且靠近第一区域的方向上的第二区域中，依次设置第二读出电路结构的第一预充电MOS管、第一感测放大N管、第一偏移消除MOS管、第一隔离MOS管、第二感测放大P管、第一感测放大P管、第二隔离MOS管、第二偏移消除MOS管、第二预充电MOS管。
本公开实施例还提供了一种数据读出方法，引用于上述读出电路的版图结构，具有三个读出阶段，包括：在第一读出阶段，提供均衡信号、第一隔离信号、偏移消除信号，对位线、第一读出位线、第二读出位线、互补位线、第一互补读出位线和第二互补读出位线预充电至预设电压；在第二读出阶段开始阶段，维持预设时长的偏移消除信号，通过施加在感测放大模块两端的第一电压和第二电压，对感测放大模块进行偏移消除，同时存储阵列的字线打开，基于位线与存储阵列中存储单元内的电位进行电荷分享；在第二读出阶段执行过程中，提供第一隔离信号和第二隔离信号，存储数据由位线传输至第一读出位线，互补位线维持预设电压，第一读出位线的电位与第二读出位线的电位进行电荷分享；在第三读出阶段，维持第一隔离信号和第二隔离信号，通过施加在感测放大模块两端的第一电压和第二电压，感测放大模块根据第二读出位线和第二互补读出位线的电位感测放大存储数据，读出存储数据，并恢复存储单元内存储数据。
另外，第二读出阶段包括依次执行的第一子阶段、第二子阶段、第三子阶段；在第一子阶段，向感测放大模块两端施加第一电压和第二电压，并提供读命令和偏移消除信号；在第二子阶段，将第一电压和第二电压恢复至预设电压；在第三子阶段，提供第一隔离信号和第二隔离信号。
另外，在第二子阶段还包括：提供所述均衡信号。
附图说明
图1为本公开一实施例提供的读出电路的结构示意图；
图2为本公开一实施例提供的读出电路的读出时序示意图；
图3和图4为本公开一实施例提供的具备预充电功能的读出电路的结构示意图；
图5为本公开一实施例提供的读出电路版图的结构示意图；
图6～图7为本公开一实施例提供的读出电路版图的具体结构示意图；
图8为本公开一实施例提供的第一读出电路结构的电路结构示意图；
图9为本公开一实施例提供的第二读出电路结构的电路结构示意图；
图10为本公开一实施例提供的对应图8和图9的具体读出电路版图。
具体实施方式
DRAM性能的提高，对DRAM内部电路提出了更高的信号处理速度要求。
现有具备失调补偿功能的感测放大模块在读出存储数据的过程中，需要一定的时间执行偏移消除过程，再将存储数据传输至感测放大模块，导致感测放大模块在处理读取数据的整体时间消耗变长，功耗增加，无法进一步提高数据处理速度。
本公开实施例提供了一种读出电路的版图结构，在感测放大模块执行偏移消除过程中，将存储单元内的数据提前传输至与感测放大模块连接的位线中，减小感测放大模块处理存储数据的整体时间，同时保证有充足的时间用于感测放大模块的电位放大，从而提高存储器数据读出的速度和准确性，同时将第一和第二读出电路结构相邻设置，各部分有序分布，保证读出电路结构所占面积最小，各器件之间的连接最短。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本实施例提供的读出电路的结构示意图，图2为本实施例提供的读出电路的读出时序示意图，图3和图4为本实施例提供的具备预充电功能的读出电路的结构示意图，图5为本实施例提供的读出电路版图的结构示意图，图6～图7为本实施例提供的读出电路版图的具体结构示意图，图8为本实施例提供的第一读出电路结构的电路结构示意图，图9为本实施例提供的第二读出电路结构的电路结构示意图，图10为本实施例提供的对应图8和图9的具体读出电路版图，以下结合附图对本实施例提供的读出电路的版图结构作进一步详细说明，具体如下：
参考图1，读出电路，设置在相邻存储阵列100之间，通过位线BL耦合一存储阵列100，通过互补位线BLB耦合另一存储阵列100，包括：
第一隔离模块201，设置在位线BL和第一读出位线SABL之间，用于根据第一隔离信号ISO1，电连接位线BL和第一读出位线SABL，还设置在互补位线BLB和第一互补读出位线SABLB之间，用于根据第一隔离信号ISO1导通，电连接互补位线BLB和第一互补读出位线SABLB。
第二隔离模块202，连接在第一读出位线SABL和第二读出位线ISABL之间，用于根据第二隔离信号ISO2导通，电连接第一读出位线SABL与第二读出位线ISABL，还连接在第一互补读出位线SABLB和第二互补读出位线ISABLB之间，用于根据第二隔离信号ISO2导通，电连接第一互补读出位线SABLB与第二互补读出位线ISABLB。
感测放大模块，与第一读出位线SABL和第一互补读出位线SABLB相连接，还与第二读出位线ISABL和第二互补读出位线ISABLB连接，用于第一隔离模块201和第二隔离模块202导通时，感测并读出存储阵列100的数据信号。
偏移消除模块203，连接在第一读出位线SABL与第二互补读出位线ISABLB之间，用于根据偏移消除信号OC，电连接第一读出位线SABL与第二互补读出位线ISABLB，还连接在第一互补读出位线SABLB与第二读出位线ISABL之间，用于根据偏移消除信号，电连接第一互补读出位线SABLB与第二读出位线ISABL。
通过第一隔离模块201隔离位线BL和第一读出位线SABL，并阻断互补位线BLB和第一互补读出位线SABLB，避免位线BL和互补位线BLB的电位变化会影响感测放大模块，从而实现提前开启字线WL但不影响感测放大模块，提前打开字线WL将存储单元100上的电位同步至初始位线BL或初始互补位线BLB，使得有充足的时间用于感测放大模块的电位放大，从而提高存储器数据读出的速度和准确性。
参考图5，第一读出电路结构301通过第一位线BL1耦合相邻存储阵列之间的一存储阵列，通过第一互补位线BLB1耦合相邻存储阵列之间的另一存储阵列，第二读出电路结构302通过第二位线BL2耦合相邻存储阵列之间的一存储阵列，通过第二互补位线BLB2耦合相邻存储阵列之间的另一存储阵列；第一读出电路结构301中的第二隔离模块、感测放大模块和偏移消除模块设置在第一区域中，在位线BL延伸方向上，第一读出电路结构301中的第一隔离模块设置在第一区域两侧，第二读出电路结构302中的第二隔离模块、感测放大模块和偏移消除模块设置在第二区域中，在位线BL延伸方向上，第二读出电路结构302中的第一隔离模块设置在第二区域两侧，其中，第一区域和第二区域在位线延伸方向上相邻设置。
将第一和第二读出电路结构相邻设置，各部分有序分布，保证读出电路结构所占面积最小，各器件之间的连接最短。
具体地，在一些实施例中，第一隔离模块201包括：第三隔离MOS管<23>和第四隔离MOS管<24>；第三隔离MOS管<23>源极或漏极的其中一者连接第一读出位线SABL，另一者连接位线BL，栅极用于接收第一隔离信号ISO1；第四隔离MOS管<24>源极或漏极的其中一者连接第一互补读出位线SABLB，另一者连接互补位线BLB，栅极用于接收第一隔离信号ISO1。
需要说明的是，对于第三隔离MOS管<23>和第四隔离MOS管<24>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
另外，本实施例并不对第三隔离MOS管<23>和第四隔离MOS管<24>的类型进行限定，在具体的应用中，第三隔离MOS管<23>和第四隔离MOS管<24>可以为NMOS管，也可以为PMOS管。
参考图5～图7，第一隔离模块包括第三隔离MOS管<23>和第四隔离MOS管<24>。
具体地，第一读出电路结构301的第三隔离MOS管<23>通过接触插塞与第一位线BL1和第一读出电路结构301的第一读出位线(未图示)连接，第一读出电路结构301的第四隔离MOS管<24>通过接触插塞与第一互补位线BLB1和第一读出电路结构301的第一互补读出位线(未图示)连接，第二读出电路结构302的第三隔离MOS管<23>通过接触插塞与第二位线BL2和第二读出电路结构302的第一读出位线(未图示)连接，第二读出电路结构302的第四隔离MOS管<24>通过接触插塞与第二互补位线BLB2和第二读出电路结构302的第一互补读出位线(未图示)连接。
在一个例子中，参考图5，在位线BL延伸方向上，第一读出电路结构301的第三隔离MOS管<23>设置在第一区域远离第二区域的一侧，在字线WL延伸方向上，第二读出电路结构302的第三隔离MOS管<23>与第一读出电路结构301的第三隔离MOS管<23>相邻设置，在位线BL延伸方向上，第二读出电路结构302的第四隔离MOS管<24>设置在第二区域远离第一区域的一侧，在字线WL延伸方向上，第一读出电路结构301的第四隔离MOS管<24>与第二读出电路结构302的第四隔离MOS管<24>相邻设置。
在一个例子中，参考图6和图7，在位线BL延伸方向上，第一读出电路结构301的第三隔离MOS管<23>设置在第一区域远离第二区域的一侧；在位线BL延伸方向上，第一读出电路结构301的第四隔离MOS管<24>设置在第一区域靠近第二区域的一侧；在位线BL延伸方向上，第二读出电路结构302的第三隔离MOS管<23>设置在第二区域远离第一区域的一侧；在位线BL延伸方向上，第二读出电路结构302的第四隔离MOS管<24>设置在第二区域靠近第一区域的一侧。
在一个具体的例子中，参考图6，第一读出电路结构301的第四隔离MOS管<24>靠近第一区域设置，第二读出电路结构的第三隔离MOS管<23>靠近第二区域设置。
在一个具体的例子中，参考图7，第一读出电路结构301的第四隔离MOS管<24>靠近第二区域设置，第二读出电路结构的第三隔离MOS管<23>靠近第一区域设置。
在一些实施例中，第二隔离模块202包括：第一隔离MOS管<21>和第二隔离MOS管<22>；第一隔离MOS管<21>源极或漏极的其中一者连接第一读出位线SABL，另一者连接第二读出位线ISABL，栅极用于接收第二隔离信号ISO2；第二隔离MOS管<22>源极或漏极的其中一者连接第一互补读出位线SABLB，另一者连接第二互补读出位线ISABLB，栅极用于接收第二隔离信号ISO2。
需要说明的是，对于第一隔离MOS管<21>和第二隔离MOS管<22>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
另外，本实施例并不对第一隔离MOS管<21>和第二隔离MOS管<22>的类型进行限定，在具体的应用中，第一隔离MOS管<21>和第二隔离MOS管<22>，也可以为PMOS管。
在一些实施例中，感测放大模块，包括：第一感测放大N管<N1>，栅极连接第一读出位线SABL，源极或漏极的一者连接第二互补读出位线ISABLB，另一者连接第二信号端NCS，第二信号端NCS用于提供第二电压；第二感测放大N管<N2>，栅极连接第一互补读出位线SABLB，源极或漏极的一者连接第二读出位线ISABL，另一者连接第二信号端NCS；第一感测放大P管<P1>，栅极连接第二读出位线ISABL，源极或漏极的一者连接第二互补读出位线ISABLB，另一者连接第一信号端PCS，第一信号端PCS用于提供第一电压，第一电压大于第二电压；第二感测放大P管<P2>，栅极连接第二互补读出位线ISABLB，源极或漏极的一者连接第二读出位线ISABL，另一者连接第一信号端PCS。
对于第一读出电路结构301和第二读出电路结构302，预充电模块包括第一预充电MOS管和第二预充电MOS管，均衡模块包括均衡MOS管；第二隔离模块包括第一隔离MOS管和第二隔离MOS管子，偏移消除模块包括第一偏移消除MOS管和第二偏移消除MOS管。
在位线BL延伸方向且靠近第二区域的方向上的第一区域中，依次设置第一读出电路结构301的第一预充电MOS管、第一感测放大N管、第一偏移消除MOS管、第一隔离MOS管、第二感测放大P管、第一感测放大P管、第二隔离MOS管、第二偏移消除MOS管、第二预充电MOS管。
在位线BL延伸方向且靠近第一区域的方向上的第二区域中，依次设置第二读出电路结构302的第一预充电MOS管、第一感测放大N管、第一偏移消除MOS管、第一隔离MOS管、第二感测放大P管、第一感测放大P管、第二隔离MOS管、第二偏移消除MOS管、第二预充电MOS管。
对于第一感测放大结构301，第一区域的电路图参考图8，第三隔离MOS管即<N1408>，第四隔离MOS管即<N1428>(参考图9)，预充电MOS管即<N1406>，第一感测放大N管即<N1400>，第一偏移消除MOS管即<N1401>，第一隔离MOS管即<N1402>，第二感测放大P管即<P1400>，第一感测放大P管即<N1401>，第二隔离MOS管即<N1403>，第二偏移消除MOS管即<N1404>。
对于第二感测放大结构302，第二区域的电路图参考图9，第三隔离MOS管即<N1409>(参考图8)，第四隔离MOS管即<N1429>，预充电MOS管即<N1427>，第一感测放大N管即<N1420>，第一偏移消除MOS管即<N1421>，第一隔离MOS管即<N1422>，第二感测放大P管即<P1420>，第一感测放大P管即<N1421>，第二隔离MOS管即<N1423>，第二偏移消除MOS管即<N1424>。
对于位线BL3和BL4以及互补位线BLB3和BLB4上所连接的感测放大电路即在字线WL延伸方向上与第一感测放大结构301和第二感测放大结构302相邻设置在感测放大电路，本实施例不再进行过多赘述。
需要说明的是，对于第一感测放大结构301，本附图一个预充电MOS管为例进行附图说明，在其他实施例中，可以在图9新增对互补位线BLB预充电的预充电MOS管。同理，对于第二感测放大结构302，可以在图8新增对位线BL预充电的预充电MOS管，采用贴近位线或互补位线的预充电设置，保证电压传输消耗最少，节约预充电时间。
图10中左图即对应于图8的版图，图10中右图即对应于图9的版图，其中，斜框区域为有源层的版图布局，白框区域为栅极层的版图布局，阴影区域为接触层的版图布局。在该图中，实线箭头经过接触层的版图布局，说明实线箭头所表征的结构与接触层相互接触；虚线箭头所经过的任何区域都不相互接触。采用该种版图设计，能够将第一读出电路结构和第二电路结构设置于同一区域，各晶体管规则排布，所占面积最小，能够采用相同的工序制备多个晶体管，降低工艺制备成本。
在实施例中，第一电压的电压大于第二电压的电压，即第一电压为对应逻辑“1”的高电平，第二电压为对应逻辑“0”的低电平；在其他实施例中，同样可以设置为，第一电压的电压小于第二电压的电压，即第一电压为对应逻辑“0”的低电平，第二电压为对应逻辑“1”的高电平。
结合图2，对于本实施例提供的读出电路，在S1阶段，即预充电阶段，用于对读出电路进行预充电，以将读出电路中各线路的电位预充至预设电压；需要说明的是，在一些实施例中，S1阶段中第二隔离信号ISO2也可以为高电平。
S2阶段包括三个部分：依次为S2前阶段、S2中阶段和S2后阶段。
在S2前阶段，打开字线WL，存储数据电位由存储单元传输至位线BL或互补位线BLB上，在该阶段中并未接收到第一隔离信号ISO1，第一读出位线SABL和位线BL隔离，第一互补读出位线SABLB和互补位线BLB隔离，此时位线BL和互补位线BLB上的电位无法同步至感测放大模块中；另外，在S2前阶段，向感测放大模块的第一信号端PCS提供第一电压，向第二信号端NCS提供第二电压，并持续提供偏移消除信号OC，将第一感测放大N管<N1>和第二感测放大N管<N2>的放大差异，以及第一感测放大P管<P1>和第二感测放大P管<P2>的放大差异形成的偏移电压差转移至第二读出位线ISABL和第二互补读出位线ISABLB上，第二读出位线ISABL和第二互补读出位线ISABLB的电位被设置为具有偏移电压的差，同时由于具有偏移消除信号OC，第一偏移消除MOS管<31>和第二偏移消除MOS管<32>导通，第二读出位线ISABL与第一读出位线SABL连接，第二互补读出位线ISABLB与第一互补读出位线SABLB连接，第一读出位线SABL和第一互补读出位线SABLB的电位同样被设置为具有偏移电压的差。因此，感测放大模块的偏移噪声被消除。
在S2中阶段，将第一信号端PCS和第二信号端NCS所接收的信号恢复至预设电压。
在S2后阶段，提供第一隔离信号ISO1和第二隔离信号ISO2，将位线BL和第一读出位线SABL电连接，将互补位线BLB和第一互补读出位线SABLB电连接，位线BL和第一读出位线SABL进行电荷分享，或互补位线BLB和第一互补读出位线SABLB电连接进行电荷分享，以通过字线WL打开的存储单元的电位同步至第一读出位线SABL或第一互补读出位线SABLB，且同步后的第一读出位线SABL或第一互补读出位线SABLB的电位具有偏移电压的差将偏移电位交叉同步(偏移消除过程中，第二读出位线ISABL上的偏移电压同步至第一互补读出位线SABLB上，在这一阶段会同步至第一读出位线SABL)后，以补偿第一感测放大N管<N1>和第二感测放大N管<N2>的放大差异，并补偿第一感测放大P管<P1>和第二感测放大P管<P2>的放大差异。
在S3阶段，即信号读出阶段，感测放大模块根据第一读出位线SABL和第一互补读出位线SABLB的电位感测放大后，读出存储数据，并对存储单元的电位进行数据恢复。
在S4阶段，即信号复位阶段，通过预充电，将读出电路中各线路的电位预充至预设电压，准备下一次读出数据。
以与位线BL连接的存储单元存储的数据为“0”为例，结合图2对读出电路中信号电位变化过程进行示例性说明：
在S1阶段，对读出电路进行预充电，提供第一隔离信号ISO1、偏移消除信号OC和外部预设电压VBLP，将位线BL、第一读出位线SABL、第二读出位线SABLB、位线BL、第一读出位线SABL、第二读出位线SABLB的电位预充至预设电压VBLP；
在S2前阶段，打开字线WL，存储单元与位线BL进行电荷分享，由于存储的数据为0，电荷分享后位线BL的电位会低于预设电压VBLP。同时维持偏移消除信号OC，感测放大模块执行偏移消除过程，偏移电压差转移后，假设第二互补读出位线ISABLB的电位低于第二读出位线ISABL电位，则第一读出位线SABL的电位会低于第一互补读出位线SABLB电位。
在S2后阶段，提供第一隔离信号ISO1和第二隔离信号ISO2，位线BL与第一读出位线SABL电荷分享，第一读出位线SABLB的电位被进一步拉低，位线BL电位则部分回升。互补位线BL与第一互补读出位线SABLB连接后，电位维持不变。
在S3阶段，感测放大模块根据第一读出位线SABL和第一互补读出位线SABLB的电位感测放大后读出存储数据，并恢复存储单元内电位。
对于读出电路的预充电，在一些实施例中，参考图3，读出电路，还包括：预充电模块302和均衡模块301；预充电模块302，用于根据预充电信号PRE将位线BL、第一读出位线ISABL、第二读出位线ISABL、互补位线BLB、第一互补读出位线ISBALB和第二互补读出位线ISABLB预充电至预设电压。均衡模块301，用于根据均衡信号EQ，保持第二读出位线ISABL的电压和第二互补读出位线ISABLB的电压一致。
具体地，预充电模块302包括预充电MOS管<12>，均衡模块301包括均衡MOS管<11>，预充电MOS管<12>栅极用于接收预充电信号PRE，源极或漏极的其中一者连接第二读出位线ISABL或第二互补读出位线ISABLB；均衡MOS管<11>用于接收均衡信号EQ，源极或漏极的其中一者连接第二读出位线ISABL，另一者连接第二互补读出位线ISABLB。
需要说明的是，对于均衡MOS管<11>和预充电MOS管<12>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
另外，本实施例并不对均衡MOS管<11>和预充电MOS管<12>的类型进行限定，在具体的应用中，均衡MOS管<11>和预充电MOS管<12>可以为NMOS管，也可以为PMOS管。
在一些实施例中，参考图4，读出电路，还包括：第一预充电模块401和第二预充电模块402；第一预充电模块401，连接位线BL或第一读出位线SABL，用于根据预充电信号PRE预充位线BL、第一读出位线SABL和第二读出位线ISABL至预设电压。第二预充电模块402，连接互补位线BLB或第一互补读出位线SABLB，用于根据预充电信号PRE预充互补位线BLB、第一互补读出位线SABLB和第二互补读出位线ISABLB至预设电压。
具体地，第一预充电模块401包括第一预充电MOS管<41>，第二预充电模块包括第二预充电MOS管<42>，第一预充电MOS管<41>栅极用于接收预充电信号PRE，源极或漏极的其中一者连接位线BL或第一读出位线SABL，另一者用于接收预设电压。第二预充电MOS管<42>栅极用于接收预充电信号PRE，源极或漏极的其中一者连接互补位线BLB或第一互补读出位线SABLB，另一者用于接收预设电压。
需要说明的是，对于第一预充电MOS管<41>和第二预充电MOS管<42>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
另外，本实施例并不对第一预充电MOS管<41>和第二预充电MOS管<42>的类型进行限定，在具体的应用中，第一预充电MOS管<41>和第二预充电MOS管<42>可以为NMOS管，也可以为PMOS管。
需要说明的是，上文提及的“预设电压”即存储器预充电阶段中的预充电所需电压，具体电压大小根据存储器正常工作所需的预充电电压进行设定，在本实施例中，预设电压VBLP＝1/2VDD，其中，VDD为芯片内部电源电压；在一些实施例中，预充电电压VBLP可以根据具体应用场景进行设置。
继续参考图1，在本实施例中，偏移消除模块203包括第一偏移消除MOS管<31>和第二偏移消除MOS管<32>；第一偏移消除MOS管<31>栅极用于接收偏移消除信号OC，源极或漏极的其中一者连接第二互补读出位线ISABLB，另一者连接第一读出位线SABL；第二偏移消除MOS管<32>栅极用于接收偏移消除信号OC，源极或漏极的其中一者连接第二读出位线ISABL，另一者连接第一互补读出位线SABLB。
需要说明的是，对于第一偏移消除MOS管<31>和第二偏移消除MOS管<32>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
另外，本实施例并不对第一偏移消除MOS管<31>和第二偏移消除MOS管<32>的类型进行限定，在具体的应用中，第一偏移消除MOS管<31>和第二偏移消除MOS管<32>可以为NMOS管，也可以为PMOS管。
通过第一隔离模块201隔离位线BL和第一读出位线SABL，并阻断互补位线BLB和第一互补读出位线SABLB，避免位线BL和互补位线BLB的电位变化会影响感测放大模块，从而实现提前开启字线WL但不影响感测放大模块，提前打开字线WL将存储单元100上的电位同步至初始位线BL或初始互补位线BLB，使得有充足的时间用于感测放大模块的电位放大，从而提高存储器数据读出的速度和准确性。
需要说明的是，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元；本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。
本公开另一实施例提供了一种数据读出方法，应用于上述实施例提供的读出电路的版图结构，以下结合附图对本实施例提供的数据读出方法作进一步详细说明，具体如下：
参考图2，数据读出方法，具有三个读出阶段，包括：
在第一读出阶段S1，提供均衡信号(Equalizing Signal，EQ)、第一隔离信号(Isolation Signal 1，ISO1)、偏移消除信号(offset canceling signal，OC)、对位线BL、第一读出位线ISABL、第二读出位线SABL、互补位线BLB、第一互补读出位线ISABLB和第二互补读出位线SABLB预充电至预设电压。
具体地，提供均衡信号EQ电连接第二读出位线ISABL和第二互补读出位线ISABLB，提供第一隔离信号ISO1电连接位线BL和第一读出位线SABL，并电连接互补位线BLB和第一互补读出位线SABLB，提供偏移消除信号OC，电连接第二读出位线ISABL和第一互补读出位线SABLB，并电连接第二互补读出位线ISABLB和第一读出位线SABL，然后提供预充电信号(Precharge Signal，PRE)，将位线BL、第一读出位线ISABL、第二读出位线SABL、互补位线BLB、第一互补读出位线ISABLB和第二互补读出位线SABLB预充电至预设电压。
需要说明的是，在一些实施例中，在第一读出阶段S1中第二隔离信号ISO2也可以为高电平。另外，在本实施例中，预设电压VBLP＝1/2VDD，其中，VDD为芯片内部电源电压；在其他实施例中，预设电压VBLP可以根据具体应用场景进行设置。
在第二读出阶段开始阶段，维持预设时长的偏移消除信号OC，通过施加在感测放大模块两端的第一电压和第二电压，对感测放大模块进行偏移消除，同时存储阵列的字线WL打开，基于位线BL与存储阵列中存储单元内的电位进行电荷分享。
在第二读出阶段执行过程中，提供第一隔离信号ISO1和第二隔离信号ISO2，存储数据由位线BL传输至第一读出位线SABL，互补位线BL维持预设电压，第一读出位线SABL的电位与第二读出位线ISABL的电位进行电荷分享。
需要说明的是，在一些实施例中，存储数据也可以由互补位线BLB传输至第一互补读出位线SABLB，位线BL维持预设电压，第一互补读出位线SABLB的点位与第二互补读出位线ISABLB的电位进行电荷分享；另外，在一些实施例中，存储数据可以通过位线BL和互补位线BLB同时传输。
在第三读出阶段S3，维持第一隔离信号ISO1和第二隔离信号ISO2，通过施加在感测放大模块两端的第一电压和第二电压，感测放大模块根据第二读出位线ISABL和第二互补读出位线ISABLB的电位感测放大存储数据，读出存储数据，并恢复存储单元内存储数据。
具体地，第二读出阶段包括依次执行的第一子阶段、第二子阶段和第三子阶段。
在第一子阶段，向感测放大模块两端施加第一电压和第二电压，并提供读命令和偏移消除信号。
更具体地，第一子阶段即S2前阶段，字线WL基于存储器的读命令打开，用于将存储单元的电位同步至位线BL或互补位线BLB上；另外，在S2前阶段，向感测放大模块的第一信号端PCS提供第一电压，向第二信号端NCS提供第二电压，并持续提供偏移消除信号OC，将第一感测放大N管<N1>和第二感测放大N管<N2>的放大差异，以及第一感测放大P管<P1>和第二感测放大P管<P2>的放大差异形成的偏移电压差转移至第二读出位线ISABL和第二互补读出位线ISABLB上，第二读出位线ISABL和第二互补读出位线ISABLB的电位被设置为具有偏移电压的差，同时由于具有偏移消除信号OC，第一偏移消除MOS管<31>和第二偏移消除MOS管<32>导通，第二读出位线ISABL与第一读出位线SABL连接，第二互补读出位线ISABLB与第一互补读出位线SABLB连接，第一读出位线SABL和第一互补读出位线SABLB的电位同样被设置为具有偏移电压的差。因此，感测放大模块的偏移噪声被消除。
在第二子阶段，将第一电压和第二电压恢复至预设电压。
在第三子阶段，提供第一隔离信号ISO1和第二隔离信号ISO2。
更具体地，第三子阶段即S2后阶段，提供第一隔离信号ISO1和第二隔离信号ISO2，将位线BL和第一读出位线SABL电连接，将互补位线BLB和第一互补读出位线SABLB电连接，位线BL和第一读出位线SABL进行电荷分享，或互补位线BLB和第一互补读出位线SABLB电连接进行电荷分享，以通过字线WL打开的存储单元的电位同步至第一读出位线SABL或第一互补读出位线SABLB，且同步后的第一读出位线SABL或第一互补读出位线SABLB的电位具有偏移电压的差将偏移电位交叉同步(偏移消除过程中，第二读出位线ISABL上的偏移电压同步至第一互补读出位线SABLB上，在这一阶段会同步至第一读出位线SABL)后，以补偿第一感测放大N管<N1>和第二感测放大N管<N2>的放大差异，并补偿第一感测放大P管<P1>和第二感测放大P管<P2>的放大差异。
需要说明的是，参考图2，在一些实施例中，在第二子阶段还包括：提供所述均衡信号，以平衡第二读出位线ISABL第二互补读出位线ISABLB之间的电压差异。
通过隔离位线BL和第一读出位线SABL，并阻断互补位线BLB和第一互补读出位线SABLB，避免位线BL和互补位线BLB的电位变化会影响感测放大模块，从而实现提前开启字线WL但不影响感测放大模块，提前打开字线WL将存储单元100上的电位同步至初始位线BL或初始互补位线BLB，使得有充足的时间用于感测放大模块的电位放大，从而提高存储器数据读出的速度和准确性。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
上面各读出阶段划分，只是为了描述清楚，实现时可以合并为一个读出阶段或者对某些读出阶段进行拆分，分解为多个读出阶段，只要控制信号的时序变化时刻相同，都在本专利的保护范围内；对读出阶段中添加无关紧要的修改或者引入无关紧要的设计，但不改变读出阶段的核心设计都在该专利的保护范围内；本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (18)

1.一种读出电路的版图结构，其特征在于，包括：
具有相同构造的第一读出电路结构和第二读出电路结构，所述第一读出电路结构和第二读出电路结构均包括：
第一隔离模块，用于根据第一隔离信号导通，电连接位线和第一读出位线，电连接互补位线和第一互补读出位线；
第二隔离模块，用于根据第二隔离信号导通，电连接所述第一读出位线和第二读出位线，电连接所述第一互补读出位线和第二互补读出位线；
感测放大模块，用于所述第一隔离模块和所述第二隔离模块导通时，感测并读出存储阵列的数据信号；
偏移消除模块，用于根据偏移消除信号，电连接所述第一互补读出位线与所述第二读出位线；
所述第一读出电路结构通过第一位线及第一互补位线耦合第一相邻存储阵列；所述第二读出电路结构通过第二位线耦合及第二互补位线耦合第二相邻存储阵列；
所述第一读出电路结构中第二隔离模块、感测放大模块和偏移消除模块设置在第一区域中；在位线延伸方向上，所述第一读出电路结构中的第一隔离模块设置在所述第一区域两侧；所述第二读出电路结构中第二隔离模块、感测放大模块和偏移消除模块设置在第二区域中；在位线延伸方向上，所述第二读出电路结构中的第一隔离模块设置在所述第二区域两侧；
其中，所述第一区域和所述第二区域在位线延伸方向上相邻设置。
2.根据权利要求1所述的读出电路的版图结构，其特征在于，所述第二隔离模块包括：第一隔离MOS管和第二隔离MOS管；
所述第一隔离MOS管源极或漏极的其中一者连接所述第一读出位线，另一者连接所述第二读出位线，栅极用于接收所述第二隔离信号；
所述第二隔离MOS管源极或漏极的其中一者连接所述第一互补读出位线，另一者连接所述第二互补读出位线，栅极用于接收所述第二隔离信号。
3.根据权利要求1所述的读出电路的版图结构，其特征在于，所述第一隔离模块包括：第三隔离MOS管和第四隔离MOS管；
所述第三隔离MOS管源极或漏极的其中一者连接所述第一读出位线，另一者连接所述位线，栅极用于接收所述第一隔离信号；
所述第四隔离MOS管源极或漏极的其中一者连接所述第一互补读出位线，另一者连接所述互补位线，栅极用于接收所述第一隔离信号。
4.根据权利要求1所述的读出电路的版图结构，其特征在于，所述感测放大模块，包括：
第一感测放大N管，栅极连接所述第一读出位线，源极或漏极的一者连接所述第二互补读出位线，另一者连接第二信号端，所述第二信号端用于提供第二电压；
第二感测放大N管，栅极连接所述第一互补读出位线，源极或漏极的一者连接所述第二读出位线，另一者连接所述第二信号端；
第一感测放大P管，栅极连接所述第二读出位线，源极或漏极的一者连接所述第二互补读出位线，另一者连接第一信号端，所述第一信号端用于提供第一电压，所述第一电压大于所述第二电压；
第二感测放大P管，栅极连接所述第二互补读出位线，源极或漏极的一者连接所述第二读出位线，另一者连接所述第一信号端。
5.根据权利要求1所述的读出电路的版图结构，其特征在于，还包括：
预充电模块，用于根据预充电信号将所述位线、所述第一读出位线、所述第二读出位线、所述互补位线、所述第一互补读出位线和所述第二互补读出位线预充电至预设电压；
均衡模块，用于根据均衡信号，保持所述第二读出位线的电压和所述第二互补读出位线的电压一致。
6.根据权利要求5所述的读出电路的版图结构，其特征在于，所述预充电模块包括预充电MOS管，所述均衡模块包括均衡MOS管；
所述预充电MOS管栅极用于接收所述预充电信号，源极或漏极的其中一者连接所述第二读出位线或所述第二互补读出位线，另一者用于接收所述预设电压；
所述均衡MOS管栅极用于接收所述均衡信号，源极或漏极的其中一者连接所述第二读出位线，另一者连接所述第二互补读出位线。
7.根据权利要求1所述的读出电路的版图结构，其特征在于，还包括：
第一预充电模块，连接所述位线或所述第一读出位线，用于根据预充电信号预充所述位线、所述第一读出位线和所述第二读出位线至预设电压；
第二预充电模块，连接所述互补位线或所述第一互补读出位线，用于根据所述预充电信号预充所述互补位线、所述第一互补读出位线和所述第二互补读出位线至所述预设电压。
8.根据权利要求7所述的读出电路的版图结构，其特征在于，所述第一预充电模块包括第一预充电MOS管，所述第二预充电模块包括第二预充电MOS管；
所述第一预充电MOS管栅极用于接收所述预充电信号，源极或漏极的其中一者连接所述位线或所述第一读出位线，另一者用于接收所述预设电压；
所述第二预充电MOS管栅极用于接收所述预充电信号，源极或漏极的其中一者连接所述互补位线或所述第一互补读出位线，另一者用于接收所述预设电压。
9.根据权利要求1所述的读出电路的版图结构，其特征在于，所述偏移消除模块包括第一偏移消除MOS管和第二偏移消除MOS管；
所述第一偏移消除MOS管栅极用于接收所述偏移消除信号，源极或者漏极的其中一者连接所述第二互补读出位线，另一者连接所述第一读出位线；
所述第二偏移消除MOS管栅极用于接收所述偏移消除信号，源极或者漏极的其中一者连接所述第二读出位线，另一者连接所述第一互补读出位线。
10.根据权利要求3所述的读出电路的版图结构，其特征在于，包括：
所述第一读出电路结构的第三隔离MOS管通过接触插塞与所述第一位线和第一读出位线连接，用于根据第一隔离信号，电连接所述第一位线和所述第一读出电路结构的所述第一读出位线；
所述第一读出电路结构的第四隔离MOS管通过接触插塞与所述第一互补位线和第一互补读出位线连接，用于根据第一隔离信号，电连接所述第一读出电路结构的所述第一互补读出位线与所述第一互补位线；
所述第二读出电路结构的第三隔离MOS管通过接触插塞与所述第二位线和第二读出位线连接，用于根据第一隔离信号，电连接所述第二位线和所述第二读出电路结构的所述第一读出位线；
所述第二读出电路结构的第四隔离MOS管通过接触插塞与第二互补位线和所述第二互补读出位线连接，用于根据第一隔离信号，电连接所述第二读出电路结构的所述第一互补读出位线与所述第二互补位线。
11.根据权利要求10所述的读出电路的版图结构，其特征在于，包括：
在位线延伸方向上，所述第一读出电路结构的第三隔离MOS管设置在所述第一区域远离所述第二区域的一侧；
在字线延伸方向上，所述第二读出电路结构的第三隔离MOS管与所述第一读出电路结构的第三隔离MOS管相邻设置；
在位线延伸方向上，所述第二读出电路结构的第四隔离MOS管设置在所述第二区域远离所述第一区域的一侧；
在字线延伸方向上，所述第一读出电路结构的第四隔离MOS管于所述第二读出电路结构的第四隔离MOS管相邻设置。
12.根据权利要求10所述的读出电路的版图结构，其特征在于，包括：
在位线延伸方向上，所述第一读出电路结构的第三隔离MOS管设置在所述第一区域远离所述第二区域的一侧；
在位线延伸方向上，所述第一读出电路结构的第四隔离MOS管设置在所述第一区域靠近所述第二区域的一侧；
在位线延伸方向上，所述第二读出电路结构的第三隔离MOS管设置在所述第二区域远离所述第一区域的一侧；
在位线延伸方向上，所述第二读出电路结构的第四隔离MOS管设置在所述第二区域靠近所述第一区域的一侧。
13.根据权利要求12所述的读出电路的版图结构，其特征在于，所述第一读出电路结构的第四隔离MOS管靠近所述第一区域设置，所述第二读出电路结构的第三隔离MOS管靠近所述第二区域设置。
14.根据权利要求12所述的读出电路的版图结构，其特征在于，所述第一读出电路结构的第四隔离MOS管靠近所述第二区域设置，所述第二读出电路结构的第三隔离MOS管靠近所述第一区域设置。
15.根据权利要求4所述的读出电路的版图结构，其特征在于，包括：
所述预充电模块包括第一预充电MOS管和第二预充电MOS管；
所述第二隔离模块包括第一隔离MOS管和第二隔离MOS管；
所述均衡模块包括均衡MOS管；
所述偏移消除模块包括第一偏移消除MOS管和第二偏移消除MOS管；
在位线延伸方向且靠近所述第二区域的方向上的所述第一区域中，依次设置所述第一读出电路结构的所述第一预充电MOS管、所述第一感测放大N管、所述第一偏移消除MOS管、所述第一隔离MOS管、所述第二感测放大P管、所述第一感测放大P管、所述第二隔离MOS管、所述第二偏移消除MOS管、所述第二预充电MOS管；
在位线延伸方向且靠近所述第一区域的方向上的所述第二区域中，依次设置所述第二读出电路结构的所述第一预充电MOS管、所述第一感测放大N管、所述第一偏移消除MOS管、所述第一隔离MOS管、所述第二感测放大P管、所述第一感测放大P管、所述第二隔离MOS管、所述第二偏移消除MOS管、所述第二预充电MOS管。
16.一种数据读出方法，应用于权利要求1～15任一项读出电路的版图结构，具有三个读出阶段，其特征在于，包括：
在第一读出阶段，提供均衡信号、第一隔离信号、偏移消除信号，对位线、第一读出位线、第二读出位线、互补位线、第一互补读出位线和第二互补读出位线预充电至预设电压；
在第二读出阶段开始阶段，维持预设时长的偏移消除信号，通过施加在感测放大模块两端的第一电压和第二电压，对所述感测放大模块进行偏移消除，同时存储阵列的字线打开，基于所述位线与所述存储阵列中存储单元内的电位进行电荷分享；
在第二读出阶段执行过程中，提供所述第一隔离信号和第二隔离信号，存储数据由位线传输至第一读出位线，互补位线维持预设电压，第一读出位线的电位与第二读出位线的电位进行电荷分享；
在第三读出阶段，维持第一隔离信号和第二隔离信号，通过施加在所述感测放大模块两端的所述第一电压和所述第二电压，感测放大模块根据第二读出位线和第二互补读出位线的电位感测放大存储数据，读出所述存储数据，并恢复所述存储单元内所述存储数据。
17.根据权利要求16所述的数据读出方法，其特征在于，所述第二读出阶段包括依次执行的第一子阶段、第二子阶段、第三子阶段；
在所述第一子阶段，向所述感测放大模块两端施加所述第一电压和所述第二电压，并提供读命令和所述偏移消除信号；
在所述第二子阶段，将所述第一电压和所述第二电压恢复至预设电压；
在所述第三子阶段，提供所述第一隔离信号和所述第二隔离信号。
18.根据权利要求17所述的数据读出方法，其特征在于，在所述第二子阶段还包括：提供所述均衡信号。
CN202111347655.2A 2021-11-15 2021-11-15 读出电路的版图结构和数据读出方法 Pending CN116129960A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111347655.2A CN116129960A (zh) 2021-11-15 2021-11-15 读出电路的版图结构和数据读出方法
PCT/CN2022/088090 WO2023082548A1 (zh) 2021-11-15 2022-04-21 读出电路的版图结构和数据读出方法
US17/813,998 US11594264B1 (en) 2021-11-15 2022-07-21 Readout circuit layout structure and method of reading data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111347655.2A CN116129960A (zh) 2021-11-15 2021-11-15 读出电路的版图结构和数据读出方法

Publications (1)

Publication Number Publication Date
CN116129960A true CN116129960A (zh) 2023-05-16

Family

ID=86306785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111347655.2A Pending CN116129960A (zh) 2021-11-15 2021-11-15 读出电路的版图结构和数据读出方法

Country Status (2)

Country Link
CN (1) CN116129960A (zh)
WO (1) WO2023082548A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542389A (zh) * 2024-01-10 2024-02-09 长鑫存储技术(西安)有限公司 半导体存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871673B1 (ko) * 2006-12-22 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
KR20180076842A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 오프셋 제거 기능을 갖는 감지 증폭기
US10902889B2 (en) * 2019-03-25 2021-01-26 SK Hynix Inc. Memory having bit line sense amplifier
US11024365B1 (en) * 2020-02-05 2021-06-01 Samsung Electronics Co., Ltd. Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542389A (zh) * 2024-01-10 2024-02-09 长鑫存储技术(西安)有限公司 半导体存储器
CN117542389B (zh) * 2024-01-10 2024-05-03 长鑫存储技术(西安)有限公司 半导体存储器

Also Published As

Publication number Publication date
WO2023082548A1 (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
US11024365B1 (en) Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
US11710518B2 (en) Sense amplifier having offset cancellation
KR0177776B1 (ko) 고집적 반도체 메모리 장치의 데이타 센싱회로
US5923593A (en) Multi-port DRAM cell and memory system using same
WO2022147981A1 (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
KR20070063789A (ko) 오픈 비트 라인 구조를 갖는 멀티레벨 동적 메모리 장치 및그 구동 방법
JP4583703B2 (ja) 半導体記憶装置
JPH04114395A (ja) 半導体記憶回路
CN114400029B (zh) 读出电路及其方法
CN116129960A (zh) 读出电路的版图结构和数据读出方法
US11594264B1 (en) Readout circuit layout structure and method of reading data
WO2023273554A1 (zh) 读出电路结构
EP4246520A1 (en) Sensing amplification circuit and data readout method
CN1963945A (zh) 半导体存储器件及驱动半导体存储器件的方法
CN115411035A (zh) 读出电路版图、结构以及存储器版图
US6822917B2 (en) Data write circuit in memory system and data write method
KR960000892B1 (ko) 데이타 전송회로
WO2023134009A1 (zh) 一种读出电路架构和感测放大电路
CN115565568B (zh) 读出电路结构
CN115565561B (zh) 读出电路结构
CN116168737B (zh) 感测放大电路以及数据读出方法
WO2023133975A1 (zh) 读出电路版图
US6434069B1 (en) Two-phase charge-sharing data latch for memory circuit
CN115565562A (zh) 读出电路结构
CN115565567A (zh) 读出电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination