CN115641889A - 感测放大电路和数据读出方法 - Google Patents

感测放大电路和数据读出方法 Download PDF

Info

Publication number
CN115641889A
CN115641889A CN202110821488.4A CN202110821488A CN115641889A CN 115641889 A CN115641889 A CN 115641889A CN 202110821488 A CN202110821488 A CN 202110821488A CN 115641889 A CN115641889 A CN 115641889A
Authority
CN
China
Prior art keywords
bit line
signal
complementary
tube
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110821488.4A
Other languages
English (en)
Inventor
池性洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110821488.4A priority Critical patent/CN115641889A/zh
Priority to EP21950728.2A priority patent/EP4246520A4/en
Priority to PCT/CN2021/120374 priority patent/WO2023000490A1/zh
Priority to US17/773,255 priority patent/US20230071414A1/en
Publication of CN115641889A publication Critical patent/CN115641889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请实施例涉及半导体电路设计领域，特别涉及一种感测放大电路和数据读出方法，包括：第一PMOS管，源极连接第一信号端，第一NMOS管，源极连接第二信号端，第一PMOS管和第一NMOS管的漏极连接第一读出位线，栅极连接第二读出位线；第二PMOS管，源极连接第一信号端，第二NMOS管，源极连接第二信号端，第二PMOS管和第二NMOS管的漏极连接第一互补读出位线，栅极连接第二互补读出位线；第一导通单元连接第一读出位线和初始位线，第二导通单元连接第一互补读出位线和初始互补位线；第一驱动单元用于导通第一PMOS管或第一NMOS管，第二驱动单元用于导通第二PMOS管或第二NMOS管，通过感测放大器不同的读出阶段来确保tRCD的延迟，以缩短DRAM的数据读出时间。

Description

感测放大电路和数据读出方法
技术领域
本申请涉及半导体电路设计领域，特别涉及一种感测放大电路和数据读出方法。
背景技术
内存时序(Memory timings)是描述动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)性能的四个参数，包括：CAS潜伏时间(CL)、行地址到列地址延迟(tRCD)、行预充电时间(tRP)和行活动时间(tRAS)。
行地址到列地址延迟tRCD，指打开一行内存并访问其中的列所需的最小时钟周期数，在DRAM的设计过程中，需使行打开到列打开的时间间隔t需大于tRCD，从而保证将存储单元中的数据正确读出。
然而，目前DRAM的数据读出过程中，行打开到列打开之间的时间即感测放大器的电荷分享阶段，通过电荷分享阶段的时间确保tRCD的延迟，造成感测放大器的读出流程时间较长，导致DRAM的数据读出时间较长。
发明内容
本申请实施例提供一种感测放大电路和数据读出方法，通过感测放大器不同的读出阶段来确保tRCD的延迟，以缩短感测放大器的读出流程时间，从而缩短DRAM的数据读出时间。
本申请实施例提供了一种感测放大电路，设置在相邻存储阵列之间，包括：第一PMOS管，其源极连接第一信号端，第一信号端用于接收第一电平信号；第一NMOS管，其源极连接第二信号端，第二信号端用于接收第二电平信号，第一电平信号大于第二电平信号；第一PMOS管的漏极和第一NMOS管的漏极连接第一读出位线，第一PMOS管的栅极和第一NMOS管的栅极连接第二读出位线；第二PMOS管，其源极连接第一信号端；第二NMOS管，其源极连接第二信号端；第二PMOS管的漏极和第二NMOS管的漏极连接第一互补读出位线，第二PMOS管的栅极和第二NMOS管的栅极连接第二互补读出位线；第一导通单元，其一端连接第一读出位线，其另一端连接初始位线，初始位线连接相邻存储阵列中一存储阵列的存储单元；第二导通单元，其一端连接第一互补读出位线，其另一端连接初始互补位线，初始互补位线连接相邻存储阵列中另一存储阵列的存储单元；第一驱动单元，其一端连接第一读出位线，其另一端连接第二互补读出位线，用于导通第一PMOS管或第一NMOS管；第二驱动单元，其一端连接第一互补读出位线，其另一端连接第二读出位线，用于导通第二PMOS管或第二NMOS管。
本申请实施例还提供了一种数据读出方法，基于上述感测放大电路，包括：提供行选择信号、列选择信号以导通被选中的存储单元；向第一信号端提供逻辑“1”对应的电信号，并向第二信号端提供逻辑“0”对应的电信号。
初始位线连接的存储单元和互补初始位线连接的存储单元分别存储大于预设电压的电平和小于预设电压的电平，即当上述两个存储单元分别于初始位线和初始互补位线进行数据分享后初始位线和初始互补位线上的电平相反；第一导通单元和第二导通单元打开，初始位线和第一读出位线电连接，初始互补位线和第一互补读出位线电连接，使第一读出位线和第一互补读出位线的电平不相同；而对感测放大电路进行预充电后，第一读出位线、第一互补读出位线、第二读出位线、第二互补读出位线的电平相同，且在预充电的过程中，会对第一驱动单元和第二驱动单元进行充电，当第一导通单元和第二导通单元打开，第一读出位线和第一互补读出位线的电平发生变化，且变化的方向相反，此时，为了延缓第一读出位线和第一互补读出位线电平变化，第一驱动单元和第二驱动单元会进行放电；由于第一读出位线和第一互补读出位线的电平变化方向相反，第一驱动单元和第二驱动单元放电方向相反，导致第二读出位线和第二互补读出位线变化的方向不同，使第一PMOS管导通时，第二NMOS管也导通，第二PMOS管导通时，第一NMOS管也导通，此时第一读出位线和第一互补读出位线分别在第一电平信号和第二电平信号的作用下拉高至逻辑“1”的高电平或拉低至逻辑“0”的低电平，并同步到初始位线和互补初始位线上，从而完成存储器的数据读出。
附图说明
图1～图3为本申请一实施例提供的感测放大电路的电路结构示意图；
图4为本申请另一实施例提供的数据读出方法中对于感测放大电路的各个控制信号的时序示意图；
图5～图9为本申请另一实施例提供的数据读出方法中各阶段对应的感测放大电路的电路状态示意图。
具体实施方式
行地址到列地址延迟tRCD，指打开一行内存并访问其中的列所需的最小时钟周期数，在DRAM的设计过程中，需使行打开到列打开的时间间隔t需大于tRCD，从而保证将存储单元中的数据正确读出。
目前DRAM的数据读出过程中，行打开到列打开之间的时间即感测放大器的电荷分享阶段，通过电荷分享阶段的时间确保tRCD的延迟，造成感测放大器的读出流程时间较长，导致DRAM的数据读出时间较长。
本申请实施例以通过感测放大器不同的读出阶段来确保tRCD的延迟，以缩短感测放大器的读出流程时间，从而缩短DRAM的数据读出时间。
具体地，本申请一实施例提供了一种感测放大电路，设置在相邻存储阵列之间，包括：第一PMOS管，其源极连接第一信号端，第一信号端用于接收第一电平信号；第一NMOS管，其源极连接第二信号端，第二信号端用于接收第二电平信号，第一电平信号大于第二电平信号；第一PMOS管的漏极和第一NMOS管的漏极连接第一读出位线，第一PMOS管的栅极和第一NMOS管的栅极连接第二读出位线；第二PMOS管，其源极连接第一信号端；第二NMOS管，其源极连接第二信号端；第二PMOS管的漏极和第二NMOS管的漏极连接第一互补读出位线，第二PMOS管的栅极和第二NMOS管的栅极连接第二互补读出位线；第一导通单元，其一端连接第一读出位线，其另一端连接初始位线，初始位线连接相邻存储阵列中一存储阵列的存储单元；第二导通单元，其一端连接第一互补读出位线，其另一端连接初始互补位线，初始互补位线连接相邻存储阵列中另一存储阵列的存储单元；第一驱动单元，其一端连接第一读出位线，其另一端连接第二互补读出位线，用于导通第一PMOS管或第一NMOS管；第二驱动单元，其一端连接第一互补读出位线，其另一端连接第二读出位线，用于导通第二PMOS管或第二NMOS管。
本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1～图3为本实施例提供的感测放大电路的电路结构示意图，以下结合附图对本实施例提供的感测放大电路作进一步详细说明，具体如下：
参考图1～图3，感测放大电路，包括：
第一PMOS管<P1>，其源极连接第一信号端，第一信号端用于接收第一电平信号(Positive Cell Storing Signal，PCS)。
第一NMOS管<N1>，其源极连接第二信号端，第二信号端用于接收第二电平信号Negative Cell Storing Signal，NCS)。
第一PMOS管<P1>的漏极和第一NMOS管<N1>和漏极连接第一读出位线SABL，第一PMOS管<P1>的栅极和第一NMOS管<N1>的栅极连接第二读出位线ISABL。
对于第一PMOS管<P1>和第一NMOS管<N1>，由于第一PMOS管<P1>栅极和第一NMOS管<N1>栅极的连接关系相同，即基于第二读出位线ISABL的不同电平，第一PMOS管<P1>或第一NMOS管<N1>导通时，第一PMOS管<P1>和第一NMOS管<N1>中仅存在一个导通的MOS管。
其中，第一电平信号PCS大于第二电平信号NCS，在一些实施例中，第一电平信号PCS为对应逻辑“1”的高电平，第二电平信号NCS为对应逻辑“0”的低电平。
具体地，当第一PMOS管<P1>导通后，第一信号端与第一读出位线SABL连通，从而将第一读出位线SABL拉高至第一电平信号PCS，进而将初始位线BL拉高至第一电平信号PCS，从而使存储器通过初始位线BL读出的数据为第一电平信号PCS对应逻辑“1”的高电平；当第一NMOS管<N1>导通后，第二信号端与第一读出位线SABL连通，从而将第一读出位线SABL拉低至第二电平信号NCS，进而将初始位线BL拉低至第二电平信号NCS，从而使存储器通过初始位线BL读出的数据为第二电平信号NCS对应逻辑“0”的低电平。
第二PMOS管<P2>，其源极连接第一信号端。
第二NMOS管<N2>，其源极连接第二信号端。
第二PMOS管<P2>的漏极和第二NMOS管<N2>的漏极连接第一互补读出位线SABLB，第二PMOS管<P2>的栅极和第二NMOS管<N2>的栅极连接第二互补读出位线ISABLB。
对于第二PMOS管<P2>和第二NMOS管<N2>，由于第二PMOS管<P2>栅极和第二NMOS管<N2>栅极的连接关系相同，即基于第二互补位线ISABLB的不同电平，第二PMOS管<P2>或第二NMOS管<N2>导通时，第二PMOS管<P2>和第二NMOS管<N2>中仅存在一个导通的MOS管。
具体地，当第二PMOS管<P2>导通后，第一信号端与第一互补读出位线SABLB连通，从而将第一互补读出位线SABLB拉高至第一电平信号PCS，进而将初始互补位线BLB拉高至第一电平信号PCS，从而使存储器通过初始互补位线BLB读出的数据为第一电平信号PCS对应逻辑“1”的高电平；当第二NMOS管<N2>导通后，第二信号端与第一互补读出位线SABLB连通，从而将第一互补读出位线SABLB拉低至第二电平信号NCS，进而将初始互补位线BLB拉低至第二电平信号NCS，从而使存储器通过初始互补位线BLB读出的数据为第二电平信号NCS对应逻辑“0”的低电平。
需要说明的是，对于第一PMOS管<P1>、第一NMOS管<N1>、第二PMOS管<P2>和第二NMOS管<N2>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
第一导通单元201，其一端连接第一读出位线SABL，其另一端连接初始位线BL，初始位线BL连接相邻存储阵列101中一存储阵列101的存储单元。
第二导通单元202，其一端连接第一互补读出位线SABLB，其另一端连接初始互补位线BLB，初始互补位线BLB连接相邻存储阵列101中另一存储阵列101的存储单元。
当第一导通单元201导通时，初始位线BL与第一读出位线SABL相连通，即初始位线BL和第一读出位线SABL的电平相同；第二导通单元202导通时，初始互补位线BLB与第一互补读出位线SABLB相连通，即初始互补位线BLB和第一互补位线SABLB的电平相同。
具体地，在一些实施例中，第一导通单元201包括第一隔离MOS管<11>，第一隔离MOS管<11>源极连接第一读出位线SABL，漏极连接初始位线BL；第二导通单元202包括第二隔离MOS管<12>，第二隔离MOS管<12>源极连接第一互补读出位线SABLB，漏极连接初始互补位线BLB；第一隔离MOS管<11>的栅极和第二隔离MOS管<12>的栅极用于接收隔离信号(BitLine and SABL Isolation Signal，ISO)，并基于隔离信号ISO，使初始位线BL与第一读出位线SABL电连接，并使初始互补位线BLB与第一互补读出位线SABLB电连接。
需要说明的是，对于第一隔离MOS管<11>和第二隔离MOS管<12>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式；另外，本实施例并不对第一隔离MOS管<11>和第二隔离MOS管<12>的类型进行限定，在具体的应用中，第一隔离MOS管<11>和第二隔离MOS管<12>可以为NMOS管，也可以为PMOS管。
在本实施例中，初始位线BL通过第一开关管<01>连接第一存储单元，互补初始位线BLB通过第二开关管<02>连接第二存储单元，
其中，第一存储单元和第二存储单元用于存储相反数据，即当第一存储单元存储对应逻辑“1”的高电平时，第二存储单元存储对应逻辑“0”的低电平；当第一存储单元存储对应逻辑“0”的低电平时，第二存储单元存储对应逻辑“1”的高电平时。
对于第一开关管<01>和第二开关管<02>，第一开关管<01>栅极连接字线WL，源极连接初始位线BL，漏极连接第一存储单元，第二开关管<02>栅极连接字线WL，源极连接初始互补BLB，漏极连接第二存储单元。
其中，字线WL用于基于行选择信号导通，字线WL导通时，字线WL所连接的开关管导通，将存储单元的电荷共享至初始位线BL或初始互补位线BLB上，初始位线BL或初始互补位线BLB基于列选择信号导通，初始位线BL或初始互补位线BLB导通时，存储器将数据读出。
需要说明的是，对于第一开关管<01>和第二开关管<02>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式；另外，本实施例并不对第一开关管<01>和第二开关管<02>的类型进行限定，在具体的应用中，第一开关管<01>和第二开关管<02>可以为NMOS管，也可以为PMOS管。
第一驱动单元101，其一端连接第一读出位线SABL，另一端连接第二互补读出位线ISABLB，用于导通第一PMOS管<P1>或第一NMOS管<N1>。
第二驱动单元102，其一端连接第一互补读出位线SABLB，另一端连接第二读出位线ISABL，用于导通第二PMOS管<P2>或第二NMOS管<N2>。
具体地，由上述内容可知第一存储单元和第二存储单元用于存储相反数据，当第一开关管<01>和第二开关管<02>打开后，初始位线BL和初始互补位线BLB上的电平相反，当第一隔离MOS管<11>和第二隔离MOS管<12>打开后，初始位线BL和第一读出位线SABL的电平相同，初始互补位线BLB和第一互补读出位线SABLB的电平相同，即第一读出位线SABL和第一互补读出位线SABLB的电平不相同。在对感测放大电路进行预充电后，第一读出位线SABL、第一互补读出位线SABLB、第二读出位线ISABL、第二互补读出位线ISABLB的电平相同，且在预充电的过程中，会对第一驱动单元101和第二驱动单元102进行充电；当第一隔离MOS管<11>和第二隔离MOS管<12>导通后，第一读出位线SABL和第一互补读出位线SABLB的电平发生变化，且变化的方向相反，此时，为了延缓第一读出位线SABL和第一互补读出位线SABLB电平变化，第一驱动单元101和第二驱动单元102会进行放电。由于第一读出位线SABL和第一互补读出位线SABLB的电平变化方向相反，第一驱动单元101和第二驱动单元102放电方向相反，导致第二读出位线ISABL和第二互补读出位线ISABLB变化的方向不同，使第一PMOS管导通时，第二NMOS管也导通，第二PMOS管导通时，第一NMOS管也导通，此时第一读出位线SABL和第一互补读出位线SABLB分别在第一电平信号PCS和第二电平信号NCS的作用下拉高或拉低，并同步到初始位线BL和互补初始位线BLB上，从而完成存储器的数据读出。
在一个例子中，参考图1，第一驱动单元101包括第一驱动MOS管，第一驱动MOS管的源极和漏极连接第一读出位线SABL，栅极连接第二互补读出位线ISABLB；第二驱动单元102包括第二驱动MOS管，第二驱动MOS管的源极和漏极连接第一互补读出位线SABLB，栅极连接第二读出位线ISABL。
在另一例子中，参考图2，第一驱动单元101包括第一驱动MOS管，第一驱动MOS管的源极和漏极连接第二互补读出位线ISABLB，栅极连接第一读出位线SABL；第二驱动单元102包括第二驱动MOS管，第二驱动MOS管的源极和漏极连接第二读出位线ISABL，栅极连接第一互补读出位线SABLB。
在又一个例子中，参考图3，第一驱动单元101包括第一驱动电容，第一驱动电容的一端连接第一读出位线SABL，另一端连接第二互补读出位线ISABLB；第二驱动单元102包括第二驱动电容，第二驱动电容的一端连接第一互补读出位线SABLB，另一端连接第二读出位线ISABL。
MOS管作为等效电容相比于电容而言，可以以更小的器件尺寸完成相应功能，因此，采用MOS管作为等效电容进行驱动，可以节省感测放大电路的版图面积，从而减小存储器的版图面积，有利于增加存储器的集成度。
继续参考图1～图3，感测放大电路，还包括：预充电单元300，用于根据预充电信号，对初始位线BL、第一读出位线SABL、第二读出位线ISABL、初始互补位线BLB、第一互补读出位线SABLB和第二互补读出位线ISABLB预充电至预设电压。
具体地，预充电信号包括第一预充电信号EQ1和第二预充电信号EQ2，预设电压包括第一预设电压V1和第二预设电压V2，预充电单元300包括：第一预充电MOS管<31>，用于根据第一预充电信号EQ1，预充电初始位线BL的电压、第一读出位线SABL的电压和第二读出位线ISABL的电压至第一预设电压V1；第二预充电MOS管<32>，用于根据第二预充电信号EQ2，预充电初始互补位线BLB的电压、第一互补读出位线SABLB和电压和第二互补读出位线ISABLB的电压至第二预设电压V2。
具体地，第一预充电MOS管<31>栅极用于接收第一预充电信号EQ1，源极用于接收第一预设电压V1，漏极连接初始位线BL；第二预充电MOS管<32>栅极用于接收第二预充电信号EQ2，源极用于接收第二预设电压V2，漏极连接初始互补位线BLB。
在一个例子中，第一预充电信号EQ1和第二预充电信号EQ2相同，即第一预充电MOS管<31>和第二预充电MOS管<32>基于同一预充电信号(Bit Line Equalizing Signal，EQ)导通。
在另一例子中，第一预设电压V1和第二预设电压V2相同，用于接收同一预设电压VBLP；在本实施例中，预设电压VBLP＝1/2VDD，其中，VDD为芯片内部电源电压；在一些实施例中，预充电电压VBLP可以根据具体应用场景进行设置。
需要说明的是，对于第一预充电MOS管<31>和第二预充电MOS管<32>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式；另外，本实施例并不对第一预充电MOS管<31>和第二预充电MOS管<32>的类型进行限定，在具体的应用中，第一预充电MOS管<31>和第二预充电MOS管<32>可以为NMOS管，也可以为PMOS管。
继续参考图1～图3，感测放大电路，还包括：第一偏移消除单元301和第二偏移消除单元302，第一读出位线SABL通过第一偏移消除单元301连接第二读出位线ISABL，第一互补读出位线SABLB通过第二偏移消除单元302连接第二互补读出位线ISABLB。
具体地，第一偏移消除单元301包括第一偏移消除MOS管<21>，第一偏移消除MOS管<21>的源极连接第一读出位线SABL，漏极连接第二读出位线ISABL；第二偏移消除单元302包括第二偏移消除MOS管<22>，第二偏移消除MOS管<22>的源极连接第一互补读出位线SABLB，漏极连接第二互补读出位线ISABLB；第一偏移消除MOS管<21>的栅极和第二偏移消除MOS管<22>的栅极用于接收偏移消除信号(Offset Cancelling Signal，OC)，并基于偏移消除信号OC，消除第一PMOS管<P1>和第二PMOS管<P2>之间的器件差异，以及消除第一NMOS管<N1>和第二NMOS管<N2>之间的器件差异。
需要说明的是，对于第一偏移消除MOS管<21>和第二偏移消除MOS管<22>，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式；另外，本实施例并不对第一偏移消除MOS管<21>和第二偏移消除MOS管<22>的类型进行限定，在具体的应用中，第一偏移消除MOS管<21>和第二偏移消除MOS管<22>可以为NMOS管，也可以为PMOS管。
初始位线连接的存储单元和互补初始位线连接的存储单元分别存储大于预设电压的电平和小于预设电压的电平，即当上述两个存储单元分别于初始位线和初始互补位线进行数据分享后初始位线和初始互补位线上的电平相反；第一导通单元和第二导通单元打开，初始位线和第一读出位线电连接，初始互补位线和第一互补读出位线电连接，使第一读出位线和第一互补读出位线的电平不相同；而对感测放大电路进行预充电后，第一读出位线、第一互补读出位线、第二读出位线、第二互补读出位线的电平相同，且在预充电的过程中，会对第一驱动单元和第二驱动单元进行充电，当第一导通单元和第二导通单元打开，第一读出位线和第一互补读出位线的电平发生变化，且变化的方向相反，此时，为了延缓第一读出位线和第一互补读出位线电平变化，第一驱动单元和第二驱动单元会进行放电；由于第一读出位线和第一互补读出位线的电平变化方向相反，第一驱动单元和第二驱动单元放电方向相反，导致第二读出位线和第二互补读出位线变化的方向不同，使第一PMOS管导通时，第二NMOS管也导通，第二PMOS管导通时，第一NMOS管也导通，此时第一读出位线和第一互补读出位线分别在第一电平信号和第二电平信号的作用下拉高至逻辑“1”的高电平或拉低至逻辑“0”的低电平，并同步到初始位线和互补初始位线上，从而完成存储器的数据读出。
需要说明的是，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元；本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。
本申请另一实施例提供了一种数据读出方法，基于上述实施例提供的感测放大电路，包括：提供行选择信号、列选择信号以导通被选中的存储单元；向第一信号端提供逻辑“1”对应的电信号，并向第二信号端提供逻辑“0”对应的电信号。
图4为本实施例提供的数据读出方法中对于感测放大电路的各个控制信号的时序示意图，图5～图9为本实施例提供的数据读出方法中各阶段对应的感测放大电路的电路状态示意图，以下结合附图对本实施例提供的数据读出方法作进一步详细说明，具体如下：
参考图4，感测放大器的读出阶段包括：在t0～t1时间段的第一读出阶段S1，在t1～t4时间段的第二读出阶段S2，在t4～t5时间段的第三读出阶段S3，在t5～t6时间段的第四读出阶段S4；其中，第二读出阶段包括：在t1～t2时间段的第一处理子阶段，在t2～t3时间段的第二处理子阶段，在t3～t4时间段的第三处理子阶段。
对于第一读出阶段S1，参考图4中t0～t1时间段以及图5，提供预充电信号EQ，以导通预充电单元，对初始位线BL、第一读出位线SABL、第二读出位线ISABL、互补位线BLB、第一互补读出位线SABLB和第二互补读出位线ISABLB预充电。
具体地，预充电信号EQ包括第一预充电信号EQ1和第二预充电信号EQ2，其中，第一预充电MOS管<31>用于接收第一预充电信号EQ1，第二预充电MOS管<32>用于接收第二预充电信号EQ2。
在提供预充电信号EQ的过程中，同时提供偏移消除信号OC的隔离信号ISO。
具体地，第一隔离MOS管<11>和第二隔离MOS管<12>用于接收隔离信号ISO，第一偏移消除MOS管<21>和第二偏移消除MOS管<22>用于接收偏移消除信号OC。
在第一读出阶段S1中，第一隔离MOS管<11>和第二隔离MOS管<12>基于隔离信号ISO导通，第一偏移消除MOS管<21>和第二偏移消除MOS管<22>基于偏移消除信号OC导通，使初始位线BL、第一读出位线SABL和第二读出位线ISABL之间相连通，初始互补位线BLB、第一互补读出位线SABLB和第二互补读出位线ISABLB之间相连通。
第一预充电MOS管<31>基于第一预充电信号EQ1导通，用于对初始位线BL、第一读出位线SABL和第二读出位线ISABL预充电；第二预充电MOS管<32>基于第二预充电信号EQ2导通，用于对初始互补位线BLB、第一互补读出位线SABLB和第二互补读出位线ISABLB预充电，即第一读出阶段S1的目的在于：对感测放大电路进行预充电；另外，在预充电阶段中，预充电电压会对第一驱动单元101和第二驱动单元102进行充电。
对于第二读出阶段S2，参考图4中t1～t4时间段以及图6和图7，提供行选择信号以导通被选中的存储单元，使存储单元中存储的电荷共享至初始位线BL或初始互补位线BLB。
具体地，对于第一处理子阶段，参考图4中t1～t2时间段以及图6，关闭预充电信号EQ，隔离信号ISO，即关闭第一隔离单元、第二隔离单元、预充电单元，并同时向第一信号端提供第一电平信号PCS，即提供逻辑“1”对应的电信号，向第二信号端提供第二电平信号NCS，即提供逻辑“0”对应的电信号。
此时，同属于PMOS的第一PMOS管<P1>和第二PMOS管<P2>的栅极接收到的电压相同，与预充电后的电压，但由于第一PMOS管<P1>和第二PMOS管<P2>的阈值电压不同，使第一PMOS管<P1>和第二PMOS管<P2>源漏沟道开启程度不同，导致第一PMOS管<P1>和第二PMOS管<P2>的等效电阻不同，同属于NMOS的第一NMOS管<N1>和第二NMOS管<N2>的栅极接收到的电压相同，与预充电后的电压，但由于第一NMOS管<N1>和第二NMOS管<N2>的阈值电压不同，使第一NMOS管<N1>和第二NMOS管<N2>源漏沟道开启程度不同，导致第一NMOS管<N1>和第二NMOS管<N2>的等效电阻不同，从而微调第一读出位线SABL的电平和第一互补读出位线SABLB的电平。
对于第二处理子阶段，参考图4中t2～t3时间段，提供行选择信号，即字线信号，以选中存储单元，并将该存储单元存储的数据读出到初始位线BL或初始互补位线BLB上；在提供行选择信号的过程中，继续提供偏移消除信号OC；由于在第一处理子阶段的过程中，关闭了隔离信号ISO，此时初始位线BL和第一读出位线SABL并不连通，初始互不位线BLB和第一互补读出位线SABLB互补连通，即初始位线BL和初始互补位线BLB的电平变化并不影响感测放大器偏移消除的执行。
由此可知，在第二读出阶段S2的A段(t1～t3时间段)用于对感测放大器进行偏移消除，以消除第一PMOS管<P1>和第二PMOS管<P2>之间的器件差异，以及消除第一NMOS管<N1>和第二NMOS管<N2>之间的器件差异。
对于第三处理子阶段，参考图4中t3～t4时间段以及图7，关闭偏移消除信号OC，并停止提供第一电平信号PCS和第二电平信号NCS，即停止感测放大器的偏移消除操作。
在这一阶段的过程中，提供隔离信号ISO，以使初始位线BL和第一读出位线SABL电连接，初始互补位线BLB和第一互补读出位线SABLB电连接，此时初始位线BL和第一读出位线SABL进行电荷共享，初始互补位线BLB和第一互补读出位线SABLB进行电荷共享。
由此可知，在读出阶段S2的B段(t2～t4时间段)用于将初始位线BL连接的存储单元的电荷共享至第一读出位线SABL上，将初始互补位线BLB连接的存储单元的电荷共享至第一互补读出位线SABLB上。
对于第三读出阶段S3，参考图4中t4～t5时间段以及图7，即感测放大器的数据读出阶段，在这一阶段中，向第一信号端提供第一电平信号PCS，即向第一信号端提供逻辑“1”对应的电信号，并向所述第二信号端提供第二电平信号NCS，即向第二信号端提供逻辑“0”对应的电信号，以使感测放大电路输出存储单元存储数据对应的逻辑“1”或所述逻辑“0”。在这一过程中，关闭偏移消除信号OC，并提供隔离信号ISO，即关断第一偏移消除MOS管<21>和第二偏移消除MOS管<22>，导通第一隔离MOS管<11>和第二隔离MOS管<12>。
当第一隔离MOS管<11>和第二隔离MOS管<12>打开，第一读出位线SABL和第一互补读出位线SABLB的电平发生变化，且变化的方向相反，此时，为了延缓第一读出位线SABL和第一互补读出位线SABLB电平变化，第一驱动单元101和第二驱动单元102会进行放电；由于第一读出位线SABL和第一互补读出位线SABLB的电平变化方向相反，第一驱动单元101和第二驱动单元102放电方向相反，导致第二读出位线ISABL和第二互补读出位线ISABLB变化的方向不同，使第一PMOS管<P1>导通时，第二NMOS管<N2>也导通，第二PMOS管<P2>导通时，第一NMOS管<N1>也导通，此时第一读出位线SABL和第一互补读出位线SABLB分别在第一电平信号PCS和第二电平信号NCS的作用下拉高至逻辑“1”的高电平或拉低至逻辑“0”的低电平，并同步到初始位线BL和互补初始位线BLB上，从而完成存储器的数据读出。
对于第四读出阶段S4，即感测放大电路的回复阶段，同时用于为下一次的数据读出进行预充电，其具体细节同第一读出阶段S1，在此不过多赘述。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
上面各读出阶段划分，只是为了描述清楚，实现时可以合并为一个读出阶段或者对某些读出阶段进行拆分，分解为多个读出阶段，只要控制信号的时序变化时刻相同，都在本专利的保护范围内；对读出阶段中添加无关紧要的修改或者引入无关紧要的设计，但不改变读出阶段的核心设计都在该专利的保护范围内；本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (15)

1.一种感测放大电路，设置在相邻存储阵列之间，其特征在于，包括：
第一PMOS管，其源极连接第一信号端，所述第一信号端用于接收第一电平信号；
第一NMOS管，其源极连接第二信号端，所述第二信号端用于接收第二电平信号，所述第一电平信号大于所述第二电平信号；
所述第一PMOS管的漏极和所述第一NMOS管的漏极连接第一读出位线，所述第一PMOS管的栅极和所述第一NMOS管的栅极连接第二读出位线；
第二PMOS管，其源极连接所述第一信号端；
第二NMOS管，其源极连接所述第二信号端；
所述第二PMOS管的漏极和所述第二NMOS管的漏极连接第一互补读出位线，所述第二PMOS管的栅极和所述第二NMOS管的栅极连接第二互补读出位线；
第一导通单元，其一端连接所述第一读出位线，其另一端连接初始位线，所述初始位线连接相邻所述存储阵列中一所述存储阵列的存储单元；
第二导通单元，其一端连接所述第一互补读出位线，其另一端连接初始互补位线，所述初始互补位线连接相邻所述存储阵列中另一所述存储阵列的存储单元；
第一驱动单元，其一端连接所述第一读出位线，其另一端连接所述第二互补读出位线，用于导通所述第一PMOS管或所述第一NMOS管；
第二驱动单元，其一端连接所述第一互补读出位线，其另一端连接所述第二读出位线，用于导通所述第二PMOS管或所述第二NMOS管。
2.根据权利要求1所述的感测放大电路，其特征在于，所述第一驱动单元包括：第一驱动MOS管；
所述第一驱动MOS管的源极和漏极连接所述第一读出位线，栅极连接所述第二互补读出位线；
或，所述第一驱动MOS管的源极和漏极连接所述第二互补读出位线，栅极连接所述第一读出位线。
3.根据权利要求1所述的感测放大电路，其特征在于，所述第二驱动单元包括：第二驱动MOS管；
所述第二驱动MOS管的源极和漏极连接所述第一互补读出位线，栅极连接所述第二读出位线；
或，所述第二驱动MOS管的源极和漏极连接所述第二读出位线，栅极连接所述第一互补读出位线。
4.根据权利要求1所述的感测放大电路，其特征在于，包括：
所述第一驱动单元包括第一驱动电容，所述第一驱动电容的一端连接所述第一读出位线，另一端连接所述第二互补读出位线；
所述第二驱动单元包括第二驱动电容，所述第二驱动电容的一端连接所述第一互补读出位线，另一端连接所述第二读出位线。
5.根据权利要求1所述的感测放大电路，其特征在于，所述第一导通单元包括第一隔离MOS管，所述第二导通单元包括第二隔离MOS管；
所述第一隔离MOS管的源极连接所述第一读出位线，漏极连接所述初始位线；
所述第二隔离MOS管的源极连接所述第一互补读出位线，漏极连接所述初始互补位线；
所述第一隔离MOS管的栅极和所述第二隔离MOS管的栅极用于接收隔离信号，并基于所述隔离信号，使所述初始位线与所述第一读出位线电连接，并使所述初始互补位线与所述第一互补读出位线电连接。
6.根据权利要求1所述的感测放大电路，其特征在于，还包括：第一偏移消除单元和第二偏移消除单元，所述第一读出位线通过所述第一偏移消除单元连接所述第二读出位线，所述第一互补读出位线通过所述第二偏移消除单元连接所述第二互补读出位线。
7.根据权利要求6所述的感测放大电路，其特征在于，所述第一偏移消除单元包括第一偏移消除MOS管，所述第二偏移消除单元包括第二偏移消除MOS管；
所述第一偏移消除MOS管的源极连接所述第一读出位线，漏极连接所述第二读出位线；
所述第二偏移消除MOS管的源极连接所述第一互补读出位线，漏极连接所述第二互补读出位线；
所述第一偏移消除MOS管的栅极和所述第二偏移消除MOS管的栅极用于接收偏移消除信号，并基于所述偏移消除信号，消除所述第一PMOS管和所述第二PMOS管之间的器件差异，以及消除所述第一NMOS管和所述第二NMOS管之间的器件差异。
8.根据权利要求1所述的感测放大电路，其特征在于，还包括：预充电单元，用于根据预充电信号，对所述初始位线、所述第一读出位线、所述第二读出位线、所述初始互补位线、所述第一互补读出位线和所述第二互补读出位线预充电至预设电压。
9.根据权利要求8所述的感测放大电路，其特征在于，所述预充电信号包括第一预充电信号和第二预充电信号，所述预设电压包括第一预设电压和第二预设电压，所述预充电单元包括：
第一预充电MOS管，用于根据所述第一预充电信号，预充所述初始位线的电压、所述第一读出位线的电压和所述第二读出位线的电压至所述第一预设电压；
第二预充电MOS管，用于根据所述第二预充电信号，预充所述初始互补位线的电压、所述第一互补读出位线的电压和所述第二互补读出位线的电压至所述第二预设电压。
10.根据权利要求9所述的感测放大电路，其特征在于，所述第一预充电MOS管的栅极用于接收所述第一预充电信号，源极用于接收所述第一预设电压，漏极连接所述初始位线；所述第二预充电MOS管的栅极用于接收所述第二预充电信号，源极用于接收所述第二预设电压，漏极连接所述初始互补位线。
11.根据权利要求9所述的感测放大电路，其特征在于，所述第一预充电信号和所述第二预充电信号相同。
12.根据权利要求9或11所述的感测放大电路，其特征在于，所述第一预设电压和所述第二预设电压相同。
13.一种数据读出方法，基于权利要求1～13任一项所述的感测放大电路，其特征在于，包括：
提供行选择信号以导通被选中的存储单元；
向所述第一信号端提供逻辑“1”对应的电信号，并向所述第二信号端提供逻辑“0”对应的电信号。
14.根据权利要求13所述的数据读出方法，其特征在于，所述感测放大电路还包括预充电单元，在提供所述行选择信号和所述列选择信号之前，还包括：
提供预充电信号，以导通所述预充电单元。
15.根据权利要求14所述的数据读出方法，其特征在于，所述感测放大电路还包括第一隔离单元、第二隔离单元、第一偏移消除单元和第二偏移消除单元；
在提供预充电信号的过程中，同时提供偏移消除信号和隔离信号；
在提供所述行选择信号之前，且在提供预充电信号之后，还包括：
关闭所述第一隔离单元、所述第二隔离单元和所述预充电单元，并同时向所述第一信号端提供逻辑“1”对应的电信号，并向所述第二信号端提供逻辑“0”对应的电信号；
在提供所述行选择信号的过程中，提供所述偏移消除信号；
在向所述第一信号端提供逻辑“1”对应的电信号，并向所述第二信号端提供逻辑“0”对应的电信号的过程中，关闭所述偏移消除信号，并提供所述隔离信号。
CN202110821488.4A 2021-07-20 2021-07-20 感测放大电路和数据读出方法 Pending CN115641889A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110821488.4A CN115641889A (zh) 2021-07-20 2021-07-20 感测放大电路和数据读出方法
EP21950728.2A EP4246520A4 (en) 2021-07-20 2021-09-24 DETECTION AMPLIFICATION CIRCUIT AND DATA READING METHOD
PCT/CN2021/120374 WO2023000490A1 (zh) 2021-07-20 2021-09-24 感测放大电路和数据读出方法
US17/773,255 US20230071414A1 (en) 2021-07-20 2021-09-24 Sense amplification circuit and data reading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110821488.4A CN115641889A (zh) 2021-07-20 2021-07-20 感测放大电路和数据读出方法

Publications (1)

Publication Number Publication Date
CN115641889A true CN115641889A (zh) 2023-01-24

Family

ID=84939525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110821488.4A Pending CN115641889A (zh) 2021-07-20 2021-07-20 感测放大电路和数据读出方法

Country Status (4)

Country Link
US (1) US20230071414A1 (zh)
EP (1) EP4246520A4 (zh)
CN (1) CN115641889A (zh)
WO (1) WO2023000490A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153360A (zh) * 2023-03-16 2023-05-23 长鑫存储技术有限公司 感测放大电路结构及存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221605B2 (en) * 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
WO2019087769A1 (ja) * 2017-10-31 2019-05-09 国立大学法人東北大学 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
KR102643532B1 (ko) * 2018-08-28 2024-03-06 에스케이하이닉스 주식회사 비트라인 센스앰프 회로
CN110033797B (zh) * 2019-06-12 2019-09-03 上海亿存芯半导体有限公司 存储系统及存储方法
CN210156119U (zh) * 2019-08-30 2020-03-17 长鑫存储技术有限公司 灵敏放大器、存储器
CN112712837B (zh) * 2021-01-05 2022-04-15 长鑫存储技术有限公司 灵敏放大器、灵敏放大器的控制方法及存储器
KR102478757B1 (ko) * 2021-07-27 2022-12-16 연세대학교 산학협력단 비트라인 센스 앰프 회로 및 이를 이용한 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153360A (zh) * 2023-03-16 2023-05-23 长鑫存储技术有限公司 感测放大电路结构及存储器
CN116153360B (zh) * 2023-03-16 2023-09-26 长鑫存储技术有限公司 感测放大电路结构及存储器

Also Published As

Publication number Publication date
EP4246520A1 (en) 2023-09-20
EP4246520A4 (en) 2024-08-14
US20230071414A1 (en) 2023-03-09
WO2023000490A1 (zh) 2023-01-26

Similar Documents

Publication Publication Date Title
CN112712837B (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
US20040160842A1 (en) Semiconductor memory device suppressing peak current
US7561462B2 (en) Circuit and method for a high speed dynamic RAM
US7616510B2 (en) Dynamic semiconductor storage device and method for operating same
US6768692B2 (en) Multiple subarray DRAM having a single shared sense amplifier
US8873277B2 (en) Semiconductor memory device having balancing capacitors
US5590080A (en) Dynamic random access memory with variable sense-amplifier drive capacity
JP2006324007A (ja) Ｄｒａｍアレイ用ビット線プリチャージ手法
US12119047B2 (en) Readout circuit structure
CN115565565A (zh) 控制电路、读写方法以及存储器
US20100246302A1 (en) Semiconductor memory device
US6188608B1 (en) Nonvolatile semiconductor memory device
US8861295B2 (en) Memory circuits, systems, and methods for accessing the memory circuits
WO2023000490A1 (zh) 感测放大电路和数据读出方法
KR100420827B1 (ko) 이중-포트 메모리 셀
US7085184B1 (en) Delayed bitline leakage compensation circuit for memory devices
US5325331A (en) Improved device for sensing information store in a dynamic memory
US11830569B2 (en) Readout circuit, memory, and method of reading out data of memory
TW202405811A (zh) 具有位元單元功率升壓的記憶體
US5777934A (en) Semiconductor memory device with variable plate voltage generator
CN115411035A (zh) 读出电路版图、结构以及存储器版图
CN115411028A (zh) 读出电路版图、结构以及存储器版图
US6434069B1 (en) Two-phase charge-sharing data latch for memory circuit
CN114388015B (zh) 读出电路结构
CN115810377A (zh) 读出电路和数据读出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination