TW202329093A - 一種控制放大電路、感測放大器和半導體記憶體 - Google Patents

一種控制放大電路、感測放大器和半導體記憶體 Download PDF

Info

Publication number
TW202329093A
TW202329093A TW111127066A TW111127066A TW202329093A TW 202329093 A TW202329093 A TW 202329093A TW 111127066 A TW111127066 A TW 111127066A TW 111127066 A TW111127066 A TW 111127066A TW 202329093 A TW202329093 A TW 202329093A
Authority
TW
Taiwan
Prior art keywords
signal
switching transistor
circuit
control
voltage value
Prior art date
Application number
TW111127066A
Other languages
English (en)
Other versions
TWI831298B (zh
Inventor
尚為兵
Original Assignee
中國大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國大陸商長鑫存儲技術有限公司 filed Critical 中國大陸商長鑫存儲技術有限公司
Publication of TW202329093A publication Critical patent/TW202329093A/zh
Application granted granted Critical
Publication of TWI831298B publication Critical patent/TWI831298B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本案實施例提供了一種控制放大電路、感測放大器和半導體記憶體，該控制放大電路包括：電源輸出電路，用於接收電源切換信號，並根據電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號；隔離控制電路，用於接收控制指令信號和所述預設電源信號，並根據所述控制指令信號產生隔離控制信號；放大電路，用於接收所述隔離控制信號和待處理信號，並基於所述隔離控制信號對所述待處理信號進行放大，得到目標放大信號。這樣，通過控制放大電路，可以至少部分改善信號放大速度慢和電路雜訊大的問題。

Description

一種控制放大電路、感測放大器和半導體記憶體
本案有關於半導體記憶體技術領域，尤其有關於一種控制放大電路、感測放大器和半導體記憶體。
動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）是電腦中常用的半導體記憶體件，由許多重複的存儲單元組成。在資料讀取的過程中，每個存儲單元的讀出資料信號依次經由本地資料線、全域資料線和資料匯流排進行讀出；反之，在資料寫入的過程中，則寫入資料信號依次經由資料匯流排、全域資料線和本地資料線向存儲單元寫入。
目前，在DRAM中存在感測放大器，用於進行信號放大處理，但是相關技術中感測放大器的放大速度慢，且容易產生雜訊。
本案提供了一種控制放大電路、感測放大器和半導體記憶體，能夠改善信號放大速度慢且容易產生雜訊的問題。
第一方面，本案實施例提供了一種控制放大電路，包括： 電源輸出電路，用於接收電源切換信號，並根據電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號； 隔離控制電路，用於接收控制指令信號和預設電源信號，並根據控制指令信號產生隔離控制信號； 放大電路，用於接收隔離控制信號和待處理信號，並基於隔離控制信號對待處理信號進行放大，得到目標放大信號。
第二方面，本案實施例提供了一種放大電路的控制方法，應用於與目標檢測單元連接的放大電路，控制方法包括： 在放大電路處於第一放大階段時，電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第二電壓值的隔離控制信號，放大電路接收隔離控制信號和待處理信號，對待處理信號進行初步放大處理； 在放大電路處於演進階段時，電源輸出電路根據電源切換信號選擇第一電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第一電壓值的隔離控制信號，放大電路接收根據隔離控制信號對待處理信號進行二次放大處理。
第三方面，本案實施例提供了一種感測放大器，包括如第一方面中任一項所述的感測放大器。
第四方面，本案實施例提供了一種半導體記憶體，包括如協力廠商面中任一項所述的感測放大器。
本案實施例提供了一種控制放大電路、感測放大器和半導體記憶體，該控制放大電路包括：電源輸出電路，用於接收電源切換信號，並根據電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號；隔離控制電路，用於接收控制指令信號和預設電源信號，並根據控制指令信號產生隔離控制信號；放大電路，用於接收隔離控制信號和待處理信號，並基於隔離控制信號對待處理信號進行放大，得到目標放大信號。這樣，利用電源切換信號能夠調整預設電源信號的具體電壓值大小，進而調整隔離控制電路的具體電壓值大小，優化信號放大過程，部分改善信號放大速度慢、容易產生雜訊的問題。
下面將結合本案實施例中的附圖，對本案實施例中的技術方案進行清楚、完整地描述。可以理解的是，此處所描述的具體實施例僅僅用於解釋相關申請，而非對該申請的限定。另外還需要說明的是，為了便於描述，附圖中僅示出了與有關申請相關的部分。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本案的技術領域的技術人員通常理解的含義相同。本文中所使用的術語只是為了描述本案實施例的目的，不是旨在限制本案。
在以下的描述中，涉及到“一些實施例”，其描述了所有可能實施例的子集，但是可以理解，“一些實施例”可以是所有可能實施例的相同子集或不同子集，並且可以在不衝突的情況下相互結合。
需要指出，本案實施例所提及的術語“第一\第二\第三”僅是用於區別類似的物件，不代表針對物件的特定排序，可以理解地，“第一\第二\第三”在允許的情況下可以互換特定的順序或先後次序，以使這裡描述的本案實施例能夠以除了在這裡圖示或描述的以外的順序實施。
以下為本案實施例中涉及到的專業名詞解釋以及部分名詞的對應關係： P型場效電晶體：空穴型場效電晶體； N型場效電晶體：電子型場效電晶體。
可以理解，在DRAM的工作過程中，需要利用感測放大器實現多種操作過程中的信號放大。參見圖1，其示出了一種感測放大器的應用實施例示意圖。如圖1所示，該應用實施例包括第一信號線11、第二信號線12、感測放大器13。其中，
第一信號線11上具有第一開關111和第一電容112，用於傳入待處理信號Vin+；第二信號線12上具有第二開關121和第一電容122，用於傳入參考待處理信號Vin-，感測放大器113用於對待處理信號Vin+及參考待處理信號Vin-進行放大，待處理信號Vin+與參考待處理信號Vin-的具有ΔVin的電壓差。在這裡，第一開關111和第一電容112可視為一個存儲單元，第二開關121和第二電容122可視為另一個存儲單元。
具體地，感測放大器包括第一開關電晶體131、第二開關電晶體132、第三開關電晶體133和第四開關電晶體134。第一開關電晶體131的第一端、第二開關電晶體132的第一端、第三開關電晶體133的第三端、第四開關電晶體134的第二端均與參考待處理信號Vin-連接，第一開關電晶體131的第三端、第二開關電晶體132的第二端、第三開關電晶體133的第一端、第四開關電晶體134的第一端均與所述待處理信號Vin+連接。該應用實施例中還存在第五開關電晶體135和第六開關電晶體136，第五開關電晶體135的第一端與第一控制信號SAP連接，第五開關電晶體135的第二端與電源信號VBLH連接，第五開關電晶體135的第三端、第一開關電晶體131的第二端和第三開關電晶體133的第二端連接，形成第一參考信號端。第六開關電晶體136的第一端與第二控制信號SAN連接，第六開關電晶體136的第三端與地信號GND連接，第六開關電晶體136的第二端、第二開關電晶體132的第三端和第四開關電晶體134的第三端連接，形成第二參考信號端。其中，第一開關電晶體131、第三開關電晶體133、第五開關電晶體135為P型場效電晶體，P型場效電晶體的第一端為閘極引腳，P型場效電晶體的第二端為源極引腳，P型場效電晶體的第三端為汲極引腳；第二開關電晶體132、第四開關電晶體134和第六開關電晶體136為N型場效電晶體，N型場效電晶體的第一端為閘極引腳，N型場效電晶體的第二端為汲極引腳，N型場效電晶體的第三端為源極引腳。
另外，在第一信號線11和第二信號線12之間還可以存在預充電路，且第三開關電晶體133的第二端和第四開關電晶體的第三端之間也可以存在預充電路，用於對第一參考信號端和第二參考信號端進行預充處理。
目前，感測放大器的信號放大速度較慢、電路容易產生雜訊，而且功耗較高，影響了半導體記憶體的性能。
本案實施例提供了一種控制放大電路，包括：電源輸出電路，用於接收電源切換信號，並根據電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號；隔離控制電路，用於接收控制指令信號和預設電源信號，並根據控制指令信號產生隔離控制信號；放大電路，用於接收隔離控制信號和待處理信號，並基於隔離控制信號對待處理信號進行放大，得到目標放大信號。這樣，利用電源切換信號能夠調整預設電源信號的具體電壓值大小，進而調整隔離控制信號的具體電壓值大小，優化信號放大過程，改善信號放大速度慢、容易產生雜訊的問題。
下面將結合附圖對本案各實施例進行詳細說明。
在本案的一實施例中，參見圖2，其示出了本案實施例提供的一種控制放大電路20的組成結構示意圖。如圖2所示，該控制放大電路20可以包括： 電源輸出電路21，用於接收電源切換信號，並根據電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號； 隔離控制電路22，用於接收控制指令信號和預設電源信號，並根據控制指令信號產生隔離控制信號； 放大電路23，用於接收隔離控制信號和待處理信號，並基於隔離控制信號對待處理信號進行放大，得到目標放大信號。
需要說明的是，本案實施例提供的控制放大電路20可以應用在多種信號放大的實施例中，例如以DRAM中的感測放大器。
本案實施例提供的控制放大電路20從外部接收電源切換信號、控制指令信號和待處理信號，基於電源切換信號和控制指令信號完成待處理信號放大過程，最終得到目標放大信號。在這裡，控制指令信號和電源切換信號均是需要根據放大電路所處的具體工作階段進行確定。
具體地，對於控制放大電路20來說，通過電源輸出電路21，根據電源切換信號對至少兩個預設電壓值進行選擇輸出，得到預設電源信號；通過隔離控制電路22，根據控制指令信號和預設電源信號，輸出隔離控制信號；通過放大電路23，根據隔離控制信號對待處理信號進行放大，輸出目標放大信號。
這樣，利用電源切換信號能夠調整預設電源信號的具體電壓值大小，進而調整隔離控制電路22輸出隔離控制信號的具體電壓值大小，優化信號放大過程，改善信號放大速度慢、容易產生雜訊的問題。
在一些實施例中，電源切換信號可以包括第一電源切換信號和/或第二電源切換信號。在圖2的基礎上，如圖3所示，控制放大電路20還可以包括電源切換電路24； 電源切換電路24，用於輸出第一電源切換信號和/或第二電源切換信號； 電源輸出電路21，具體用於接收第一電源切換信號和/或第二電源切換信號，並根據第一電源切換信號和/或第二電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號。
需要說明的是，電源切換信號可以僅包括一個信號，例如第一電源切換信號或第二電源切換信號；或者，電源切換信號可以包括位準狀態相反的一對信號，例如同時包括第一電源切換信號和第二電源切換信號。
在一種具體的實施例中，預設電壓值設置有兩個，為第一電壓值和第二電壓值；電源切換信號同時包括第一電源切換信號和第二電源切換信號。此時，電源輸出電路21，還用於在第一電源切換信號處於第一位準狀態，且第二電源切換信號處於第二位準狀態時，產生具有第一電壓值的預設電源信號；或者 在第一電源切換信號處於第二位準狀態，且第二電源切換信號處於第一位準狀態時，產生具有第二電壓值的預設電源信號。
在這裡，第一電壓值和第二電壓值均屬於第二位準狀態，且第一電壓值大於第二電壓值。
需要說明的是，對於P型場效電晶體來說，第一位準狀態能夠使其處於導通狀態，第二位準狀態能夠使其處於關斷狀態；對於N型場效電晶體來說，第一位準狀態能夠使其處於關斷狀態，第二位準狀態能夠使其處於導通狀態。在這裡，由於不同開關電晶體的規格不一樣，不同開關電晶體的第一位準狀態可能是不相同的電壓範圍。
在另一種具體的實施例中，電源切換信號僅包括第一電源切換信號。此時，電源輸出電路21，還用於在第一電源切換信號處於第一位準狀態，產生具有第一電壓值的預設電源信號；或者在第一電源切換信號處於第二位準狀態時，產生具有第二電壓值的預設電源信號。
這樣，電源輸出電路21可以輸出兩種不同電壓值的預設電源信號，而非一種固定電壓值的電源信號。這樣，在放大電路23的不同工作階段，可以通過調整預設電源信號的電壓值來提供更多的控制手段，從而部分改善信號放大速度慢、電路雜訊大的問題。
在一些實施例中，如圖3所示，控制放大電路20還可以包括信號控制電路25； 信號控制電路25，用於輸出控制指令信號； 隔離控制電路22，還用於在控制指令信號處於第一狀態時，產生具有第三電壓值的隔離控制信號；或者 在控制指令信號處於第二狀態時，產生與預設電源信號電壓值相同的隔離控制信號。
在這裡，第一狀態為第一位準狀態，第二狀態為第二位準狀態；或者，第一狀態為第二位準狀態，第二狀態為第一位準狀態。
需要說明的是，對於隔離控制電路22來說，若控制指令信號處於第一位準狀態，且預設電源信號具有第一電壓值，則隔離控制信號具有第一電壓值；若控制指令信號處於第一位準狀態，且預設電源信號具有第二電壓值，則隔離控制信號具有第二電壓值；若控制指令信號處於第一狀態，則隔離控制信號具有第三電壓值。
或者，若控制指令信號處於第二位準狀態，且預設電源信號具有第一電壓值的情況下，隔離控制信號具有第一電壓值；在控制指令信號處於第二位準狀態，且預設電源信號具有第二電壓值的情況下，隔離控制信號具有第二電壓值；控制指令信號處於第一位準狀態的情況下，隔離控制信號具有第三電壓值。
在這裡，第三電壓值屬於第一位準狀態，第一電壓值和第二電壓值均屬於第二位準狀態，且第三電壓值低於第二電壓值，第二電壓值低於第一電壓值。
示例性地，在一種習慣性的表示方法中，第一位準狀態可以用邏輯“0”表示，第二位準狀態可以用邏輯“1”進行表示，第三電壓值可以表示為邏輯“0”，第一電壓值和第二電壓值均可以表示為邏輯“1”，以上僅為示意性說明，並不具有實際限定內容。
這樣，隔離控制信號存在三種不同的電壓值，可以提供更多的控制手段，以便優化信號放大過程，部分改善信號放大速度慢、電路雜訊大的問題。
以下以電源切換信號同時包括第一電源切換信號和第二電源切換信號為例，提供一種電源輸出電路21的可行結構。
在圖3的基礎上，如圖4所示，電源輸出電路21包括第一預設電源VisoH、第二預設電源VisoL、第一開關電晶體301和第二開關電晶體302；其中， 第一開關電晶體301的第一端與第一電源切換信號連接，第二開關電晶體302的第一端與第二電源切換信號連接； 第一開關電晶體301的第二端與第一預設電源VisoH連接，第二開關電晶體302的第二端與第二預設電源VisoL連接； 第一開關電晶體301的第三端，與第二開關電晶體302的第三端連接，用於輸出預設電源信號VisoInt。
在這裡，第一預設電源VisoH用於輸出第一電壓值，第二預設電源VisoL用於輸出第二電壓值。
需要說明的是，如圖4所示，第一開關電晶體301、第二開關電晶體302均為P型場效電晶體。在後續說明中，P型場效電晶體的第一端為閘極引腳，P型場效電晶體的第二端為源極引腳，P型場效電晶體的第三端為汲極引腳。
需要說明的是，在第一電源切換信號處於第一位準狀態且第二電源切換信號處於第二位準狀態時，第一開關電晶體301導通且第二開關電晶體302關斷，所以預設電源信號VisoInt與第一預設電源VisoH的電壓值相同，即預設電源信號VisoInt為第一電壓值；在第一電源切換信號處於第二位準狀態且第二電源切換信號處於第一位準狀態時，第一開關電晶體301關斷且第二開關電晶體302導通，所以預設電源信號VisoInt與第二預設電源VisoL的電壓值相同，即預設電源信號VisoInt為第二電壓值。
這樣，本案實施例中，在隔離控制信號Iso處於第二位準狀態的前提下，還可以控制隔離控制信號Iso為較高電壓（第一電壓值）或者較低電壓（第二電壓值），以適應不同放大階段的電壓需求和信號傳送速率，進而優化信號放大過程，提高信號放大速度，減弱電路雜訊。
以下針對第一狀態為第一位準狀態，第二狀態為第二位準狀態為例，給出一種隔離控制電路22的可行結構。在一些實施例中，如圖4所示，隔離控制電路22電路包括第一反向器321、第三開關電晶體303和第四開關電晶體304；其中，
第一反向器321的輸入端與信號控制電路25的輸出端連接，接收信號控制電路25輸出的控制指令信號，第一反向器321的輸出端分別與第三開關電晶體303的第一端和第四開關電晶體304的第一端連接； 第三開關電晶體303的第二端與預設電源信號VisoInt連接，第四開關電晶體304的第三端與地信號連接； 第三開關電晶體303的第三端，與第四開關電晶體304的第二端連接，用於輸出隔離控制信號Iso。
需要說明的是，第三開關電晶體303為P型場效電晶體，第四開關電晶體304為N型場效電晶體。在後續說明中，N型場效電晶體的第一端為閘極引腳，N型場效電晶體的第二端為汲極引腳，N型場效電晶體的第三端為源極引腳。
這樣，在控制指令信號處於第一位準狀態的情況下，第三開關電晶體303處於關斷狀態，第四開關電晶體304處於導通狀態，從而隔離控制信號Iso具有第三電壓值，相當於接地電位；在控制指令信號處於第二位準狀態的情況下，第三開關電晶體303處於導通狀態，第四開關電晶體304處於關斷狀態，從而隔離控制信號Iso的電壓值與預設電源信號的電壓值VisoInt相同，即第一電壓值或者第二電壓值。
另外，針對第一狀態為第二位準狀態，第二狀態為第一位準狀態的情況，隔離控制電路22電路也可僅包括第三開關電晶體303和第四開關電晶體304，信號控制電路25的輸出端與第三開關電晶體303的第一端和第四開關電晶體304的第一端連接，其他連接不變；
此時，控制指令信號處於第二位準狀態的情況下，第三開關電晶體303處於關斷狀態，第四開關電晶體304處於導通狀態，從而隔離控制信號Iso具有第三電壓值，相當於接地電位；在控制指令信號處於第一位準狀態的情況下，第三開關電晶體303處於導通狀態，第四開關電晶體304處於關斷狀態，從而隔離控制信號Iso的電壓值與預設電源信號的電壓值VisoInt相同，即第一電壓值或者第二電壓值。
在一些實施例中，如圖3所示，放大電路23包括交叉耦合電路231和控制電路232；其中， 放大電路23，還用於通過交叉耦合電路231接收待處理信號，通過控制電路232接收隔離控制信號，並根據隔離控制信號對待處理信號進行放大處理，得到目標放大信號。
需要說明的是，以DRAM為例，交叉耦合電路231通過位元線連接目標檢測單元，通過互補位元線連接互補存儲單元。在初始狀態，位元線和互補位元線上的電位是相同的。在位元線上的存儲單元（即目標檢測單元）開啟後，該存儲單元與位元線進行電荷分享，從而位元線上的電位升高或者降低；互補位元線上的存儲單元始終是關閉的，因此互補位元線上的電位不變。由於位元線上的電位升高和降低，位元線和互補位元線之間的壓差會發生變化，從而交叉耦合電路231中的部分器件接通，執行信號放大處理。此時，交叉耦合電路231從位元線上接收的信號可以視為待處理信號，交叉耦合電路231從互補位元線上接收的信號可以視為參考待處理信號。
還需要說明的是，交叉耦合電路231還包括連接一組開關電晶體的讀出位元線和連接另一組開關電晶體的互補讀出位元線。控制電路22控制隔離控制信號處於第一位準狀態時，位元線與讀出位元線不接通，且互補位元線與互補讀出位元線不接通；在隔離控制信號處於第一位準狀態時，通過控制電路22能夠控制位元線與讀出位元線接通，且互補位元線與互補讀出位元線接通。後續，交叉耦合電路231將借助讀出位元線/互補讀出位元線完成信號放大過程，具體說明參見後續內容。
在一種具體的實施中，在圖3的基礎上，如圖5所示，交叉耦合電路231可以包括第五開關電晶體305、第六開關電晶體306、第七開關電晶體307和第八開關電晶體308，控制電路232包括第九開關電晶體309和第十開關電晶體310；其中， 第五開關電晶體305的第一端，與第九開關電晶體309的第三端連接，用於接收待處理信號，第五開關電晶體305的第二端、第七開關電晶體307的第三端、第八開關電晶體308的第一端與第十開關電晶體310的第二端連接；第五開關電晶體305的第二端、第七開關電晶體307的第三端、第八開關電晶體308的第一端及第十開關電晶體310的第二端均連接在互補讀出位元線上。
第六開關電晶體306的第一端，與第十開關電晶體310的第三端連接，用於接收參考待處理信號，第六開關電晶體306的第二端、第八開關電晶體308的第三端、第七開關電晶體307的第一端與第九開關電晶體309的第二端連接；第六開關電晶體306的第二端、第八開關電晶體308的第三端、第七開關電晶體307的第一端及第九開關電晶體309的第二端連接均連接在讀出位元線上。
第五開關電晶體305的第三端、第六開關電晶體306的第三端與第一參考信號NCS連接，第七開關電晶體307的第二端、第八開關電晶體308的第二端與第二參考信號PCS連接，第九開關電晶體309的第一端、第十開關電晶體310的第一端與隔離控制信號Iso連接。
需要說明的是，第五開關電晶體305、第六開關電晶體306、第九開關電晶體309和第十開關電晶體310為N型場效電晶體，第七開關電晶體307和第八開關電晶體308為P型場效電晶體。
這樣，在隔離控制信號Iso處於第二位準狀態（具有第一電壓值或者第二電壓值）的情況下，控制電路232中的第九開關電晶體309和第十開關電晶體310是導通的，交叉耦合電路231接收待處理信號；在隔離控制信號Iso處於第一位準狀態（具有第三電壓值）的情況下，控制電路232中的第九開關電晶體309和第十開關電晶體310是關斷的，交叉耦合電路231不與外部信號連接。
需要說明的是，在信號放大的過程中，第一參考信號NCS可以用於為交叉耦合電路231提供低參考電位，第二參考信號PCS可以用於為交叉耦合電路231提供高參考電位。基於此，以下對交叉耦合電路231的放大原理進行簡單說明： 假設目標檢測單元存儲資料為“0”，待處理信號的電壓會低於參考待處理信號的電壓，交叉耦合電路231的放大階段包括：第一放大階段和演進階段。
在第一放大階段，隔離控制信號Iso處於第二位準狀態的第二電壓值，第九開關電晶體309和第十開關電晶體310導通，位元線與讀出位元線連接，互補位元線與互補讀出位元線連接，此時，參考待處理信號傳輸至讀出位元線使第六開關電晶體306處於導通狀態，基於低參考電位對讀出位元線電位進行拉低處理，進而第七開關電晶體307處於導通狀態，基於高參考電位對互補讀出位元線進行電位進行拉高處理；以及 在演進階段，隔離控制信號Iso處於第二位準狀態的第一電壓值，第九開關電晶體309和第十開關電晶體310導通程度增大，通過第九開關電晶體309的傳輸，將拉低後的讀出位元線電位傳輸至位元線，將位元線上的待處理參考信號迅速拉低，通過第十開關電晶體310的傳輸，將互補位元線上的參考待處理參考信號迅速拉高，以使得待處理信號和參考待處理信號之間的壓差增大，得到目標放大信號。
假設目標檢測單元存儲資料為“1”，待處理信號的電壓高於參考待處理信號的電壓，在第一放大階段，第五開關電晶體305處於導通狀態，基於低參考電位對互補讀出位元線進行電位拉低處理，第八開關電晶體308處於導通狀態，基於高參考電位對讀出位元線進行電位拉高處理；以及 在演進階段，隔離控制信號Iso處於第二位準狀態的第一電壓值，第九開關電晶體309和第十開關電晶體310導通程度增大，將拉高後的讀出位元線電位傳輸至位元線，將位元線上的待處理參考信號迅速拉高，通過第十開關電晶體310的傳輸，將互補位元線上的參考待處理參考信號迅速拉低，以使得待處理信號和參考待處理信號之間的壓差增大，以便後續得到目標放大信號。
還需要說明的是，在信號放大的過程中，放大電路23在開始放大的時候，由於隔離控制信號Iso處於第二電壓值，第九開關電晶體309和第十開關電晶體310的閘極電壓較低，位元線或互補位元線的電壓升高緩慢，不會產生較大雜訊，從而不會影響相鄰存儲單元的存儲資料，因此能夠提高放大電路23的感測幅度，但放大電路23內部節點卻能夠迅速達到低參考電位或高參考電位。在演進階段隔離控制信號Iso處於第一電壓值，九開關電晶體309和第十開關電晶體310的閘極電壓變高，流經位元線或互補位元線的電壓變大，由於放大電路23內部節點電壓已經變化，會快速將位元線或互補位元線拉高或拉低，提高信號放大速度，抑制位元線或互補位元線電位升高時的雜訊。
在一些實施例中，如圖3所示，放大電路23還包括第一參考電路233和第二參考電路234；其中， 第一參考電路233，用於接收第一參考控制信號，並根據第一參考控制信號，輸出第一參考信號； 第二參考電路234，用於接收第二參考控制信號，並根據第二參考控制信號，輸出第二參考信號； 其中，第一參考信號的電壓值為第四電壓值或者第五電壓值，第二參考信號的電壓值為第四電壓值或者第六電壓值，第四電壓值為第五電壓值和第六電壓值的中間值。
需要說明的是，第一參考信號可以為交叉耦合電路231提供低參考電位，第二參考信號可以為交叉耦合電路提供高參考電位，以便於交叉耦合電路231可以根據高參考電位（即第五電壓值）和低參考電位（即第六電壓值）對待處理信號和參考待處理信號進行放大處理。
示例性地，如圖5所示，第一參考電路233包括n個第十一開關電晶體（例如圖5中的第十一開關電晶體311-1、第十一開關電晶體311-2、第十一開關電晶體311-3），n為正整數； 第十一開關電晶體的第一端與第一參考控制信號（例如圖5中的pdn1、pdn2、pdn3）連接，第十一開關電晶體311的第三端與地信號連接； 第十一開關電晶體的第二端，與第一參考電路233的輸出端連接，用於輸出第一參考信號NCS。
需要說明的是，圖5中示出了3個第十一開關電晶體，但實際應用實施例中第十一開關電晶體可以更多或者更少。另外，第一參考控制信號的數量也為多個，且一個第一參考控制信號對應一個第十一開關電晶體。多個第一參考控制信號的位準狀態可以是不同的，即pdn1、pdn2和pdn3各自的位準狀態是單獨變化的。也就是說，一個第十一開關電晶體被一個第一參考控制信號單獨進行控制。
如圖5所示，所有的第十一開關電晶體可以為N型場效電晶體。以第十一開關電晶體311-1為例，在第一參考控制信號pdn1為第一位準狀態的情況下，第十一開關電晶體311-1是關斷的；在第一參考控制信號pdn1為第二位準狀態的情況下，第十一開關電晶體311-1是導通的。
這樣，通過第一參考電路233，可以利用處於導通狀態的第十一開關電晶體調節第一參考信號NCS的電位，從而為交叉耦合電路231提供低參考電位。除此之外，不同的第十一開關電晶體各自連接一個單獨的地電位，這些地電位的具體電壓值可以不相同，以提供不同的第一參考信號NCS電壓降低速度。另外，通過控制處於導通狀態的第十一開關電晶體數量，也可以控制第一參考信號NCS電壓降低速度。這樣，通過控制電壓調整速度不同，可以減少信號放大過程中待處理信號在電壓快速降低時產生的雜訊。
在一些實施例中，如圖5所示，第二參考電路234包括m個第十二開關電晶體（例如圖5中的第十二開關電晶體312-1、第十二開關電晶體312-2、第十二開關電晶體312-3），m為正整數；第十二開關電晶體各自的第一端與第二參考控制信號（例如圖5中的pup1、pup2、pup3）連接，第十二開關電晶體各自的第二端與第三預設電源（例如圖5中的Vblh1、Vblh2、Vblh3）連接； 第十二開關電晶體第三端，與第二參考電路234的輸出端連接，用於輸出第二參考信號PCS。
需要說明的是，圖5中示出了3個第十二開關電晶體，但實際應用實施例中第十二開關電晶體312可以更多或者更少。另外，第二參考控制信號的數量也為多個，且一個第二參考控制信號對應一個第十二開關電晶體。多個第二參考控制信號的位準狀態可以是不同的，即pup1、pup2和pup3各自的位準狀態是單獨變化的。也就是說，一個第十二開關電晶體被一個第二參考控制信號單獨進行控制。
如圖5所示，第十二開關電晶體可以為N型場效電晶體。因此，以第十二開關電晶體312-1為例，在第二參考控制信號pup1為第一位準狀態的情況下，第十二開關電晶體312-1是關斷的；在第一參考控制信號pup1為第二位準狀態的情況下，第十二開關電晶體312-1是導通的。
這樣，處於導通狀態的第十二開關電晶體將第二參考信號PCS充電至第二位準狀態（高參考電位），以實現為交叉耦合電路231提供高參考電位。不同的第十二開關電晶體3各自連接一個單獨的第三預設電源，這些第三預設電源的電壓值可以不相同，以提供第二參考信號PCS不同的電壓升高速度。另外，通過控制處於導通狀態的第十二開關電晶體數量，也可以控制電壓升高速度。這樣，通過控制電壓升高速度不同，可以減少信號放大過程中第二參考信號在電壓快速升高時產生的雜訊。
在一些實施例中，如圖3所示，放大電路23還包括第一信號建立電路235和第二信號建立電路236；其中， 第一信號建立電路235，用於接收第一控制輸入信號，輸出第一參考控制信號； 第二信號建立電路236，用於接收第二控制輸入信號，輸出第二參考控制信號。
在一種具體的實施例中，如圖5所示，第一信號建立電路235包括n個第二反向器（例如圖5中的第二反向器322-1、第二反向器322-2、第二反向器322-3），第二信號建立電路236包括m個第三反向器（例如圖5中的第三反向器323-1、第三反向器323-2、第三反向器323-3）；其中， 第二反向器的輸入端與第一控制輸入信號（例如圖5中的Vpd1、Vpd2、Vpd3）連接，第二反向器的輸出端用於輸出第一參考控制信號（例如圖5中的pdn1、pdn2、pdn3）；其中，在n個第二反向器中，每個第十一開關電晶體的第一參考控制信號通過一個第二反向器輸出； 第三反向器的輸入端與第二控制輸入信號（例如圖5中的Vpu1、Vpu2、Vpu3）連接，第三反向器的輸出端用於輸出第二參考控制信號（例如圖5中的pup1、pup2、pup3）；其中，每個第十二開關電晶體的第二參考控制信號通過一個第三反向器輸出。
需要說明的是，如圖5所示，第二反向器的輸入端還與電源信號Vncsg連接。在第一控制輸入信號處於第一位準狀態的情況下，第二反向器根據電源信號Vncsg輸出處於第二位準狀態的第一參考控制信號，在第一控制輸入信號處於第二位準狀態的情況下，第二反向器輸出處於第一位準狀態的第一參考控制信號。
類似地，第三反向器的輸入端還與電源信號Vpcsg連接。在第二控制輸入信號處於第一位準狀態的情況下，第三反向器根據電源信號輸出處於第二位準狀態的第二參考控制信號，在第二控制輸入信號處於第二位準狀態的情況下，第三反向器輸出處於第一位準狀態的第二參考控制信號。
第二反向器和第三反向器可採用相同的電路結構，例如通過一個N型場效電晶體和一個P型場效電晶體實現。參見圖6，其示出了本案實施例提供的反向器的結構示意圖。第二反向器具體結構如圖6（a）所示，第三反向器的具體結構如圖6（b）所示。
還需要說明的是，第一控制輸入信號的數量也是多個，一個第二反向器用於接收一個第一控制輸入信號，且這些第一控制輸入信號的位準狀態可以是不同的。以圖5中的第一控制輸入信號Vpd1為例，在第一控制輸入信號Vpd1處於第一位準狀態的情況下，第二反向器322-1輸出處於第二位準狀態的第一參考控制信號pdn1，此時第十一開關電晶體311-1處於導通狀態；反之，在第一控制輸入信號Vpd1處於第二位準狀態的情況下，第二反向器322-1輸出處於第一位準狀態的第一參考控制信號pdn1，此時第十一開關電晶體311-1處於關斷狀態。
類似地，第二控制輸入信號的數量也是多個，一個第三反向器用於接收一個第二控制輸入信號，且這些第二控制輸入信號的位準狀態可以是不同的。以圖5中的第二控制輸入信號Vpu1為例，在第二控制輸入信號Vpu1處於第一位準狀態的情況下，第三反向器323-1輸出處於第二位準狀態的第二參考控制信號pup1，此時第十二開關電晶體312-1處於導通狀態；反之，在第二控制輸入信號Vpu1處於第二位準狀態的情況下，第三反向器323-1輸出處於第一位準狀態的第二參考控制信號pup1，此時第十二開關電晶體312-1處於關斷狀態。
這樣，通過第一信號建立電路、第二信號建立電路、第一參考電路、第二參考電路，能夠為交叉耦合電路提供不同電壓調整速度的第一參考信號和第二參考信號，實現待處理信號的放大過程。
在一些實施例中，如圖5所示，放大電路23還包括預充電路，且預充電路包括第十三開關電晶體313和第十四開關電晶體314；其中， 第十三開關電晶體313的第一端、第十四開關電晶體314的第一端與預充信號Eq連接； 第十三開關電晶體313的第二端與第四預設電源連接，第十三開關電晶體313的第三端與第六開關電晶體306的第二端連接； 第十四開關電晶體314的第三端與第五開關電晶體305的第二端連接，第十四開關電晶體314的第二端與第六開關電晶體306的第二端連接。
在這裡，第十三開關電晶體313和第十四開關電晶體314均為N型場效電晶體。
這樣，預充電路回應於預充信號Eq，為放大電路23進行預充處理，在預充處理結束後使得放大電路23的各電路節點處於相同的電壓值。
在一些實施例中，在圖5的基礎上，如圖7所示，放大電路23還包括雜訊消除電路，雜訊消除電路包括第十五開關電晶體315和第十六開關電晶體316；其中， 第十五開關電晶體315的第一端、第十六開關電晶體316的第一端與雜訊消除信號Nc連接； 第十五開關電晶體315的第二端與第五開關電晶體305的第二端連接，第十五開關電晶體315的第三端與第五開關電晶體305的第一端連接； 第十六開關電晶體316的第二端與第六開關電晶體306的第二端連接，第十六開關電晶體316的第三端與第六開關電晶體306的第一端連接。
在這裡，第十五開關電晶體315和第十六開關電晶體316均為n型場效電晶體。因此，在雜訊消除信號處於第二位準狀態的情況下，第十五開關電晶體315和第十六開關電晶體316處於接通狀態，以使得第五開關電晶體305的第一端和第三端短接，且第六開關電晶體306的第一端和第三端短接，從而對第五開關電晶體305和第六開關電晶體306進行偏移消除操作。這樣，可以進一步消除信號放大過程中的開關電晶體的閾值差異，提高放大過程中對待處理信號感測的準確性。
特別地，圖4、圖5、圖7僅為控制放大電路的一種可選電路結構，其中，第一開關電晶體301、第二開關電晶體302、第三開關電晶體303、第七開關電晶體307和第八開關電晶體308為P型通道場效電晶體；第四開關電晶體304、第五開關電晶體305、第六開關電晶體306、第九開關電晶體309、第十開關電晶體310、第十一開關電晶體311、第十二開關電晶體312、第十三開關電晶體313、第十四開關電晶體314、第十五開關電晶體315和第十六開關電晶體316為N型通道場效電晶體。當然，以上開關電晶體的選型並不構成本案實施例的限制，在實際應用實施例中，可以通過多種類型的電路器件實現前述的電路控制邏輯，可以依據實際應用實施例進行具體選擇。
綜上可知，在本案實施例中，通過增加電源切換電路，從而提供具有兩個電壓值（第一電壓值或第二電壓值）的預設電源信號，進而隔離控制電路可以根據預設電源信號輸出具有三個不同電壓值（第一電壓值、第二電壓值或者第三電壓值）的隔離控制信號。在放大電路處於非工作狀態時，可以將預設電源信號的電壓下降至第二電壓值，以減少隔離控制電路中的開關電晶體漏電現象，避免開關電晶體失效，能夠延長隔離控制電路的使用壽命；另外，在放大電路工作的不同階段，調整隔離控制信號的電壓值處於第一電壓值或第二電壓值，消除待處理信號電位升高時的雜訊，加快待處理信號的電壓變化速度，優化信號放大過程，以改善信號放大速度慢、電路雜訊大的問題。
在本案的另一實施例中，參見圖8，其示出了本案實施例提供的一種控制放大電路20的應用實施例示意圖。如圖8所示，在該應用實施例中，存在位元線Bla、互補位元線Blb、讀出位元線saBla、互補讀出位元線saBlb和控制放大電路20。在位元線Bla上設置有第一存儲單元51，在互補位元線Blb上設置有第二存儲單元52。在這裡，第一存儲單元51和第二存儲單元52均可作為前述的目標檢測單元。
控制放大電路20包括電源輸出電路21、隔離控制電路22、電源切換電路214、隔離控制電路22和放大電路23。在這裡，電源輸出電路212包括第一開關電晶體301和第二開關電晶體302，隔離控制電路23包括第三開關電晶體303、第四開關電晶體304和第一反向器321。放大電路33可以包括第五開關電晶體305、第六開關電晶體306、第七開關電晶體307、第八開關電晶體308、第九開關電晶體309、第十開關電晶體310、3個第十一開關電晶體（圖9中的第十一開關電晶體311-1、第十一開關電晶體311-2和第十一開關電晶體311-3）、3個第十二開關電晶體（圖9中的第十二開關電晶體312-1、第十二開關電晶體312-2和第十二開關電晶體312-3）、第十三開關電晶體313、第十四開關電晶體314、3個第二反向器（圖9中的第二反向器322-1、第二反向器322-2、第二反向器322-3）和3個第三反向器（圖9中的第三反向器323、第三反向器323、第三反向器323）構成，各器件的連接關係和類型如圖9所示，其電路的工作原理具體可參見前述內容，在此不做贅述。
基於以上電路結構，對放大電路23的控制方法進行簡要說明。
參見圖9，其示出了本案實施例提供的一種放大電路的控制方法的流程示意圖。如圖9所示，該方法可以包括： S401：在放大電路處於待機階段時，隔離控制電路產生具有第二電壓值的隔離控制信號，放大電路的各節點電壓、第一參考信號及第二參考信號維持第四電壓值。
此時，預充信號處於第二位準狀態，第十三開關電晶體313和第十四開關電晶體314導通，第一參考控制信號和第二參考控制信號與第四電源連接，放大電路的各節點電壓、第一參考信號及第二參考信號維持第四電壓值。即位元線Bla、互補位元線Blb、讀出位元線saBla、互補讀出位元線saBlb均處於第四電壓值。之後預充信號處於第一位準狀態，第十三開關電晶體313和第十四開關電晶體314均斷開。
S402：在放大電路處於第一電荷分享階段的情況下，對目標檢測單元中的存儲資料進行讀取處理，產生待處理信號；以及控制隔離控制信號維持第三電壓值。
需要說明的是，目標檢測單元根據操作指令打開，向所連接的位元線Bla傳輸所存儲的電位形成待處理信號，放大電路處於第一電荷分享階段。
電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，隔離控制電路根據第一狀態的控制指令信號產生具有第三電壓值的隔離控制信號Iso，此時，由於第九開關電晶體309和第十開關電晶體310處於斷開狀態，位元線Bla與目標檢測單元進行電荷分享，位元線Bla的電位會低於或高於第四電壓值。
S403：放大電路接收待處理信號，處於第二電荷分享階段；以及控制隔離控制信號維持第二電壓值，控制第一參考信號維持第五電壓值，控制第二參考信號維持第六電壓值。
需要說明的是，經過第一電荷分享階段，位元線Bla電位穩定後，電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第二電壓值的隔離控制信號Iso，第九開關電晶體309和第十開關電晶體310導通。
位元線Bla與讀出位元線saBla連接，互補位元線Blb與互補讀出位元線saBlb連接，低於或高於第四電壓值的位元線Bla與讀出位元線saBla進行電荷分享，使讀出位元線saBla的電位低於或高於第四電壓值。
S404：放大電路基於第一參考信號和第二參考信號進入信號放大階段，放大電路依據第一參考信號和第二參考信號對待處理信號進行放大處理，得到目標放大信號。
需要說明的是，在一些實施例中，信號放大階段包括第一放大階段和演進階段。在圖9的基礎上，如圖10所示，所示方法還包括： S4041：在放大電路處於第一放大階段時，電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第二電壓值的隔離控制信號，放大電路接收隔離控制信號和待處理信號，對待處理信號進行初步放大處理。
需要說明的是，在第一放大階段，繼續維持隔離控制信號具有第二電壓值，第九開關電晶體309、第十開關電晶體310導通，將第一參考信號由第四電壓值下降至第五電壓值，第二參考信號由第四電壓值升高至第六電壓值，由於讀出位元線saBla電位的變化，使第六開關電晶體306及第七開關電晶體307導通，將讀出位元線saBla的電位拉高至第六電壓值，或者第五開關電晶體305或第八開關電晶體308導通，將讀出位元線saBla的電位拉低至第五電壓值。
S4042：在放大電路處於演進階段時，電源輸出電路根據電源切換信號選擇第一電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第一電壓值的隔離控制信號，放大電路接收根據隔離控制信號對待處理信號進行二次放大處理。
需要說明的是，在演進階段，電源輸出電路根據電源切換信號選擇第一電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第一電壓值的隔離控制信號Iso，第九開關電晶體309和第十開關電晶體310導通程度增大，讀出位元線saBla的電位會快速將位元線Bla的電位拉高或拉低，得到目標放大信號。
同時，位元線Bla的電位的拉高或拉低，導致相連接的目標檢測單元電位同步變化，實現目標檢測單元中存儲資料的恢復。
需要說明的是，本案實施例提供的放大電路的控制方法應用於前述的放大電路。具體地，該放大電路與目標檢測單元連接。在這裡，目標檢測單元可以是DRAM中的存儲單元（或稱為Cell）。
在一些實施例中，信號放大階段還包括預充階段； 目標檢測單元中存儲資料恢復後，控制目標檢測單元的開關斷開，之後放大電路處於預充階段，控制隔離控制信號繼續維持第一電壓值，均衡信號處於第二電壓狀態，通過第四預設電源控制第一參考信號從第五電壓值恢復至第四電壓值，控制第二參考信號從第六電壓值恢復至第四電壓值，放大電路各節點電壓也恢復至第四電壓值。
需要說明的是，在放大電路處於演進狀態時，需要對待處理信號進行放大，同時對目標檢測單元進行資料回寫，防止目標檢測單元的資料在讀出後丟失。通過放大電路處於預充階段以便於放大電路恢復至待機階段的狀態，以接收下一預設操作指令的操作。
在圖8的基礎上，參見圖11，其示出了本案實施例提供的另一種控制放大電路20的應用實施例示意圖。如圖11所示，放大電路中還具有第十五開關電晶體315和第十六開關電晶體316，此時放大電路在待機階段之後和第一電荷分享階段之前，還存在雜訊消除階段。
相應地，在放大電路處於雜訊消除階段時，隔離控制電路根據第一狀態的控制指令信號產生具有第三電壓值的隔離控制信號，第一參考信號NCS為第五電壓值，第二參考信號PCS為第六電壓值，雜訊消除信號為第一位準狀態，第十五開關電晶體315和第十六開關電晶體316導通，實現雜訊消除電路的雜訊消除處理。
需要說明的是，在雜訊消除階段，第十五開關電晶體315和第十六開關電晶體316處於接通狀態，以使得第五開關電晶體305的第一端和第三端短接，且第六開關電晶體306的第一端和第三端短接，從而對第五開關電晶體305和第六開關電晶體306進行偏移消除操作，消除第五開關電晶體305和第六開關電晶體306的閾值電壓差。
還需要說明是，第十五開關電晶體（或者第十六開關電晶體）的閘極電壓越高，其開啟程度越大，通過第十五開關電晶體（或者第十六開關電晶體）的電荷速度越快，電壓變化越快。因此，在進入第一放大階段後，由於隔離控制信號為第二位準狀態中的較低電壓值（第二電壓值），待處理信號的電壓值不會高於（第二電壓值-Vt），Vt是指第十五開關電晶體（或者第十六開關電晶體）的閾值電壓，降低待處理信號的電壓變化速度，能夠抑制待處理信號升高時電路中的雜訊，避免影響其他的存儲單元，提高放大裕度。
在圖11的基礎上，參見圖12，其示出了本案實施例提供的一種放大電路的信號時序示意圖。如圖12所示，放大電路的工作階段包括：待機階段（或稱為IDEL）、雜訊消除階段（或稱為NC）、電荷分享階段（或稱為CS）、信號放大階段。其中，信號放大階段還可以包括第一信號放大階段、演進階段和預充階段。
在圖12中，VisoInt是指前述的預設電源信號，可以為第一電壓值、第二電壓值；Iso是指前述的隔離控制信號，可以為第一電壓值、第二電壓值、第三電壓值；Eq是指前述的預充信號，Nc是指前述的雜訊消除信號；SanEn是指前述的第一參考控制信號，SapEn是指前述的第二參考控制信號；WL是指字線開啟信號，在WL為第二位準狀態時，目標檢測單元所在的字線開啟，從而目標檢測單元和位元線接通，在WL為第一位準狀態時，目標檢測單元關所在的字線關閉，從而目標檢測單元和位元線不接通；NCS/PCS是指第一參考信號/第二參考信號，第一參考信號具有第四電壓值和第五電壓值，第二參考信號具有第四電壓值和第六電壓值，第四電壓值和第六電壓值的電壓方向不同；Bla是指位元線，Blb是指互補位元線，saBla是指讀出位元線，saBlb是指互補讀出位元線。
如圖12所示，在放大電路處於待機階段時，預設電源信號VisoInt維持第二電壓值，隔離控制信號Iso維持第二電壓值，預充信號Eq和雜訊消除信號Nc處於第二位準狀態，第一參考控制信號SanEn/第二參考控制信號SapEn均處於第一位準狀態，字線WL處於未開啟狀態，第一參考信號NCS/第二參考信號PCS維持第四電壓值，位元線Bla/互補位元線Blb以及讀出位元線saBla/互補讀出位元線saBlb均處於第四電平值。此時，放大電路23的各電路節點處於一相同電壓值，為執行使用者的操作指令做好前期準備。
假設目標檢測單元為第一存儲單元51，在使用者發送了針對目標檢測單元的操作指令後，放大電路23由待機階段進入雜訊消除階段，此時隔離控制信號Iso由第二電壓值調整為第三電壓值，預充信號Eq由第二位準狀態調整為第一位準狀態，第一參考控制信號SanEn/第二參考控制信號SapEn均由第一位準狀態調整為第二位準狀態，所以第一參考信號NCS由第四電壓值向第五電壓值變化，第二參考信號PCS由第四電壓值向第六電壓值變化，而雜訊消除信號Nc仍保持第二位準狀態，從而對放大電路23進行雜訊消除處理。之後，第一參考控制信號SanEn/第二參考控制信號SapEn切換至第一位準狀態，第一參考信號NCS和第二參考信號PCS繼續由預充電電源供電恢復至第四電壓值。
在結束雜訊消除階段後，字線開啟信號WL變化為第二位準狀態，目標檢測單元所在的字線調整為開啟狀態，從而放大電路23進入第一電荷分享階段，此時對目標檢測單元（例如第一存儲單元51）進行讀取。如圖12所示，在第一電荷分享階段結束後，位元線Bla電壓變化穩定，即產生了待處理信號，互補位元線Blb則形成參考待處理信號。換句話說，第一電荷分享階段可以視為目標檢測單元與位元線Bla之間的電荷分享。另外，在第一電荷分享階段，預設電源信號維持第二電壓值，隔離控制信號Iso維持第三電壓值，使得位元線Bla與讀出位元線saBla不接通，位元線Blb與互補讀出位元線saBlb不接通。預充信號Eq、雜訊消除信號Nc、第一參考控制信號SanEn/第二參考控制信號SapEn均處於第一位準狀態。
在結束第一電荷分享階段後，放大電路23進入第二電荷分享階段。在第二電荷分享階段，隔離控制信號Iso維持第二電壓值，使得位元線Bla與讀出位元線saBla接通，位元線Blb與saBlb接通，從而放大電路23將待處理信號和參考待處理信號接收到內部節點，可以視為位元線Bla/互補位元線Blb與讀出位元線saBla/互補讀出位元線saBlb進行讀電荷分享。另外，除隔離控制信號Iso之外的其他信號均維持前一階段的電壓值。
在結束第二電荷分享階段後，放大電路23進入第一信號放大階段，第一參考控制信號SanEn/第二參考控制信號SapEn由第一位準狀態調整為第二位準狀態，從而第一參考信號NCS由第四電壓值向第五電壓值變化，第二參考信號PCS由第四電壓值向第六電壓值變化，從而放大電路23能夠根據第一參考信號NCS/第二參考信號PCS對待處理信號（位元線Bla的信號）/參考待處理信號（互補位元線Blb的信號）進行放大，隔離控制信號Iso仍然維持第二電壓值，以完成對待處理信號（位元線Bla的信號）/參考待處理信號（互補位元線Blb）上的信號放大。另外，由於隔離控制信號Iso處於第二電壓值，所以位元線Bla/互補位元線Blb上的信號不會最高不會超過（第二電壓值-Vt），避免影響其他的存儲單元，但是處於放大電路23內部的讀出位元線saBla/互補讀出位元線saBlb上的信號可以很快的達到高參考電位/低參考電位。
在結束第二電荷分享階段後，放大電路23進入演進階段，此時預設電源信號VisoInt維持第一電壓值，隔離控制信號Iso維持第一電壓值，增加第九開關電晶體309和第十開關電晶體310的導通程度，從而完成對待處理信號（位元線Bla的信號）/參考待處理信號（互補位元線Blb）上的信號放大，放大後的信號經由後續模組進行輸出得到目標放大信號，完成讀操作。在這一階段，還會完成目標檢測單元的資料回寫，避免由於讀操作造成資料失效。如圖12所示，在演進階段結束前，第一參考控制信號SanEn/第二參考控制信號SapEn恢復為第一位準狀態。
在結束演進階段後，放大電路23進入預充階段，預充信號Eq和雜訊消除信號Nc調整為第二位準狀態，此時，第一參考信號NCS/第二參考信號PCS將恢復至第四電壓值，位元線Bla/互補位元線Blb、讀出位元線saBla/互補讀出位元線saBlb將恢復至相同的電壓值。
在結束預充階段後，放大電路23再次進入待機階段，以準備下一次操作。上述過程中，使用者的操作指令可以為讀指令，刷新指令和寫指令，放大電路在執行讀指令，刷新指令和寫指令的過程中： 預設電源信號在放大電路的待機階段、雜訊消除階段、第一電荷分享階段、第二電荷分享階段、第一信號放大階段均為第二電壓值，在放大電路的演進階段和預充階段均為第一電壓值。
隔離控制信號在放大電路的待機階段為第二電壓值，在雜訊消除階段和第一電荷分享階段為第三電壓值，第二電荷分享階段、第一信號放大階段均處於第二電壓值，在演進階段和預充階段均維持第一電壓值。
其中，放大電路在執行寫指令的過程，放大電路的演進階段為寫入階段，用於將外部傳輸的資料通過位元線Bla電壓變化寫入存儲單元。
通過預設電源信號和隔離控制信號的電壓變化，便於放大電路在執行讀指令，刷新指令和寫指令的過程中，提高信號處理速度，抑制信號處理過程中的電路雜訊。
在相關技術中，參見圖13，其示出了相關技術提供的一種信號時序示意圖。在圖13中，預設電源信號（未示出）為一固定電壓值，所以隔離控制信號Iso存在兩個電壓值，分別屬於第一位準狀態和第二位準狀態。其他各信號含義及變化原理可參照圖12理解，不作贅述。
根據圖12和圖13可以看出，本案實施例提供的控制放大電路20至少具有以下優點：一方面，在待機階段，隔離控制信號為第二位準狀態中的較低電壓值（第二電壓值），能夠避免開關電晶體漏電的問題，較少器件失效現象，提高半導體記憶體的使用壽命；另一方面，在由待機階段進入雜訊消除階段時，隔離控制信號需要由第二位準狀態調整為第一位準狀態，由於本案實施例的隔離控制信號在待機階段具有較低電壓值，所以位準狀態調整較快，能夠提升信號處理的速度；又一方面，在進入第二信號分享階段後，由於隔離控制信號為第二位準狀態中的較低電壓值（第二電壓值），待處理信號的電壓值不會高於（第二電壓值-Vt），能夠減少電路中的雜訊，避免影響其他的存儲單元，提高放大裕度；再一方面，由於待處理信號的電壓值不會高於（第二電壓值-Vt），還能夠減少待處理信號電壓升高過程中的雜訊；再一方面，通過控制3個第十一開關電晶體的狀態，可以調整第一參考信號NCS的放電速度，從而減少待處理信號電位降低過程中的雜訊。
本案實施例提供了一種控制放大電路及其控制方法，通過本實施例對前述實施例的具體實現進行詳細闡述，從中可以看出，利用電源切換信號能夠調整預設電源信號的具體電壓值大小，從而部分改善信號放大速度慢和電路雜訊大的問題。
在本案的又一實施例中，參見圖14，其示出了本案實施例提供的一種感測放大器60的組成結構示意圖。如圖14所示，感測放大器60可以包括前述實施例任一項所述的控制放大電路20。
這樣，由於感測放大器60可以包括前述實施例任一項所述的控制放大電路20，能夠利用電源切換信號能夠調整預設電源信號的具體電壓值大小，從而部分改善信號放大速度慢和電路雜訊大的問題。
在本案的再一實施例中，參見圖15，其示出了本案實施例提供的一種半導體記憶體70的組成結構示意圖。如圖15所示，半導體記憶體70可以包括前述實施例任一項所述的感測放大器60。
在本案實施例中，半導體記憶體70可以為DRAM晶片。
這樣，由於半導體記憶體70包括前述的感測放大器60，能夠利用電源切換信號能夠調整預設電源信號的具體電壓值大小，從而部分改善信號放大速度慢和電路雜訊大的問題。
以上，僅為本案的較佳實施例而已，並非用於限定本案的保護範圍。
需要說明的是，在本案中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，並不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
上述本案實施例序號僅僅為了描述，不代表實施例的優劣。
本案所提供的幾個方法實施例中所揭露的方法，在不衝突的情況下可以任意組合，得到新的方法實施例。
本案所提供的幾個產品實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的產品實施例。
本案所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上，僅為本案的具體實施方式，但本案的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本案揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本案的保護範圍之內。因此，本案的保護範圍應以申請專利範圍的保護範圍為准。
11                                               第一信號線 12                                               第二信號線 13                                               感測放大器 20                                               控制放大電路 21                                               電源輸出電路 22                                               隔離控制電路 23                                               放大電路 24                                               電源切換電路 25                                               信號控制電路 51                                                第一存儲單元 52                                               第二存儲單元 60                                               感測放大器 70                                               半導體記憶體 111                                             第一開關 112                                             第一電容 121                                             第二開關 122                                             第一電容 131                                             第一開關電晶體 132                                             第二開關電晶體 133                                             第三開關電晶體 134                                             第四開關電晶體 135                                             第五開關電晶體 136                                             第六開關電晶體 231                                             交叉耦合電路 232                                             控制電路 233                                             第一參考電路 234                                             第二參考電路 235                                             第一信號建立電路 236                                             第二信號建立電路 301                                             第一開關電晶體 302                                             第二開關電晶體 303                                             第三開關電晶體 304                                             第四開關電晶體 305                                             第五開關電晶體 306                                             第六開關電晶體 307                                             第七開關電晶體 308                                             第八開關電晶體 309                                             第九開關電晶體 310                                             第十開關電晶體 311-1、311-2、311-3                第十一開關電晶體 312-1、312-2、312-3                第十二開關電晶體 313                                             第十三開關電晶體 314                                             第十四開關電晶體 315                                             第十五開關電晶體 316                                             第十六開關電晶體 321                                             第一反向器 322-1、322-2、322-3                第二反向器 323-1、323-2、323-3                第三反向器 Bla                                              位元線 Blb                                              互補位元線 Eq                                               預充信號 GND                                           地信號 Iso                                               隔離控制信號 NCS                                            第一參考信號 PCS                                             第二參考信號 pdn1、pdn2、pdn3                          第一參考控制信號 pup1、pup2、pup3                          第二參考控制信號 saBla                                           讀出位元線 saBlb                                           互補讀出位元線 SAP                                            第一控制信號 SAN                                            第二控制信號 SanEn                                         第一參考控制信號 SapEn                                         第二參考控制信號 VBLH                                         電源信號 Vblh1、Vblh2、Vblh3              第三預設電源 Vpd1、Vpd2、Vpd3                 第一控制輸入信號 Vpu1、Vpu2、Vpu3                 第二控制輸入信號 Vin+                                           待處理信號 Vin-                                            參考待處理信號 VisoH                                         第一預設電源 VisoL                                          第二預設電源 VisoInt                                        預設電源信號 Vncsg                                         電源信號 Vpcsg                                         電源信號 WL                                             字線
圖1為一種感測放大器的應用實施例示意圖；
圖2為本案實施例提供的一種控制放大電路的組成結構示意圖；
圖3為本案實施例提供的另一種控制放大電路的組成結構示意圖；
圖4為本案實施例提供的一種控制放大電路的局部詳細結構示意圖；
圖5為本案實施例提供的另一種控制放大電路的局部詳細結構示意圖；
圖6為本案實施例提供的一種反向器的結構示意圖；
圖7為本案實施例提供的又一種控制放大電路的局部詳細結構示意圖；
圖8為本案實施例提供的一種控制放大電路的應用實施例示意圖；
圖9為本案實施例提供的一種放大電路的控制方法的流程示意圖；
圖10為本案實施例提供的另一種放大電路的控制方法的流程示意圖；
圖11為本案實施例提供的另一種控制放大電路的應用實施例示意圖；
圖12為本案實施例提供的一種放大電路的信號時序示意圖；
圖13為相關技術提供的一種信號時序示意圖；
圖14為本案實施例提供的一種感測放大器的組成結構示意圖；
圖15為本案實施例提供的一種半導體記憶體的組成結構示意圖。
20:控制放大電路
21:電源輸出電路
22:隔離控制電路
23:放大電路

Claims (20)

  1. 一種控制放大電路，包括： 電源輸出電路，用於接收電源切換信號，並根據所述電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號； 隔離控制電路，用於接收控制指令信號和所述預設電源信號，並根據所述控制指令信號產生隔離控制信號； 放大電路，用於接收所述隔離控制信號和待處理信號，並基於所述隔離控制信號對所述待處理信號進行放大，得到目標放大信號。
  2. 根據請求項1所述的控制放大電路，其中所述電源切換信號包括第一電源切換信號和/或第二電源切換信號，所述控制放大電路還包括電源切換電路； 所述電源切換電路，用於輸出所述第一電源切換信號和/或所述第二電源切換信號； 所述電源輸出電路，具體用於接收所述第一電源切換信號和/或所述第二電源切換信號，並根據所述第一電源切換信號和/或所述第二電源切換信號從至少兩個預設電壓值中選擇其中一預設電壓值輸出為預設電源信號。
  3. 根據請求項2所述的控制放大電路，其中所述預設電壓值包括第一電壓值和第二電壓值； 所述電源輸出電路，還用於在所述第一電源切換信號處於第一位準狀態，且所述第二電源切換信號處於第二位準狀態時，選擇第一電壓值輸出為預設電源信號；或者 在所述第一電源切換信號處於第二位準狀態，且所述第二電源切換信號處於第一位準狀態時，選擇第二電壓值輸出為預設電源信號； 其中，所述第一電壓值和所述第二電壓值均屬於第二位準狀態，且所述第一電壓值大於所述第二電壓值。
  4. 根據請求項1所述的控制放大電路，其中所述控制放大電路還包括信號控制電路；其中， 所述信號控制電路，用於輸出所述控制指令信號； 所述隔離控制電路，還用於在所述控制指令信號處於第一狀態時，產生具有第三電壓值的所述隔離控制信號；或者 在所述控制指令信號處於第二狀態時，產生與所述預設電源信號電壓值相同的所述隔離控制信號； 其中，第一狀態為第一位準狀態或第二位準狀態，第二狀態為第一位準狀態或第二位準狀態，所述第一狀態與所述第二狀態所處的位準狀態不同；所述第三電壓值屬於所述第一位準狀態，且所述第三電壓值小於所述第二電壓值。
  5. 根據請求項3所述的控制放大電路，其中所述電源輸出電路包括第一預設電源、第二預設電源、第一開關電晶體和第二開關電晶體；其中， 所述第一開關電晶體的第一端與所述第一電源切換信號連接，所述第二開關電晶體的第一端與所述第二電源切換信號連接； 所述第一開關電晶體的第二端與所述第一預設電源連接，所述第二開關電晶體的第二端與所述第二預設電源連接； 所述第一開關電晶體的第三端，與所述第二開關電晶體的第三端連接，用於輸出所述預設電源信號； 其中，所述第一預設電源用於輸出所述第一電壓值，所述第二預設電源用於輸出所述第二電壓值。
  6. 根據請求項1所述的控制放大電路，其中所述隔離控制電路包括第一反向器、第三開關電晶體和第四開關電晶體；其中， 所述第一反向器的輸入端與所述控制指令信號連接，所述第一反向器的輸出端分別與所述第三開關電晶體的第一端和第四開關電晶體的第一端連接； 所述第三開關電晶體的第二端與所述預設電源信號連接，所述第四開關電晶體的第三端與地信號連接； 所述第三開關電晶體的第三端，與所述第四開關電晶體的第二端連接，用於輸出所述隔離控制信號。
  7. 根據請求項1所述的控制放大電路，其中所述放大電路包括交叉耦合電路和控制電路；其中， 所述放大電路，還用於通過所述交叉耦合電路接收所述待處理信號，通過所述控制電路接收所述隔離控制信號，並根據所述隔離控制信號對所述待處理信號進行放大處理，得到目標放大信號。
  8. 根據請求項7所述的控制放大電路，其中所述交叉耦合電路包括第五開關電晶體、第六開關電晶體、第七開關電晶體和第八開關電晶體，所述控制電路包括第九開關電晶體和第十開關電晶體； 所述第五開關電晶體的第一端，與所述第九開關電晶體的第三端連接，用於接收所述待處理信號，所述第五開關電晶體的第二端、所述第七開關電晶體的第三端、所述第八開關電晶體的第一端與第十開關電晶體的第二端連接； 所述第六開關電晶體的第一端，與所述第十開關電晶體的第三端連接，用於接收參考待處理信號，所述第六開關電晶體的第二端、所述第八開關電晶體的第三端、所述第七開關電晶體的第一端與第九開關電晶體的第二端連接； 所述第五開關電晶體的第三端、所述第六開關電晶體的第三端與第一參考信號連接，所述第七開關電晶體的第二端、所述第八開關電晶體的第二端與第二參考信號連接，所述第九開關電晶體的第一端、所述第十開關電晶體的第一端與所述隔離控制信號連接。
  9. 根據請求項8所述的控制放大電路，其中所述放大電路還包括第一參考電路和第二參考電路；其中， 所述第一參考電路，用於接收第一參考控制信號，並根據所述第一參考控制信號，輸出第一參考信號； 所述第二參考電路，用於接收第二參考控制信號，並根據所述第二參考控制信號，輸出第二參考信號； 其中，所述第一參考信號的電壓值為第四電壓值或者第五電壓值，所述第二參考信號的電壓值為第四電壓值或者第六電壓值，且第四電壓值為第五電壓值和第六電壓值的中間值。
  10. 根據請求項9所述的控制放大電路，其中所述第一參考電路包括n個第十一開關電晶體，n為正整數； 所述第十一開關電晶體的第一端與所述第一參考控制信號連接，所述第十一開關電晶體的第三端與地信號連接； 所述第十一開關電晶體的第二端，與所述第一參考電路的輸出端連接，用於輸出所述第一參考信號。
  11. 根據請求項10所述的控制放大電路，其中所述第二參考電路包括m個第十二開關電晶體，m為正整數； 第十二開關電晶體的第一端與所述第二參考控制信號連接，所述第十二開關電晶體的第二端與第三預設電源連接； 第十二開關電晶體的第二端，與所述第二參考電路的輸出端連接，用於輸出所述第二參考信號。
  12. 根據請求項11所述的控制放大電路，其中所述放大電路還包括第一信號建立電路和第二信號建立電路；其中， 所述第一信號建立電路，用於接收第一控制輸入信號，輸出所述第一參考控制信號； 所述第二信號建立電路，用於接收第二控制輸入信號，輸出所述第二參考控制信號。
  13. 根據請求項12所述的控制放大電路，其中所述第一信號建立電路包括n個第二反向器，所述第二信號建立電路包括n個第三反向器；其中， 所述第二反向器的輸入端與所述第一控制輸入信號連接，所述第二反向器的輸出端用於輸出所述第一參考控制信號；其中，在n個所述第二反向器中，每個所述第十一開關電晶體的所述第一參考控制信號通過一個所述第二反向器輸出； 所述第三反向器的輸入端與所述第一控制輸入信號連接，所述第三反向器的輸出端用於輸出所述第二參考控制信號；其中，在m個所述第三反向器中，每個所述第十二開關電晶體的所述第二參考控制信號通過一個所述第三反向器輸出。
  14. 根據請求項8所述的控制放大電路，其中所述放大電路還包括預充電路，且所述預充電路包括第十三開關電晶體和第十四開關電晶體；其中， 所述第十三開關電晶體的第一端、所述第十四開關電晶體的第一端與預充信號連接； 所述第十三開關電晶體的第二端與第四預設電源連接，所述第十三開關電晶體的第三端與所述第六開關電晶體的第二端連接； 所述第十四開關電晶體的第三端與所述第五開關電晶體的第二端連接，所述第十四開關電晶體的第二端與所述第六開關電晶體的第二端連接。
  15. 根據請求項8所述的控制放大電路，其中所述放大電路還包括雜訊消除電路，所述雜訊消除電路包括第十五開關電晶體和第十六開關電晶體；其中， 所述第十五開關電晶體的第一端、第十六開關電晶體的第一端與雜訊消除信號連接； 所述第十五開關電晶體的第二端與所述第五開關電晶體的第二端連接，所述第十五開關電晶體的第三端與所述第五開關電晶體的第一端連接； 所述第十六開關電晶體的第二端與所述第六開關電晶體的第二端連接，所述第十六開關電晶體的第三端與所述第六開關電晶體的第一端連接。
  16. 根據請求項5至15中任一項所述的控制放大電路，其中第一開關電晶體、第二開關電晶體、第三開關電晶體、第七開關電晶體和第八開關電晶體為P型通道場效電晶體； 第四開關電晶體、第五開關電晶體、第六開關電晶體、第九開關電晶體、第十開關電晶體、第十一開關電晶體、第十二開關電晶體、第十三開關電晶體、第十四開關電晶體、第十五開關電晶體和第十六開關電晶體為N型通道場效電晶體。
  17. 一種放大電路的控制方法，其中應用於與目標檢測單元連接的放大電路，所述控制方法包括： 在放大電路處於第一放大階段時，電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，隔離控制電路根據第二狀態的控制指令信號產生具有第二電壓值的隔離控制信號，所述放大電路接收所述隔離控制信號和待處理信號，對所述待處理信號進行初步放大處理； 在放大電路處於演進階段時，所述電源輸出電路根據電源切換信號選擇第一電壓值輸出為預設電源信號，所述隔離控制電路根據第二狀態的控制指令信號產生具有第一電壓值的隔離控制信號，所述放大電路接收根據隔離控制信號對所述待處理信號進行二次放大處理。
  18. 根據請求項17所述的控制方法，其中所述放大電路還處於待機階段、第一電荷分享階段、第二電荷分享階段和預充階段；所述方法還包括： 在所述放大電路處於待機階段、第二電荷分享階段或預充階段時，所述電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，所述隔離控制電路根據第二狀態的控制指令信號產生具有第二電壓值的隔離控制信號； 在所述放大電路處於第一電荷分享階段時，所述電源輸出電路根據電源切換信號選擇第二電壓值輸出為預設電源信號，所述隔離控制電路根據第一狀態的控制指令信號產生具有第三電壓值的隔離控制信號，所述放大電路接收待處理信號執行第一電荷分享。
  19. 一種感測放大器，其中包括如請求項1至16任一項所述的控制放大電路。
  20. 一種半導體記憶體，其中包括如請求項19所述的感測放大器。
TW111127066A 2021-12-31 2022-07-19 一種控制放大電路、感測放大器和半導體記憶體 TWI831298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111657770.X 2021-12-31
CN202111657770.XA CN116417026A (zh) 2021-12-31 2021-12-31 一种控制放大电路、灵敏放大器和半导体存储器

Publications (2)

Publication Number Publication Date
TW202329093A true TW202329093A (zh) 2023-07-16
TWI831298B TWI831298B (zh) 2024-02-01

Family

ID=86997288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127066A TWI831298B (zh) 2021-12-31 2022-07-19 一種控制放大電路、感測放大器和半導體記憶體

Country Status (5)

Country Link
US (1) US11894048B2 (zh)
EP (1) EP4276829A1 (zh)
CN (1) CN116417026A (zh)
TW (1) TWI831298B (zh)
WO (1) WO2023123668A1 (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004870B1 (ko) 1992-11-24 1995-05-15 삼성전자 주식회사 번인 모드에서 분리게이트의 신뢰성 개선회로
US5506524A (en) 1995-03-01 1996-04-09 Lin; Jyhfong Low-voltage low-power dynamic folded sense amplifier
JPH11273346A (ja) * 1998-03-18 1999-10-08 Hitachi Ltd 半導体装置
JP2000200489A (ja) 1999-01-07 2000-07-18 Mitsubishi Electric Corp 半導体記憶装置
KR100393224B1 (ko) 2001-06-30 2003-07-31 삼성전자주식회사 비트라인 쌍들의 부하를 차단하는 회로를 구비하는 반도체메모리장치
US6618307B2 (en) * 2001-09-05 2003-09-09 Sun Microsystems, Inc. Dynamic DRAM sense amplifier
JP2004234729A (ja) 2003-01-29 2004-08-19 Renesas Technology Corp 半導体記憶装置
JP2005322380A (ja) 2004-04-09 2005-11-17 Toshiba Corp 半導体記憶装置
US7209399B2 (en) * 2004-07-13 2007-04-24 Samsung Electronics Co., Ltd. Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
KR100871673B1 (ko) * 2006-12-22 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
JP5347249B2 (ja) * 2007-08-20 2013-11-20 富士通株式会社 半導体装置
CN101562042B (zh) 2008-04-14 2012-06-13 北京兆易创新科技有限公司 一种适用于随机存储器的灵敏放大器
US8854144B2 (en) 2012-09-14 2014-10-07 General Atomics High voltage amplifiers and methods
CN104078078B (zh) 2014-06-19 2017-01-04 苏州东微半导体有限公司 一种基于半浮栅存储器的读写控制电路
US9520843B2 (en) 2015-01-05 2016-12-13 Music Group Ip Ltd Power amplifiers coupled in series
JP2018147534A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 センスアンプ、半導体記憶装置、情報処理装置及び読み出し方法
US10535388B1 (en) 2018-07-17 2020-01-14 Micron Technology, Inc. Apparatuses and methods for reducing row address to column address delay
US10720895B2 (en) 2018-09-24 2020-07-21 Harman International Industries, Incorported Fully-differential programmable gain amplifier
CN111179983A (zh) 2019-12-10 2020-05-19 普冉半导体（上海）有限公司 一种灵敏放大器电路
CN114730586A (zh) * 2020-02-06 2022-07-08 长鑫存储技术有限公司 感测放大器电路、存储器及其操作方法
US11929112B2 (en) 2020-07-27 2024-03-12 Anhui University Sense amplifier, memory, and method for controlling sense amplifier
CN111863051B (zh) * 2020-07-27 2022-11-22 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863049B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN112712837B (zh) * 2021-01-05 2022-04-15 长鑫存储技术有限公司 灵敏放大器、灵敏放大器的控制方法及存储器
CN112767975B (zh) 2021-02-10 2022-04-12 长鑫存储技术有限公司 灵敏放大器及其控制方法

Also Published As

Publication number Publication date
EP4276829A1 (en) 2023-11-15
WO2023123668A1 (zh) 2023-07-06
US11894048B2 (en) 2024-02-06
TWI831298B (zh) 2024-02-01
CN116417026A (zh) 2023-07-11
US20230223071A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US11854606B2 (en) Sense amplifier and method for controlling the same
WO2022147981A1 (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
US8295113B2 (en) Semiconductor device
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
JPH04370596A (ja) 高速センシング動作を実行するセンスアンプ
US7352650B2 (en) External clock synchronization semiconductor memory device and method for controlling same
CN116092549B (zh) 存储结构
US9412424B2 (en) Noise tolerant sense circuit
JP2001084768A (ja) 半導体装置
CN115457997B (zh) 一种感测放大器及其控制方法、存储器
JP2004152363A (ja) 半導体記憶装置
WO2023000490A1 (zh) 感测放大电路和数据读出方法
TWI831298B (zh) 一種控制放大電路、感測放大器和半導體記憶體
Kumar et al. Comparative study of different sense amplifiers in submicron CMOS technology
WO2023123667A1 (zh) 一种控制放大电路、灵敏放大器和半导体存储器
US7940589B2 (en) Bit line sense amplifier of semiconductor memory device and control method thereof
WO2023123666A1 (zh) 一种控制放大方法及电路、灵敏放大器和半导体存储器
US20230215491A1 (en) Control amplification circuit, sensitive amplifier and semiconductor memory
WO2024045263A1 (zh) 一种控制电路以及半导体存储器
TWI840858B (zh) 控制電路、讀寫方法以及存儲器
WO2023142207A1 (zh) 放大电路、控制方法和存储器
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
TW202411990A (zh) 控制電路以及半導體存儲器
KR100401432B1 (ko) 디코딩된읽기및쓰기y-셀렉트를갖는감지증폭기의직접감지를위한장치및방법
GB2260839A (en) Data transmission circuit for a semiconductor memory