CN114730586A - 感测放大器电路、存储器及其操作方法 - Google Patents

感测放大器电路、存储器及其操作方法 Download PDF

Info

Publication number
CN114730586A
CN114730586A CN202080081376.3A CN202080081376A CN114730586A CN 114730586 A CN114730586 A CN 114730586A CN 202080081376 A CN202080081376 A CN 202080081376A CN 114730586 A CN114730586 A CN 114730586A
Authority
CN
China
Prior art keywords
circuit
bit line
voltage
sense amplifier
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080081376.3A
Other languages
English (en)
Inventor
曹堪宇
尚为兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of CN114730586A publication Critical patent/CN114730586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

提供了一种感测放大器电路、存储器和相关操作方法。感测放大器电路包括用于放大电压信号的放大器电路和耦合到放大器电路的补偿电路。放大器电路包括相互交叉耦合的第一反相放大器和第二反相放大器，第一反相放大器连接到第一位线，第二反相放大器连接到第二位线。补偿电路包括第一开关电路、第二开关电路、第三开关电路和第四开关电路，并且被配置为通过操作开关电路来进行电荷注入，从而在第一位线和第二位线之间生成补偿电压，以补偿放大器电路的输入相关偏移电压。该操作方法考虑了位线上电荷传播对电压的影响，因此更准确地补偿输入相关偏移电压。

Description

感测放大器电路、存储器及其操作方法
技术领域
本发明总体上涉及半导体技术领域，更具体地，涉及一种感测放大器电路及其操作方法。
背景技术
感测放大器电路是半导体存储芯片中放大存储单元的功率信号的电路。当从存储单元读取数据时，感测放大器电路接收存储在存储单元中的表示数据位的输入，并将输入放大到足以被外部设备识别的电压电平，以便存储单元的数据位可以被正确读取。
现代存储器在尺寸和功耗方面越来越小型化，单个存储单元中的电荷量仅能够生成用于表示存储单元中的数据的小幅度信号。因此，能够适当放大小输入信号的感测放大器电路在现代存储器中至关重要。
然而，由于电路特性的不可避免的差异，在感测放大器电路中存在可能降低感测放大器电路灵敏度和相关存储单元的性能的偏移电压。由于偏移电压，感测放大器电路的两条位线之间的电压差必须大于最小电压，称为最小电压裕度，感测放大器电路才能正常工作。换言之，具有偏移电压的感测放大器电路可能需要比产生可识别电压电平所需的输入信号更大的输入信号。此外，感测放大器电路的上拉电路和下拉电路之间的电压牵引能力可能不同，这也可能影响感测放大器电路的性能。因此，需要一种能够弥补上述包括偏移电压在内的缺陷的感测放大器电路。
需要注意的是，在本背景技术部分中公开的上述信息仅是为了便于理解本发明的背景，因此可能包含不构成本领域技术人员已知的现有技术的信息。
发明内容
鉴于上述现有技术的局限，本公开提供了一种感测放大器电路、存储器和相关操作方法，以解决上述局限。
本发明的一个方面涉及一种感测放大器电路。感测放大器电路可以包括放大电路和耦合到放大电路的补偿电路。
放大电路可以包括第一反相放大器和第二反相放大器。第一反相放大器可以连接到第一位线，第二反相放大器可以连接到第二位线。放大电路可以被配置为放大施加在第一位线和第二位线之间的电压信号。补偿电路可以耦合到放大电路并且被配置为通过向第一位线和第二位线中的至少一个进行电荷注入来补偿放大电路的输入相关偏移电压。
在一些实施例中，在上述电路中，对第一位线和第二位线中的至少一个进行电荷注入可以包括：将由第一反相放大器生成的第一电荷注入到第二位线；和/或将由第二反相放大器生成的第二电荷注入第一位线。在第一电荷和/或第二电荷在位线上的分布稳定之后，第一电荷和/或第二电荷可以在第一位线和第二位线之间生成补偿电压，并且补偿电压可以基本上等于放大电路的输入参考失调电压。
在一些实施例中，在上述电路中，补偿电路可以包括一个或多个电容元件，该一个或多个电容元件可以包括Ni电容器或位线寄生电容器。
在一些实施例中，在上述电路中，第一反相放大器的输入端可以在第一节点处连接到第二反相放大器的输出端，并且第二反相放大器的输入端可以在第二节点处连接到第一反相放大器的输出端。第一反相放大器和第二反相放大器均可以连接到电压节点，也均可以连接到接地节点。
在一些实施例中，在上述电路中，补偿电路可以包括第一开关电路、第二开关电路、第三开关电路和第四开关电路。第一开关电路的第一端可以在第一位线处连接到第二开关电路的第一端，第三开关电路的第一端可以在第二位线处连接到第四开关电路的第一端，第一开关电路的第二端可以在第一节点处连接到第四开关电路的第二端，第二开关电路的第二端可以在第二节点处连接到第三开关电路的第二端。
在一些实施例中，在上述电路中，第一开关电路、第二开关电路、第三开关电路和第四开关电路中的每一个都可以包括N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)晶体管，P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)晶体管或传输门。
在一些实施例中，上述电路还可以包括耦合到第一开关电路、第二开关电路、第三开关电路和第四开关电路的开关控制电路。开关控制电路可以被配置为控制第一开关电路、第二开关电路、第三开关电路和第四开关电路中的每一个的导通状态。
在一些实施例中，上述电路还可以包括耦合到上拉电路和下拉电路的跨导补偿电路。上拉电路可以耦合到电压节点，下拉电路可以耦合到接地节点。跨导补偿电路可以包括感测温度的温度传感器，并且可以被配置为分别向上拉电路和下拉电路提供补偿电流，以补偿由于温度变化引起的感测放大器电路的跨导的变化。
在一些实施例中，在上述电路中，第一反相放大器可以包括第一晶体管和第二晶体管，第二反相放大器可以包括第三晶体管和第四晶体管。第一晶体管的第二端子和第二晶体管的第一端子可以连接到第二节点，并且第一晶体管的栅极端子和第二晶体管的栅极端子可以连接到第一节点。第三晶体管的第二端子和第四晶体管的第一端子可以连接到第一节点，第三晶体管的栅极端子和第四晶体管的栅极端子可以连接到第二节点。第一晶体管的第一端子和第三晶体管的第一端子可以连接到电压节点，第二晶体管的第二端子和第四晶体管的第二端子可以连接到接地节点。
在一些实施例中，在上述电路中，补偿电路可以被配置为通过操作第一开关电路、第二开关电路、第三开关电路和第四开关电路，在第一位线和第二位线之间生成补偿电压，以补偿放大电路的输入相关偏移电压。
在一些实施例中，上述电路中，在第一位线和第二位线之间生成补偿电压以补偿放大电路的输入相关偏移电压可以包括：导通第一开关电路、第二开关电路、第三开关电路和第四开关电路；在补偿时间内断开第二开关电路和第四开关电路，以在第一位线和第二位线之间生成补偿电压；以及断开第一开关电路和第三开关电路。
本发明的另一方面涉及另一种感测放大器电路。感测放大器电路可以包括放大电路和补偿电路。放大电路可以包括连接到第一位线的第一反相放大器和连接到第二位线的第二反相放大器。放大电路可以被配置为放大施加在第一位线和第二位线之间的电压信号。补偿电路可以耦合到放大电路并且被配置为补偿放大电路的输入相关偏移电压。补偿电路可以被配置为进行充电操作以对第一位线和第二位线中的至少一个进行充电。在充电操作结束时，第一位线和第二位线的近端之间的电压差可能大于放大电路的输入相关偏移电压。
在一些实施例中，在上述电路中，在充电操作结束时，第一位线和第二位线的近端之间的电压差可以比放大电路的输入相关偏移电压大10％-40％。
本发明的另一方面涉及另一种感测放大器电路。感测放大器电路可以包括放大电路和补偿电路。放大电路可以包括连接到第一位线的第一反相放大器和连接到第二位线的第二反相放大器。放大电路可以被配置为在信号放大阶段期间放大施加在第一位线和第二位线之间的电压信号。补偿电路可以耦合到第一位线、第二位线和放大电路，并且可以被配置为在偏移补偿阶段期间补偿放大电路的输入相关偏移电压。在信号放大阶段期间，第一位线和第二位线中的至少一个可以通过补偿电路连接到第一反相放大器和第二反相放大器的输出之一，并且在偏移补偿阶段，第一位线和第二位线中的至少一个可以连接到第一反相放大器和第二反相放大器的输出中的另一个。
本发明的另一方面涉及另一种感测放大器电路。感测放大器电路可以包括放大电路和补偿电路。放大电路可以包括连接到第一位线的第一反相放大器和连接到第二位线的第二反相放大器。放大电路可以被配置为在信号放大阶段放大在第一位线和第二位线之间施加的电压信号。补偿电路可以耦合到放大电路，并且可以被配置为在偏移补偿阶段期间补偿放大电路的输入相关偏移电压，并且感测放大器电路的增益在偏移补偿阶段期间大于1。
本发明的另一方面涉及另一种感测放大器电路。感测放大器电路可以包括放大电路和补偿电路。放大电路可以包括连接到第一位线的第一反相放大器和连接到第二位线的第二反相放大器。放大电路可以被配置为在信号放大阶段放大施加在第一位线和第二位线之间的电压信号。补偿电路可以耦合到放大电路，并且可以被配置为在偏移补偿阶段期间补偿放大电路的输入相关偏移电压。第一反相放大器和第二反相放大器可以在偏移补偿阶段交叉耦合。
在一些实施例中，在上述电路中，在信号放大阶段期间，第一反相放大器的输出可以连接到第一位线，第二反相放大器的输出可以连接到第二位线。在偏移补偿阶段期间，第一反相放大器的输出可以连接到第二位线，第二反相放大器的输出可以连接到第一位线。
本发明的另一方面涉及一种存储器。存储器可以包括多个存储单元和多个感测放大器电路。多个感测放大器电路中的每一个可以是任何上述实施例的感测放大器电路，并且可以连接到多个存储单元中的其中一个。
在一些实施例中，在上述存储器中的多个感测放大器电路中的每一个中，对第一位线和第二位线中的至少一个进行电荷注入可以包括：将由第一反相放大器生成的第一电荷注入到第二位线，和/或将由第二反相放大器生成的第二电荷注入第一位线。在第一电荷和/或第二电荷在位线上的分布稳定之后，第一电荷和/或第二电荷可以在第一位线和第二位线之间生成补偿电压，并且补偿电压基本上等于放大电路的输入相关偏移电压。
在一些实施例中，在上述存储器中的多个感测放大器电路的每一个中，补偿电路可以包括第一开关电路、第二开关电路、第三开关电路和第四开关电路。第一开关电路的第一端可以在第一位线处连接到第二开关电路的第一端，第三开关电路的第一端可以在第二位线处连接到第四开关电路的第一端。第一开关电路的第二端可以在第二反相放大器的输出端连接到第四开关电路的第二端，并且第二开关电路的第二端可以在第一反相放大器的输出端连接到第三开关电路的第二端。
在一些实施例中，在上述存储器中，所述多个感测放大器电路中的每一个的第一开关电路、第二开关电路、第三开关电路和第四开关电路中的每一个都可以包括N型金属氧化物半导体(NMOS)晶体管、P型金属氧化物半导体(PMOS)晶体管或传输门。
在一些实施例中，在上述存储器中，在多个感测放大器电路的每一个中，向第一开关电路、第二开关电路、第三开关电路和第四开关中的至少一个提供偏置电压，以控制对应开关电路的导通状态。
在一些实施例中，在上述存储器中，每个存储单元可以通过可调电阻器连接到对应的感测放大器电路。存储器还可以包括耦合到至少一个所述可调电阻器和电阻控制电路的虚拟位线。电阻控制电路可以被配置为生成电阻控制信号，并且虚拟位线可以被配置为将电阻控制信号传输到所述至少一个所述可调电阻器，以控制所述至少一个所述可调电阻器的电阻。
在一些实施例中，上述存储器可以与参考电阻器连接，并且可以基于参考电阻器的测量电阻生成电阻控制信号。
在一些实施例中，在上述存储器中，每个存储单元可以通过可调电容器连接到对应的感测放大器电路。存储器还可以包括耦合到至少一个所述可调电容器和电容控制电路的虚拟位线。电容控制电路可以被配置为生成电容控制信号，并且虚拟位线可以被配置为将电容控制信号传输到所述至少一个所述可调电容器以控制所述至少一个所述可调电容器的电容。
本发明的另一方面涉及一种输入相关偏移电压补偿方法，适用于上述任一实施例的感测放大器电路。该方法可以包括通过操作第一开关电路、第二开关电路、第三开关电路和第四开关电路，在第一位线和第二位线之间生成补偿电压，以补偿放大电路的输入相关偏移电压。
在一些实施例中，上述方法中，在第一位线和第二位线之间生成补偿电压以补偿放大电路的输入相关偏移电压可以包括：导通第一开关电路、第二开关电路、第三开关电路。开关电路和第四开关电路；确定赔偿时间；在补偿时间内断开第二开关电路和第四开关电路，以在第一位线和第二位线之间生成补偿电压，以及断开第一开关电路和第三开关电路。
在一些实施例中，在上述方法中，在补偿时间结束时，第一位线和第二位线的近端之间的电压差可以大于放大电路的输入相关偏移电压。
在一些实施例中，在上述方法中，在所述补偿时间结束时，第一位线和第二位线的近端之间的电压差可以比放大电路的输入相关偏移电压大10％-40％。
在一些实施例中，在上述方法中，感测放大器电路的增益在补偿期间可以大于1。
在一些实施例中，上述方法中，导通第一开关电路、第二开关电路、第三开关电路和第四开关电路可以包括：导通第一开关电路、第二开关电路、第三开关电路以及第四开关电路以使第一位线、第二位线、第一反相放大器的输出端和第二反相放大器的输出端的电压收敛到一个电压电平。
在一些实施例中，上述方法还可以包括：在第一位线和第二位线之间生成补偿电压之后，在第一位线和第二位线之间提供输入信号，向电压节点提供上拉电压；向接地节点提供下拉电压；以及导通第二开关电路和第四开关电路以放大输入信号，而第一开关电路和第三开关电路保持断开。
在一些实施例中，上述方法还可以包括：在导通第二开关电路和第四开关电路以放大输入信号之后，通过操作第二开关电路和第四开关电路，将感测放大器电路与第一位线和第二位线断开；使感测放大器电路与第一位线和第二位线保持断开预定时间段；通过操作第二开关电路和第四开关电路，将感测放大器电路与第一位线和第二位线重新连接。
在一些实施例中，在上述方法中，将感测放大器电路与第一位线和第二位线重新连接可以包括通过将第二开关电路和第四开关电路中的每一个设置为部分导通状态将感测放大器电路与第一位线和第二位线重新连接。
在一些实施例中，上述方法还可以包括进行校准过程。校准过程可以包括：从多个候选上拉电路中选择一个或多个候选上拉电路以耦合到复制反相放大器的电压节点，并从多个候选下拉电路中选择一个或多个候选下拉电路以耦合到复制反相放大器的接地节点，使复制反相放大器的输出电压接近校准电压；调整提供给所选择的一个或多个候选上拉电路的候选上拉电压，以及调整提供给所选择的一个或多个候选下拉电路的候选下拉电压以使输出电压进一步接近校准电压；将调整后的候选上拉电压和调整后的候选下拉电压存储在寄存器中。
在一些实施例中，复制反相放大器可以是第一反相放大器或第二反相放大器的复制电路。
在一些实施例中，进行校准过程可以包括以固定时间间隔重复地进行校准过程。
在一些实施例中，固定时间间隔可以是100ms。
在一些实施例中，向电压节点提供上拉电压可以包括：将所选择的一个或多个候选上拉电路耦合到电压节点；通过所选择的一个或多个候选上拉电路向电压节点提供调整后的候选上拉电压。向接地节点提供下拉电压可以包括：将所选择的一个或多个候选下拉电路耦合到接地节点；通过所选择的一个或多个候选下拉电路向接地节点提供调整后的候选下拉电压。
本发明的另一方面是一种输入相关偏移电压补偿方法，适用于放大器电路。该方法可以包括：通过与放大器电路耦合的控制电路，将放大器电路的第一节点与放大器电路的第二节点连接，以使第一节点和第二节点上的电压收敛。通过控制电路将第一节点与第二节点分开；确定补偿时间；在补偿时间内开启放大器电路以生成第一信号和第二信号，其中第一信号在第一节点生成，第二信号在第二节点生成；以及通过控制电路将第一信号布线到第二节点，并将第二信号布线到第一节点，以补偿放大器电路的输入相关偏移电压。
在一些实施例中，确定补偿时间可以包括：基于放大器电路的跨导、位线电阻和放大器电路的位线寄生电容确定补偿时间。
在一些实施例中，在上述方法中，确定补偿时间可以包括：建立补偿时间的查找表，该查找表包括多个补偿持续时间，每个补偿持续时间对应于一个特定条件；确定当前条件；通过在查找表中查找与当前条件对应的补偿持续时间来确定补偿时间。
在一些实施例中，在补偿时间内开启放大器电路以生成第一信号和第二信号可以包括：通过向放大器电路提供上拉电压和下拉电压来开启放大器电路。上述方法还可包括进行校准过程以确定上拉电压和下拉电压。
在一些实施例中，上述方法还可以包括：分别在第一节点和第二节点接收用于放大的输入信号对。输入信号对可以分别与第一节点上的第二信号和第二节点上的第一信号叠加。
本发明的另一方面涉及一种操作感测放大器电路的方法。感测放大器电路可以通过第一位线开关电路连接到第一位线，并且通过第二位线开关电路连接到第二位线。感测放大器电路可以被配置为放大施加在第一位线和第二位线之间的电压信号。该方法可以包括：当感测放大器电路放大电压信号时，通过操作第一位线开关电路和第二位线开关电路将感测放大器电路与第一位线和第二位线断开；使感测放大器电路与第一位线和第二位线保持断开预定时间段；通过操作第一位线开关电路和第二位线开关电路，将感测放大器电路与所述第一位线和第二位线重新连接。
在一些实施例中，在上述方法中，将感测放大器电路与第一位线和第二位线重新连接可以包括：通过将第一位线开关电路和第二位线开关电路中的每一个设置为部分导通状态，将感测放大器电路与第一位线和第二位线重新连接。
本发明的另一方面是一种存储器操作方法，适用于存储器。该方法可以包括：对布置在存储器的字线的第一侧的多个放大器电路执行上述的输入相关偏移电压补偿方法；以及对布置在存储器的字线的相对于第一侧的第二侧上的多个放大器电路执行上述的输入相关偏移电压补偿方法。
本发明的另一方面是提供一种输入相关偏移电压补偿方法，适用于具有第一子电路和第二子电路且具有输入相关偏移电压的放大电路。该方法可以包括：响应于电压信号，由第一子电路在放大电路的第一I/O上生成第一信号，以及由第二子电路在放大电路的第二I/O上生成第二信号。第一信号和第二信号之间的差值可以反映电路中的输入相关偏移电压。该方法还可以包括通过耦合到放大电路的补偿电路将第一信号连接到第二I/O，并且将第二信号连接到第一I/O以补偿输入相关偏移电压。
在一些实施例中，补偿电路可以包括：第一开关电路、第二开关电路、第三开关电路和第四开关电路。第一开关电路的第一端可以在第一I/O处连接到第二开关电路的第一端，第三开关电路的第一端可以在第二I/O处连接到第四开关电路的第一端。第一开关电路的第二端可以在第二子电路的输出处连接到第四开关的第二端，并且第二开关电路的第二端可以在第一子电路的输出端连接到第三开关电路的第二端。由第一子电路在放大电路的第一I/O上生成第一信号和由第二子电路在放大电路的第二I/O上生成第二信号可以包括：通过操作第一开关电路、第二开关电路、第三开关电路和第四开关电路，由第一子电路在第一I/O上生成第一信号以及由第二子电路在第二I/O上生成第二信号。
应当理解，前面的一般描述和下面的详细描述都只是示例性和说明性的，而不是对本发明的限制。
附图说明
包含在说明书中并构成说明书一部分的附图示出了与本发明一致的实施例，并且与说明书一起用于解释所公开的原理。显然，这些附图仅展示了本发明的部分实施例，本领域普通技术人员在没有做出创造性劳动前提下，可以获得其他实施例的附图。
图1A示出了一种传统的感测放大器电路。
图1B和1C分别示出了包含失配的感测放大器电路和包括无失配感测放大器电路、输入相关偏移电压源和输入参考偏移电流源的等效电路的电路图。
图2A、2B和2C示出了根据本发明实施例的感测放大器电路的不同操作阶段。
图3示出了根据本发明实施例的存储器的示意图。
图4示出了根据本发明实施例的用于补偿感测放大器电路的输入相关偏移电压的方法的流程图。
图5A和5B示出了根据本发明一个或多个实施例的感测放大器电路的第一位线和第二位线上的电压波形的示意图。
图6A和6B分别示出了图5A的区域A和区域B的放大图。
图6C和6D示出了根据本发明一个或多个实施例的感测放大器电路的第一位线和第二位线上的电荷密度分布的示意图。
图7A和7B示出了根据本发明一个或多个实施例的感测放大器电路的第一位线和第二位线上的电压波形的示意图。
图8示出了根据本发明实施例的校准电路的示意图。
图9示出了根据本发明实施例的校准过程的流程图。
图10A示出了根据本发明实施例确定补偿时间的电路的示意图。
图10B示出了根据本发明实施例确定补偿时间的方法的流程图。
图11示出了根据本发明实施例的包括跨导补偿电路的感测放大器电路的示意图。
图12A和12B示出了根据本发明一个或多个实施例的包括用于补偿位线电阻的电路的存储装置的示意图。
图13示出了根据本发明实施例的包括用于补偿位线寄生电容器的电路的存储装置的示意图。
具体实施方式
以下将参照附图更全面地描述示例性实施例。然而，这些示例性实施例可以以多种形式实现并且不应被解释为限于本发明所阐述的那些特征。相反，提供这些实施例是为了提供对本发明的全面和透彻的理解，并将示例性实施例的概念完全传达给本领域的其他技术人员。此外，所描述的特征、结构和特性可以在一个或多个实施例中以任何合适的方式组合。在以下详细描述中，阐述了许多具体细节以提供对本发明的更透彻的理解。然而，本领域技术人员将认识到，可以在没有一个或多个具体细节的情况下或使用其他方法、组件、材料等来实践各种实施例。在一些情况下，众所周知的结构、材料或操作未示出或未详细描述以避免模糊实施例的方面。
此外，附图仅用于说明本发明并且不一定按比例绘制。在整个附图中，相同的附图标记表示相同或相似的元件，因此将省略对它们的任何重复描述。图中表示的块是纯粹的功能实体，不一定对应物理上分离的实体。换言之，这些功能实体可以被实现为软件，或完全或部分地在一个或多个软件硬化模块中，或在不同的网络和/或处理器设备和/或微控制器设备中。
附图中表示的流程图仅仅是说明性的并且不一定包括所有所示的步骤。例如，这些步骤中的一些可以被划分，而一些可以至少部分地组合。因此，它们的实际执行顺序可能会因实际情况而异。
1.感测放大器电路
图1A示出了传统的感测放大器电路。如图1A所示，传统的感测放大器电路可以包括第一反相器和第二反相器。第一反相器可以包括连接在一起的第一晶体管M1和第二晶体管M2，第二反相器可以包括连接在一起的第三晶体管M3和第四晶体管M4。第一反相器的输入(节点i1)可以连接到第二反相器的输出(节点o2)，第二反相器的输入(节点i2)可以连接到第一反相器的输出(节点o1)。即，第一反相器和第二反相器可以相互交叉耦合。感测放大器电路还可以包括用于提供上拉电压的上拉电路和用于提供下拉电压的下拉电路。当从存储单元读取数据时，位线Sx和位线Sy之一可以作为感测放大器电路的输入并包含来自对应存储单元的电荷，而另一个位线作为感测操作的参考。
如图1A所示，感测放大器电路可以具有两条位线，每条位线与一个或多个存储单元相连。可以通过两条位线之一接收到感测放大器电路的输入信号，而另一条位线作为参考。在不从存储器的存储单元读取数据时，存储单元与感测放大器电路电隔离，因此没有输入信号提供给感测放大器电路。当一个存储单元被选择用于读取数据时，连接在存储单元和感测放大器电路之间的晶体管导通，导致与该存储单元相关的存储电容器连接到感测放大器电路的位线。然后存储在电容器中的电荷可以在位线上生成输入信号(即电压差)。在放大输入信号时，可以在电压节点上施加高电压，在感测放大器电路的接地节点上施加低电压，并且可以放大位线上的输入信号。然后可以通过位线将放大的信号发送到外部设备以读取存储单元的数据。
然而，感测放大器电路可能具有可能影响电路灵敏度的偏移电压。偏移电压可能由多种因素引起，包括但不限于交叉耦合反相器中对应晶体管的阈值电压之间的偏差、晶体管源/漏节点上的串联电阻之间的失配、对应的电路元件的结构尺寸之间的失配、载流子迁移率失配、衬底偏置、电导系数失配以及对应晶体管的节点电容失配。在一个示例中，偏移电压可能是由感测放大器电路中的两个反相放大器中的对应晶体管的阈值电压之间的差异引起的。例如，由于制造工艺的变化，一个反相器中的晶体管的阈值电压可能高于感测放大器电路中的耦合反相器中对应晶体管的阈值电压。因此，感测放大器电路的输入信号必须大于由偏移电压确定的最小电压裕度，以使相关存储单元中的数据被正确读取。换言之，偏移电压降低了感测放大器电路的灵敏度。在本申请中，为了描述方便，将上述所有的变化和失配统称为感测放大器电路中的“失配”。
偏移电压对感测放大器电路的影响将参照图1B和1C进一步描述。感测放大器电路中失配的存在可能会产生与被放大信号的直流分量无法区分的直流输出电压。如图1B所示的包含失配的感测放大器可以等效由理想无失配感测放大器表示，该理想无失配感测放大器，如图1C所示，具有输入参考电压源Vos(即，提供输入相关偏移电压)和输入参考电流源Ios(提供输入参考偏移电流)。在本申请中，术语“输入相关偏移电压”用于表示包含失配的感测放大器的偏移电压。
在本申请中公开了从电压补偿角度补偿感测放大器电路(即，补偿输入相关偏移电压)的方法和设备。然而，本发明在这方面不受限制。基于本申请所公开的同一发明构思，设想了从电流补偿角度补偿感测放大器电路(即，补偿输入参考偏移电流)的方法和设备，并且这些方法和设备在本申请的保护范围内。
本申请首先提出了一种用于补偿其输入相关偏移电压的感测放大器电路。图2A示出了根据本发明一实施例的感测放大器电路。下面将参照图2A详细描述该感测放大器电路。
如图2A所示，感测放大器电路可以包括用于放大电压信号的放大电路。放大电路可以包括连接到第一位线BLa的第一反相放大器和连接到第二位线BLb的第二反相放大器。放大电路可以被配置为放大施加在第一位线BLa和第二位线BLb之间的信号(例如，电压信号)。
更具体地，放大电路可以包括第一反相放大器INV1(图2A中的虚线框INV1)和第二反相放大器INV2(图2A中的虚线框INV2)。第一反相放大器INV1可以连接到第一位线BLa，第二反相放大器INV2可以连接到第二位线BLb。第一反相放大器INV1的输入可以在第一节点a处连接到第二反相放大器INV2的输出，并且第二反相放大器INV2的输入可以在第二节点b处连接到第一反相放大器INV1的输出。也就是说，第一反相放大器INV1和第二反相放大器INV2可以相互交叉耦合。第一反相放大器INV1和第二反相放大器INV2可以都连接到电压节点sapwr，并且都连接到接地节点sagnd。
在一些实施例中，如图2A所示，感测放大器电路还可以包括补偿电路，其耦合到放大电路并且被配置为补偿放大电路的输入相关偏移电压。放大电路的输入相关偏移电压可能是由放大电路中的失配引起的。在一些实施例中，输入相关偏移电压可以反映第一反相放大器INV1和第二反相放大器INV2中对应晶体管的阈值电压的差值。补偿电路可以被配置为通过向第一位线BLa和第二位线BLb进行电荷注入来补偿放大电路的输入相关偏移电压。
在一些实施例中，向第一位线BLa和第二位线BLb进行电荷注入可以包括：将由第一反相放大器INV1生成的第一电荷注入第二位线BLb；将由第二反相放大器INV2生成的第二电荷注入第一位线BLa。在第一电荷和第二电荷在位线上的分布稳定之后，第一电荷和第二电荷可以在第一位线BLa和第二位线BLb之间生成补偿电压。在本申请中，电荷“稳定”在位线上意味着电荷已经在位线上充分传播，并且将在本申请的后面部分中参考附图更详细地解释这个概念的细节。补偿电压可以基本上等于放大电路的输入相关偏移电压。在本申请中，第一电压“基本等于”第二电压意味着第一电压在第二电压的一定范围内。该范围例如可以是第二电压的±10％或±5％，本发明对此不作限制。在一个示例中，由第一电荷和第二电荷生成的补偿电压可以在感测放大器电路的输入相关偏移电压的±5％内。
第一电荷和第二电荷可以具有相同或不同的电荷量，以及相同或不同的电荷极性。本发明在这些方面不受限制。
在一些实施例中，向第一位线BLa和第二位线BLa进行电荷注入可以包括：仅将第一反相放大器INV1生成的第一电荷注入第二位线BLb，或者仅将第二反相放大器INV2生成的第二电荷注入第一位线BLa。在这些情况下，在第一电荷或第二电荷在位线上的分布稳定之后，第一电荷或第二电荷可以在第一位线BLa和第二位线BLB之间生成补偿电压，并且补偿电压可以基本上等于放大电路的输入参考失调电压。
补偿电路可以包括一个或多个电容元件。电容元件可以是能够存储电荷的元件，并且可以包括但不限于能够存储电荷的电容器、二极管、场效应晶体管(fie-effecttransistor，FET)、金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)。在一个示例中，一个或多个电容元件可以包括Ni电容器或位线寄生电容器。
在一些实施例中，如图2A所示，补偿电路可以包括第一开关电路S1、第二开关电路S2、第三开关电路S3和第四开关电路S4。第一开关电路S1的第一端可以在第一位线BLa处连接到第二开关电路的第一端，第三开关电路S3的第一端可以在第二位线BLb处连接到第四开关电路S4的第一端。第一开关电路S1的第二端可以在第一节点a处连接到第四开关电路S4的第二端，并且第二开关电路S2的第二端可以在第二个节点b处连接到第三开关电路的第二端S3。
在一些实施例中，第一开关电路S1、第二开关电路S2、第三开关电路S3和第四开关电路S4中的每一个开关电路可以是开关并且可以处于“ON”或“OFF”状态中的一种。然而，本发明不限于此。可以提供开/关开关功能的其他合适的电路可以用作开关电路。
在一些实施例中，第一开关电路S1、第二开关电路S2、第三开关电路S3和第四开关电路S4中的每一个可以使用一个或多个晶体管来实现。例如，每个开关电路可以包括N型金属氧化物半导体(NMOS)晶体管、P型金属氧化物半导体(PMOS)晶体管或传输门。在这种情况下，除了“ON”或“OFF”状态之外，开关电路还可以根据晶体管的导通状态处于中间导通状态。这些开关电路中的每一个的导通状态可以通过在相应的晶体管上，例如在相应的NMOS晶体管、PMOS晶体管或传输门上施加电压来控制。
此外，在一些实施例中，感测放大器电路还可以包括耦合到第一开关电路S1、第二开关电路S2、第三开关电路S3和第四开关电路S4的开关控制电路(图中未示出)。开关控制电路可以被配置为控制这些开关电路中的每一个的导通状态。在一个示例中，开关控制电路可以通过在每个开关电路中的对应晶体管的栅极端子上施加电压来控制这些开关电路中的每个开关电路的导通状态。
参考图2A，在一些实施例中，第一反相放大器INV1可以包括第一晶体管M1和第二晶体管M2。第一晶体管M1和第二晶体管M2中的每一个可以具有第一端子、第二端子和栅极端子。第一晶体管M1的第二端和第二晶体管M2的第一端都可以连接到第二节点b。第一晶体管M1的栅极端和第二晶体管M2的栅极端都可以连接到第一节点a。
第二反相放大器可以包括第三晶体管M3和第四晶体管M4。第三晶体管M3和第四晶体管M4中的每一个可以具有第一端子、第二端子和栅极端子。第三晶体管M3的第二端和第四晶体管M4的第一端都可以连接到第一节点a。第三晶体管M3的栅极端和第四晶体管M4的栅极端子都可以连接到第二节点b。第一晶体管M1的第一端和第三晶体管的第一端可以连接到电压节点sapwr，第二晶体管M2的第二端和第四晶体管M4的第二端可以连接到接地节点sagnd。
在一些实施例中，第一晶体管M1和第三晶体管M3中的每一个可以具有第一导电类型，并且第二晶体管M2和第四晶体管M4中的每一个可以具有与第一导电类型相反的第二导电类型。例如，第一晶体管M1和第三晶体管M3可以是P型晶体管，第二晶体管M2和第四晶体管M4可以是N型晶体管。
参考图2A，在一些实施例中，感测放大器电路可以设置有多个不同电压上拉能力的上拉电路，并且设置有多个不同电压下拉能力的下拉电路。可以选择多个上拉电路中的一个或多个上拉电路以耦合到电压节点sapwr，并且可以通过所选择的一个或多个上拉电路将上拉电压提供给感测放大器电路。可以选择多个下拉电路中的一个或多个以耦合到接地节点sagnd，并且可以通过所选择的一个或多个下拉电路将下拉电压提供给感测放大器电路。
在上述实施例中，第一反相放大器INV1和第二反相放大器INV2中每一个可以包括两个晶体管。然而，第一反相放大器INV1和第二反相放大器INV2也可以由其他合适的电路实现，只要这些电路可以提供反相功能。例如，第一反相放大器INV1和第二反相放大器INV2中的每一个可以包括三个或更多晶体管。本发明不限定第一反相放大器INV1和第二反相放大器INV2的具体构成。
在根据本发明的一些实施例的感测放大器电路中，第一开关电路S1和第二开关电路S2可以与第一位线BLa连接，第三开关电路S3和第四开关电路S4可以与第二位线BLb连接。通过控制每个开关电路处于“ON”或“OFF”状态，第一位线BLa和第二位线BLb可以连接到感测放大器电路的不同内部组件(例如，反相放大器)。
在一些实施例中，向第一位线BLa和第二位线BLb进行电荷注入可以包括：通过操作第一开关电路、第二开关电路、第三开关电路和第四开关电路，向第一位线BLa和第二位线BLb进行电荷注入。第一电荷和第二电荷在位线上稳定后可以在第一位线BLa和第二位线BLb之间生成补偿电压，以补偿放大电路中的输入相关偏移电压，从而使相关存储器的性能提高。
基于上述的感测放大器电路，本发明还提供一种存储器。图3示出了根据本发明实施例的存储器的示意图。如图3所示，存储器可以包括多个存储单元(图3中未示出)和多个感测放大器电路。每个感测放大器电路可以是前述任一实施例中的感测放大器电路。感测放大器电路的详细组成可以参考上述实施例中的相关部分，为简洁起见，在此不再赘述。对于多个感测放大器电路中的每一个，第一位线和第二位线中的每一个可以与多个存储单元中的其中一个连接。当从存储器中读取数据时，存储在存储单元中的数据可以被连接在其中的相应的感测放大器电路放大。多个存储单元可以通过字线(wordline,WL)连接。
在一些实施例中，多个感测放大器电路可以交替地布置在字线的第一侧和相对于第一侧的字线的第二侧。布置在字线的第一侧的每个感测放大器电路可以通过第一位线连接到多个存储单元中的其中一个，并且布置在字线的第二侧的每个感测放大器电路可以通过第二位线连接到多个存储单元中的其中一个。2.感测放大器电路的操作方法
基于上述的感测放大器电路，本发明还提出了感测放大器电路的操作方法，该方法补偿了放大电路的输入相关偏移电压。
2.1补偿放大电路中的输入相关偏移电压
图2A、2B和2C示出了根据本发明一些实施例的感测放大器电路操作方法的不同阶段的图。图4示出了根据本发明实施例的感测放大器电路操作方法的流程图。下面将参照这些附图详细描述该方法。
在一个示例中，感测放大器电路操作方法可以在图2A所示的感测放大器电路上执行。也就是说，感测放大器电路可以包括用于放大电压信号的放大电路和用于补偿放大电路的输入相关偏移电压的补偿电路。放大电路可以包括第一反相放大器INV1和第二反相放大器INV2。补偿电路可以包括第一开关电路S1、第二开关电路S2、第三开关电路S3和第四开关电路S4。感测放大器电路可以具有第一位线BLa和第二位线BLb。
感测放大器电路操作方法可以包括通过操作第一开关电路、第二开关电路、第三开关电路和第四开关电路，在第一位线BLa和第二位线BLb之间生成补偿电压，以补偿放大电路的输入相关偏移电压。
更具体地，参考图4，感测放大器电路操作方法可以包括以下步骤S410至S450。
在步骤S410中，可以提供感测放大器电路。感测放大器电路可以是上述任一实施例中的感测放大器电路。感测放大器电路的详细构成可以参考上述实施例中的相关部分，为简洁起见，在此不再赘述。
在步骤S420中，如图2A所示，第一开关电路S1、第二开关电路S2、第三开关电路S3和第四开关电路S4可以全部导通。该步骤可以称为均衡(EQ)步骤。本步骤中，由于四个开关电路全部导通，所以第一位线BLa同时连接到第一节点a和第二节点b，第二位线BLb同时连接到第一节点a和第二节点b。第四开关电路可以保持导通足够长的时间，以确保第一位线BLa、第二位线BLb、第一节点a和第二节点b上的电压收敛到一个电压电平。在该步骤中，电压节点sapwr可以被提供初始上升电压，并且接地节点sagnd可以被提供初始下降电压。
在步骤S430中，如图2B中所示，第二开关电路S2和第四开关电路S4可以断开，而第一开关电路S1和第三开关电路S3保持导通。在该步骤中，电压节点sapwr可以被提供高于初始上升电压的上拉电压，并且接地节点sagnd可以被提供低于初始下降电压的下拉电压。因此，感测放大器电路可以作为放大器工作。由于在上一步骤(即步骤S420)中，第一位线BLa、第二位线BLb、第一节点a和第二节点b上的电压已经收敛到一个电压电平，第一位线BLa和第二位线BLb没有任何外部输入。因此，第一位线BLa和第二位线BLb之间的电压差可以反映放大电路中的输入相关偏移电压(例如，第一反相放大器INV1和第二反相放大器INV2中对应晶体管的阈值电压之间的差值)。本步骤中，第一反相放大器INV1和第二反相放大器INV2可以相互交叉耦合。
在补偿时间(Time of compensation，Toc)内，第一开关电路S1和第三开关电路S3可以保持导通。通过选择合适的Toc，Toc结束时的第一位线BLa和第二位线BLb之间的电压差，称为补偿电压，其可以达到期望的电压电平。在一些实施例中，期望的电压电平可以是反映放大电路的输入相关偏移电压的电压电平。在一些实施例中，放大电路的输入相关偏移电压可以是第一反相放大器INV1和第二反相放大器INV2中相应晶体管的阈值电压之间的差值，并且补偿电压可以反映阈值电压之间的差值。例如，补偿电压可以基本上等于输入相关偏移电压。然而，期望的电压电平可以是取决于具体需要的任何其他值，并且本发明在这方面不受限制。
上述步骤S430也可以理解为充电过程，其中补偿电路进行充电操作以将电荷注入第一位线BLa和第二位线BLb中的至少一个。在完成充电操作后，注入第一位线BLa和/或第二位线BLb的电荷可以在位线上稳定，并且在此期间第一位线BLa和第二位线BLb的近端之间的电压差可以减小。因此，为了充分补偿输入相关偏移电压，第一位线BLa和第二位线BLb的近端之间的电压差可以大于在充电操作结束时放大电路的输入相关偏移电压。例如，电压差可能比充电操作结束时的输入相关偏移电压大10％-40％。因此，在注入到第一位线BLa和第二位线BLb的电荷在位线上稳定之后，位线近端处的所得电压差可以基本上等于输入相关偏移电压。
接下来，在步骤S440中，可以将第一开关电路S1和第三开关电路S3断开，从而使四个开关电路全部关断。因此，补偿电压可以保持在第一位线BLa和第二位线BLb。在该步骤中，电压节点sapwr的电压可以恢复到初始的上升电压，接地节点sagnd的电压可以恢复到初始的下降电压。
接下来，如图2C所示，在步骤S450中，第二开关电路S2和第四开关电路S4可以导通，而第一开关电路S1和第三开关电路S3保持断开。本步骤中，电压节点sapwr可以被提供上拉电压，接地节点sagnd可以被提供下拉电压，并且感测放大器电路可以放大第一位线BLa和第二位线BLb之间的输入信号。
图5A和5B示出了根据本发明的一个或多个实施例的感测放大器电路的第一位线BLa的电压和第二位线BLb的电压的波形图。下面将结合这些附图进一步描述感测放大器电路的操作方法，以充分了解该感测放大器电路的补偿能力。
参考图4和图5A，在步骤S420中，对应图5A中的时间EQ，第一开关电路S1、第二开关电路S2、第三开关电路S3、第四开关电路S4均导通(如图2A所示)。第一位线BLa和第二位线BLb的电压可以收敛到一个电压。
在步骤S430中，对应于图5A中的时间Com开始，第二开关电路S2和第四开关电路S4断开，而第一开关电路S1和第三开关电路S3保持导通(如图2B所示)。此时，电压节点sapwr可以被提供上拉电压，接地节点sagnd可以被提供下拉电压，因此感测放大器可以作为放大器工作并且放大电压差值(例如，在反相放大器中相应晶体管的阈值电压之间的差值)。电压差值可以反映为第一位线BLa和第二位线BLb上的电压差值。输入相关偏移电压越大，第一位线BLa和第二位线BLb上的电压将越快发散。
在步骤S430中，在Toc持续时间内，第二开关电路S2和第四开关电路S4可以保持断开，并且第一开关电路S1和第三开关电路S3可以保持导通。在此期间，如图5A所示，第一位线BLa的电压和第二位线BLb的电压继续发散，从而放大感测放大器电路中的电压差值。
接下来，在步骤S440中，对应图5A中的时间Com结束，将四个开关电路全部断开，并且可以保持第一位线BLa和第二位线BLb上的电压差值(补偿电压)。在一些实施例中，放大电路的输入相关偏移电压可以是第一反相放大器和第二反相放大器中对应晶体管的阈值电压之间的差值。通过选择合适的Toc，补偿电压可以反映阈值电压之间的差值。例如，补偿电压可以具有与阈值电压之间的差值基本相同的幅度。
如图5A所示，补偿电压可以保持在第一位线BLa和第二位线BLb上，直到用于读取其上数据的对应于感测放大器电路的特定存储单元被选择(对应于图5A中的时间电荷共享)。访问存储器单元可导致存储器单元的电容器与位线电容器之间的电荷共享。电荷共享可以导致对应于存储单元的位线上的电压对于存储的逻辑1增加或者对于存储的逻辑0减少。在读取存储单元时，两条位线之间的电压差，即信号电压Vsig，可能取决于存储单元的电容Cmbit、位线的等效电容CBL以及在访问之前存储在存储单元上的电压Vcell，可以表示为：
Figure BDA0003657757460000211
在这种情况下，如图5A所示，当存储单元被访问时(即，在时间电荷共享时)，第一位线BLa和第二位线BLb之间的电压差值可能开始变化，最终可能导致ΔV的电压变化。
在步骤S450中，第二开关电路S2和第四开关电路S4导通，而第一开关电路S1和第三开关电路S3保持断开(如图2C所示)。在该步骤中，从图5A中的放大开始(Firing)时间开始，电压节点sapwr可以被提供上拉电压，接地节点可以被提供下拉电压，并且感测放大器电路可以放大第一位线BLa和第二位线BLb之间的电压差。提供给感测放大器电路的电压差值是叠加在补偿电压上的信号电压Vsig。由于补偿电压可以反映放大电路中的输入相关偏移电压(例如，补偿电压可以具有与输入相关偏移电压基本相同的幅度)，所以感测放大器电路的输入相关偏移电压可以被补偿。
图5B示出了根据本发明另一实施例的感测放大器电路的第一位线BLa上的电压和第二位线BLb的电压的波形图。图5B与图5A相似，只是图5B的感测放大器电路具有与图5A不同的失配。因此，在补偿时间(即，Toc)期间，第一位线BLa上的电压和第二位线BLb上的电压可能与图5A所示的对应电压不同地发散。如图5A和5B所示，在本发明的感测放大器电路操作方法中，第一位线BLa和第二位线BLb之间的补偿电压可以反映感测放大器电路中特定的输入相关偏移电压，因此通过选择合适的Toc，可以自动补偿感测放大器电路中的输入相关偏移电压。
如图2A、2B和2C所示，在本发明的感测放大器电路操作方法中，在信号放大阶段，第一位线BLa和第二位线BLa中的至少一个可以通过补偿电路连接到第一反相放大器INV1和第二反相放大器INV2的输出之一。在偏移补偿阶段期间，该第一位线BLa和第二位线BLb中的至少一个可以连接到第一反相放大器INV1和第二反相放大器INV2的输出中的另一个。也就是说，在信号放大阶段和偏移补偿阶段期间，第一位线BLa和第二位线BLb中的至少一个将连接到不同反相放大器的输出。另外，在偏移补偿阶段期间，感测放大器电路作为放大器来放大由感测放大器电路中的失配引起的电压，因此在偏移补偿阶段感测放大器电路的增益大于1。在信号放大阶段期间，第一反相放大器INV1的输出可以连接到第一位线BLa，第二反相放大器INV2的输出可以连接到第二位线BLb，而在偏移补偿阶段，第一反相放大器INV1的输出可以连接到第二位线BLb，第二反相放大器INV2的输出可以连接到第一位线BLa。
在上述本发明的感测放大器电路操作方法中，首先将所有四个开关电路导通足够长的时间以使第一位线BLa、第二位线BLb、第一节点a和第二节点b上的电压收敛到一个电压电平。然后，第二开关电路和第四开关电路断开，而第一开关电路和第三开关电路保持导通，持续时间为Toc。在该步骤中，感测放大器电路中的失配(例如，对应晶体管的阈值电压的差值)可能导致第一位线BLa和第二位线BLb之间的电压差值(即，补偿电压)。通过选择合适的Toc，补偿电压可以反映放大电路的输入相关偏移电压(例如，补偿电压可以具有与阈值电压的差值基本相同的幅度)。然后将第一开关电路和第三开关电路断开，以保持第一位线BLa和第二位线BLb上的补偿电压。当第二开关电路和第四开关电路随后导通以放大输入信号时，输入信号叠加在补偿电压上，从而可以补偿放大电路的输入相关偏移电压。因此，相关存储器的性能可以提高。
位线的固有电特性，例如位线电阻RBL和位线寄生电容CBL，可能会影响位线上的电压。本发明的感测放大器电路操作方法考虑了这些影响，从而提高了输入相关偏移电压补偿的精度。图6A和6B分别示出了图5A的区域A和区域B的放大图。图6C和6D示出了根据本发明的一个或多个实施例的感测放大器电路的第一位线和第二位线上的电荷密度分布的图。下面将参照这些附图进一步描述感测放大器电路的操作方法。
参考图6A，在Toc(即，Com结束)之后，由于电荷沿第一位线BLa的传播，第一位线BLa处的电压(即，第一位线BLa连接到感测放大器电路的节点处的电压)可以从电荷电压开始逐渐减小到稳定电压(即，从V1_电荷到V1_稳定)。电压下降的量(即，V1_电荷-V1_稳定)可以由注入第一位线BLa的总电荷和第一位线BLa的电子特性(例如，位线寄生电容CBL)来确定。相应地，图6C示出了紧接在Toc之后，第一位线BLa上的电荷密度分布被正向校正为到感测放大器电路的距离(由图6C的横轴表示)。也就是说，第一位线BLa的一部分越靠近感测放大器电路，其上的电荷密度就越高。随着电荷沿第一位线BLa的传播，第一位线BLa上的电荷密度分布最终将稳定到近似恒定的分布(图6C中的“稳定”线)。与第一位线BLa上的类似，第二位线BLb上的电压和电荷密度分布在Toc之后可能会经历类似的变化，分别参见图6B和6D。
在一些实施例中，考虑到位线上的电荷传播，紧接在Toc之后的第一位线和第二位线上的电压可能大于(就幅度而言)补偿输入相关偏移电压所需的电压。
在一些实施例中，当补偿电路被配置为通过将电荷注入到第一位线和第二位线来补偿输入相关偏移电压时，可以基于可以补偿输入相关偏移电压的第一位线BLa和第二位线BLa上的稳定电压(即，分别是V1_稳定和V2_稳定)确定注入位线的电荷(即，第一电荷和第二电荷)。可以基于第一位线BLa和第二位线BLb的电子特性来确定第一电荷和第二电荷。更具体地说，它们可以基于包括但不限于与第一位线BLa和第二位线BLb相关联的位线电阻RBL和位线寄生电容CBL的因素来确定。在一些实施例中，可以建立数学模型来描述用于补偿输入相关偏移电压的注入电荷与第一位线BLa和第二位线BLb的电子特性之间的关系。然后可以基于该数学模型确定第一电荷和第二电荷。注入的电荷可以通过其他方法确定，本发明不限于此。通过考虑位线上的电荷传播及其引起的电压偏差，该方法提高了输入相关偏移电压补偿的精度。
需要注意的是，图6A、6B、6C和6D示出了在一个特定补偿场景(即，图5A所示的补偿场景)中第一位线BLa和第二位线BLa上的电压和电荷密度分布的示意图。基于类似的原理，可以获得在其他补偿场景(例如，图5B所示的补偿场景)上位线上的电压和电荷密度分布。为简洁起见，此处省略对这些补偿场景的详细描述。
基于上述感测放大器电路的操作方法，本发明还提供了一种存储器操作方法。该操作方法中的存储器可以包括字线、连接到字线的多个存储单元、以及多个感测放大器电路，每个感测放大器电路连接多个存储单元其中之一。每个感测放大器电路可以是上述任一实施例的感测放大器电路。感测放大器电路的详细组成可以参考上述实施例中的相关部分，为简洁起见，在此不再赘述。
多个感测放大器电路可以交替地布置在字线的第一侧和与第一侧相对的字线的第二侧上。布置在字线的第一侧的感测放大器电路的每一个均可以使第一位线连接到对应的存储单元，布置在字线的第二侧的感测放大器电路每一个均可以使第二位线连接到对应的存储单元。
存储器操作方法还可以包括：对布置在字线的第一侧上的每个感测放大器电路执行感测放大器操作方法；接着，对布置在字线的第二侧的每个感测放大器电路执行感测放大器操作方法。感测放大器的操作方法可以是上述实施例中描述的方法，为简洁起见，此处省略对感测放大器的操作方法的详细描述。
在上述存储器操作方法中，首先对位于字线第一侧的感测放大器电路执行补偿感测放大器电路的输入相关偏移电压的操作方法，然后位于字线的第二侧的感测放大器电路执行补偿感测放大器电路的输入相关偏移电压的操作方法。因此，位于字线不同侧的感测放大器电路之间的干扰即使不能消除，也可以减少。
2.2更快读取速度的控制开关电路
上述感测放大器电路操作方法还可以包括控制感测放大器电路的开关电路的导通状态以提高存储单元中数据的读取速度的方法。图7A和7B示出了根据本发明的一个或多个实施例的感测放大器电路的第一位线和第二位线上的电压波形的示意图。下面将参照这些附图详细描述这些方法。
在一些实施例中，控制感测放大器电路的开关电路的导通状态的方法可以在上述感测放大器电路操作方法之后进行。更具体地说，该方法可以在上述方法的步骤S450之后进行(即，在第二开关电路和第四开关电路导通之后)。
在一些实施例中，其中一种方法可以包括：在步骤S450之后，通过操作第二开关电路和第四开关电路将感测放大器电路与第一位线和第二位线断开；使感测放大器电路与第一位线和第二位线保持断开预定时间段；通过操作第二开关电路和第四开关电路，将感测放大器电路与第一位线和第二位线重新连接。下面将更详细地描述该方法。
参考图7A，在第二开关电路和第四开关电路被导通以放大输入电压信号(例如，ts)之后，第一位线BLa和第二位线BLb可以与感测放大器电路断开。这可以通过断开第二开关电路和第四开关电路来完成。当位线从感测放大器电路断开时，位线电阻RBL和与位线相关的位线寄生电容CBL与感测放大器电路断开。因此，电压信号可以比位线连接时更快地放大。第二开关电路和第四开关电路可以在预定时间段内保持断开(图7A中的Δt)。该预定时间段可以根据具体需要确定，本发明对此不作限定。然后可以导通第二开关电路和第四开关电路以将位线重新连接到感测放大器电路。
如图7A所示，在位线断开的时间段内(即，在ts和te之间)，电压信号可以比位线连接时更快地放大。因此，第一位线和第二位线上的电压可以比位线没有断开时更快地达到相应的目标值(例如，图7A中的tr1和tr0)。因此，通过将第一位线和第二位线与感测放大器电路断开预定时间段，感测放大器电路可以更快地将输入电压信号放大到期望的幅度，从而提高相应存储单元的读取速度。
如图7A所示，当第一位线BLa和第二位线BLb重新连接到感测放大器电路时(即，在te时)，由于位线电阻RBL和位线寄生电容CBL重新连接到感测放大器电路，电压可能会暂时拉回，但这是不被希望的，因为它延长了读取时间。为了解决这一不足，在将感测放大器电路与第一位线BLa和第二位线BLb重新连接时，不是完全导通第二开关电路和第四开关电路(即，将它们设置为100％导通状态)，而是可以将第二开关电路和第四开关电路设置为部分导通状态，以减小位线电阻和位线寄生电容的不利影响。图7B示出了当第二开关电路和第四开关电路重新连接到感测放大器电路时设置为部分导通状态时的电压波形。如图7B所示，当第一位线BLa和第二位线BLb重新连接，并且第二开关电路和第四开关电路的每一个都处于部分导通状态(即te时)时，当与图7A中的相比时，第一位线BLa和第二位线BLb的电压被拉回较少。因此可以实现更快的读取速度。
在一些实施例中，上述控制感测放大器电路的开关电路的导通状态的方法也可以在不首先执行上述感测放大器电路操作方法的情况下在感测放大器电路上执行。更具体地，该方法可以在通过第一位线开关电路连接到第一位线并且通过第二位线开关电路连接到第二位线的感测放大器电路上执行。感测放大器电路可以被配置为放大施加在第一位线和第二位线之间的电压信号。
其中一种方法可以包括：在感测放大器电路放大电压信号时，通过操作第一位线开关电路和第二位线开关电路将感测放大器电路与第一位线和第二位线断开；使感测放大器电路与第一位线和第二位线保持断开预定时间段；通过操作第一位线开关电路和第二位线开关电路，将感测放大器电路与第一位线和第二位线重新连接。
在一些实施例中，在上述方法中，当将感测放大器电路与第一位线和第二位线重新连接时，第一位线开关电路和第二位线开关电路中的每一个可以设置为部分导通状态。
2.3对电压牵引能力的变化的校准
本发明还提供一种校准电路，用于执行校准操作以确定感测放大器电路的上拉电路、下拉电路、上拉电压(Vpup)和下拉电压(Vpdn)。图8示出了根据本发明实施例的感测放大器电路的校准电路。
如图8所示，校准电路可以包括复制反相放大器。复制反相放大器可以包括第一复制晶体管M10和第二复制晶体管M20。复制的反相放大器可以是上述第一反相放大器的复制。也就是说，在复制反相放大器中，第一复制晶体管M10和第二复制晶体管M20可以分别是上述感测放大器电路中的第一晶体管M1和第二晶体管M2的复制。在一些实施例中，复制的反相放大器可以是上述感测放大器电路中的第二反相放大器的复制。复制的反相放大器可以根据具体需要为其他合适的电路，其电子特性可以与第一反相放大器或第二反相放大器相同或不同。本发明在这方面不受限制。
在一些实施例中，在复制反相放大器中，第一复制晶体管M10和第二复制晶体管M20中的每一个可以具有第一端子、第二端子和栅极端子。第一复制晶体管M10的栅极端子可以在输出节点z处连接到第二复制晶体管M20的栅极端子。第一复制晶体管M10的第二端子可以与第二复制晶体管M20的第一端子连接，第一复制晶体管M10的第一端子可以连接到电压节点sapwr0，并且第二复制晶体管的第二端子M20可以连接到接地节点sagnd0。
电压节点sapwr0可以设置有多个具有不同电压上拉能力的上拉电路，接地节点可以设置有多个具有不同电压下拉能力的下拉电路。可以选择多个上拉电路中的一个或多个上拉电路耦合到电压节点sapwr0，并且可以选择多个下拉电路中的一个或多个下拉电路耦合到接地节点sagnd0。可以通过所选择的一个或多个上拉电路向复制反相放大器提供上拉电压，并且可以通过所选择的一个或多个下拉电路向复制反相放大器提供下拉电压。
如图8所示，在一些实施例中，多个上拉电路可以是三个具有不同电压上拉能力的上拉电路，多个下拉电路可以是三个具有不同电压下拉能力的下拉电路。
输出节点z处的复制反相放大器的输出电压可以被发送到反馈电路。可以将校准电压提供给反馈电路以与输出电压进行比较。校准电压可以是节点z处的期望电压。在一个示例中，校准电压可以是源电压VH的一半(即，1/2VH)。反馈电路的输出可以提供给校准控制电路。校准控制电路可基于校准电压与输出电压的比较结果，调整上拉电压Vpup与下拉电压Vpdn，以使输出电压调向校准电压。
图9示出了根据本发明实施例的校准过程的流程图。下面将参照图9描述校准过程。
如图9所示，校准过程可以包括以下步骤S910至S930。
在步骤S910中，根据校准电压，可以从多个候选上拉电路中选择一个或多个候选上拉电路，并且可以从多个候选下拉电路中选择一个或多个候选下拉电路。可以选择一个或多个候选上拉电路和一个或多个候选下拉电路以使输出节点z处的输出电压接近校准电压。更具体地，可以基于它们在输出节点z处产生的输出电压比候选上拉电路和候选下拉电路的任何其他组合更接近校准电压来选择候选上拉电路和候选下拉电路。在该步骤中，可以向所选择的一个或多个候选上拉电路提供候选上拉电压Vpup，并且可以向所选择的一个或多个候选下拉电路提供候选下拉电压Vpdn。
在步骤S920中，可以调整上拉电压Vpup和下拉电压Vpdn以使输出电压进一步接近校准电压。
在步骤S930中，调整后的上拉电压Vpup和调整后的下拉电压Vpdn可以保存在一个或多个寄存器中。
存储在一个或多个寄存器中的候选上拉电压Vpup和候选下拉电压Vpdn可用于上述用于补偿感测放大器电路的输入相关偏移电压的方法中。也就是说，在上述方法中，向电压节点提供上拉电压可以包括：将所选择的一个或多个候选上拉电路耦合到电压节点；并通过所选择的一个或多个候选上拉电路向电压节点提供调整后的候选上拉电压。向接地节点提供下拉电压可以包括：将选择的一个或多个候选下拉电路耦合到接地节点；通过所选择的一个或多个候选下拉电路向接地节点提供调整后的候选下拉电压。
此外，对于包括多个感测放大器电路(即，SA阵列)的存储器，存储在一个或多个寄存器中的候选上拉电压和候选下拉电压可以用作上拉电压和下拉电压，分别用于多个读出放大器电路中的每一个。
在一些实施例中，校准电路还可以包括定时单元，用于设置固定的时间间隔，校准电路还可以用于以固定的时间间隔重复执行校准过程。因此，上拉电压Vpup和下拉电压Vpdn可以根据变化的条件(例如，温度)或操作需要而周期性地调整。在一些实施例中，固定的时间间隔可以是100ms。
在上述校准过程中，通过从多个候选上拉电路中选择一个或多个合适的上拉电路，从多个候选下拉电路中选择一个或多个合适的下拉电路，并通过调整上拉电压Vpup和下拉电压Vpdn，复制的反相放大器的输出电压可以尽可能接近校准电压(例如，1/2VH)。因此，可以补偿上拉电路和下拉电路的电压牵引能力之间的差异。
3.补偿时间(Toc)的确定
可以选择上述补偿过程的Toc，使得在步骤S430结束时第一位线BLa和第二位线BLb之间的电压差值(即，补偿电压)可以反映感测放大器电路的输入相关偏移电压，以便输入相关偏移电压可以得到适当的补偿。例如，电压差值可以具有与输入相关偏移电压基本相同的幅度。
Toc可以基于各种因素来确定，包括但不限于作为整体的感测放大器电路的跨导Gm、位线电阻RBL和位线寄生电容CBL。也就是说，Toc可以通过以下等式确定：
Toc＝f(Gm,RBL,CBL)
在一些实施例中，当确定Toc时，可以考虑位线上的电荷传播，并且可以确定Toc，使得注入到第一位线BLa和第二位线BLa的电荷可以在位线上完全传播之后，在位线之间生成补偿电压，以补偿输入相关偏移电压。
可以通过不同的方法确定感测放大器电路的Toc。在一个实施例中，可以通过首先建立数学模型以获得Toc的解析解，然后基于解析解计算Toc来确定Toc。在另一个实施例中，Toc可以通过Toc的查找表获得。更具体地说，可以首先根据实验数据建立不同条件下的Toc查找表。查找表可以包括多个补偿持续时间，每个补偿持续时间对应于一个特定条件(即，当诸如跨导Gm、位线电阻RBL和位线寄生电容CBL的每个因素处于特定值时)。然后，可以确定当前条件。当前条件可以包括上述因素中的每一个的当前值，其可以包括但不限于跨导Gm、位线电阻RBL和位线寄生电容器CBL。然后可以通过在查找表中查找与当前条件对应的补偿持续时间来确定Toc。
图10A示出了根据本发明实施例的确定补偿时间的电路的示意图。参考图10A，确定补偿时间的电路可以是反馈电路，并且可以包括感测放大器(SA)电路、确定电路、一个或多个计数器/寄存器、延迟生成电路和开关控制电路。SA电路的输出可以提供给确定电路，确定电路可以基于输出和预定条件确定是否已经达到期望的补偿时间。确定电路可以连接到一个或多个计数器/寄存器，该计数器/寄存器可以进一步连接到延迟生成电路。一个或多个计数器/寄存器和延迟生成电路可根据确定电路的输出生成延迟信号，延迟信号可发送至开关控制电路，开关控制电路可基于延迟信号应用于SA电路的Toc。
图10B示出了根据本发明实施例的确定补偿时间的方法的流程图。参考图10B，确定补偿时间的方法可以包括以下步骤S1010至S1070。
在步骤S1010中，可以对感测放大器(SA)电路进行均衡(EQ)处理。也就是说，SA电路可以使其两条输入位线连接以复位SA电路。
在步骤S1020中，分离SA电路的两条输入位线，可选择其中一条输入位线读取其上的数据(例如0或1)。
在步骤S1030中，可以对SA电路进行EQ处理以复位SA电路。
在步骤S1040中，在EQ处理之后，可以从一个补偿时间序列(Ti,i＝1、2、...)中选择一个补偿时间Ti并将其应用于SA电路。
在步骤S1050中，在Toc之后，可以读取所选择的输入位线上的数据。
在步骤S1060中，可以将从选择的输入位线读取的数据与在步骤S1020中读取的数据进行比较，以确定是否发生了变化(即，从0变为1，或从1变为0)。
如果数据已经改变，则该方法完成，并且Ti是确定的补偿时间(图10B中的步骤S1070)。如果数据没有变化，则返回步骤S1030，可以选择另一个补偿时间，重复步骤S1030至S1060，直到发生数据变化。
在一些实施例中，补偿时间序列(Ti,i＝1、2、...)可以包括补偿时间的多个单调递增或递减值。
4.恒定Toc补偿电路
感测放大器电路的跨导Gm、位线电阻RBL和位线寄生电容CBL可能会随着改变的条件(例如，温度)而改变，这可能会影响Toc并因此影响补偿的准确性。
本发明进一步提供了电路和相关方法，用于分别对感测放大器电路的跨导Gm、位线电阻RBL和位线寄生电容器CBL提供补偿，以适应变化的条件，从而使放大器电路的Toc可能保持相对不变。
图11示出了根据本发明的一些实施例的包括跨导补偿电路的感测放大器电路的示意图。如图11所示，在一些实施例中，具有跨导补偿电路的感测放大器电路可以包括耦合到感测放大器电路(SA电路)的跨导补偿电路。在一些实施例中，跨导补偿电路可以耦合到感测放大器电路的上拉电路和下拉电路，并且被配置为为感测放大器电路的上拉电路和下拉电路提供补偿电流。跨导补偿电路可以包括感测温度的温度传感器，并被配置为根据感测到的温度向感测放大器电路的上拉电路和下拉电路提供补偿电流。
在一些实施例中，跨导补偿电路可以包括两个恒定Gm电路，每个电路分别与感测放大器电路的上拉电路和下拉电路耦合。也可以使用其他可以根据外部条件调整感测放大器电路跨导的电路，本发明对此不作限制。
图12A和12B示出了根据本发明一些实施例的包括用于补偿位线电阻的电路的存储器的示意图。图13示出了根据本发明实施例的包括用于补偿位线寄生电容的电路的存储器的示意图。下面将参考这些附图来描述这些存储器。
在一个示例中，存储器可以包括字线、连接到字线的多个存储单元和多个感测放大器电路，每个感测放大器电路连接到多个存储单元的其中一个。这里的感测放大器电路可以是上述任一实施例中的感测放大器电路。感测放大器电路的详细组成可以参考上述实施例中的相关部分，为简洁起见，在此不再赘述。
在一些实施例中，在存储器中，多个感测放大器电路中的每一个中的第一开关电路、第二开关电路、第三开关电路和第四开关电路中的每一个包括N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)晶体管、P型金属氧化物半导体(P-typemetal-oxide-semiconductor，PMOS)晶体管或传输门。
在一些实施例中，存储器可以包括虚拟位线，该虚拟位线被配置为生成偏置电压，该偏置电压施加在多个感测放大器电路中的每一个中的第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个上。偏置电压可以控制相应开关电路的导通状态。
在一些实施例中，如图12A所示，在存储器中，每个存储单元可以通过输入晶体管连接到对应的感测放大器电路。该存储器还可以包括耦合到输入晶体管和控制电路中的至少一个的虚拟位线。控制电路可以被配置为生成控制信号(例如，偏置电压VBIAS1)，该控制信号可以通过虚拟位线施加在输入晶体管中的至少一个上以调整该至少一个输入晶体管的电阻。通过根据变化的外部条件调整该至少一个输入晶体管的电阻，可以补偿连接到每个开关电路的位线电阻RBL。
如图12B所示，在另一示例中，每个存储单元可以通过可调电阻器连接到对应的感测放大器电路。存储器还可以包括耦合到可调电阻器和电阻控制电路中的至少一个的虚拟线。电阻控制电路可以被配置为生成电阻控制信号。虚拟位线可以被配置为将电阻控制信号传输到至少一个可调电阻器，以控制至少一个可调电阻器的电阻。通过根据变化的条件调整至少一个可调电阻器的电阻，可以调整连接在感测放大器电路的每条位线上的电阻以补偿变化的位线电阻RBL。
在一些实施例中，存储器可以与参考电阻器连接，参考电阻器可以是标准电阻器，其在特定条件下的电阻已经被准确地确定。可调电阻器的电阻可以根据当前条件下参考电阻器的测量电阻进行调整，以补偿变化的位线电阻RBL。在一个示例中，参考电阻器可以连接在分压电路中，并且可以通过测量参考电阻器上的电压来确定当前条件下参考电阻器的电阻。也可以采用其他合适的方法来测量参考电阻器在当前条件下的电阻，本发明对此不作限制。
如图13所示，在另一示例中，每个存储单元可以通过可调电容器连接到对应的感测放大器电路。在一些实施例中，可调电容器可以是PN结电容，其电容可以通过施加在PN结栅极节点上的电压来调节。在一些实施例中，可调电容器可以包括多个彼此串联或并联的电容器。电容调整电路可以与多个电容器耦合，并且可以被配置为从多个电容器中选择一个或多个电容器连接到感测放大器电路，从而调整可调电容器的电容。
存储器还可以包括耦合到可调节电容器和电容控制电路中的至少一个的虚拟位线。电容控制电路可以被配置为生成电容控制信号。虚拟位线可以被配置为将电容控制信号传输到至少一个可调电容器，以控制至少一个可调电容器的电容。在一示例中，可以将电容控制信号提供给对应的电容调整电路以调整至少一个可调电容器的电容。通过根据变化的外部条件调整至少一个可调电容器的电容，可以调整连接在感测放大器电路的每条位线上的电容以补偿位线寄生电容CBL。
在一些实施例中，存储器可以包括存储器单元矩阵，该存储器单元矩阵包括多行存储器单元和多列存储器单元。每列存储单元可以连接到一条位线，并且每行存储单元可以连接到一条字线。在这种情况下，可以为每预定数量的位线提供一个虚拟位线。在一个示例中，预定数量可以是100。预定数量可以根据具体需要确定，本发明对此不做限制。
基于上述的感测放大器电路及其操作方法，本发明还提供一种适用于放大器电路的输入相关偏移电压补偿方法。该方法可以包括：通过与放大器电路耦合的控制电路将放大器电路的第一节点与放大器电路的第二节点连接，以使第一节点和第二节点上的电压收敛。通过控制电路将第一节点与第二节点分开；确定补偿时间；在补偿时间内开启放大器电路以生成第一信号和第二信号，其中第一信号在第一节点生成，第二信号在第二节点生成；以及通过控制电路将第一信号路布线到第二节点，并将第二信号布线到第一节点，以补偿放大器电路的输入相关偏移电压。
在一些实施例中，在上述方法中，放大器电路的输入相关偏移电压可以包括放大器电路中相应晶体管的阈值电压之间的差值，以及在补偿时间内开启放大器电路以生成第一信号和第二信号可以包括：确定补偿时间；以及在补偿时间内开启放大器电路以生成第一信号和第二信号。第一信号和第二信号之间的差值反映了阈值电压之间的差值。
在一些实施例中，在上述方法中，确定补偿时间可以包括：基于放大器电路的跨导、位线电阻和放大器电路的位线寄生电容确定补偿时间。
在一些实施例中，上述方法中，确定补偿时间可以包括：建立补偿时间查找表，该查找表可以包括多个补偿持续时间，每个补偿持续时间对应于一个特定条件。确定当前条件；通过在查找表中查找与当前条件对应的补偿时间来确定补偿时间。
在一些实施例中，上述方法中，在补偿时间内开启放大器电路以生成第一信号和第二信号可以包括：通过向放大器电路提供上拉电压和下拉电压来开启放大器电路。上述方法还可以包括：进行校准过程以确定上拉电压和下拉电压。
在一些实施例中，上述方法还可以包括：分别在第一节点和第二节点上接收用于放大的输入信号对。输入信号对可以分别与第一节点上的第二信号和第二节点上的第一信号叠加。
本发明还提供另一种输入相关偏移电压补偿方法，适用于具有第一子电路和第二子电路且具有输入相关偏移电压的放大电路。该方法可以包括响应于电压信号，由第一子电路在放大电路的第一I/O上生成第一信号，以及由第二子电路在放大电路的第二I/O上生成第二信号，其中第一信号与第二信号的差值反映了电路中的输入相关偏移电压；通过耦合到放大电路的补偿电路将第一信号连接到第二I/O，并将第二信号连接到第一I/O，以补偿输入相关偏移电压。
在一些实施例中，上述电路中，补偿电路可以包括：第一开关电路、第二开关电路、第三开关电路和第四开关电路。第一开关电路的第一端可以在第一I/O处连接到第二开关电路的第一端。第三开关电路的第一端可以在第二I/O处连接到第四开关电路的第一端。第一开关电路的第二端可以在第二子电路的输出端连接到第四开关的第二端，并且第二开关电路的第二端可以在第一子电路的输出端连接到第三开关电路的第二端。
在一些实施例中，在上述方法中，第一子电路在放大电路的第一I/O上生成第一信号，第二子电路在放大电路的第二I/O上生成第二信号，可以包括：通过操作第一开关电路、第二开关电路、第三开关电路和第四开关电路，第一子电路在第一I/O上生成第一信号，第二子电路在第二I/O上生成第二信号。
在上述方法中，通过补偿电路，第一信号连接到第二I/O，第二信号连接到第一I/O。当电路接受来自第一I/O和第二I/O的输入信号时，输入信号与第一信号和第二信号叠加，因此可以补偿电路的输入相关偏移电压。
附图仅说明了包括在根据本发明的一些实施例的方法中的一系列过程，而不是限制性的。很容易理解，说明这些过程的方式并不表示它们的任何时间顺序或将它们限制为特定的时间顺序。此外，还容易理解，可以例如在多个模块中同步或异步地执行这些过程。
通过考虑说明书并实践本发明公开的实施例，本发明的其他实施例对于本领域技术人员将是显而易见的。因此，本发明旨在涵盖本发明的所有和任何变化、使用或改编，这些变化、使用或改编大体上遵循本发明的原理，并包括本发明所属领域内的常识或惯例范围内的与本发明的背离。还旨在将说明书和实施例仅视为示例性的，本发明的真实范围和精神由所附权利要求指示。

Claims (50)

1.一种感测放大器电路，包括：
放大电路，包括：
连接到第一位线的第一反相放大器；和
连接到第二位线的第二反相放大器，其中所述放大电路被配置为放大施加在所述第一位线和所述第二位线之间的电压信号；以及
补偿电路，所述补偿电路耦合到所述放大电路，并且被配置为通过向所述第一位线和所述第二位线中的至少一个进行电荷注入来补偿所述放大电路的输入相关偏移电压。
2.根据权利要求1所述的感测放大器电路，其中，向所述第一位线和所述第二位线中的至少一个进行电荷注入包括：
将由所述第一反相放大器生成的第一电荷注入所述第二位线；和/或
将由所述第二反相放大器生成的第二电荷注入所述第一位线，
其中，在所述第一电荷和/或所述第二电荷在所述位线上的分布稳定之后，所述第一电荷和/或所述第二电荷在所述第一位线和所述第二位线之间生成补偿电压，并且所述补偿电压基本上等于所述放大电路的输入相关偏移电压。
3.根据权利要求2所述的感测放大器电路，其中，所述补偿电路包括一个或多个电容元件。
4.根据权利要求3所述的感测放大器电路，其中，所述一个或多个电容元件包括Ni电容器或位线寄生电容器。
5.根据权利要求1所述的感测放大器电路，其中，所述第一反相放大器的输入端在第一节点处连接到所述第二反相放大器的输出端，所述第二反相放大器的输入端在第二节点处连接到所述第一反相放大器的输出端，
其中，所述第一反相放大器和所述第二反相放大器均连接到电压节点，且均连接到接地节点。
6.根据权利要求5所述的感测放大器电路，其中，所述补偿电路包括：
第一开关电路；
第二开关电路；
第三开关电路；和
第四开关电路，
其中，所述第一开关电路的第一端在所述第一位线处连接到所述第二开关电路的第一端，所述第三开关电路的第一端在所述第二位线处连接到所述第四开关电路的第一端，所述第一开关电路的第二端在所述第一节点处连接到第四开关电路的第二端，所述第二开关电路的第二端在所述第二节点处连接到所述第三开关电路的第二端。
7.根据权利要求6所述的感测放大器电路，其中，所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路中的每一个都包括N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)晶体管、P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)晶体管或传输门。
8.根据权利要求7所述的感测放大器电路，还包括一个耦合到所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路的开关控制电路，
其中，所述开关控制电路被配置为控制所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路中的每一个的导通状态。
9.根据权利要求7所述的感测放大器电路，还包括：
耦合到上拉电路和下拉电路的跨导补偿电路，所述上拉电路耦合到所述电压节点，所述下拉电路耦合到所述接地节点，
其中，所述跨导补偿电路包括感测温度的温度传感器，并且被配置为分别向所述上拉电路和所述下拉电路提供补偿电流，以补偿由于温度变化引起的所述感测放大器电路的跨导的变化。
10.根据权利要求6所述的感测放大器电路，其中，所述第一反相放大器包括第一晶体管和第二晶体管，所述第二反相放大器包括第三晶体管和第四晶体管，
其中，所述第一晶体管的第二端子和所述第二晶体管的第一端子连接到所述第二节点，所述第一晶体管的栅极端子和所述第二晶体管的栅极端子连接到所述第一节点，所述第三晶体管的第二端子和所述第四晶体管的第一端子连接到所述第一节点，所述第三晶体管的栅极端子和所述第四晶体管的栅极端子连接到所述第二节点，所述第一晶体管的第一端子和所述第三晶体管的第一端子连接到所述电压节点，所述第二晶体管的第二端子和所述第四晶体管的第二端子连接到所述接地节点。
11.根据权利要求6所述的感测放大器电路，其中，所述补偿电路被配置为通过操作所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路，在所述第一位线和所述第二位线之间生成补偿电压，以补偿所述放大电路的输入相关偏移电压。
12.根据权利要求11所述的感测放大器电路，其中，在所述第一位线和所述第二位线之间生成所述补偿电压，以补偿所述放大电路的所述输入相关偏移电压包括：
导通所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路；
在补偿时间内断开所述第二开关电路和所述第四开关电路，以在所述第一位线和第二位线之间生成所述补偿电压；以及
断开所述第一开关电路和所述第三开关电路。
13.一种感测放大器电路，包括：
放大电路，包括：
连接到第一位线的第一反相放大器；和
连接到第二位线的第二反相放大器，其中所述放大电路被配置为放大施加在所述第一位线和所述第二位线之间的电压信号；以及
补偿电路，所述补偿电路耦合到所述放大电路，并且被配置为补偿所述放大电路的输入相关偏移电压，其中所述补偿电路被配置为进行充电操作以对所述第一位线和所述第二位线中的至少一个进行充电，
其中，在所述充电操作结束时，所述第一位线和所述第二位线的近端之间的电压差大于所述放大电路的输入相关偏移电压。
14.根据权利要求13所述的感测放大器电路，其中，在所述充电操作结束时，所述第一位线和第二位线的近端之间的电压差比所述放大电路的输入相关偏移电压大10％-40％。
15.一种感测放大器电路，包括：
放大电路，包括：
连接到第一位线的第一反相放大器；和
连接到第二位线的第二反相放大器，其中所述放大电路被配置为在信号放大阶段期间放大施加在所述第一位线和所述第二位线之间的电压信号；和
补偿电路，所述补偿电路耦合到所述第一位线、所述第二位线和所述放大电路，并且被配置为在偏移补偿阶段期间补偿所述放大电路的输入相关偏移电压，
其中，在所述信号放大阶段期间，所述第一位线和第二位线中的至少一个通过所述补偿电路连接到所述第一反相放大器和第二反相放大器的输出之一，以及在所述偏移补偿阶段期间，所述第一位线和第二位线中的至少一个连接到所述第一反相放大器和第二反相放大器的输出中的另一个。
16.一种感测放大器电路，包括：
放大电路，包括：
连接到第一位线的第一反相放大器；和
连接到第二位线的第二反相放大器，其中所述放大电路被配置为放大在所述第一位线和所述第二位线之间施加的电压信号；和
补偿电路，所述补偿电路耦合到所述放大电路，并且被配置为在偏移补偿阶段期间补偿所述放大电路的输入相关偏移电压，其中所述感测放大器电路的增益在所述偏移补偿阶段期间大于1。
17.一种感测放大器电路，包括：
放大电路，包括：
连接到第一位线的第一反相放大器；和
连接到第二位线的第二反相放大器，其中所述放大电路被配置为在信号放大阶段期间放大施加在所述第一位线和所述第二位线之间的电压信号；和
补偿电路，所述补偿电路耦合到所述放大电路，并且被配置为在偏移补偿阶段期间补偿所述放大电路的输入相关偏移电压，其中所述第一反相放大器和所述第二反相放大器在所述偏移补偿阶段期间交叉耦合。
18.根据权利要求17所述的感测放大器电路，其中在所述信号放大阶段期间，所述第一反相放大器的输出连接到所述第一位线，所述第二反相放大器的输出连接到所述第二位线，并且在所述偏移补偿阶段期间，所述第一反相放大器的输出连接到所述第二位线，所述第二反相放大器的输出连接到所述第一位线。
19.一种存储器，包括：
多个存储单元；和
多个感测放大器电路，其中所述多个感测放大器电路中的每一个都是根据权利要求1所述的感测放大器电路，
其中，对于所述多个感测放大器电路中的每一个，所述第一位线和所述第二位线中的每一个连接到所述多个存储单元中的其中一个。
20.根据权利要求19所述的存储器，其中在所述多个感测放大器电路中的每一个中，对所述第一位线和所述第二位线中的至少一个进行电荷注入包括：
将由所述第一反相放大器生成的第一电荷注入所述第二位线；和/或
将由所述第二反相放大器生成的第二电荷注入所述第一位线，
其中，在所述第一电荷和/或所述第二电荷在所述位线上的分布稳定之后，所述第一电荷和/或所述第二电荷在所述第一位线和所述第二位线之间生成所述补偿电压，并且所述补偿电压基本上等于所述放大电路的输入相关偏移电压。
21.根据权利要求19所述的存储器，其中，在所述多个感测放大器电路中的每一个中，所述补偿电路包括：
第一开关电路；
第二开关电路；
第三开关电路；和
第四开关电路，
其中，所述第一开关电路的第一端在所述第一位线处连接到所述第二开关电路的第一端，所述第三开关电路的第一端在所述第二位线处连接到所述第四开关电路的第一端，所述第一开关电路的第二端在所述第二反相放大器的输出端连接到第四开关电路的第二端，所述第二开关电路的第二端在所述第一反相放大器的输出端连接到所述第三开关电路的第二端。
22.根据权利要求21所述的存储器，其中，所述多个感测放大器电路中的每一个的第一开关电路、第二开关电路、第三开关电路和第四开关电路中的每一个都包括N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)晶体管、P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)晶体管或传输门。
23.根据权利要求22所述的存储器，其中在所述多个感测放大器电路中的每一个中，向所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路中的至少一个提供偏置电压，以控制所述对应开关电路的导通状态。
24.根据权利要求22所述的存储器，其中，每个存储单元通过可调电阻器连接到对应的感测放大器电路，
其中，所述存储器还包括：
耦合到至少一个所述可调电阻器和电阻控制电路的虚拟位线，
其中，所述电阻控制电路被配置为生成电阻控制信号，并且所述虚拟位线被配置为将所述电阻控制信号传输到所述至少一个所述可调电阻器，以控制所述至少一个所述可调电阻器的电阻。
25.根据权利要求24所述的存储器，其中，所述存储器与参考电阻器连接，并且基于所述参考电阻器的测量电阻生成所述电阻控制信号。
26.根据权利要求22所述的存储器，其中，每个存储单元通过可调电容器连接到对应的感测放大器电路，
其中，所述存储器还包括：
耦合到至少一个所述可调电容器和电容控制电路的虚拟位线，
其中，所述电容控制电路被配置为生成电容控制信号，其中所述虚拟位线被配置为将所述电容控制信号传输到所述至少一个所述可调电容器，以控制所述至少一个所述可调电容器的电容。
27.一种输入相关偏移电压补偿方法，适用于权利要求6所述的感测放大器电路，所述方法包括：
通过操作所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路，在所述第一位线和所述第二位线之间生成补偿电压，以补偿所述放大电路的输入相关偏移电压。
28.根据权利要求27所述的方法，其中，在所述第一位线和所述第二位线之间生成所述补偿电压，以补偿所述放大电路的所述输入相关偏移电压包括：
导通第一开关电路、第二开关电路、第三开关电路和第四开关电路；
确定补偿时间；
在补偿时间内断开所述第二开关电路和所述第四开关电路，以在所述第一位线和所述第二位线之间生成所述补偿电压；以及
断开所述第一开关电路和所述第三开关电路。
29.根据权利要求28所述的方法，其中，在所述补偿时间结束时，所述第一位线和所述第二位线的近端之间的电压差大于所述放大电路的输入相关偏移电压。
30.根据权利要求29所述的方法，其中，在所述补偿时间结束时，所述第一位线和所述第二位线的近端之间的电压差比所述放大电路的输入相关偏移电压大10％-40％。
31.根据权利要求28所述的方法，其中，所述感测放大器电路的增益在所述补偿时间期间大于1。
32.根据权利要求28所述的方法，其中，导通所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路包括：
导通所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路以使所述第一位线、所述第二位线、所述第一反相放大器的输出端和所述第二反相放大器的输出端的电压收敛到一个电压电平。
33.根据权利要求27所述的方法，还包括：在所述第一位线和所述第二位线之间生成所述补偿电压之后，
在所述第一位线和所述第二位线之间提供输入信号；
向所述电压节点提供上拉电压；
向所述接地节点提供下拉电压；以及
导通所述第二开关电路和所述第四开关电路以放大所述输入信号，而所述第一开关电路和所述第三开关电路保持断开。
34.根据权利要求33所述的方法，还包括：在导通所述第二开关电路和所述第四开关电路以放大所述输入信号之后，
通过操作所述第二开关电路和所述第四开关电路，将所述感测放大器电路与所述第一位线和所述第二位线断开；
使所述感测放大器电路与所述第一位线和所述第二位线保持断开预定时间段；以及
通过操作所述第二开关电路和第四开关电路，将所述感测放大器电路与所述第一位线和所述第二位线重新连接。
35.根据权利要求34所述的方法，其中，将所述感测放大器电路与所述第一位线和第二位线重新连接包括：
通过将所述第二开关电路和所述第四开关电路中的每一个设置为部分导通状态，将所述感测放大器电路与所述第一位线和所述第二位线重新连接。
36.根据权利要求33所述的方法，还包括：
进行校准过程，包括：
从多个候选上拉电路中选择一个或多个候选上拉电路以耦合到复制反相放大器的电压节点，并从多个候选下拉电路中选择一个或多个候选下拉电路以耦合到所述复制反相放大器的接地节点，使所述复制反相放大器的输出电压接近校准电压；
调整提供给所选择的一个或多个候选上拉电路的候选上拉电压，以及调整提供给所选择的一个或多个候选下拉电路的候选下拉电压以使所述输出电压进一步接近所述校准电压；以及
将所述调整后的候选上拉电压和调整后的候选下拉电压存储在寄存器中。
37.根据权利要求36所述的方法，其中，所述复制反相放大器是所述第一反相放大器或所述第二反相放大器的复制电路。
38.根据权利要求36所述的方法，其中，所述进行校准过程包括：
以固定的时间间隔重复执行所述校准过程。
39.根据权利要求38所述的方法，其中，所述固定的时间间隔是100ms。
40.根据权利要求36所述的方法，其中，向所述电压节点提供上拉电压包括：
将所选择的一个或多个候选上拉电路耦合到所述电压节点；和
通过所选择的一个或多个候选上拉电路向所述电压节点提供所述调整后的候选上拉电压，
并且其中向所述接地节点提供下拉电压包括：
将所选择的一个或多个候选下拉电路耦合到所述接地节点；通过所选择的一个或多个候选下拉电路向所述接地节点提供所述调整后的候选下拉电压。
41.一种输入相关偏移电压补偿方法，适用于放大器电路，所述方法包括：
通过与所述放大器电路耦合的控制电路将所述放大器电路的第一节点与所述放大器电路的第二节点连接，以使所述第一节点的电压和所述第二节点的电压收敛；
通过所述控制电路，将所述第一节点与所述第二节点分开；
确定补偿时间；
在所述补偿时间内开启所述放大器电路以生成第一信号和第二信号，其中，所述第一信号在所述第一节点生成，所述第二信号在所述第二节点生成；以及
通过所述控制电路将所述第一信号布线到所述第二节点，并将所述第二信号布线到所述第一节点以补偿所述放大器电路的输入相关偏移电压。
42.根据权利要求41所述的方法，其中，所述确定补偿时间包括：
基于所述放大器电路的跨导、位线电阻和所述放大器电路的位线寄生电容确定所述补偿时间。
43.根据权利要求41所述的方法，其中，所述确定补偿时间包括：
建立所述补偿时间的查找表，其中，所述查找表包括多个补偿持续时间，每个补偿持续时间对应于一个特定条件；
确定当前条件；以及
通过在所述查找表中查找与所述当前条件对应的补偿持续时间来确定所述补偿时间。
44.根据权利要求41所述的方法，其中，在所述补偿时间内开启所述放大器电路以生成所述第一信号和第二信号包括：
通过向所述放大器电路提供上拉电压和下拉电压来开启所述放大器电路，
并且，所述方法还包括：
进行校准过程以确定所述上拉电压和下拉电压。
45.根据权利要求41所述的方法，还包括：
分别在所述第一节点和所述第二节点接收用于放大的输入信号对，其中，所述输入信号对分别与所述第一节点上的第二信号和所述第二节点上的第一信号叠加。
46.一种操作感测放大器电路的方法，其中，所述感测放大器电路通过第一位线开关电路连接到第一位线，并且通过第二位线开关电路连接到第二位线，所述感测放大器电路被配置为放大施加在所述第一位线和所述第二位线之间的电压信号，所述方法包括：
当感测放大器电路放大所述电压信号时，通过操作所述第一位线开关电路和所述第二位线开关电路，将所述感测放大器电路与所述第一位线和所述第二位线断开；
使所述感测放大器电路与所述第一位线和第二位线保持断开预定时间段；以及
通过操作所述第一位线开关电路和第二位线开关电路，将所述感测放大器电路与所述第一位线和第二位线重新连接。
47.根据权利要求46所述的方法，其中，将所述感测放大器电路与所述第一位线和所述第二位线重新连接包括：
通过将所述第一位线开关电路和第二位线开关电路中的每一个设置为部分导通状态，将所述感测放大器电路与所述第一位线和所述第二位线重新连接。
48.一种存储器操作方法，适用于存储器，所述方法包括：
对布置在所述存储器的字线的第一侧上的多个放大器电路执行权利要求41的方法；以及
对布置在所述存储器的字线的相对于所述第一侧的第二侧上的多个放大器电路执行权利要求41的方法。
49.一种输入相关偏移电压补偿方法，适用于具有第一子电路和第二子电路且具有输入相关偏移电压的放大电路，所述方法包括：
响应于电压信号，由所述第一子电路在所述放大电路的第一I/O上生成第一信号，以及由所述第二子电路在所述放大电路的第二I/O上生成第二信号，其中，所述第一信号与第二信号的差值反映了所述电路中的所述输入相关偏移电压；以及
通过耦合到所述放大电路的补偿电路将所述第一信号连接到所述第二I/O，并且将所述第二信号连接到所述第一I/O以补偿所述输入相关偏移电压。
50.根据权利要求49所述的方法，其中，所述补偿电路包括：
第一开关电路；
第二开关电路；
第三开关电路；和
第四开关电路，
其中，所述第一开关电路的第一端在所述第一I/O处连接到所述第二开关电路的第一端，所述第三开关电路的第一端在所述第二I/O处连接到所述第四开关电路的第一端，所述第一开关电路的第二端在所述第二子电路的输出端连接到所述第四开关的第二端，所述第二开关电路的第二端在所述第一子电路的输出端连接到所述第三开关电路的第二端，
其中，由所述第一子电路在所述放大电路的第一I/O上生成所述第一信号，以及由所述第二子电路在所述放大电路的第二I/O上生成所述第二信号包括：
通过操作所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路，所述第一子电路在所述第一I/O上生成所述第一信号，以及所述第二子电路在所述第二I/O上生成所述第二信号。
CN202080081376.3A 2020-02-06 2020-02-06 感测放大器电路、存储器及其操作方法 Pending CN114730586A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/074385 WO2021155521A1 (en) 2020-02-06 2020-02-06 Sense amplifier circuit, memory device, and operation method thereof

Publications (1)

Publication Number Publication Date
CN114730586A true CN114730586A (zh) 2022-07-08

Family

ID=77199717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080081376.3A Pending CN114730586A (zh) 2020-02-06 2020-02-06 感测放大器电路、存储器及其操作方法

Country Status (4)

Country Link
US (1) US20220270653A1 (zh)
EP (1) EP4042422A4 (zh)
CN (1) CN114730586A (zh)
WO (1) WO2021155521A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115457997A (zh) * 2022-10-18 2022-12-09 长鑫存储技术有限公司 一种感测放大器及其控制方法、存储器
CN116434794A (zh) * 2023-04-18 2023-07-14 安徽大学 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块
CN116580730A (zh) * 2023-07-12 2023-08-11 长鑫存储技术有限公司 数据传输电路以及存储器
CN117711458A (zh) * 2024-02-06 2024-03-15 浙江力积存储科技有限公司 半导体存储装置及降低其写恢复时间的方法、存储阵列

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) * 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN116417026A (zh) * 2021-12-31 2023-07-11 长鑫存储技术有限公司 一种控制放大电路、灵敏放大器和半导体存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024325A1 (en) * 2005-08-01 2007-02-01 Chung-Kuang Chen Sense amplifier with input offset compensation
US8339159B2 (en) 2008-08-13 2012-12-25 Hynix Semiconductor Inc. Input buffer circuit of semiconductor apparatus
KR101053525B1 (ko) * 2009-06-30 2011-08-03 주식회사 하이닉스반도체 감지 증폭기 및 이를 이용한 반도체 집적회로
US8339195B2 (en) * 2009-12-10 2012-12-25 Marvell World Trade Ltd. Circuits and methods for calibrating offset in an amplifier
US8362807B2 (en) * 2010-10-13 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Offset compensation for sense amplifiers
KR102070977B1 (ko) 2013-08-01 2020-01-29 삼성전자주식회사 감지 증폭기 및 그것을 포함하는 메모리 장치
US9691462B2 (en) * 2014-09-27 2017-06-27 Qualcomm Incorporated Latch offset cancelation for magnetoresistive random access memory
US9378781B1 (en) * 2015-04-09 2016-06-28 Qualcomm Incorporated System, apparatus, and method for sense amplifiers
KR20170030304A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 스위처블 감지 증폭기를 갖는 메모리 장치
KR102562312B1 (ko) * 2016-08-24 2023-08-01 삼성전자주식회사 비트라인 센스 앰프

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115457997A (zh) * 2022-10-18 2022-12-09 长鑫存储技术有限公司 一种感测放大器及其控制方法、存储器
WO2024082562A1 (zh) * 2022-10-18 2024-04-25 长鑫存储技术有限公司 一种感测放大器及其控制方法、存储器
CN115457997B (zh) * 2022-10-18 2024-05-14 长鑫存储技术有限公司 一种感测放大器及其控制方法、存储器
CN116434794A (zh) * 2023-04-18 2023-07-14 安徽大学 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块
CN116434794B (zh) * 2023-04-18 2023-09-29 安徽大学 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块
CN116580730A (zh) * 2023-07-12 2023-08-11 长鑫存储技术有限公司 数据传输电路以及存储器
CN116580730B (zh) * 2023-07-12 2023-12-01 长鑫存储技术有限公司 数据传输电路以及存储器
CN117711458A (zh) * 2024-02-06 2024-03-15 浙江力积存储科技有限公司 半导体存储装置及降低其写恢复时间的方法、存储阵列
CN117711458B (zh) * 2024-02-06 2024-05-03 浙江力积存储科技有限公司 半导体存储装置及降低其写恢复时间的方法、存储阵列

Also Published As

Publication number Publication date
EP4042422A1 (en) 2022-08-17
WO2021155521A1 (en) 2021-08-12
EP4042422A4 (en) 2022-11-02
US20220270653A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
CN114730586A (zh) 感测放大器电路、存储器及其操作方法
WO2022170720A1 (zh) 灵敏放大器及其控制方法
US9620207B2 (en) Reference voltage generators and sensing circuits
KR101196167B1 (ko) 선충전 회로를 갖춘 ｍｒａｍ 센스 증폭기 및 센싱 방법
US11902455B2 (en) Method and apparatus for noise injection for PUF generator characterization
CN102148051B (zh) 存储器和灵敏放大器
US6608789B2 (en) Hysteresis reduced sense amplifier and method of operation
JPS61280097A (ja) 差動電圧信号の増幅速度を制御するためのシステム
US6104655A (en) Semiconductor storage device
US7768321B2 (en) Single-ended sense amplifier using dynamic reference voltage and operation method thereof
US8422316B2 (en) Semiconductor device and data processing system
EP3926628A1 (en) Sense amplifier, memory, and data read-out method
US20040264277A1 (en) Sense amplifier driver and semiconductor device comprising the same
KR100857696B1 (ko) 오실레이터 회로 및 반도체 기억 장치
US20100124098A1 (en) Sram and forming method and controlling method thereof
CN114999543A (zh) 感测放大电路、存储装置、操作方法及系统
US5327386A (en) Dual port semiconductor memory device with high speed data transfer during reading and writing modes
KR100203531B1 (ko) 반도체 집적회로
US20020118577A1 (en) Semiconductor memory device and data read method thereof
US7663952B2 (en) Capacitor supported precharging of memory digit lines
CN115762607A (zh) 具有温度补偿作用的三维相变存储器写电路及写操作方法
US8169845B2 (en) Apparatus and methods for sense amplifiers
US20050285631A1 (en) Data latch pre-equalization
US6088273A (en) Method and circuit for measuring the read operation delay on DRAM bit lines
KR20030062870A (ko) 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination