CN107818801B - 灵敏放大器电路和存储器 - Google Patents

Abstract

本发明提供一种灵敏放大器电路和存储器，所述灵敏放大器电路包括用于所述灵敏放大器电路中的交叉耦合反相器的预充电电路模块，所述预充电电路模块包括四个预充电晶体管，所述交叉耦合反相器经由所述四个预充电晶体管和一对传输晶体管连接到一对位线信号。本发明所提供的灵敏放大器电路和存储器采用传输晶体管和预充电晶体管连接位线信号和交叉耦合反相器，能够更快速开始进行放大操作，提高读裕量。

Description

灵敏放大器电路和存储器

技术领域

本发明涉及存储器的灵敏放大器技术领域，具体而言涉及一种灵敏放大器电路和存储器。

背景技术

静态随机存取存储器(Static Random Access Memory，SRAM)嵌入到几乎所有的大规模集成电路中，并且在要求高速、高集成度、低功耗、低电压、低成本、短周期的应用中起到了关键性的作用。

SRAM主要包括存储阵列和外围辅助电路两部分。存储阵列是SRAM的核心组成部分，起着存储数据的作用。外围辅助电路包括灵敏放大器(Sense Amplifier，SA)、译码电路、输入输出电路、时序产生电路等。其中，灵敏放大器是外围辅助电路的一个重要组成部分，灵敏放大器性能的优劣对SRAM的速度等性能的提升有重要影响。

灵敏放大器通过感应位线(bit-line)上的小信号变化并放大所述小信号变化来读取存储阵列中存储单元上储存的数据。随着工艺尺寸和供电电压的缩小，位线之间的电压差也变得更小，因此存储单元上储存的数据的读取也更为不易，因此，需要对于灵敏放大器的新的设计以提高读裕量(read margin)。

发明内容

针对现有技术的不足，本发明提供一种灵敏放大器电路，所述灵敏放大器电路包括用于所述灵敏放大器电路中的交叉耦合反相器的预充电电路模块，所述预充电电路模块包括四个预充电晶体管，所述交叉耦合反相器经由所述四个预充电晶体管和一对传输晶体管连接到一对位线信号。

在本发明的一个实施例中，所述灵敏放大器电路还包括用于提供正反馈的电路模块。

在本发明的一个实施例中，所述用于提供正反馈的电路模块包括两个NMOS晶体管。

在本发明的一个实施例中，所述两个NMOS晶体管通道的一端互连，通道的另一端分别连接到所述一对位线信号。

在本发明的一个实施例中，所述预充电晶体管为PMOS晶体管。

在本发明的一个实施例中，所述传输晶体管为NMOS晶体管。

在本发明的一个实施例中，所述四个预充电晶体管和一对传输晶体管受控于同一个信号。

在本发明的一个实施例中，所述交叉耦合反相器和所述预充电电路模块连接到相同的电源。

进一步地，本发明还提供一种存储器，所述存储器包括上述任一项所述的灵敏放大器电路。

在本发明的一个实施例中，所述存储器为静态随机存取存储器。

本发明所提供的灵敏放大器电路和存储器采用传输晶体管和预充电晶体管连接位线信号和交叉耦合反相器，能够更快速开始进行放大操作，提高读裕量。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出现有的灵敏放大器电路的示例性结构示意图；

图2示出根据本发明实施例的灵敏放大器电路的示例性结构示意图；

图3示出现有灵敏放大器电路与根据本发明实施例的灵敏放大器电路的仿真波形图；

图4示出在不同SRAM设置下现有灵敏放大器电路与根据本发明实施例的灵敏放大器电路的读裕量的仿真比较图；以及

图5示出在不同SRAM设置下现有灵敏放大器电路与根据本发明实施例的灵敏放大器电路的差别。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

灵敏放大器在SRAM外围电路中扮演着重要的角色，其用于检测位线以确定存储单元中存储的是0还是1。一般的灵敏放大器通过感应位线上的小信号变化并放大所述小信号变化来读取存储阵列中存储单元上储存的数据。

现有的灵敏放大器电路通常如图1所示，图1示出了现有的灵敏放大器电路100的示例性结构示意图。如图1所示，灵敏放大器电路100包括7个PMOS晶体管P1-P7、4个NMOS晶体管N1-N4、6个反相器和3个与非门。其中，晶体管P1、P2、P3用于预充电。晶体管P6、N1、P7和N2构成交叉耦合反相器。当信号CK3为高电平、CK6为高电平时，放大器将开始工作。DB/DBX提供信号到交叉耦合反相器用于检测，最后输出DOUT信号。在灵敏放大器电路100中，随着工艺尺寸和供电电压的缩小，位线之间的电压差变得更小，位线差导致电流输出，较小的读裕量将限制读取速度。

为了提高读裕量，本发明提供了一种灵敏放大器电路，其包括用于所述灵敏放大器电路中的交叉耦合反相器的预充电电路模块，所述预充电电路模块包括四个预充电晶体管，所述交叉耦合反相器经由所述四个预充电晶体管和一对传输晶体管连接到一对位线信号。本发明所提供的灵敏放大器电路采用传输晶体管和预充电晶体管连接位线信号和交叉耦合反相器，能够更快速开始进行放大操作，提高读裕量。

根据本发明实施例的灵敏放大器电路所包括的用于交叉耦合反相器的预充电电路模块包括四个预充电晶体管。在一个实施例中，所述四个预充电晶体管可以均为PMOS晶体管。在一个实施例中，所述一对传输晶体管可以为NMOS晶体管。在一个实施例中，所述四个预充电晶体管和一对传输晶体管受控于同一个信号，即它们的栅极均连接到同一信号。该对传输晶体管和上述四个预充电晶体管将位线信号连接到交叉耦合反相器。

进一步地，根据本发明实施例的灵敏放大器电路还可以包括用于提供正反馈的电路模块。在一个实施例中，所述用于提供正反馈的电路模块包括两个NMOS晶体管。在一个实施例中，所述两个NMOS晶体管通道的一端互连，通道的另一端分别连接到所述一对位线信号。基于所述用于提供正反馈的电路模块，可以提供有效的反馈以提高读裕量。

下面参考图2根据具体示例描述根据本发明的灵敏放大器电路。图2示出了根据本发明实施例的灵敏放大器电路200的示例性结构示意图。

如图2所示，灵敏放大器电路200包括用于灵敏放大器电路200中的交叉耦合反相器的预充电电路模块，其中，所述预充电电路模块包括四个预充电晶体管，分别为PMOS晶体管P4、P5、P6和P7。所述交叉耦合反相器包括PMOS晶体管P8和P9、以及NMOS晶体管N3和N4。所述交叉耦合反相器经由所述四个预充电晶体管(P4、P5、P6和P7)和一对传输晶体管(在图2中示出为N1和N2)连接到一对位线信号(在图2中示出为DB和DBX)。

其中，预充电晶体管P4、P5、P6和P7与交叉耦合反相器连接到相同的电源VDD。N3和N4的衬底可以连接到另一电源VSS。此外，预充电晶体管P4、P5、P6和P7和传输晶体管N1、N2受控于同一信号CK6，即预充电晶体管P4、P5、P6和P7和传输晶体管N1、N2它们的栅极均连接到信号CK6，由信号CK6来控制预充电晶体管P4、P5、P6和P7和传输晶体管N1、N2。

预充电晶体管P4的通道的一端连接到电源VDD，另一端连接到传输晶体管N1的通道的一端，传输晶体管N1的通道的另一端连接到信号DB。类似地，预充电晶体管P6的通道的一端连接到电源VDD，另一端连接到传输晶体管N2的通道的一端，传输晶体管N2的通道的另一端连接到信号DBX。预充电晶体管P5的通道的一端连接到电源VDD，另一端连接到晶体管N3的通道的一端。类似地，预充电晶体管P7的通道的一端连接到电源VDD，另一端连接到晶体管N4的通道的一端。

根据本发明实施例，灵敏放大器电路200还可以包括用于提供正反馈的电路模块，其中所述用于提供正反馈的电路模块包括两个NMOS晶体管N5和N6。晶体管N5和N6通道的一端互连，通道的另一端分别连接到信号DB和DBX。晶体管N5的栅极连接到传输晶体管N1的通道的一端，且连接到信号D；晶体管N6的栅极连接到传输晶体管N2的通道的一端，且连接到信号DX。晶体管N5和N6的衬底可以连接到电源VSS。晶体管N5和N6用于提供正反馈，基于其所提供的正反馈，可以进一步提高读裕量。

除了以上结构，灵敏放大器电路200还可以包括PMOS晶体管P1、P2和P3、NMOS晶体管N7和N8、以及若干反相器和与非门，如图2所示。由于这些元件的结构和连接关系与如图1所示的一般灵敏放大器电路中的所包括的那些相应元件的结构和连接关系相类似，因此为了简洁，此处不再赘述。

在灵敏放大器电路200中，当信号CK3为高电平时，DB/DBX将把信号传送到交叉耦合反相器，灵敏放大器开始工作。在读操作中，开始工作更容易，读裕量将更大。

图3示出现有灵敏放大器电路(例如如图1所示的灵敏放大器电路100)与根据本发明实施例的灵敏放大器电路(例如如图2所示的灵敏放大器电路200)的若干端点处的仿真波形图。如图3中黑色方框所圈出的部分所示，根据本发明实施例的灵敏放大器的读裕量大于现有灵敏放大器电路的读裕量。

图4示出在不同SRAM设置下现有灵敏放大器电路与根据本发明实施例的灵敏放大器电路的读裕量的仿真比较图，图5示出在不同SRAM设置下现有灵敏放大器电路与根据本发明实施例的灵敏放大器电路的差别。从图4和图5也可以看出，根据本发明实施例的灵敏放大器的读裕量大于现有灵敏放大器电路的读裕量。

基于上面的描述，根据本发明实施例的灵敏放大器电路采用传输晶体管和预充电晶体管连接位线信号和交叉耦合反相器，能够更快速开始进行放大操作，此外还提供了有效的反馈，因此能够有效提高读裕量。

进一步地，本发明还提供了一种存储器，所述存储器包括根据发明实施例的灵敏放大器电路。如上所述，所述灵敏放大器电路包括用于所述灵敏放大器电路中的交叉耦合反相器的预充电电路模块，所述预充电电路模块包括四个预充电晶体管，所述交叉耦合反相器经由所述四个预充电晶体管和一对传输晶体管连接到一对位线信号。

此外，所述灵敏放大器电路还包括用于提供正反馈的电路模块。在一个实施例中，所述用于提供正反馈的电路模块包括两个NMOS晶体管。在一个实施例中，所述两个NMOS晶体管通道的一端互连，通道的另一端分别连接到所述一对位线信号。

在一个实施例中，所述预充电晶体管为PMOS晶体管。所述传输晶体管为NMOS晶体管。所述四个预充电晶体管和一对传输晶体管受控于同一个信号。所述交叉耦合反相器和所述预充电电路模块连接到相同的电源。

在一个实施例中，所述存储器为静态随机存取存储器。

本领域普通技术人员可以参考上面的关于根据本发明实施例的灵敏放大器电路的描述理解根据本发明实施例的存储器所包括的灵敏放大器电路的具体结构，为了简洁，此处不再赘述。

根据本发明实施例的存储器包括的灵敏放大器电路采用传输晶体管和预充电晶体管连接位线信号和交叉耦合反相器，能够更快速开始进行放大操作，此外还提供了有效的反馈，因此能够有效提高读裕量。

尽管已经参考附图描述了上述示例实施例，但应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

以上所述，仅为本发明的具体实施方式或对具体实施方式的说明，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种灵敏放大器电路，其特征在于，所述灵敏放大器电路包括用于所述灵敏放大器电路中的交叉耦合反相器的预充电电路模块，所述预充电电路模块包括四个预充电晶体管，所述交叉耦合反相器经由所述四个预充电晶体管和一对传输晶体管连接到一对位线信号，其中第一预充电晶体管的通道的一端连接到电源VDD，另一端连接到第一传输晶体管的通道的一端，所述第一传输晶体管的通道的另一端连接到第一位线信号，第二预充晶体管的通道的一端连接到电源VDD，另一端连接到第二传输晶体管的通道的一端，所述第二传输晶体管的通道的另一端连接到第二位线信号，第三预充晶体管的通道的一端连接到电源VDD，另一端连接到所述交叉耦合反相器中的第一晶体管的通道的一端，第四预充晶体管的通道的一端连接到电源VDD，另一端连接到所述交叉耦合反相器中的第二晶体管的通道的一端；

所述四个预充电晶体管和一对传输晶体管的栅极均连接到同一个信号，由所述同一个信号直接控制所述四个预充电晶体管和一对传输晶体管。

2.根据权利要求1所述的灵敏放大器电路，其特征在于，所述灵敏放大器电路还包括用于提供正反馈的电路模块。

3.根据权利要求2所述的灵敏放大器电路，其特征在于，所述用于提供正反馈的电路模块包括两个NMOS晶体管。

4.根据权利要求3所述的灵敏放大器电路，其特征在于，所述两个NMOS晶体管通道的一端互连，通道的另一端分别连接到所述一对位线信号。

5.根据权利要求1所述的灵敏放大器电路，其特征在于，所述预充电晶体管为PMOS晶体管。

6.根据权利要求1所述的灵敏放大器电路，其特征在于，所述传输晶体管为NMOS晶体管。

7.根据权利要求1所述的灵敏放大器电路，其特征在于，所述交叉耦合反相器和所述预充电电路模块连接到相同的电源。

8.一种存储器，其特征在于，所述存储器包括权利要求1-7中的任一项所述的灵敏放大器电路。

9.根据权利要求8所述的存储器，其特征在于，所述存储器为静态随机存取存储器。

Images