CN111863050B - 灵敏放大器、存储器和灵敏放大器的控制方法 - Google Patents

灵敏放大器、存储器和灵敏放大器的控制方法 Download PDF

Info

Publication number
CN111863050B
CN111863050B CN202010733140.5A CN202010733140A CN111863050B CN 111863050 B CN111863050 B CN 111863050B CN 202010733140 A CN202010733140 A CN 202010733140A CN 111863050 B CN111863050 B CN 111863050B
Authority
CN
China
Prior art keywords
switch
sense amplifier
offset
transistor
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010733140.5A
Other languages
English (en)
Other versions
CN111863050A (zh
Inventor
彭春雨
赵阳扩
卢文娟
吴秀龙
蔺智挺
陈军宁
李新
季汝敏
何军
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Changxin Memory Technologies Inc
Original Assignee
Anhui University
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University, Changxin Memory Technologies Inc filed Critical Anhui University
Priority to CN202010733140.5A priority Critical patent/CN111863050B/zh
Publication of CN111863050A publication Critical patent/CN111863050A/zh
Priority to PCT/CN2020/139365 priority patent/WO2022021773A1/zh
Priority to US17/441,780 priority patent/US11894047B2/en
Application granted granted Critical
Publication of CN111863050B publication Critical patent/CN111863050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块；偏移电压存储单元，与放大模块电连接；其中，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为包含电流镜结构，以将放大模块的偏移电压存储在偏移电压存储单元中。本公开可以实现灵敏放大器的偏移消除。

Description

灵敏放大器、存储器和灵敏放大器的控制方法
技术领域
本公开涉及半导体存储器技术领域，具体而言，涉及一种灵敏放大器、存储器和灵敏放大器的控制方法。
背景技术
随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。例如DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SRAM(StaticRandom-Access Memory，静态随机存取存储器)的存储器由于高密度、低功耗、低价格等优点，已广泛应用于各种电子设备中。
灵敏放大器(Sense Amplifier，简称SA)是半导体存储器的一个重要组成部分，其主要作用是将位线上的小信号进行放大，从而执行读取或写入操作。
随着技术的不断进步，半导体存储器的尺寸不断减小，在这种情况下，灵敏放大器中，由于晶体管的失配造成的失调电压越来越大，会严重影响半导体存储器的性能。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种灵敏放大器、存储器和灵敏放大器的控制方法，进而至少在一定程度上克服由于灵敏放大器中晶体管的失配而影响半导体存储器性能的问题。
根据本公开的第一方面，提供一种灵敏放大器，包括：放大模块；偏移电压存储单元，与放大模块电连接；其中，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为包含电流镜结构，以将放大模块的偏移电压存储在偏移电压存储单元中。
可选地，放大模块包括：第一PMOS管；第二PMOS管，第二PMOS管的源极与第一PMOS管的源极连接；第一NMOS管，第一NMOS管的漏极与第一PMOS管的漏极、偏移电压存储单元的第一端连接，第一NMOS管的栅极与第一PMOS管的栅极连接；第二NMOS管，第二NMOS管的漏极与第二PMOS管的漏极连接，第二NMOS管的源极与第一NMOS管的源极连接，第二NMOS管的栅极与所述偏移电压存储单元的第二端连接；偏移电压存储单元，偏移电压存储单元的第一端与第一NMOS管的漏极连接，偏移电压存储单元的第二端与第二NMOS管的栅极连接；其中，在灵敏放大器的偏移消除阶段，第一PMOS管和第二PMOS管被配置为电流镜，第一NMOS管和第二NMOS管均被配置为二极管连接方式，以将放大模块的偏移电压存储在偏移电压存储单元中。
可选地，第一PMOS管的漏极与第一NMOS管的漏极连接于第一节点，第二PMOS管的漏极与第二NMOS管的漏极连接于第二节点；灵敏放大器还包括：第一开关，第一开关的第一端与第一节点连接，第一开关的第二端与第一NMOS管的栅极连接；第二开关，第二开关的第一端与第二节点连接，第二开关的第二端与第二NMOS管的栅极连接；第三开关，第三开关的第一端与第一PMOS管的栅极连接，第三开关的第二端与第二PMOS管的栅极连接；其中，在灵敏放大器的偏移消除阶段，第一开关、第二开关、第三开关均处于闭合状态。
可选地，灵敏放大器还包括：上拉单元，用于响应上拉控制信号，控制第一PMOS管的源极与电源电压的连接状态；下拉单元，用于响应下拉控制信号，控制第一NMOS管的源极是否接地；其中，在灵敏放大器的偏移消除阶段，第一PMOS管的源极与电源电压连接，第一NMOS管的源极接地。
可选地，第一开关还包括控制端，用于响应第一控制信号控制第一开关的开关状态；第二开关还包括控制端，用于响应第二控制信号控制第二开关的开关状态；第三开关还包括控制端，用于响应第二控制信号控制第三开关的开关状态。
可选地，灵敏放大器还包括：第四开关，第四开关的第一端与第一NMOS管的栅极连接，第四开关的第二端与第二节点连接；第五开关，第五开关的第一端与第二PMOS管的栅极连接，第五开关的第二端与第二NMOS管的栅极连接；其中，在灵敏放大器的偏移消除阶段，第四开关和第五开关均断开。
可选地，第四开关还包括控制端，用于响应第三控制信号控制第四开关的开关状态；第五开关还包括控制端，用于响应第三控制信号控制第五开关的开关状态。
可选地，灵敏放大器还包括：第六开关，第六开关的第一端与第一位线连接，第六开关的第二端与第一节点连接；第七开关，第七开关的第一端与第二位线连接，第七开关的第二端与第二节点连接；其中，在灵敏放大器的偏移消除阶段，第六开关和第七开关均断开。
可选地，第六开关还包括控制端，用于响应第四控制信号控制第六开关的开关状态；第七开关还包括控制端，用于响应第四控制信号控制第七开关的开关状态。
可选地，在灵敏放大器的偏移消除阶段之后，与第一位线对应的存储单元或与第二位线对应的存储单元开启，第一开关断开，第二开关和第三开关断开，第一PMOS管的源极与电源电压断开，第一NMOS管的源极与地断开，第四开关和第五开关闭合，第六开关和第七开关闭合，以将第一位线与第二位线之间的电压差输入灵敏放大器。
可选地，在第一位线与第二位线之间的电压差被输入灵敏放大器的情况下，第一PMOS管的源极与电源电压连接，第一NMOS管的源极接地，以对电压差进行放大。
可选地，灵敏放大器还包括：预充单元，被配置为当灵敏放大器处于预充阶段时，对第一位线和第二位线进行预充电。
可选地，预充阶段与偏移消除阶段被配置为同时执行。
根据本公开的第二方面，提供一种存储器，包括如上述任意一种灵敏放大器。
根据本公开的第三方面，提供一种灵敏放大器的控制方法，灵敏放大器包括放大模块和偏移电压存储单元，灵敏放大器的控制方法包括：在灵敏放大器的偏移消除阶段，将所述灵敏放大器配置为包含电流镜结构，以控制放大模块的偏移电压存储在偏移电压存储单元中，实现偏移补偿。
可选地，灵敏放大器的控制方法还包括：在灵敏放大器的电压感应阶段，基于从与第一位线对应的存储单元或与第二位线对应的存储单元读取到的存储数据，生成电压差。
可选地，灵敏放大器的工作阶段还包括电压差放大阶段；其中，灵敏放大器的控制方法还包括：在灵敏放大器的电压差放大阶段，对电压差进行放大，并基于偏移电压存储单元中存储的偏移电压，抑制由于放大模块中至少两个晶体管的不一致而导致的电压差被错误放大。灵敏放大器中的晶体管至少包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管。
可选地，灵敏放大器的工作阶段还包括预充电阶段；其中，灵敏放大器的控制方法还包括：在灵敏放大器的预充电阶段，对第一位线和第二位线进行预充电。
可选地，灵敏放大器的控制方法还包括：在灵敏放大器处于偏移消除阶段时，控制执行预充电阶段的预充电操作。
在本公开的一些实施例所提供的技术方案中，通过在灵敏放大器中配置偏移电压存储单元，在灵敏放大器的偏移消除阶段，可以将灵敏放大器中的放大模块的偏移电压存储在该偏移电压存储单元中。由此，在需要读取位线数据时，借助于偏移电压存储单元中存储的偏移电压，可以实现灵敏放大器的偏移补偿，极大程度降低了由于晶体管的失配而造成的失调电压对读取位线数据的影响，进而提高半导体存储器的性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图；
图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的电路图；
图3示意性示出了根据本公开一实施例的灵敏放大器的具体配置方式的电路图；
图4示意性示出了根据本公开实施例的灵敏放大器中所涉各控制信号的时序图；
图5示意性示出了根据本公开实施例的在偏移消除阶段灵敏放大器的电路图；
图6示意性示出了根据本公开实施例的在电压感应阶段灵敏放大器的电路图；
图7示意性示出了根据本公开实施例的在电压差放大阶段灵敏放大器的等效电路图；
图8示意性示出了根据本公开另一实施例的灵敏放大器中所涉各控制信号的时序图；
图9示意性示出了根据本公开实施例的在电压平衡阶段灵敏放大器的电路图；
图10示意性示出了根据本公开的示例性实施方式的灵敏放大器的控制方法的流程图；
图11示出了本公开示例性实施方式的灵敏放大器与一些技术的灵敏放大器的失调电压仿真结果的对比图；
图12示出了本公开示例性实施方式的灵敏放大器与一些技术的灵敏放大器的读取时间的对比图；
图13示出了本公开示例性实施方式的灵敏放大器与一些技术的灵敏放大器的平均功耗的对比图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”的描述仅是为了区分，不应作为本公开的限制。
需要说明的是，本公开所说的术语“连接”，可以包括直接连接和间接连接。在直接连接中，端与端之间没有元器件，例如，开关A的第一端与开关B的第一端连接，可以是在开关A的第一端与开关B的第一端的连接线路上，只有连接线(如，金属线)，而不存在其他元器件。在间接连接中，端与端之间可以存在其他元器件，例如，开关C的第一端与开关D的第一端连接，可以是在开关C的第一端与开关D的第一端的连接线路上，除连接线外，连接线上还存在至少一个其他元器件(如，开关E等)。
另外，在下面的描述中，本领域技术人员容易理解的是，术语“偏移”与“失调”含义相同，均表示由于晶体管的差异而导致的偏差。
在灵敏放大器中，由于制程上的差异以及工作环境的影响，可能导致晶体管的尺寸、迁移率、阈值电压等存在差别，各晶体管的性能通常不可能完全相同，这就会造成灵敏放大器失调，相当于出现了失调噪声，严重影响存储器读取数据的正确性。
例如，灵敏放大器包括两个对称配置的NMOS管，理想状态下，希望这两个NMOS管的性能完全相同。然而，在实际中，这两个NMOS管的阈值电压可能不同，这就会出现电路失调的情况。此时若不采取任何措施，在从存储单元读取数据时，就有可能将原本存储的“1”读成“0”错误输出，或者将原本存储的“0”读成“1”错误输出。
为了解决这个问题，在一些技术中，提供了一种偏移消除灵敏放大器(Offset-Cancellation Sense Amplifier，OCSA)，通过偏移抵消来提高感测裕度。该方案需要在读取数据之前专门配置一个偏移补偿的阶段，读取速度慢。另外，这种灵敏放大器会利用位线电容进行调节，而位线电容通常较大，在调节的过程中功耗比较大。
鉴于此，本公开提供了一种新的灵敏放大器。
图1示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图。如图1所示，灵敏放大器1可以包括放大模块10和偏移电压存储单元11。
放大模块10用于读取第一位线或第二位线上存储单元的数据；
偏移电压存储单元11与放大模块10电连接。
在灵敏放大器的偏移消除阶段，灵敏放大器1被配置为包含电流镜结构，以将放大模块10的偏移电压存储在所述偏移电压存储单元11中。
应当注意的是，放大模块10的偏移电压可以指代放大模块10所包括的各元器件之间的偏移电压。也就是说，放大模块10的偏移电压可以表示放大模块10中至少两个元器件之间的不一致而产生的电压差。在综合所有元器件之间的电压差的情况下，该偏移电压指代整个放大模块10的偏移电压。
放大模块10可以包括第一PMOS管(下面简称晶体管P1)、第二PMOS管(下面简称晶体管P2)、第一NMOS管(下面简称晶体管N1)、第二NMOS管(下面简称晶体管N2)。
在本公开的一些实施例中，偏移电压存储单元可以被配置为一个电容。然而，具有电压存储功能的器件、单元均可以作为本公开所述的偏移电压存储单元，本公开对偏移电压存储单元的配置形式不做限制。
图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的电路图。
参考图2，晶体管P1的源极与晶体管P2的源极连接，晶体管P1的漏极与晶体管N1的漏极连接，晶体管P1的栅极与晶体管N1的栅极连接。其中，为了随后描述方便，可以在灵敏放大器中定义第一节点nL，晶体管P1的漏极与晶体管N1的漏极连接于第一节点nL。
晶体管N2的漏极与晶体管P2的漏极连接，晶体管N2的源极与晶体管N1的源极连接。其中，为了随后描述方便，可以在灵敏放大器中定义第二节点nR，晶体管N2的漏极与晶体管P2的漏极连接于第二节点nR。
偏移电压存储单元的第一端与晶体管N1的漏极连接，即，连接于第一节点nL。偏移电压存储单元的第二端与晶体管N2的栅极连接。
本公开示例性实施方式的灵敏放大器的工作阶段可以被划分为：偏移消除阶段、电压感应阶段和电压差放大阶段。
在偏移消除阶段，灵敏放大器可以将晶体管N1、晶体管N2、晶体管P1、晶体管P2中的至少两个晶体管的偏移电压存储在偏移电压存储单元中，该偏移电压是由于晶体管的尺寸、迁移率、阈值电压等存在差异而产生的。在电压差放大阶段，灵敏放大器可以根据偏移电压存储单元中存储的偏移电压，来抑制晶体管性能失调对数据放大的影响，使得能够准确读取出位线上的数据。
针对灵敏放大器的偏移消除阶段，晶体管P1和晶体管P2可以被配置为电流镜，晶体管N1和晶体管N2均可以被配置为二极管连接方式，以将放大模块的偏移电压存储在偏移电压存储单元中。
应当注意的是，放大模块的偏移电压指的是，放大模块中至少两个晶体管(或元器件)的偏移电压。具体的，可以是晶体管P1与晶体管P2的偏移电压，也可以是晶体管N1与晶体管N2的偏移电压，还可以是这二者综合后的偏移电压，本公开对此不做限制。
参考图2，灵敏放大器还包括第一开关(下面简称开关K1)、第二开关(下面简称开关K2)、第三开关(下面简称开关K3)，以实现上述灵敏放大器的偏移消除阶段晶体管N1、N2、P1、P2的配置。
开关K1的第一端与第一节点nL连接，开关K1的第二端与晶体管N1的栅极连接；开关K2的第一端与第二节点nR连接，开关K2的第二端与晶体管N2的栅极连接；开关K3的第一端与晶体管P1的栅极连接，开关K3的第二端与晶体管P2的栅极连接。
在灵敏放大器的偏移消除阶段，开关K1、开关K2、开关K3均处于闭合状态。
其中，本公开对开关K1、开关K2、开关K3的类型不做限制。例如，开关K1可以是PMOS管、NMOS管或CMOS传输门；开关K2可以是PMOS管、NMOS管或CMOS传输门；开关K3可以是PMOS管、NMOS管或CMOS传输门。
在本公开的一些实施例中，开关K1可以包括控制端，用于响应第一控制信号控制开关K1的开关状态；开关K2也可以包括控制端，用于响应第二控制信号控制开关K2的开关状态；开关K3也可以包括控制端，用于响应第二控制信号控制开关K3的开关状态。也就是说，开关K2与开关K3的控制端均可以接收第二控制信号。
本公开示例性实施方式的灵敏放大器还包括上拉单元和下拉单元。其中，上拉单元用于响应上拉控制信号将晶体管P1的源极与电源电压VDD连接。下拉单元用于响应下拉控制信号将晶体管N1的源极接地。
在本公开的一个实施例中，上拉单元可以包括上拉PMOS管，下拉单元可以包括下拉NMOS管。然而，上拉单元也可以使用NMOS管实现，下拉单元也可以使用PMOS管实现，并且上拉单元或下拉单元可以包含不止一个器件，也可以包括通过不同的控制信号控制导通或关断的多个器件，本公开对此不做限制。
继续参考图2，本公开的灵敏放大器还可以包括第四开关(下面简称开关K4)和第五开关(下面简称开关K5)。
开关K4的第一端与晶体管N1的栅极连接，开关K4的第二端与第二节点nR连接；开关K5的第一端与晶体管P2的栅极连接，开关K5的第二端与晶体管N2的栅极连接。
类似地，本公开对开关K4和开关K5的类型不做限制。例如，开关K4可以是PMOS管、NMOS管或CMOS传输门；开关K5可以是PMOS管、NMOS管或CMOS传输门。
在本公开的一些实施例中，开关K4可以包括控制端，用于响应第三控制信号控制开关K4的开关状态；开关K5也可以包括控制端，用于响应第三控制信号控制开关K5的开关状态。也就是说，开关K4与开关K5的控制端均可以接收第三控制信号。
在灵敏放大器的偏移消除阶段，开关K4和开关K5均处于断开状态。
另外，本公开的灵敏放大器还可以包括第六开关(下面简称开关K6)和第七开关(下面简称开关K7)。
开关K6的第一端与第一位线(记为BLL)连接，开关K6的第二端与第一节点nL连接；开关K7的第一端与第二位线(记为BLR)连接，开关K7的第二端与第二节点nR连接。本领域技术人员容易理解的是，第一位线BLL与第二位线BLR上均分别对应有存储单元。
类似地，本公开对开关K6和开关K7的类型不做限制。例如，开关K6可以是PMOS管、NMOS管或CMOS传输门；开关K7可以是PMOS管、NMOS管或CMOS传输门。
在本公开的一些实施例中，开关K6可以包括控制端，用于响应第四控制信号控制开关K6的开关状态；开关K7也可以包括控制端，用于响应第四控制信号控制开关K7的开关状态。也就是说，开关K6与开关K7的控制端均可以接收第四控制信号。
在灵敏放大器的偏移消除阶段，开关K6和开关K7均处于断开状态。
结合上述示例性的电路配置，在灵敏放大器的偏移消除阶段，可以将放大模块的偏移电压存储在偏移电压存储单元中。
在灵敏放大器的偏移消除阶段之后的电压感应阶段，与第一位线BLL对应的存储单元或与第二位线BLR对应的存储单元开启，开关K1断开，开关K2和开关K3断开，晶体管P1的源极和晶体管P2的源极与电源电压断开，晶体管N1的源极和晶体管N2的源极与地断开，开关K4和开关K5闭合，开关K6和开关K7闭合，以将第一位线BLL与第二位线BLR之间的电压差输入灵敏放大器，由于偏移电压存储单元中存储有晶体管N1与晶体管N2的偏移电压，因此，可以抑制由于晶体管N1与晶体管N2不一致而产生的数据读出错误。
其中，本领域技术人员可以理解的是，存储单元开启指的是，存储单元的字线激活，使存储单元中存储的数据(0或1)传输到位线上。
在第一位线BLL与第二位线BLR之间的电压差输入灵敏放大器的情况下，晶体管P1的源极与电源电压连接，晶体管N1的源极接地，以使灵敏放大器对该电压差进行放大。
此外，仍参考图2，本公开示例性实施方式的灵敏放大器还包括预充单元，该预充单元被配置为当灵敏放大器处于预充阶段时，对第一位线BLL和第二位线BLR进行预充电。
可以看出，针对本公开的示例性实施方式的灵敏放大器结构，由于在偏移消除阶段，开关K6和开关K7均处于断开状态，在对第一位线BLL和第二位线BLR进行预充电的同时，不会影响到将晶体管N1与晶体管N2的偏移电压存储至偏移电压存储单元的操作。因此，在本公开的示例性实施方式中，预充阶段和上述偏移消除阶段可以被配置为同时执行。
图3示意性示出了根据本公开一实施例的灵敏放大器的电路图。
在图3所示的实施例中，偏移电压存储单元被配置为电容C0。
开关K1被配置为晶体管N3，响应第一控制信号S1来控制开关状态；开关K2被配置为晶体管N4，响应第二控制信号S2来控制开关状态；开关K3被配置为晶体管N5，响应第二控制信号S2来控制开关状态。
上拉单元被配置为晶体管P3，响应上拉控制信号Sense_P来控制开关状态；下拉单元被配置为晶体管N6，响应下拉控制信号Sense_N来控制开关状态。
开关K4被配置为晶体管N7，响应第三控制信号S3来控制开关状态；开关K5被配置为晶体管N8，响应第三控制信号S3来控制开关状态。
开关K6被配置为晶体管N9，响应第四控制信号S4来控制开关状态；开关K7被配置为晶体管N10，响应第四控制信号S4来控制开关状态。
预充单元可以包括晶体管N11、晶体管N12和晶体管N13。晶体管N11、晶体管N12和晶体管N13的栅极均可以接收预充控制信号BLP。晶体管N11的源极与第一位线BLL连接，晶体管N11的漏极与第二位线BLR连接；晶体管N12的源极与第一位线BLL连接，晶体管N12的漏极连接于预充电压VBLP，其中，预充电压VBLP可以被配置为VDD/2；晶体管N13的源极与第二位线BLR连接，晶体管N13的漏极连接于预充电压VBLP。
与第一位线BLL对应的存储单元被配置为包括晶体管N14和电容C1，晶体管N14响应第一字线控制信号WL1控制开关状态；与第二位线BLR对应的存储单元被配置为包括晶体管N15和电容C2，晶体管N15响应第二字线控制信号WL2控制开关状态。
图4示意性示出了根据本公开实施例的各控制信号的时序图。
结合图4的时序图，分别参考图5、图6和图7对本公开一些实施例的灵敏放大器的工作阶段进行说明。
图5针对灵敏放大器的偏移消除阶段，第一控制信号S1为高电平，晶体管N3导通(对应开关的闭合状态)；第二控制信号S2为高电平，晶体管N4和晶体管N5导通；第三控制信号S3为低电平，晶体管N7和晶体管N8关断(对应开关的断开状态)；第四控制信号S4为低电平，晶体管N9和晶体管N10关断。
上拉控制信号Sense_P为低电平，晶体管P3导通；下拉控制信号Sense_N为高电平，晶体管N6导通。
由此，晶体管P1与晶体管P2被配置为电流镜，晶体管N1和晶体管N2均被配置为二极管连接方式。在这种情况下，晶体管N1与晶体管N2的偏移电压会存储在电容C0上，可以将电容C0靠近第一位线BLL一侧的电压记为VL，靠近第二位线BLR一侧的电压记为VR。
另外，在偏移消除阶段，字线WL1/WL2为低电平，对应的晶体管处于关断状态。也就是说，位线上不存在待读取的数据。
而预充控制信号BLP为高电平，也就是说，预充被执行，第一位线BLL和第二位线BLR均被预充电至预充电压VBLP。
图6针对灵敏放大器的电压感应阶段，第一控制信号S1为低电平，晶体管N3关断；第二控制信号S2为低电平，晶体管N4和晶体管N5关断；第三控制信号S3为高电平，晶体管N7和晶体管N8导通；第四控制信号S4持续低电平后再跳转至高电平，晶体管N9和晶体管N10先处于关断状态再导通。
上拉控制信号Sense_P为高电平，晶体管P3关断；下拉控制信号Sense_N为低电平，晶体管N6关断。
另外，预充控制信号BLP为低电平，预充已结束。
首先，字线WL1/WL2为高电平，对应的晶体管导通，电容中存储的数据被传送至位线。例如，第二字线控制信号WL2为高电平，晶体管N15导通，存储于电容C2上的数据被传送至第二位线BLR。由于数据对位线的影响，在第一位线BLL与第二位线BLR之间会形成一个较小的电压差。
接下来，第四控制信号S4跳转至高电平，晶体管N9和晶体管N10的导通，使这个较小的电压差被传输至灵敏放大器的内部，由于电容C0的作用，实际传输到晶体管N2栅极的电压为VBLL+VR-VL，其中，VBLL为第一位线上的电压。由此，抑制了由于放大模块中至少两个晶体管的不一致而导致的电压差被错误放大，减小了读错率。
图7针对灵敏放大器的电压差放大阶段，参考图4的时序图，相比于电压感应阶段，上拉控制信号Sense_P为低电平，晶体管P3导通；下拉控制信号Sense_N为高电平，晶体管N6导通。
在这种情况下，晶体管P1、晶体管P2、晶体管N1和晶体管N2形成两个交叉耦合的反相器正反馈电路，从而可以快速放大位线上的电压差，并回写到相应的存储单元中。
通过本公开示例性实施方式的灵敏放大器配置方式，可以实现灵敏放大器的偏移补偿，极大程度降低了由于晶体管的失配而造成的失调电压对读取位线数据的影响，进而提高半导体存储器的性能。
此外，在本公开的另一些实施例中，在灵敏放大器的偏移消除阶段与电压感应阶段之间，还可以存在电压平衡阶段，以使第一节点nL的电压与第二节点nR的电压一致。
图8示出了包含电压平衡阶段的各控制信号的时序图。
结合图8的时序图，参考图9对本公开另一些实施例中的电压平衡阶段进行说明。
相比于偏移消除阶段，在灵敏放大器的电压平衡阶段，第二控制信号S2为低电平，晶体管N4和晶体管N5关断；第三控制信号S3为高电平，晶体管N7和晶体管N8导通。
上拉控制信号Sense_P为高电平，晶体管P3关断；下拉控制信号Sense_N为低电平，晶体管N6关断。
由此，使得灵敏放大器中第一节点nL的电压与第二节点nR的电压一致，达到电荷平衡的目的，消除了由于偏移消除阶段形成的电压差对数据读入的影响。
在包括电压平衡阶段的实施例中，预充阶段可以在执行偏移消除阶段时执行，或者，预充阶段可以在执行电压平衡阶段时执行，亦或者，预充阶段可以在执行偏移消除阶段和电压平衡阶段执行。
进一步的，本公开还提供了一种灵敏放大器的控制方法。
图10示意性示出了根据本公开的示例性实施方式的灵敏放大器的控制方法的流程图。如上所述，灵敏放大器可以包括第一NMOS管、第二NMOS管和偏移电压存储单元。
参考图10，灵敏放大器的控制方法可以包括以下步骤：
S102.在灵敏放大器的偏移消除阶段，控制放大模块的偏移电压存储在偏移电压存储单元中。
S104.在灵敏放大器的电压感应阶段，基于从与第一位线对应的存储单元或与第二位线对应的存储单元读取到的存储数据，生成电压差，并基于偏移电压存储单元中存储的偏移电压，抑制由于放大模块中至少两个晶体管的不一致而导致的电压差被错误放大。
如上所述，灵敏放大器还可以包括电压差放大阶段，以放大位线上的电压差，以及将电压回写至存储单元。另外，在另一些实施例中，灵敏放大器还可以包括电压平衡阶段。这些的细节在上述描述灵敏放大器的过程中均已说明，在此不再赘述。
通过本公开示例性实施方式的灵敏放大器的控制方法，借助于偏移电压存储单元中存储的偏移电压，可以实现灵敏放大器的偏移补偿，极大程度降低了由于晶体管的失配而造成的失调电压对读取位线数据的影响，进而提高半导体存储器的性能。
图11示出了本公开示例性实施方式的灵敏放大器与一些技术的灵敏放大器的失调电压仿真结果的对比图。
如图11所示，本公开示例性实施方式的灵敏放大器相比于一些技术中的OCSA，失调电压的标准差从3.44279mV上升4.18693mV，二者差距较小。然而，本公开示例性实施方式的灵敏放大器的读取速度和功耗性能均能得到大幅提升。
图12示出了本公开示例性实施方式的灵敏放大器与一些技术的灵敏放大器的读取时间的对比图。
本公开示例性实施方式可以采用电容存储的方式存储偏移电压，灵敏放大器的预充阶段可以与偏移消除阶段同时执行，由此，本公开示例性实施方式的灵敏放大器相比于一些技术中的OCSA，读取速度提升20.5％。
图13示出了本公开示例性实施方式的灵敏放大器与一些技术的灵敏放大器的平均功耗的对比图。
通过实验比对，由于本公开示例性实施方式采用电容来存储偏移电压，节省了大量的能量，相比于一些技术中的OCSA，功耗降低了43％至61％。
综上所述，本公开示例性实施方式的灵敏放大器，电路结构简单，通过电容存储的方式，在消除偏移的同时，相比于一些技术，提高了读取速度，并大幅减少了读取功耗。
进一步的，本公开还提供了一种存储器，该存储器包括上述灵敏放大器。
借助于本公开示例性实施方式的灵敏放大器，降低了存储器的读取错误率，提高了读取速度，减少了读取功耗。由此，存储器的性能得到了较大幅度的提升。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (18)

1.一种灵敏放大器，其特征在于，包括：
放大模块；
偏移电压存储单元，与所述放大模块电连接；
所述放大模块包括：
第一PMOS管；
第二PMOS管，所述第二PMOS管的源极与所述第一PMOS管的源极连接；
第一NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的漏极、所述偏移电压存储单元的第一端连接，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接；
第二NMOS管，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的栅极与所述偏移电压存储单元的第二端连接；
其中，在所述灵敏放大器的偏移消除阶段，所述第一PMOS管和所述第二PMOS管被配置为电流镜，所述第一NMOS管和所述第二NMOS管均被配置为二极管连接方式，以将所述放大模块的偏移电压存储在所述偏移电压存储单元中。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接于第一节点，所述第二PMOS管的漏极与所述第二NMOS管的漏极连接于第二节点；所述灵敏放大器还包括：
第一开关，所述第一开关的第一端与所述第一节点连接，所述第一开关的第二端与所述第一NMOS管的栅极连接；
第二开关，所述第二开关的第一端与所述第二节点连接，所述第二开关的第二端与所述第二NMOS管的栅极连接；
第三开关，所述第三开关的第一端与所述第一PMOS管的栅极连接，所述第三开关的第二端与所述第二PMOS管的栅极连接；
其中，在所述灵敏放大器的偏移消除阶段，所述第一开关、所述第二开关、所述第三开关均处于闭合状态。
3.根据权利要求2所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
上拉单元，用于响应上拉控制信号，控制所述第一PMOS管的源极与电源电压的连接状态；
下拉单元，用于响应下拉控制信号，控制所述第一NMOS管的源极是否接地；
其中，在所述灵敏放大器的偏移消除阶段，所述第一PMOS管的源极与所述电源电压连接，所述第一NMOS管的源极接地。
4.根据权利要求2所述的灵敏放大器，其特征在于，所述第一开关还包括控制端，用于响应第一控制信号控制所述第一开关的开关状态；
所述第二开关还包括控制端，用于响应第二控制信号控制所述第二开关的开关状态；
所述第三开关还包括控制端，用于响应所述第二控制信号控制所述第三开关的开关状态。
5.根据权利要求3所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
第四开关，所述第四开关的第一端与所述第一NMOS管的栅极连接，所述第四开关的第二端与所述第二节点连接；
第五开关，所述第五开关的第一端与所述第二PMOS管的栅极连接，所述第五开关的第二端与所述第二NMOS管的栅极连接；
其中，在所述灵敏放大器的偏移消除阶段，所述第四开关和所述第五开关均断开。
6.根据权利要求5所述的灵敏放大器，其特征在于，所述第四开关还包括控制端，用于响应第三控制信号控制所述第四开关的开关状态；
所述第五开关还包括控制端，用于响应所述第三控制信号控制所述第五开关的开关状态。
7.根据权利要求6所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
第六开关，所述第六开关的第一端与第一位线连接，所述第六开关的第二端与所述第一节点连接；
第七开关，所述第七开关的第一端与第二位线连接，所述第七开关的第二端与所述第二节点连接；
其中，在所述灵敏放大器的偏移消除阶段，所述第六开关和所述第七开关均断开。
8.根据权利要求7所述的灵敏放大器，其特征在于，所述第六开关还包括控制端，用于响应第四控制信号控制所述第六开关的开关状态；
所述第七开关还包括控制端，用于响应所述第四控制信号控制所述第七开关的开关状态。
9.根据权利要求8所述的灵敏放大器，其特征在于，在所述灵敏放大器的偏移消除阶段之后，与所述第一位线对应的存储单元或与所述第二位线对应的存储单元开启，所述第一开关断开，所述第二开关和所述第三开关断开，所述第一PMOS管的源极与电源电压断开，所述第一NMOS管的源极与地断开，所述第四开关和所述第五开关闭合，所述第六开关和所述第七开关闭合，以将所述第一位线与所述第二位线之间的电压差输入所述灵敏放大器。
10.根据权利要求9所述的灵敏放大器，其特征在于，在所述第一位线与所述第二位线之间的电压差被输入所述灵敏放大器的情况下，所述第一PMOS管的源极与所述电源电压连接，所述第一NMOS管的源极接地，以对所述电压差进行放大。
11.根据权利要求7至10中任一项所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：
预充单元，被配置为当所述灵敏放大器处于预充阶段时，对所述第一位线和所述第二位线进行预充电。
12.根据权利要求11所述的灵敏放大器，其特征在于，所述预充阶段与所述偏移消除阶段被配置为同时执行。
13.一种存储器，其特征在于，包括如权利要求1至12中任一项所述的灵敏放大器。
14.一种灵敏放大器的控制方法，其特征在于，所述灵敏放大器包括放大模块和偏移电压存储单元，所述灵敏放大器的控制方法包括：
在所述灵敏放大器的偏移消除阶段，将所述灵敏放大器配置为包含电流镜结构，以控制放大模块的偏移电压存储在所述偏移电压存储单元中，实现偏移补偿；
所述放大模块包括：
第一PMOS管；
第二PMOS管，所述第二PMOS管的源极与所述第一PMOS管的源极连接；
第一NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的漏极、所述偏移电压存储单元的第一端连接，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接；
第二NMOS管，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的栅极与所述偏移电压存储单元的第二端连接；
其中，在所述灵敏放大器的偏移消除阶段，所述第一PMOS管和所述第二PMOS管被配置为电流镜，所述第一NMOS管和所述第二NMOS管均被配置为二极管连接方式，以将所述放大模块的偏移电压存储在所述偏移电压存储单元中。
15.根据权利要求14所述的灵敏放大器的控制方法，其特征在于，所述灵敏放大器的控制方法还包括：
在所述灵敏放大器的电压感应阶段，基于从与第一位线对应的存储单元或与第二位线对应的存储单元读取到的存储数据，生成电压差。
16.根据权利要求15所述的灵敏放大器的控制方法，其特征在于，所述灵敏放大器的工作阶段还包括电压差放大阶段；其中，所述灵敏放大器的控制方法还包括：
在所述灵敏放大器的电压差放大阶段，对所述电压差进行放大，并基于所述偏移电压存储单元中存储的所述偏移电压，抑制由于所述放大模块中至少两个晶体管的不一致而导致的所述电压差被错误放大。
17.根据权利要求16所述的灵敏放大器的控制方法，其特征在于，所述灵敏放大器的工作阶段还包括预充电阶段；其中，所述灵敏放大器的控制方法还包括：
在所述灵敏放大器的预充电阶段，对所述第一位线和所述第二位线进行预充电。
18.根据权利要求17所述的灵敏放大器的控制方法，其特征在于，所述灵敏放大器的控制方法还包括：
在所述灵敏放大器处于所述偏移消除阶段时，控制执行所述预充电阶段的预充电操作。
CN202010733140.5A 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法 Active CN111863050B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010733140.5A CN111863050B (zh) 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法
PCT/CN2020/139365 WO2022021773A1 (zh) 2020-07-27 2020-12-25 灵敏放大器、存储器和灵敏放大器的控制方法
US17/441,780 US11894047B2 (en) 2020-07-27 2020-12-25 Sense amplifier, memory and method for controlling sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010733140.5A CN111863050B (zh) 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法

Publications (2)

Publication Number Publication Date
CN111863050A CN111863050A (zh) 2020-10-30
CN111863050B true CN111863050B (zh) 2022-10-28

Family

ID=72948892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010733140.5A Active CN111863050B (zh) 2020-07-27 2020-07-27 灵敏放大器、存储器和灵敏放大器的控制方法

Country Status (3)

Country Link
US (1) US11894047B2 (zh)
CN (1) CN111863050B (zh)
WO (1) WO2022021773A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863050B (zh) * 2020-07-27 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN116168737B (zh) * 2021-11-24 2024-05-14 长鑫存储技术有限公司 感测放大电路以及数据读出方法
CN115050406B (zh) * 2022-08-17 2022-10-25 安徽大学 Sram存储器的位线泄漏电流补偿电路、模块及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767059A (zh) * 2004-10-30 2006-05-03 海力士半导体有限公司 测量感测放大器偏移电压的方法及半导体存储器装置
CN105070310A (zh) * 2015-08-11 2015-11-18 深圳芯邦科技股份有限公司 一种带失调校正的灵敏放大器
CN109448768A (zh) * 2018-12-21 2019-03-08 安徽大学 一种具有超低失调的灵敏放大器电路
CN110959176A (zh) * 2017-07-20 2020-04-03 美光科技公司 用于存储器装置中的锁存的偏移消除
CN111081296A (zh) * 2016-12-28 2020-04-28 三星电子株式会社 具有偏移消除的读出放大器和存储器装置
CN210575115U (zh) * 2019-11-28 2020-05-19 长鑫存储技术有限公司 灵敏放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437464B1 (ko) * 2002-07-02 2004-06-23 삼성전자주식회사 오프셋 보상 감지 방식을 갖는 반도체 메모리 장치
US8125840B2 (en) * 2009-08-31 2012-02-28 International Business Machines Corporation Reference level generation with offset compensation for sense amplifier
US20110133809A1 (en) * 2009-12-03 2011-06-09 Elpida Memory, Inc. Semiconductor device and method for cancelling offset voltage of sense amplifier
CN102385900B (zh) * 2011-08-31 2016-05-18 上海华虹宏力半导体制造有限公司 存储器和灵敏放大器
US9418714B2 (en) * 2013-07-12 2016-08-16 Nvidia Corporation Sense amplifier with transistor threshold compensation
KR101704933B1 (ko) 2015-11-20 2017-02-22 한양대학교 산학협력단 오프셋 전압 상쇄를 이용한 메모리 셀 읽기 회로
ITUB20155867A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Circuito amplificatore di lettura con compensazione dell'offset per un dispositivo di memoria non volatile
US10290340B1 (en) 2018-03-29 2019-05-14 Qualcomm Technologies, Incorporated Offset-canceling (OC) write operation sensing circuits for sensing switching in a magneto-resistive random access memory (MRAM) bit cell in an MRAM for a write operation
US10734056B2 (en) 2018-11-16 2020-08-04 Arm Limited Amplifier circuit devices and methods
CN113470705B (zh) * 2020-03-30 2024-05-14 长鑫存储技术有限公司 灵敏放大器、存储器和数据读出方法
CN111863050B (zh) 2020-07-27 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863053B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11929716B2 (en) * 2020-07-27 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN111863052B (zh) 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11869624B2 (en) * 2020-07-27 2024-01-09 Changxin Memory Technologies, Inc. Sense amplifier, memory and method for controlling sense amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767059A (zh) * 2004-10-30 2006-05-03 海力士半导体有限公司 测量感测放大器偏移电压的方法及半导体存储器装置
CN105070310A (zh) * 2015-08-11 2015-11-18 深圳芯邦科技股份有限公司 一种带失调校正的灵敏放大器
CN111081296A (zh) * 2016-12-28 2020-04-28 三星电子株式会社 具有偏移消除的读出放大器和存储器装置
CN110959176A (zh) * 2017-07-20 2020-04-03 美光科技公司 用于存储器装置中的锁存的偏移消除
CN109448768A (zh) * 2018-12-21 2019-03-08 安徽大学 一种具有超低失调的灵敏放大器电路
CN210575115U (zh) * 2019-11-28 2020-05-19 长鑫存储技术有限公司 灵敏放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sensing voltage compensation circuit for low-power dram bit-line sense amplifier;Suk Min Kim;《 2018 International Conference on Electronics, Information, and Communication (ICEIC)》;20180405;全文 *

Also Published As

Publication number Publication date
US11894047B2 (en) 2024-02-06
CN111863050A (zh) 2020-10-30
US20230058436A1 (en) 2023-02-23
WO2022021773A1 (zh) 2022-02-03

Similar Documents

Publication Publication Date Title
CN111863052B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863053B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863055B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US11854606B2 (en) Sense amplifier and method for controlling the same
KR102408427B1 (ko) 증폭기 회로
CN111933195B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863050B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863054B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111933194B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US11869624B2 (en) Sense amplifier, memory and method for controlling sense amplifier
CN111863051B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US11862284B2 (en) Sense amplifier, memory and data readout method
CN115811279B (zh) 一种补偿位线失调电压的灵敏放大器及芯片与放大电路
CN211788182U (zh) 灵敏放大器和存储器
US20230005523A1 (en) Control circuit, method for reading and writing and memory
US11929716B2 (en) Sense amplifier, memory and method for controlling sense amplifier
US11862285B2 (en) Sense amplifier, memory and control method of sense amplifier
CN116467988A (zh) 读出电路版图
CN116030872A (zh) 存储器及电压控制方法
CN115810377A (zh) 读出电路和数据读出方法
KR19990066630A (ko) 반도체 메모리의 센스앰프 제어방법
KR19990066625A (ko) 반도체 메모리의 센스앰프
KR19980028915A (ko) 반도체 메모리 장치의 프리차아지회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant