CN111081296A - 具有偏移消除的读出放大器和存储器装置 - Google Patents

具有偏移消除的读出放大器和存储器装置 Download PDF

Info

Publication number
CN111081296A
CN111081296A CN201911156606.3A CN201911156606A CN111081296A CN 111081296 A CN111081296 A CN 111081296A CN 201911156606 A CN201911156606 A CN 201911156606A CN 111081296 A CN111081296 A CN 111081296A
Authority
CN
China
Prior art keywords
bit line
transistor
sense amplifier
sense
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911156606.3A
Other languages
English (en)
Other versions
CN111081296B (zh
Inventor
金泳旭
权赫准
韩相根
元福渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111081296A publication Critical patent/CN111081296A/zh
Application granted granted Critical
Publication of CN111081296B publication Critical patent/CN111081296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供一种存储器装置和读出放大器，读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中，第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域，第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧，第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间，并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中，可以掉换PMOS晶体管和NMOS晶体管的位置。

Description

具有偏移消除的读出放大器和存储器装置
本申请是基于2017年10月23日提交的、申请号为201710991904.9、发明创造名称为“具有偏移消除的读出放大器和存储器装置”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求于2016年12月28日在韩国知识产权局提交的韩国专利申请No.10-2016-0181446的优先权，其公开内容以引用的方式全部合并在本文中。
技术领域
本发明构思涉及一种半导体存储器装置，更具体地，涉及一种用于基于消除读出放大器的偏移的操作来改善有效读出裕度的读出放大器。
背景技术
存储器装置当中的动态随机存取存储器(DRAM)以通过存储在存储器单元的单元电容器中的电荷来写入数据的方式进行操作。存储器单元连接至位线(BL)和互补位线(BLB)。在DRAM中，当执行读取操作或刷新操作时，读出放大器读出并放大位线和互补位线之间的电压差。构成读出放大器的半导体装置可能由于工艺变化、温度等而具有不同的装置特性，例如具有不同的阈值电压。这种不同的装置特性可以导致读出放大器中的偏移噪声。由于该偏移噪声，可以降低读出放大器的有效读出裕度，并且会降低DRAM的性能。
发明内容
本发明构思提供了一种读出放大器及其布局方法，该读出放大器可以基于消除读出放大器的偏移的操作来提高有效读出裕度。
根据本发明构思的一方面，提供了一种读出位线的电压变化的读出放大器。读出放大器包括连接至位线和互补位线的读出放大单元，其被构造为响应于第一控制信号和第二控制信号来读出位线的电压变化，以及被构造为基于读出的电压变化来调节读出位线和互补读出位线的电压；第一隔离单元，其被构造为响应于隔离信号，将位线连接至读出位线；第二隔离单元，其被构造为响应于隔离信号，将互补位线连接至互补读出位线；第一偏移消除单元，其被构造为响应于偏移消除信号，将位线连接至互补读出位线；以及第二偏移消除单元，其被构造为响应于偏移消除信号，将互补位线连接至读出位线。读出放大单元包括：第一P型金属氧化物半导体(PMOS)晶体管，其连接在第一控制信号线和互补读出位线之间并具有连接至读出位线的栅极；第二PMOS晶体管，其连接在第一控制信号线和读出位线之间并具有连接至互补读出位线的栅极；第一N型金属氧化物半导体(NMOS)晶体管，其连接在第二控制信号线和互补读出位线之间并具有连接至位线的栅极；以及第二NMOS晶体管，其连接在第二控制信号线和读出位线之间并具有连接至互补位线的栅极。
在根据本发明构思的实施例的读出放大器中，第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域，第一NMOS晶体管和第二NMOS晶体管分别设置在读出放大器的两个边缘，第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间，并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。
在根据本发明构思的实施例的读出放大器中，第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的中部区域，第一PMOS晶体管和第二PMOS晶体管分别设置在读出放大器的两个边缘，第一隔离单元和第一偏移消除单元设置在第一NMOS晶体管和第一PMOS晶体管之间，并且第二隔离单元和第二偏移消除单元设置在第二NMOS晶体管和第二PMOS晶体管之间。
根据本发明构思的另一方面，一种装置包含：隔离晶体管，其被构造为响应于隔离信号将位线连接至读出位线；偏移补偿晶体管，其被构造为响应于偏移消除信号将位线连接至互补读出位线；以及读出放大单元，其被构造为读出位线的位线电压，读出放大单元包括P型金属氧化物半导体(PMOS)晶体管和N型金属氧化物半导体(NMOS)晶体管。隔离晶体管和偏移补偿晶体管设置在PMOS晶体管和NMOS晶体管之间。
根据本发明构思的又一方面，一种读出放大器包含：第一隔离单元，其被构造为响应于隔离信号将位线连接至读出位线；第二隔离单元，其被构造为响应于隔离信号将互补位线连接至互补读出位线；第一偏移补偿单元，其被构造为响应于偏移消除信号将位线连接至互补读出位线；第二偏移补偿单元，其被构造为响应于偏移消除信号将互补位线连接至读出位线；一对P型金属氧化物半导体(PMOS)晶体管，其包括连接在第一控制线和互补读出位线之间并具有连接至读出位线的控制端子的第一PMOS晶体管以及连接在第一控制线和读出位线之间并具有连接至互补读出位线的控制端子的第二PMOS晶体管；以及一对N型金属氧化物半导体(NMOS)晶体管，其包括连接在第二控制线和互补读出位线之间并具有连接至读出位线的控制端子的第一NMOS晶体管以及连接在第二控制线和读出位线之间并具有连接至互补读出位线的控制端子的第二NMOS晶体管。从一对PMOS晶体管和一对NMOS晶体管中选择的第一对的第一晶体管设置在读出放大器的彼此相对侧，从一对PMOS晶体管和一对NMOS晶体管中选择的第二对的第二晶体管设置在第一晶体管之间的读出放大器的中部区域。第一隔离单元和第一偏移补偿单元设置在第一PMOS晶体管和第一NMOS晶体管之间。第二隔离单元和第二偏移补偿单元设置在第二PMOS晶体管和第二NMOS晶体管之间。
根据本发明构思的再一方面，一种存储器装置包含：具有位线的第一存储器单元阵列；具有互补位线的第二存储器单元阵列；以及用于读出位线的位线电压的读出放大器。读出放大器包含：第一隔离单元，其被构造为响应于隔离信号将位线连接至读出位线；第二隔离单元，其被构造为响应于隔离信号将互补位线连接至互补读出位线；第一偏移补偿单元，其被构造为响应于偏移消除信号将位线连接至互补读出位线；第二偏移补偿单元，其被构造为响应于偏移消除信号将互补位线连接至读出位线；一对P型金属氧化物半导体(PMOS)晶体管，其包括连接在第一控制线和互补读出位线之间并具有连接至读出位线的控制端子的第一PMOS晶体管以及连接在第一控制线和读出位线之间并具有连接至互补读出位线的控制端子的第二PMOS晶体管；以及一对N型金属氧化物半导体(NMOS)晶体管，其包括连接在第二控制线和互补读出位线之间并具有连接至读出位线的控制端子的第一NMOS晶体管以及连接在第二控制线和读出位线之间并具有连接至互补读出位线的控制端子的第二NMOS晶体管。从一对PMOS晶体管和一对NMOS晶体管中选择的第一对的晶体管设置在读出放大器的彼此相对侧，并且从一对PMOS晶体管和一对NMOS晶体管中选择的第二对的晶体管设置在第一对的晶体管之间的读出放大器的中部区域。第一隔离单元和第一偏移补偿单元设置在第一PMOS晶体管和第一NMOS晶体管之间。第二隔离单元和第二偏移补偿单元设置在第二PMOS晶体管和第二NMOS晶体管之间。
根据本发明构思的另一方面，读出放大器包含：第一隔离单元，其被构造为响应于隔离信号将位线连接至读出位线；第二隔离单元，其被构造为响应于隔离信号将互补位线连接至互补读出位线；第一偏移补偿单元，其被构造为响应于偏移消除信号将位线连接至互补读出位线；第二偏移补偿单元，其被构造为响应于偏移消除信号将互补位线连接至读出位线；第一P型金属氧化物半导体(PMOS)晶体管，其连接在第一控制线和互补读出位线之间，并具有连接至读出位线的控制端子；第二PMOS晶体管，其连接在第一控制线和读出位线之间，并具有连接至互补读出位线的控制端子；第一N型金属氧化物半导体(NMOS)晶体管，其连接在第二控制线和互补读出位线之间，并具有连接至读出位线的控制端子；以及第二NMOS晶体管，其连接在第二控制线和读出位线之间，并具有连接至互补读出位线的控制端子。第一隔离单元和第一偏移补偿单元设置在第一PMOS晶体管和第一NMOS晶体管之间。第二隔离单元和第二偏移补偿单元设置在第二PMOS晶体管和第二NMOS晶体管之间。或者：NMOS晶体管设置在读出放大器的彼此相对侧，并且PMOS晶体管设置在NMOS晶体管之间的读出放大器的中部区域中，或者：PMOS晶体管设置在读出放大器的彼此相对侧，并且NMOS晶体管设置在PMOS晶体管之间的读出放大器的中部区域。
根据本发明构思的再一方面，读出放大器包含：第一隔离单元，其被构造为选择性地将位线连接至读出位线；第二隔离单元，其被构造为选择性地将互补位线连接至互补读出位线；第一偏移补偿单元，其被构造为选择性地将位线连接至互补读出位线；第二偏移补偿单元，其被构造为选择性地将互补位线连接至读出位线；第一P型金属氧化物半导体(PMOS)晶体管,其被构造为选择性地连接第一控制线和互补读出位线；第二PMOS晶体管，其被构造为选择性地连接第一控制线和读出位线；第一N型金属氧化物半导体(NMOS)晶体管,其被构造为选择性地连接第二控制线和互补读出位线；以及第二NMOS晶体管，其被构造为选择性地连接第二控制线和读出位线。第一隔离单元和第一偏移补偿单元设置在第一PMOS晶体管和第一NMOS晶体管之间。第二隔离单元和第二偏移补偿单元设置在第二PMOS晶体管和第二NMOS晶体管之间。或者：NMOS晶体管设置在读出放大器的彼此相对侧，并且PMOS晶体管设置在NMOS晶体管之间的读出放大器的中部区域，或者：PMOS晶体管设置在读出放大器的彼此相对侧，并且NMOS晶体管设置在PMOS晶体管之间的读出放大器的中部区域。
根据本发明构思的另一方面，读出放大器包含：第一隔离单元、第二隔离单元、第一偏移补偿单元、第二偏移补偿单元、包括第一P型金属氧化物半导体(PMOS)晶体管和第二PMOS晶体管的一对PMOS晶体管、以及包括第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管的一对NMOS晶体管。从一对PMOS晶体管和一对NMOS晶体管中选择的第一对的晶体管设置在读出放大器的彼此相对侧，并且从一对PMOS晶体管和一对NMOS晶体管中选择的第二对的晶体管设置在第一对的晶体管之间的读出放大器的中部区域。第一隔离单元和第一偏移补偿单元设置在第一PMOS晶体管和第一NMOS晶体管之间。第二隔离单元和第二偏移补偿单元设置在第二PMOS晶体管和第二NMOS晶体管之间。
附图说明
通过以下参照附图的详细说明，将更加清晰地理解本发明构思的实施例。
图1是用于描述存储器装置的实施例的框图。
图2A和图2B是用于描述图1的读出放大器的位线电压读出操作的示图。
图3是用于描述读出放大器的实施例的电路图。
图4、图5、图6A至图6E和图7是用于描述图3所示的读出放大器的操作的电路图和流程图。
图8是用于描述图3的读出放大器的操作的时序图。
图9是示出应用了如本文所述的读出放大器的示例实施例的存储器装置的示例实施例的示图。
图10、图11、图12、图13、图14、图15、图16和图17是用于描述读出放大器的布局和布局方法的实施例的示图。
图18是用于描述读出放大器的另一实施例的电路图。
图19和图20是用于描述图18的读出放大器的布局和布局方法的实施例的示图。
图21是用于描述读出放大器的又一实施例的电路图。
图22和图23是用于描述图21的读出放大器的布局和布局方法的实施例的示图。
图24和25是示出可以应用根据本文所述的实施例的读出放大器的存储器装置的示例实施例的示图。
图26是示出将包括根据本文所述的实施例的读出放大器的存储器装置应用于移动装置的示例的框图。
具体实施方式
下文中，将参照附图描述本发明构思的实施例。然而，本领域技术人员将理解，在不改变技术范围和基本特征的情况下，本发明构思可以以其他具体形式执行。因此，下面描述的实施例应仅在描述性意义上被考虑，而不是为了限制的目的。
作为本发明构思的领域中的惯例，可以按照功能块、单元和/或模块来描述和示出实施例的一个或多个元件。这些块、单元和/或模块通过诸如逻辑电路、微处理器、硬连线电路等的电子电路被物理地实现，并且可以可选地由固件和/或软件驱动。此外，在不脱离本发明构思的范围的情况下，实施例的每个功能块、单元和/或模块可以被物理地分离成两个或更多个交互且离散的块、单元和/或模块。而且，在不脱离本发明构思的范围的情况下，实施例的两个或多个功能块、单元和/或模块可以被物理地组合成更复杂的块或单元。
图1是用于描述存储器装置的实施例的框图。
参照图1，存储器装置100可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置100可以是易失性存储器，例如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率同步动态随机存取存储器(LPDDR SDRAM)、图形双倍数据速率同步动态随机存取存储器(GDDR SDRAM)、双倍数据速率类型双同步动态随机存取存储器(DDR2 SDRAM)、双倍数据速率类型三同步动态随机存取存储器(DDR3 SDRAM)、双倍数据速率第四代同步动态随机存取存储器(DDR4 SDRAM)、晶闸管随机存取存储器(TRAM)等；或者可以是非易失性存储器，例如相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)等。
存储器装置100可以响应于从例如存储器控制器的外部装置接收的命令CMD、地址ADDR和控制信号而通过数据线DQ输出数据。存储器装置100包括存储器单元阵列110、命令解码器112、控制逻辑114、地址缓冲器120、行解码器130、列解码器140、读出放大器(S/A)150以及数据输入输出电路160。
存储器单元阵列110包括以多行多列排列的矩阵形式提供的多个存储器单元。存储器单元阵列110包括连接至存储器单元的多个字线和多个位线BL。多个字线可以连接至存储器单元的各行，并且多个位线BL可以连接至存储器单元的各列。
命令解码器112可以解码从例如存储器控制器的外部装置接收的写使能信号/WE、行地址选通信号/RAS、列地址选通信号/CAS、片选信号/CS等，并且可以允许控制逻辑114产生对应于命令CMD的控制信号。命令CMD可以包括激活命令、读取命令、写入命令、预充电命令等。
地址缓冲器120从作为外部装置的存储器控制器接收地址ADDR。地址ADDR包括对存储器单元阵列110的行进行寻址的行地址RA和对存储器单元阵列110的列进行寻址的列地址CA。地址缓冲器120可以将行地址RA发送至行解码器130，以及将列地址CA发送至列解码器140。
行解码器130可以选择连接至存储器单元阵列110的多个字线中的任一个。行解码器130可以解码从地址缓冲器120接收到的行地址RA、选择与行地址RA对应的任一字线并激活所选择的字线。
列解码器140可以从存储器单元阵列110的多个位线BL中选择预定数量的位线。列解码器140可以解码从地址缓冲器120接收到的列地址CA，并且选择与接收到的列地址CA对应的预定数量的位线BL。
读出放大器150连接至存储器单元阵列110的位线BL。读出放大器150可以读出多个位线BL中所选择的位线的电压的变化、放大电压的变化并输出放大的电压变化。数据输入输出电路160可以基于由读出放大器150读出和放大的电压通过数据线DQ输出数据。
读出放大器150可以从控制逻辑114接收隔离信号ISO和偏移消除信号OC。读出放大器150可以响应于隔离信号ISO和偏移消除信号OC执行偏移消除操作。例如，偏移表示构成读出放大器150的半导体装置之间的特性差异，例如不同半导体装置的阈值电压之间的差。
在下文中，将参照各种实施例详细描述读出放大器150的构造和操作。
图2A和图2B是用于描述图1的读出放大器的位线电压读出操作的示图。
参照图1和图2A，存储器单元阵列110中包括的存储器单元MC包括单元晶体管21和单元电容器22c。存储器装置100可以基于存储在存储器单元MC中包括的单元电容器22c中的电荷量来执行读取操作或刷新操作。在这种情况下，连接至存储器单元MC的位线BL被预充电到预充电电压Vpre。然后，当字线WL被激活时，在充电到预充电电压Vpre的位线BL的电荷和存储器单元MC的单元电容器22c的电荷之间执行电荷共享操作。由于电荷共享操作，位线BL的电压可以从预充电电压Vpre减小或增加电压变化量(ΔV)。
读出放大器150可以读出电压变化量(ΔV)并放大电压变化量。在这种情况下，由于位线耦合噪声、读出放大器偏移噪声等，读出放大器150的有效读出裕度可以表示为如图2B所示。当电压变化量(ΔV)小于或等于预定电平时，读出放大器150可能不会读出位线BL的电压变化量(ΔV)。也就是说，读出放大器偏移噪声可以是降低读出放大器150的有效读出裕度的因素。
图3是用于描述读出放大器的实施例的电路图。
参照图3，读出放大器150包括第一隔离单元151和第二隔离单元152、第一偏移消除单元153和第二偏移消除单元154以及读出放大单元155。
第一隔离单元151连接在位线BL和读出位线SABL之间，并且第二隔离单元152连接在互补位线BLB和互补读出位线SABLB之间。第一隔离单元151和第二隔离单元152接收隔离信号ISO并响应于隔离信号ISO而操作。
第一隔离单元151可以包括第一隔离晶体管ISO_1，其响应于隔离信号ISO而连接位线BL与读出位线SABL或隔离位线BL与读出位线SABL。第一隔离晶体管ISO_1的一个端子连接至位线BL，其另一个端子连接至读出位线SABL，且其栅极连接至隔离信号ISO。
第二隔离单元152可以包括第二隔离晶体管ISO_2，其响应于隔离信号ISO而连接互补位线BLB与互补读出位线SABLB或隔离互补位线BLB与互补读出位线SABLB。第二隔离晶体管ISO_2的一个端子连接至互补位线BLB，其另一个端子连接至互补读出位线SABLB，其栅极连接至隔离信号ISO。
第一偏移消除单元153连接在位线BL和互补读出位线SABLB之间，并且第二偏移消除单元154连接在互补位线BLB和读出位线SABL之间。第一偏移消除单元153和第二偏移消除单元154接收偏移消除信号OC并响应于偏移消除信号OC而操作。
第一偏移消除单元153可以包括第一偏移消除晶体管OC_1，其响应于偏移消除信号OC而连接位线BL与互补读出位线SABLB或断开位线BL与互补读出位线SABLB。第一偏移消除晶体管OC_1的一个端子连接至位线BL，其另一个端子连接至互补读出位线SABLB，其栅极连接至偏移消除信号OC。
第二偏移消除单元154可以包括第二偏移消除晶体管OC_2，其响应于偏移消除信号OC而连接互补位线BLB与读出位线SABL或断开互补位线BLB与读出位线SABL。第二偏移消除晶体管OC_2的一个端子连接至互补位线BLB，其另一个端子连接至读出位线SABL，其栅极连接至偏移消除信号OC。
读出放大单元155可以连接在读出位线SABL和互补读出位线SABLB之间，并可以响应于第一控制信号LA和第二控制信号LAB而读出并放大位线BL和互补位线BLB之间的电压差。读出放大单元155包括一对P型金属氧化物半导体(PMOS)晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)以及一对N型金属氧化物半导体(NMOS)晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)。
第一PMOS晶体管P_1的一个端子连接至互补读出位线SABLB，其另一个端子连接至第一控制信号LA的线，并且其栅极连接至读出位线SABL。第二PMOS晶体管P_2的一个端子连接至读出位线SABL，其另一个端子连接至第一控制信号LA的线，并且其栅极连接至互补读出位线SABLB。
第一NMOS晶体管N_1的一个端子连接至互补读出位线SABLB，其另一个端子连接至第二控制信号LAB的线，并且其栅极连接至位线BL。第二NMOS晶体管N_2的一个端子连接至读出位线SABL，其另一个端子连接至第二控制信号LAB的线，并且其栅极连接至互补位线BLB。
位线BL连接至存储器单元MC中包括的单元晶体管21(见图2A)的一个端子。字线WL连接至单元晶体管21的栅极。
图4至图7是用于描述图3所示的读出放大器的操作的电路图和流程图。
图4示出了图3的读出放大器150的等效电路。为了简化附图，使用虚线示出了第一隔离晶体管ISO_1和第二隔离晶体管ISO_2以及第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2。将参照图5和图6A至图6E详细描述图4所示的读出放大器150的等效电路的操作。
参照图5，图4的读出放大器150可以响应于隔离信号ISO、偏移消除信号OC以及第一控制信号LA和第二控制信号LAB依次执行预充电操作(S510)、偏移消除操作(S520)、电荷共享操作(S530)、预读出操作(S540)以及恢复操作(S550)。为了便于描述，将参照图6A至图6E描述图5的操作。
参照图6A，在图5的操作S510中，读出放大器150执行预充电操作。读出放大器150将位线BL、互补位线BLB、读出位线SABL以及互补读出位线SABLB预充电到预充电电压Vpre。例如，隔离信号ISO和偏移消除信号OC可以是逻辑高(H)。
响应于逻辑高(H)的隔离信号ISO和偏移消除信号OC，第一隔离晶体管ISO_1和第二隔离晶体管ISO_2以及第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2导通。因此，位线BL、互补位线BLB、读出位线SABL和互补读出位线SABLB可以连接至一个节点并且充电到预充电电压Vpre。在这种情况下，第一控制信号LA和第二控制信号LAB可以充电到预充电电压Vpre。
参照图6B，在图5的操作S520中，读出放大器150执行偏移消除操作。例如，隔离信号ISO可以是逻辑低(L)，并且偏移消除信号OC可以是逻辑高(H)。
响应于逻辑低(L)的隔离信号ISO，第一隔离晶体管ISO_1和第二隔离晶体管ISO_2截止，响应于逻辑高(H)的偏移消除信号OC，第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2导通。在这种情况下，第一控制信号LA从预充电电压Vpre转变为内部电源电压VINTA，并且第二控制信号LAB从预充电电压Vpre转变为接地电压VSS。内部电源电压VINTA可以是供应给存储器单元阵列110(见图1)的电压。然后，第一控制信号LA从内部电源电压VINTA转变为预充电电压Vpre，并且第二控制信号LAB从接地电压VSS转变为预充电电压Vpre。
在读出放大器150中，例如，由于制造工艺、温度等的变化，第一PMOS晶体管P_1和第二PMOS晶体管P_2以及第一NMOS晶体管N_1和第二NMOS晶体管N_2彼此可以具有不同的阈值电压Vth。在这种情况下，读出放大器150可能由于第一PMOS晶体管P_1和第二PMOS晶体管P_2以及第一NMOS晶体管N_1和第二NMOS晶体管N_2的阈值电压Vth之间的差异而导致偏移噪声。在下文中，将参照第一至第四示例描述通过偏移消除操作来补偿读出放大器150的偏移的方法。
在第一示例(情况I)中，假设第一NMOS晶体管N_1的阈值电压Vth大于第二NMOS晶体管N_2的阈值电压Vth。第一NMOS晶体管N_1和第二NMOS晶体管N_2作为二极管工作。流经第一NMOS晶体管N_1的电流量可以小于流经第二NMOS晶体管N_2的电流量。而且，流经第一PMOS晶体管P_1的电流量可以小于流经第二PMOS晶体管P_2的电流量。因此，如图7所示，互补位线BLB上的电压可以升高到大于位线BL上的电压的预定电平。
在第二示例(情况I I)中，假设第二NMOS晶体管N_2的阈值电压Vth大于第一NMOS晶体管N_1的阈值电压Vth。第一NMOS晶体管N_1和第二NMOS晶体管N_2作为二极管工作。流经第二NMOS晶体管N_2的电流量可以小于流经第一NMOS晶体管N_1的电流量。而且，流经第二PMOS晶体管P_2的电流量可以小于流经第一PMOS晶体管P_1的电流量。因此，如图7所示，互补位线BLB上的电压可以降低到小于位线BL上的电压的预定电平。
在第三示例(情况I I I)中，假设第一PMOS晶体管P_1的阈值电压Vth大于第二PMOS晶体管P_2的阈值电压Vth。流经第一PMOS晶体管P_1的电流量可以小于流经第二PMOS晶体管P_2的电流量。第一NMOS晶体管N_1和第二NMOS晶体管N_2可以作为二极管使预定量的电流流过。因此，如图7所示，互补位线BLB上的电压可以升高到大于位线BL上的电压的预定电平。
在第四示例(情况IV)中，假设第二PMOS晶体管P_2的阈值电压Vth大于第一PMOS晶体管P_1的阈值电压Vth。流经第二PMOS晶体管P_2的电流量可以小于流经第一PMOS晶体管P_1的电流量。第一NMOS晶体管N_1和第二NMOS晶体管N_2可以作为二极管使预定量的电流流过。因此，如图7所示，互补位线BLB上的电压可以降低到小于位线BL上的电压的预定电平。
在上述第一示例至第四示例(情况I至情况IV)中，互补位线BLB相比位线BL升高或降低到预定电平，因此，位线BL和互补位线BLB具有预定的电压差。这样的电压差可以解释为由于偏移噪声引起的偏移电压。这意味着读出放大器150的偏移噪声可以通过使位线BL和互补位线BLB具有与偏移电压相当的差异来消除。也就是说，读出放大器150可以通过偏移消除操作来补偿偏移。
参照图6C，在图5的操作S530中，读出放大器150执行电荷共享操作。例如，隔离信号ISO和偏移消除信号OC可以是逻辑低(L)。
响应于逻辑低(L)的隔离信号ISO和偏移消除信号OC，第一隔离晶体管ISO_1和第二隔离晶体管ISO_2以及第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2截止。在这种情况下，连接至存储器单元MC(见图3)的字线WL被激活，并且在存储在存储器单元MC的单元电容器中的电荷和存储在位线BL中的电荷之间执行电荷共享操作。
例如，当值为“1”的数据存储在存储器单元MC中时，可以在电荷共享操作期间将位线BL的电压电平升高预定量。另一方面，当值为“0”的数据存储在存储器单元MC中时，可以在电荷共享操作期间将位线BL的电压电平降低预定量。
参照图6D，在图5的操作S540中，读出放大器150执行预读出操作。例如，隔离信号ISO和偏移消除信号OC可以是逻辑低(L)。
当执行图6C描述的电荷共享操作时，可以根据存储在存储器单元MC中的数据将位线BL的电压升高或降低预定量(ΔV)。在这种情况下，第一控制信号LA转变为内部电源电压VINTA，并且第二控制信号LAB转变为接地电压VSS。因此，读出放大器150可以基于位线BL和互补位线BLB之间的电压差将读出位线SABL的电压和互补读出位线SABLB的电压中的每一个充电到内部电源电压VINTA、以及将读出位线SABL的电压和互补读出位线SABLB的电压中的每一个放电到接地电压VSS。
例如，当值为“1”的数据存储在存储器单元MC中时，在预读出操作期间，读出位线SABL上的电压可以升高到内部电源电压VINTA，并且互补读出位线SABLB上的电压可以降低到接地电压VSS。另一方面，当值为“0”的数据存储在存储器单元MC中时，读出位线SABL上的电压可以降低到接地电压VSS，并且互补读出位线SABLB上的电压可以升高到内部电源电压VINTA。
例如，在预读出操作期间，位线BL和互补位线BLB以及读出位线SABL和互补读出位线SABLB通过第一隔离晶体管ISO_1和第二隔离晶体管ISO_2以及第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2彼此断开。由于读出放大器150与位线BL和互补位线BLB分离，则可以减小位线BL之间的耦合效应且可以提高读出率。
参照图6E，在图5的操作S550中，读出放大器150执行恢复操作。例如，隔离信号ISO可以是逻辑高(H)，并且偏移消除信号OC可以是逻辑低(L)。
响应于逻辑高(H)的隔离信号ISO，第一隔离晶体管ISO_1和第二隔离晶体管ISO_2导通，响应于逻辑低(L)的偏移消除信号OC，第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2截止。在这种情况下，位线BL和读出位线SABL通过第一隔离晶体管ISO_1连接，并且互补位线BLB和互补读出位线SABLB通过第二隔离晶体管ISO_2连接。因此，位线BL上的电压可以升高或降低到读出位线SABL的电压电平，并且互补位线BLB上的电压可以升高或降低到互补读出位线SABLB的电压电平。
在一些实施例中，读出放大器150的读出位线对SABL和SABLB可以连接至数据线，并且在预读出操作后数据可以通过数据线输出到本地读出放大器、全球读出放大器或数据输入输出电路160(见图1)。
如上所述，读出放大器150基于隔离信号ISO、偏移消除信号OC以及第一控制信号LA和第二控制信号LAB来执行预充电操作、偏移消除操作、电荷共享操作、预读出操作和恢复操作。在这种情况下，读出放大器150可以通过偏移消除操作来补偿读出放大器150的偏移、通过预读出操作使位线之间的耦合最小化，因此可以改善其有效读出裕度。因此，可以提供具有改进性能的读出放大器和包括该读出放大器的存储器装置。
图8是用于描述图3的读出放大器的操作的时序图。图8的X轴表示时间，Y轴表示信号电平。例如，假设存储器单元MC存储值为“1”的数据，并且第一NMOS晶体管N_1的阈值电压比第二NMOS晶体管N_2的阈值电压高出偏移电压Vos。
参照图8，读出放大器150依次执行预充电操作、偏移消除操作、电荷共享操作、预读出操作和恢复操作。
在第一间隔t0-t 1中，读出放大器150执行预充电操作。在这种情况下，隔离信号ISO和偏移消除信号OC处于逻辑高(H)电平，并且位线对BL和BLB以及读出位线对SABL和SABLB被预充电到预充电电压Vpre。
在第二间隔t 1-t2中，读出放大器150执行偏移消除操作。在这种情况下，隔离信号ISO变成逻辑低(L)。第一控制信号LA从预充电电压Vpre升高到内部电源电压VINTA，并且第二控制信号LAB从预充电电压Vpre降低到接地电压VSS。读出放大器150可以基于图5和图6B中描述的方法执行偏移消除操作。在偏移消除操作期间，互补位线BLB上的电压可以比位线BL上的电压高出偏移电压Vos。因此，位线BL和互补位线BLB上的电压具有相当于偏移电压Vos的差值，因此可以消除读出放大器150的偏移噪声。
在第三间隔t2-t3中，读出放大器150执行电荷共享操作。在这种情况下，隔离信号ISO和偏移消除信号OC变成逻辑低(L)，连接至存储器单元MC的字线WL被激活，并且在存储在存储器单元MC的单元电容器中的电荷和存储在位线BL中的电荷之间执行电荷共享操作。当值为“1”的数据存储在存储器单元MC中时，可以在电荷共享操作期间将位线BL的电压电平升高预定的电平。在另一实施例中，当值为“0”的数据存储在存储器单元MC中时，可以在电荷共享操作期间将位线BL的电压电平降低预定的电平。
在第四间隔t3-t4中，读出放大器150执行预读出操作。在这种情况下，第一控制信号LA转变为内部电源电压VINTA，并且第二控制信号LAB转变为接地电压VSS。因此，在读出放大器150中，基于位线BL和互补位线BLB之间的电压差，读出位线SABL升高到内部电源电压VINTA，并且互补读出位线SABLB降低到接地电压VSS。
在第五间隔t4-t5中，读出放大器150执行恢复操作。在这种情况下，隔离信号ISO变成逻辑高(H)，并且第一隔离晶体管ISO_1和第二隔离晶体管ISO_2导通。位线对BL和BLB以及读出位线对SABL和SABLB分别彼此连接，并且位线对BL和BLB可以充电或放电到读出位线对SABL和SABLB的电压电平。
图9是示出应用了根据本文所述的实施例的读出放大器的存储器装置的示例的示图。
参照图9，存储器装置900包括多个存储器单元阵列110_1,110_2，...至110_n和多个读出放大器150_1,150_2，...到150_n。多个读出放大器150_1至150_n中的每一个可以包括多个位线读出放大器BLSA。位线读出放大器BLSA可以实现为图1至图8中所述的读出放大器150。
连接至多个存储器单元阵列110_1至110_n的多个位线对BL和BLB可以分别连接至多个位线读出放大器BLSA。存储器装置900具有开放的位线结构。在具有开放的位线结构的存储器装置900中，当位线对BL和BLB具有不同的电容时，由于位线对BL和BLB的负载失配会导致位线读出放大器BLSA的读出操作被干扰，而且读出灵敏度降低。
为了解决位线对BL和BLB的负载失配问题，存储器装置900可以包括设置在存储器单元阵列110_1至110_n的边缘处的虚设单元阵列910和920。虚设单元阵列910和920的位线中的一些可以作为互补位线连接至相邻的位线读出放大器BLSA。虚设单元阵列910和920的剩余位线可以作为虚设位线不连接至位线读出放大器BLSA。
在图9的存储器装置900中，即使提供了虚设单元阵列910和920的情况下，位线对BL和BLB的电容也可能不相等。位线对BL和BLB的电容不均衡可以作为位线读出放大器BLSA的偏移噪声。在这种情况下，位线读出放大器BLSA可以基于图1至图8中描述的偏移消除操作来补偿由于位线对BL和BLB的电容不均衡引起的差异。
图10至图17是用于描述例如上文关于图1至图8描述的读出放大器150的读出放大器的布局和布局方法的实施例的示图。图10至图17各自示出了图9的多个读出放大器150_2的布局的区域A。在图10至图17中，读出放大器150的包括第一PMOS晶体管P_1和第二PMOS晶体管P_2的一对PMOS晶体管、包括第一NMOS晶体管N_1和第二NMOS晶体管N_2的一对NMOS晶体管、第一隔离晶体管ISO_1和第二隔离晶体管ISO_2以及第一偏移消除晶体管OC_1和第二偏移消除晶体管OC_2(如图3所示)设置在多个读出放大器150_2中的一个位线读出放大器BLSA中。
参照图10，位线读出放大器BLSA设置在位线BL和互补位线BLB之间。一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)可以设置在位线读出放大器BLSA的中部区域，并且第一NMOS晶体管N_1可以设置成与位线BL相邻，第二NMOS晶体管N_2可以设置成与互补位线BLB相邻。在该实施例中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)在位线读出放大器BLSA的边缘处设置在位线读出放大器BLSA的彼此相对侧。在该实施例中，一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)设置在一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)之间。
第一PMOS晶体管P_1可以包括有源图案10和栅极图案12，并且第二PMOS晶体管P_2可以包括有源图案20和栅极图案22。第一NMOS晶体管N_1可以包括有源图案30和栅极图案32，并且第二NMOS晶体管N_2可以包括有源图案40和栅极图案42。
第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以设置在第一NMOS晶体管N_1和第一PMOS晶体管P_1之间。第一偏移消除晶体管OC_1可以设置成与第一NMOS晶体管N_1相邻，并且第一隔离晶体管ISO_1可以设置成与第一PMOS晶体管P_1相邻。第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以共享共同的有源图案50，并且分别具有相应的栅极图案51和52。
第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以设置在第二NMOS晶体管N_2和第二PMOS晶体管P_2之间。第二偏移消除晶体管OC_2可以设置成与第二NMOS晶体管N_2相邻，并且第二隔离晶体管ISO_2可以设置成与第二PMOS晶体管P_2相邻。第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以分别包括有源图案60和栅极图案61和62。栅极图案51和61是传输偏移消除信号OC的导线，并且栅极图案52和62是传输隔离信号ISO的导线。
参照图11，位线读出放大器BLSA与图10的位线读出放大器BLSA的不同之处在于，还包括虚设导线1110和1120。在下文中，将主要描述图11至图17的位线读出放大器BLSA的布局与图10的位线读出放大器BLSA的布局的差异。
在图11中,虚设导线1110和1120可以分别设置在第一PMOS晶体管P_1和第一隔离晶体管ISO_1之间以及第二PMOS晶体管P_2和第二隔离晶体管ISO_2之间。
作为P型晶体管的第一PMOS晶体管P_1和第二PMOS晶体管P_2以及作为N型晶体管的第一隔离晶体管ISO_1和第二隔离晶体管ISO_2通过工艺设计规则彼此分离，并且第一PMOS晶体管P_1与第一隔离晶体管ISO_1之间以及第二PMOS晶体管P_2与第二隔离晶体管ISO_2之间的各自的距离可以大于作为相同N型晶体管的第一NMOS晶体管N_1与第一偏移消除晶体管OC_1之间以及第二NMOS晶体管N_2与第二偏移消除晶体管OC_2之间的各自的距离。各自距离之间的差可以作为位线读出放大器BLSA的后续布线处理中的台阶。形成这种台阶的区域可能导致位线读出放大器BLSA的读出不均衡。
为了防止位线读出放大器BLSA的读出不均衡，虚设导线1110和1120可以分别设置在第一PMOS晶体管P_1与第一隔离晶体管ISO_1之间以及第二PMOS晶体管P_2与第二隔离晶体管ISO_2之间。
参照图12，位线读出放大器BLSA与图10的位线读出放大器BLSA的不同之处在于：第一NMOS晶体管N_1和第一PMOS晶体管P_1之间的第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1彼此调换，并且第二NMOS晶体管N_2和第二PMOS晶体管P_2之间的第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2彼此调换。
第一隔离晶体管ISO_1可以设置成与第一NMOS晶体管N_1相邻，并且第一偏移消除晶体管OC_1可以设置成与第一PMOS晶体管P_1相邻。第二隔离晶体管ISO_2可以设置成与第二NMOS晶体管N_2相邻，并且第二偏移消除晶体管OC_2可以设置成与第二PMOS晶体管P_2相邻。
参照图13，位线读出放大器BLSA与图12的位线读出放大器BLSA的不同之处在于还包括虚设导线1310和1320。虚设导线1310和1320分别设置在第一PMOS晶体管P_1和第一偏移消除晶体管OC_1之间以及第二PMOS晶体管P_2和第二偏移消除晶体管OC_2之间。
参照图14，位线读出放大器BLSA与图10的位线读出放大器BLSA的不同之处在于，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在位线读出放大器BLSA的中部区域，并且第一PMOS晶体管P_1可以设置成与位线BL相邻，第二PMOS晶体管P_2可以设置成与互补位线BLB相邻。在该实施例中，一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)在位线读出放大器BLSA的边缘处设置在位线读出放大器BLSA的彼此相对侧。在该实施例中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)设置在一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)之间。
第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以设置在第一PMOS晶体管P_1和第一NMOS晶体管N_1之间。第一偏移消除晶体管OC_1可以设置成与第一PMOS晶体管P_1相邻，并且第一隔离晶体管ISO_1可以设置成与第一NMOS晶体管N_1相邻。
第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以设置在第二PMOS晶体管P_2和第二NMOS晶体管N_2之间。第二偏移消除晶体管OC_2可以设置成与第二PMOS晶体管P_2相邻，并且第二隔离晶体管ISO_2可以设置成与第二NMOS晶体管N_2相邻。
参照图15，位线读出放大器BLSA与图14的位线读出放大器BLSA的不同之处在于还包括虚设导线1510和1520。虚设导线1510和1520可以分别设置在第一PMOS晶体管P_1和第一偏移消除晶体管OC_1之间以及第二PMOS晶体管P_2和第二偏移消除晶体管OC_2之间。
在一些实施例中,虚设导线1510和1520可以分别设置在第一NMOS晶体管N_1和第一隔离晶体管ISO_1之间以及第二NMOS晶体管N_2和第二隔离晶体管ISO_2之间。
参照图16，位线读出放大器BLSA与图14的位线读出放大器BLSA的不同之处在于：第一PMOS晶体管P_1和第一NMOS晶体管N_1之间的第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1彼此调换，并且第二PMOS晶体管P_2和第二NMOS晶体管N_2之间的第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2彼此调换。
第一隔离晶体管ISO_1可以设置成与第一PMOS晶体管P_1相邻，并且第一偏移消除晶体管OC_1可以设置成与第一NMOS晶体管N_1相邻。第二隔离晶体管ISO_2可以设置成与第二PMOS晶体管P_2相邻，并且第二偏移消除晶体管OC_2可以设置成与第二NMOS晶体管N_2相邻。
参照图17，位线读出放大器BLSA与图16的位线读出放大器BLSA的不同之处在于还包括虚设导线1710和1720。虚设导线1710和1720可以分别设置在第一PMOS晶体管P_1和第一隔离晶体管ISO_1之间以及第二PMOS晶体管P_2和第二隔离晶体管ISO_2之间。
在一些实施例中,虚设导线1710和1720可以分别设置在第一NMOS晶体管N_1和第一偏移消除晶体管OC_1之间以及第二NMOS晶体管N_2和第二偏移消除晶体管OC_2之间。
在如上关于图10至图17描述的布局的各种实施例中，或者：NMOS晶体管设置在读出放大器的彼此相对侧，并且PMOS晶体管设置在NMOS晶体管之间的读出放大器的中部区域，或者：PMOS晶体管设置在读出放大器的彼此相对侧，并且NMOS晶体管设置在PMOS晶体管之间的读出放大器的中部区域。
图18是用于描述读出放大器的另一实施例的电路图。
参照图18，读出放大器150a与图3的读出放大器150相比还包括均衡器1810。在下文中，将主要描述图18的读出放大器150a和图3的读出放大器150之间的差异。
均衡器1810包括连接在读出位线SABL和携带预充电电压Vpre的预充电电压线之间的均衡晶体管EQ。均衡晶体管EQ的栅极连接至携带均衡信号PEQ的均衡控制线。
均衡器1810可以将位线对BL和BLB以及读出位线对SABL和SABLB均衡至预充电电压Vpre。例如，在读出放大器150a的预充电操作期间，当隔离信号ISO和偏移消除信号OC处于逻辑高(H)时，位线对BL和BLB以及读出位线对SABL和SABLB可以连接至一个节点。在这种情况下，响应于具有逻辑高(H)电平的均衡信号PEQ，均衡器1810可以将位线对BL和BLB以及读出位线对SABL和SABLB充电并均衡至预充电电压Vpre。
图19和图20是用于描述图18的读出放大器的布局和布局方法的实施例的示图。图19和图20的读出放大器的布局与图9中描述的多个读出放大器150_2中的位线读出放大器BLSA的布局的区域A相对应，并且将主要描述与图10的读出放大器的布局的差异。
参照图19，位线读出放大器BLSA与图10的位线读出放大器BLSA的不同之处在于均衡晶体管EQ还设置在第一PMOS晶体管P_1和第一隔离晶体管ISO_1之间。均衡晶体管EQ可以包括有源图案50a和栅极图案53。有源图案50a的一侧可以与第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1的共同的有源图案50相接触，并且预充电电压Vpre可以经由预充电电压线施加到有源图案50a的另一侧。栅极图案53是传输均衡信号PEQ的导电均衡控制线。
在一些实施例中，在图19的位线读出放大器BLSA中，第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以彼此调换，并且第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以彼此调换。
在一些实施例中，在图19的位线读出放大器BLSA中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在位线读出放大器BLSA的中部区域，并且第一PMOS晶体管P_1可以设置成与位线BL相邻，第二PMOS晶体管P_2可以设置成与互补位线BLB相邻。在这样的实施例中，一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)可以在位线读出放大器BLSA的边缘处设置在位线读出放大器BLSA的彼此相对侧。在这样的实施例中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)之间。
参照图20，位线读出放大器BLSA与图19的位线读出放大器BLSA的不同之处在于还包括虚设导线2010和2020。虚设导线2010和2020可以分别设置在第一PMOS晶体管P_1和均衡晶体管EQ之间以及第二PMOS晶体管P_2和第二隔离晶体管ISO_2之间。
在一些实施例中，在图20的位线读出放大器BLSA中，第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以彼此调换，并且第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以彼此调换。
在一些实施例中，在图20的位线读出放大器BLSA中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在位线读出放大器BLSA的中部区域，并且第一PMOS晶体管P_1可以设置成与位线BL相邻，第二PMOS晶体管P_2可以设置成与互补位线BLB相邻。在这样的实施例中，一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)可以在位线读出放大器BLSA的边缘处设置在位线读出放大器BLSA的彼此相对侧。在这样的实施例中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)之间。
图21是用于描述读出放大器的又一实施例的电路图。
参照图21，与图18的读出放大器150a相比，读出放大器150b具有连接在互补读出位线SABL和携带预充电电压Vpre的预充电电压线之间的均衡器2110。
均衡器2110可以将位线对BL和BLB以及读出位线对SABL和SABLB均衡至预充电电压Vpre。例如，在读出放大器150b的预充电操作期间，当隔离信号ISO和偏移消除信号OC处于逻辑高(H)时，位线对BL和BLB以及读出位线对SABL和SABLB可以连接至一个节点。在这种情况下，响应于逻辑高(H)的均衡信号PEQ，均衡器2110可以将位线对BL和BLB以及读出位线对SABL和SABLB充电并均衡至预充电电压Vpre。
图22和图23是用于描述图21的读出放大器布局和布局方法的实施例的示图。
参照图22，与图19的位线读出放大器BLSA相比，位线读出放大器BLSA具有设置在第二PMOS晶体管P_2和第二隔离晶体管ISO_2之间的均衡晶体管EQ。均衡晶体管EQ可以包括有源图案60a和栅极图案63。有源图案60a的一侧可以与图10的有源图案60相接触，并且预充电电压Vpre可以经由预充电电压线施加到有源图案60a的另一侧。栅极图案63是传输均衡信号PEQ的导电均衡控制线。
在一些实施例中，在图22的位线读出放大器BLSA中，第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以彼此调换，并且第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以彼此调换。
在一些实施例中，在图22的位线读出放大器BLSA中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在位线读出放大器BLSA的中部区域，并且第一PMOS晶体管P_1可以设置成与位线BL相邻，第二PMOS晶体管P_2可以设置成与互补位线BLB相邻。在这样的实施例中，一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)可以在位线读出放大器BLSA的边缘处设置在位线读出放大器BLSA的彼此相对侧。在这样的实施例中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)之间。
参照图23，与图22的位线读出放大器BLSA相比，位线读出放大器BLSA还包括虚设导线2310和2320。虚设导线2310和2320可以分别设置在第一PMOS晶体管P_1和第一隔离晶体管ISO_1之间以及第二PMOS晶体管P_2和均衡晶体管EQ之间。
在一些实施例中，在图23的位线读出放大器BLSA中，第一偏移消除晶体管OC_1和第一隔离晶体管ISO_1可以彼此调换，并且第二偏移消除晶体管OC_2和第二隔离晶体管ISO_2可以彼此调换。
在一些实施例中，在图23的位线读出放大器BLSA中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在位线读出放大器BLSA的中部区域，并且第一PMOS晶体管P_1可以设置成与位线BL相邻，第二PMOS晶体管P_2可以设置成与互补位线BLB相邻。在这样的实施例中，一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)可以在位线读出放大器BLSA的边缘处设置在位线读出放大器BLSA的彼此相对侧。在这样的实施例中，一对NMOS晶体管(即第一NMOS晶体管N_1和第二NMOS晶体管N_2)可以设置在一对PMOS晶体管(即第一PMOS晶体管P_1和第二PMOS晶体管P_2)之间。
在如上关于图19、图20、图22和图23描述的布局的各种实施例中，或者：NMOS晶体管设置在读出放大器的彼此相对侧，并且PMOS晶体管设置在NMOS晶体管之间的读出放大器的中部区域，或者：PMOS晶体管设置在读出放大器的彼此相对侧，NMOS晶体管设置在PMOS晶体管之间的读出放大器的中部区域。
图24和图25是示出可以应用本文所述的读出放大器的存储器装置的示例实施例的示图。图24和图25是示出与第一存储器单元阵列110_1和第二存储器单元阵列110_2以及第二读出放大器150_2相对应的部分的示图，这些部分是如上图9所述的多个存储器单元阵列110_1至110_n以及多个读出放大器150_1至150_n的一些部分。每个第二读出放大器150_2可以包括多个位线读出放大器BLSA。位线读出放大器BLSA可以实现为图1至图23中所述的读出放大器150、150a或150b。
不像图9的存储器装置900，在图24的存储器装置2400中，第二读出放大器150_2a中的两个位线读出放大器BLSA彼此相邻地设置。两个位线读出放大器BLSA可以连接至第一位线BL1和第二位线BL2以及第一互补位线BLB1和第二互补位线BLB2。两个位线读出放大器BLSA中的一个可以读出第一位线对BL1和BLB1之间的电压变化，并且两个位线读出放大器BLSA中的另一个可以读出第二位线对BL2和BLB2之间的电压变化。
不像图9的存储器装置900，在图25的存储器装置2500中，第二读出放大器150_2b中的三个位线读出放大器BLSA挨个相邻地设置。三个位线读出放大器BLSA可以连接至第一位线BL1至第三位线BL3以及第一互补位线BLB1至第三互补位线BLB3。三个位线读出放大器BLSA中的每一个可以读出第一位线对至第三位线对(BL1和BLB1)、(BL2和BLB2)和(BL3和BLB3)中的每一对之间的电压变化。
可以根据趋势来选择性地应用图24和图25的存储器装置2400和2500，在该趋势中，由于高度集成的存储器单元装置造成的设计规则中的小型化，单位单元的尺寸减小。在一些实施例中，可以将n个位线读出放大器BLSA彼此相邻地设置，n个位线读出放大器BLSA可以连接至第一位线BL1至第n位线BLn以及第一互补位线BLB1至第n互补位线至BLBn，并且n个位线读出放大器BLSA中的每一个可以读出第一位线对(BL1和BLB1)至第n位线对(BLn和BLBn)中的每一对的电压变化。
在存储器装置2400和2500中，多个位线读出放大器BLSA以矩阵排列，其包括多行和多列，其中每行在第一存储器单元阵列110_1和第二存储器单元阵列110_2之间沿第一方向延伸，每列沿着与第一方向垂直的第二方向延伸。至少一行和至少一列各自包括多个位线读出放大器BLSA中的一个以上，并且通常在每行和每列中可以存在多个位线读出放大器BLSA。
图26是示出将本文所述的包括读出放大器的存储器装置应用于移动装置的示例实施例的框图。移动装置可以是移动电话或智能电话。
参照图26，移动装置2600包括全球移动通信系统(GSM)块2610、近场通信(NFC)收发器2620、输入和输出块2630、应用程序块2640、存储器2650和显示器2660。图26中的移动装置2600的组件或块作为示例被示出。移动装置2600可以包括更多或更少的组件或块。另外，虽然在当前实施例中示出了使用GSM技术的组件或块，但是可以使用诸如码分多址(CDMA)的其他技术来实现移动装置2600。可以以集成电路的形式实现图26的各个块。可替代地，尽管可以以集成电路的形式实现一些块，但是可以以单独的形式实现其他块。
GSM块2610可以连接至天线2611，并且可以以已知的方式操作以提供无线电话的操作。GSM块2610可以在其中包括接收器和发送器，并执行相应的接收和发送操作。
NFC收发器2620可以被构造为使用用于无线通信的电感耦合来发送和接收NFC信号。NFC收发器2620可以向NFC天线匹配网络系统(NFC AMNS)2621提供NFC信号，并且NFC天线匹配网络系统2621可以使用电感耦合来发送NFC信号。NFC天线匹配网络系统2621可以接收从另一个NFC装置提供的NFC信号，并将接收的NFC信号提供给NFC收发器2620。
应用程序块2640可以包括例如一个或多个处理器的硬件电路，并且可以操作以提供由移动装置2600提供的各种用户应用程序。用户应用程序可以包括语音呼叫操作、数据传输、数据交换等。应用程序块2640可以与GSM块2610和/或NFC收发器2620结合操作并提供GSM块2610和/或NFC收发器2620的运行特性。可替代地，应用程序块2640可以包括用于移动销售点(POS)的程序。这样的程序可以提供使用移动电话(例如智能电话)的信用卡购买和支付功能。
显示器2660可以响应于从应用程序块2640接收到的显示信号来显示图像。该图像可以从应用程序块2640提供，或者可以由嵌入在移动装置2600中的相机生成。显示器2660可以在其中包括帧缓冲器以用于临时存储像素值，并且可以被构造为具有相关联的控制电路的液晶显示屏。
输入和输出块2630向用户提供输入功能，并提供待通过应用程序块2640接收的输出。
存储器2650可以存储待由应用程序块2640使用的程序(指令)和/或数据，并且可以被实现为随机存取存储器(RAM)、只读存储器(ROM)、闪速存储器等。因此，存储器2650可以包括非易失性存储器装置以及易失性存储器装置。例如，存储器2650可以对应于图1至图25中描述的存储器装置100、900、2400或2500。
存储器2650可以包括读出放大器，其用于基于消除读出放大器的偏移的操作来提高有效的读出裕度。读出放大器可以包括读出放大单元、第一隔离单元、第二隔离单元、第一偏移消除单元和第二偏移消除单元，并且读出放大单元可以包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管。
在存储器2650的一些实施例中，一对PMOS晶体管(即第一PMOS晶体管和第二PMOS晶体管)可以设置在读出放大器的中部区域，一对NMOS晶体管(即第一NMOS晶体管和第二NMOS晶体管)可以分别设置在读出放大器的彼此相对侧，第一隔离单元和第一偏移消除单元可以设置在第一PMOS晶体管和第一NMOS晶体管之间，第二隔离单元和第二偏移消除单元可以设置在第二PMOS晶体管和第二NMOS晶体管之间。
在存储器2650的其他实施例中，一对NMOS晶体管(即第一NMOS晶体管和第二NMOS晶体管)可以设置在读出放大器的中部区域，一对PMOS晶体管(即第一PMOS晶体管和第二PMOS晶体管)可以分别设置在读出放大器的彼此相对侧，第一隔离单元和第一偏移消除单元可以设置在第一NMOS晶体管和第一PMOS晶体管之间，并且第二隔离单元和第二偏移消除单元可以设置在第二NMOS晶体管和第二PMOS晶体管之间。
虽然已经参照本发明构思的实施例具体地示出并说明了本发明构思，但应当理解的是，在不背离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节方面的各种改变。

Claims (13)

1.一种读出放大器，包括：
第一隔离单元，其被构造为响应于隔离信号将位线连接到读出位线；
第二隔离单元，其被构造为响应于所述隔离信号将互补位线连接到互补读出位线；
第一偏移补偿单元，其被构造为响应于偏移消除信号将所述位线连接到所述互补读出位线；
第二偏移补偿单元，其被构造为响应于所述偏移消除信号将所述互补位线连接到所述读出位线；
第一P型金属氧化物半导体晶体管，其连接在第一控制线和所述互补读出位线之间，并且具有连接到所述读出位线的控制端子；
第二P型金属氧化物半导体晶体管，其连接在所述第一控制线和所述读出位线之间，并且具有连接到所述互补读出位线的控制端子；
第一N型金属氧化物半导体晶体管，其连接在第二控制线和所述互补读出位线之间，并且具有连接到所述读出位线的控制端子；以及
第二N型金属氧化物半导体晶体管，其连接在所述第二控制线和所述读出位线之间，并且具有连接到所述互补读出位线的控制端子，
其中，所述第一隔离单元和所述第一偏移补偿单元设置在所述第一P型金属氧化物半导体晶体管和所述第一N型金属氧化物半导体晶体管之间，并且其中，所述第二隔离单元和所述第二偏移补偿单元设置在所述第二P型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间，并且
其中，满足以下两种情形之一：
所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管设置在所述读出放大器的彼此相对侧，并且所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管设置在所述读出放大器的位于所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间的中部区域，以及
所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管设置在所述读出放大器的彼此相对侧，并且所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管设置在所述读出放大器的位于所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管之间的中部区域。
2.根据权利要求1所述的读出放大器，还包括：
第一图案，其设置在所述第一P型金属氧化物半导体晶体管与所述第一隔离单元和所述第一偏移补偿单元之间，其中，所述第一P型金属氧化物半导体晶体管在所述第一图案的第一侧，所述第一隔离单元和所述第一偏移补偿单元在所述第一图案的第二侧；以及
第二图案，其设置在所述第二P型金属氧化物半导体晶体管与所述第二隔离单元和所述第二偏移补偿单元之间，其中，所述第二P型金属氧化物半导体晶体管在所述第二图案的第一侧，所述第二隔离单元和所述第二偏移补偿单元在所述第二图案的第二侧。
3.根据权利要求1所述的读出放大器，还包括均衡器，其连接在预充电电压线与所述读出位线和所述互补读出位线中的一个之间，其中所述均衡器具有连接至均衡控制线的控制端子，并且其中所述均衡器设置在所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管中的一个与所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管中的一个之间。
4.根据权利要求3所述的读出放大器，其中，所述均衡器连接在所述预充电电压线和所述读出位线之间，并且其中，所述均衡器设置在所述第一P型金属氧化物半导体晶体管和所述第一N型金属氧化物半导体晶体管之间。
5.根据权利要求3所述的读出放大器，其中，所述均衡器连接在所述预充电电压线和所述互补读出位线之间，并且其中，所述均衡器设置在所述第二P型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间。
6.根据权利要求1所述的读出放大器，其中，所述位线连接至第一存储器单元阵列的第一组多个存储器单元，并且所述互补位线连接至第二存储器单元阵列的第二组多个存储器单元，并且其中所述读出放大器设置在所述第一存储器单元阵列和所述第二存储器单元阵列之间。
7.一种读出放大器，包括：
第一隔离单元，其被构造为将位线选择性地连接到读出位线；
第二隔离单元，其被构造为将互补位线选择性地连接到互补读出位线；
第一偏移补偿单元，其被构造为将所述位线选择性地连接到所述互补读出位线；
第二偏移补偿单元，其被构造为将所述互补位线选择性地连接到所述读出位线；
第一P型金属氧化物半导体晶体管，其被构造为选择性地连接第一控制线和所述互补读出位线；
第二P型金属氧化物半导体晶体管，其被构造为选择性地连接所述第一控制线和所述读出位线；
第一N型金属氧化物半导体晶体管，其被构造为选择性地连接第二控制线和所述互补读出位线；以及
第二N型金属氧化物半导体晶体管，其被构造为选择性地连接所述第二控制线和所述读出位线，
其中，所述第一隔离单元和所述第一偏移补偿单元设置在所述第一P型金属氧化物半导体晶体管和所述第一N型金属氧化物半导体晶体管之间，并且
其中，所述第二隔离单元和所述第二偏移补偿单元设置在所述第二P型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间，并且
其中，满足以下两种情形之一：
所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管设置在所述读出放大器的彼此相对侧，并且所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管设置在所述读出放大器的位于所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间的中部区域，以及
所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管设置在所述读出放大器的彼此相对侧，并且所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管设置在所述读出放大器的位于所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管之间的中部区域。
8.根据权利要求7所述的读出放大器，还包括：
第一图案，其设置在所述第一P型金属氧化物半导体晶体管与所述第一隔离单元和所述第一偏移补偿单元之间，其中，所述第一P型金属氧化物半导体晶体管在所述第一图案的第一侧，所述第一隔离单元和所述第一偏移补偿单元在所述第一图案的第二侧；以及
第二图案，其设置在所述第二P型金属氧化物半导体晶体管与所述第二隔离单元和所述第二偏移补偿单元之间，其中，所述第二P型金属氧化物半导体晶体管在所述第二图案的第一侧，所述第二隔离单元和所述第二偏移补偿单元在所述第二图案的第二侧。
9.根据权利要求7所述的读出放大器，还包括均衡器，其连接在预充电电压线与所述读出位线和所述互补读出位线中的一个之间，其中所述均衡器具有连接至均衡控制线的控制端子，并且其中所述均衡器设置在所述第一P型金属氧化物半导体晶体管和所述第二P型金属氧化物半导体晶体管中的一个与所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管中的一个之间。
10.根据权利要求9所述的读出放大器，其中，所述均衡器连接在所述预充电电压线和所述读出位线之间，并且其中，所述均衡器设置在所述第一P型金属氧化物半导体晶体管和所述第一N型金属氧化物半导体晶体管之间。
11.根据权利要求9所述的读出放大器，其中，所述均衡器连接在所述预充电电压线和所述互补读出位线之间，并且其中，所述均衡器设置在所述第二P型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间。
12.根据权利要求7所述的读出放大器，其中，所述位线连接至第一存储器单元阵列的第一组多个存储器单元，并且所述互补位线连接至第二存储器单元阵列的第二组多个存储器单元，并且其中所述读出放大器设置在所述第一存储器单元阵列和所述第二存储器单元阵列之间。
13.一种读出放大器，包括：
第一隔离单元；
第二隔离单元；
第一偏移补偿单元；
第二偏移补偿单元；
一对P型金属氧化物半导体晶体管，包括第一P型金属氧化物半导体晶体管和第二P型金属氧化物半导体晶体管；以及
一对N型金属氧化物半导体晶体管，包括第一N型金属氧化物半导体晶体管和第二N型金属氧化物半导体晶体管，
其中，从所述一对P型金属氧化物半导体晶体管和所述一对N型金属氧化物半导体晶体管中选择的第一对的晶体管设置在所述读出放大器的彼此相对侧，并且从所述一对P型金属氧化物半导体晶体管和所述一对N型金属氧化物半导体晶体管中选择的第二对的晶体管设置在所述读出放大器的位于所述第一对的晶体管之间的中部区域中，
其中，所述第一隔离单元和所述第一偏移补偿单元设置在所述第一P型金属氧化物半导体晶体管和所述第一N型金属氧化物半导体晶体管之间，并且
其中，所述第二隔离单元和所述第二偏移补偿单元设置在所述第二P型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间。
CN201911156606.3A 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置 Active CN111081296B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0181446 2016-12-28
KR1020160181446A KR20180076842A (ko) 2016-12-28 2016-12-28 오프셋 제거 기능을 갖는 감지 증폭기
CN201710991904.9A CN108257631B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710991904.9A Division CN108257631B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置

Publications (2)

Publication Number Publication Date
CN111081296A true CN111081296A (zh) 2020-04-28
CN111081296B CN111081296B (zh) 2021-06-01

Family

ID=62630719

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201911214606.4A Active CN110992997B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置
CN201710991904.9A Active CN108257631B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置
CN202010048328.6A Active CN111292783B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置
CN201911156606.3A Active CN111081296B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201911214606.4A Active CN110992997B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置
CN201710991904.9A Active CN108257631B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置
CN202010048328.6A Active CN111292783B (zh) 2016-12-28 2017-10-23 具有偏移消除的读出放大器和存储器装置

Country Status (3)

Country Link
US (6) US10224093B2 (zh)
KR (1) KR20180076842A (zh)
CN (4) CN110992997B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863050A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863052A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
WO2023082734A1 (zh) * 2021-11-15 2023-05-19 长鑫存储技术有限公司 一种读出电路、存储器以及存储器数据的读出方法
WO2023133975A1 (zh) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 读出电路版图
WO2023142207A1 (zh) * 2022-01-27 2023-08-03 长鑫存储技术有限公司 放大电路、控制方法和存储器
WO2023142206A1 (zh) * 2022-01-27 2023-08-03 长鑫存储技术有限公司 放大电路、控制方法和存储器
US11830569B2 (en) 2021-11-15 2023-11-28 Changxin Memory Technologies, Inc. Readout circuit, memory, and method of reading out data of memory
US11869624B2 (en) 2020-07-27 2024-01-09 Changxin Memory Technologies, Inc. Sense amplifier, memory and method for controlling sense amplifier
US11887657B2 (en) 2022-01-27 2024-01-30 Changxin Memory Technologies, Inc. Amplifier circuit, control method, and memory

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076842A (ko) 2016-12-28 2018-07-06 삼성전자주식회사 오프셋 제거 기능을 갖는 감지 증폭기
KR102381341B1 (ko) * 2017-12-18 2022-03-31 삼성전자주식회사 반도체 메모리 장치에서의 비트라인 센스 앰프의 레이아웃 구조
US10644004B2 (en) * 2018-02-13 2020-05-05 Advanced Micro Devices, Inc. Utilizing capacitors integrated with memory devices for charge detection to determine DRAM refresh
KR20200004002A (ko) * 2018-07-03 2020-01-13 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US10535388B1 (en) * 2018-07-17 2020-01-14 Micron Technology, Inc. Apparatuses and methods for reducing row address to column address delay
CN109166598B (zh) * 2018-08-17 2024-02-06 长鑫存储技术有限公司 灵敏放大器电路、存储器及信号放大方法
KR102643532B1 (ko) * 2018-08-28 2024-03-06 에스케이하이닉스 주식회사 비트라인 센스앰프 회로
US11145358B2 (en) * 2018-08-31 2021-10-12 Micron Technology, Inc. Offsetting capacitance of a digit line coupled to storage memory cells coupled to a sense amplifier using offset memory cells
US10586586B1 (en) * 2018-11-07 2020-03-10 Micron Technology, Inc. Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
KR102668232B1 (ko) 2019-03-25 2024-05-23 에스케이하이닉스 주식회사 메모리
US11043259B2 (en) * 2019-04-12 2021-06-22 The Trustees Of Princeton University System and method for in-memory compute
KR20200131550A (ko) * 2019-05-14 2020-11-24 에스케이하이닉스 주식회사 반도체 장치의 데이터 감지 회로
KR20210077839A (ko) 2019-12-17 2021-06-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US11024365B1 (en) 2020-02-05 2021-06-01 Samsung Electronics Co., Ltd. Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
US10943644B1 (en) 2020-02-19 2021-03-09 Micron Technology, Inc. Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
CN113470705B (zh) 2020-03-30 2024-05-14 长鑫存储技术有限公司 灵敏放大器、存储器和数据读出方法
KR20210128297A (ko) 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 리프레쉬동작을 수행하는 장치
KR20220033850A (ko) * 2020-09-10 2022-03-17 삼성전자주식회사 집적회로 장치
KR20220059749A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 센싱앰프 및 상기 센싱앰프를 포함하는 반도체 메모리 장치
KR20220067206A (ko) * 2020-11-17 2022-05-24 에스케이하이닉스 주식회사 반도체 메모리 장치의 센스 앰프 회로
CN112767975B (zh) * 2021-02-10 2022-04-12 长鑫存储技术有限公司 灵敏放大器及其控制方法
CN113012729B (zh) * 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN112992200B (zh) * 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
US11961551B2 (en) 2021-04-09 2024-04-16 Samsung Electronics Co., Ltd. Bitline sense amplifier and a memory device with an equalizer
KR20220145999A (ko) 2021-04-23 2022-11-01 에스케이하이닉스 주식회사 센싱 마진이 향상된 센스 앰프를 포함하는 반도체 장치
CN115565568B (zh) * 2021-07-02 2024-05-03 长鑫存储技术有限公司 读出电路结构
CN115565566A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 读出电路结构
CN115565561B (zh) * 2021-07-02 2024-05-03 长鑫存储技术有限公司 读出电路结构
CN115565564B (zh) * 2021-07-02 2024-05-03 长鑫存储技术有限公司 读出电路结构
CN115565562A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 读出电路结构
EP4243021A1 (en) 2021-08-27 2023-09-13 Changxin Memory Technologies, Inc. Sense amplification circuit and data readout method
US11594264B1 (en) * 2021-11-15 2023-02-28 Ghangxin Memory Technologies, Inc. Readout circuit layout structure and method of reading data
CN116129960A (zh) * 2021-11-15 2023-05-16 长鑫存储技术有限公司 读出电路的版图结构和数据读出方法
CN116168737B (zh) * 2021-11-24 2024-05-14 长鑫存储技术有限公司 感测放大电路以及数据读出方法
JP2023090454A (ja) 2021-12-17 2023-06-29 キオクシア株式会社 記憶装置
CN114388015B (zh) * 2022-01-13 2023-10-03 长鑫存储技术有限公司 读出电路结构
CN116486859A (zh) * 2022-01-14 2023-07-25 长鑫存储技术有限公司 一种读出电路架构和感测放大电路
CN114400029B (zh) * 2022-01-18 2023-07-14 长鑫存储技术有限公司 读出电路及其方法
CN116564381A (zh) * 2022-01-27 2023-08-08 长鑫存储技术有限公司 放大电路、控制方法和存储器
EP4322218A4 (en) * 2022-06-27 2024-05-29 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND MEMORY
CN117636925A (zh) * 2022-08-10 2024-03-01 长鑫存储技术有限公司 灵敏放大器、控制方法及半导体存储器
KR20240023849A (ko) * 2022-08-16 2024-02-23 삼성전자주식회사 분할된 셀 비트 라인을 가지는 반도체 메모리 장치
CN115691587B (zh) * 2022-10-31 2024-05-17 长鑫存储技术有限公司 灵敏放大器及控制方法
CN116136835B (zh) * 2023-04-19 2023-07-18 中国人民解放军国防科技大学 一种三进二出数值获取方法、装置及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745419A (en) * 1996-07-30 1998-04-28 Hewlett-Packard Co. Method and apparatus for measuring the offset voltages of SRAM sense amplifiers
CN1471107A (zh) * 2002-07-02 2004-01-28 三星电子株式会社 带有偏置-补偿读出系统的半导体存储器件
CN1581356A (zh) * 2003-08-08 2005-02-16 三星电子株式会社 存储器件与放大位线和互补位线的电压电平的方法
CN102903719A (zh) * 2011-07-26 2013-01-30 瑞萨电子株式会社 半导体器件
US9202531B2 (en) * 2013-08-01 2015-12-01 Samsung Electronics Co., Ltd. Sensor amplifier, memory device comprising same, and related method of operation

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100305031B1 (ko) * 1998-05-30 2001-11-22 윤종용 다이나믹 랜덤 액세스 메모리의 감지 증폭 블록의 레이 아웃
US6584026B2 (en) 2000-06-28 2003-06-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit capable of adjusting input offset voltage
US6732334B2 (en) * 2001-04-02 2004-05-04 Matsushita Electric Industrial Co., Ltd. Analog MOS semiconductor device, manufacturing method therefor, manufacturing program therefor, and program device therefor
KR100542710B1 (ko) * 2003-10-02 2006-01-11 주식회사 하이닉스반도체 차동 증폭기 및 이를 채용한 비트라인 센스 증폭기
KR100535124B1 (ko) * 2004-03-24 2005-12-07 주식회사 하이닉스반도체 오프셋 전압의 증가를 억제시키기 위한 비트라인 센스앰프및 그 비트라인 센스앰프 형성 방법
US7209399B2 (en) * 2004-07-13 2007-04-24 Samsung Electronics Co., Ltd. Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
KR100600056B1 (ko) 2004-10-30 2006-07-13 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
KR20080010654A (ko) * 2006-07-27 2008-01-31 주식회사 하이닉스반도체 반도체 소자
KR100871673B1 (ko) 2006-12-22 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
KR20080069042A (ko) 2007-01-22 2008-07-25 삼성전자주식회사 오픈 비트라인 구조를 가지는 반도체 메모리 장치 및 이를배치하는 방법
US7759714B2 (en) * 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
KR100892343B1 (ko) * 2007-09-10 2009-04-08 주식회사 하이닉스반도체 반도체 장치 및 그의 레이아웃 방법
KR101108906B1 (ko) * 2008-03-17 2012-02-06 엘피다 메모리 가부시키가이샤 단일-종단 감지 증폭기를 갖는 반도체 디바이스
US8125840B2 (en) 2009-08-31 2012-02-28 International Business Machines Corporation Reference level generation with offset compensation for sense amplifier
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
JP2011248971A (ja) 2010-05-28 2011-12-08 Elpida Memory Inc 半導体装置
JP2012123893A (ja) * 2010-11-19 2012-06-28 Elpida Memory Inc 半導体装置
US8570809B2 (en) 2011-12-02 2013-10-29 Cypress Semiconductor Corp. Flash memory devices and systems
JP2014017386A (ja) * 2012-07-10 2014-01-30 Ps4 Luxco S A R L 半導体装置
KR102076602B1 (ko) 2013-02-19 2020-02-13 삼성전자주식회사 센스앰프회로 및 반도체 메모리 장치
US9039639B2 (en) * 2013-06-28 2015-05-26 Gbs Ventures Llc External ear canal pressure regulation system
KR102070623B1 (ko) * 2013-07-09 2020-01-29 삼성전자 주식회사 비트 라인 등화 회로
JP6129004B2 (ja) * 2013-07-18 2017-05-17 ルネサスエレクトロニクス株式会社 半導体メモリ
JP5641116B2 (ja) * 2013-09-18 2014-12-17 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR102168652B1 (ko) * 2013-12-16 2020-10-23 삼성전자주식회사 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법
KR102562312B1 (ko) * 2016-08-24 2023-08-01 삼성전자주식회사 비트라인 센스 앰프
KR102233267B1 (ko) * 2016-08-31 2021-03-30 마이크론 테크놀로지, 인크. 강유전체 메모리를 포함하며 강유전체 메모리를 작동하기 위한 장치 및 방법
KR20180076842A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 오프셋 제거 기능을 갖는 감지 증폭기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745419A (en) * 1996-07-30 1998-04-28 Hewlett-Packard Co. Method and apparatus for measuring the offset voltages of SRAM sense amplifiers
CN1471107A (zh) * 2002-07-02 2004-01-28 三星电子株式会社 带有偏置-补偿读出系统的半导体存储器件
CN1581356A (zh) * 2003-08-08 2005-02-16 三星电子株式会社 存储器件与放大位线和互补位线的电压电平的方法
CN102903719A (zh) * 2011-07-26 2013-01-30 瑞萨电子株式会社 半导体器件
US9202531B2 (en) * 2013-08-01 2015-12-01 Samsung Electronics Co., Ltd. Sensor amplifier, memory device comprising same, and related method of operation

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863050A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863052A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863050B (zh) * 2020-07-27 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863052B (zh) * 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11869624B2 (en) 2020-07-27 2024-01-09 Changxin Memory Technologies, Inc. Sense amplifier, memory and method for controlling sense amplifier
US11894047B2 (en) 2020-07-27 2024-02-06 Changxin Memory Technologies, Inc. Sense amplifier, memory and method for controlling sense amplifier
WO2023082734A1 (zh) * 2021-11-15 2023-05-19 长鑫存储技术有限公司 一种读出电路、存储器以及存储器数据的读出方法
US11830569B2 (en) 2021-11-15 2023-11-28 Changxin Memory Technologies, Inc. Readout circuit, memory, and method of reading out data of memory
WO2023133975A1 (zh) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 读出电路版图
WO2023142207A1 (zh) * 2022-01-27 2023-08-03 长鑫存储技术有限公司 放大电路、控制方法和存储器
WO2023142206A1 (zh) * 2022-01-27 2023-08-03 长鑫存储技术有限公司 放大电路、控制方法和存储器
US11887657B2 (en) 2022-01-27 2024-01-30 Changxin Memory Technologies, Inc. Amplifier circuit, control method, and memory

Also Published As

Publication number Publication date
KR20180076842A (ko) 2018-07-06
US20200118614A1 (en) 2020-04-16
CN111081296B (zh) 2021-06-01
US20200372948A1 (en) 2020-11-26
US10541022B2 (en) 2020-01-21
US11710518B2 (en) 2023-07-25
US10803925B2 (en) 2020-10-13
US11043257B2 (en) 2021-06-22
US20210272618A1 (en) 2021-09-02
CN111292783A (zh) 2020-06-16
CN111292783B (zh) 2021-03-23
US10224093B2 (en) 2019-03-05
US10692565B2 (en) 2020-06-23
US20190180811A1 (en) 2019-06-13
CN108257631B (zh) 2020-11-24
US20180182449A1 (en) 2018-06-28
US20200227111A1 (en) 2020-07-16
CN110992997A (zh) 2020-04-10
CN110992997B (zh) 2021-04-13
CN108257631A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN111081296B (zh) 具有偏移消除的读出放大器和存储器装置
US11024365B1 (en) Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
KR102070977B1 (ko) 감지 증폭기 및 그것을 포함하는 메모리 장치
US10726886B2 (en) Memory circuits precharging memory cell arrays and memory devices including the same
US8553484B2 (en) Semiconductor memory device for data sensing
KR102161737B1 (ko) 반도체 메모리 장치의 비트라인 센싱 방법
US6304494B1 (en) Semiconductor device with decreased power consumption
US11961551B2 (en) Bitline sense amplifier and a memory device with an equalizer
CN1963945A (zh) 半导体存储器件及驱动半导体存储器件的方法
US7808852B2 (en) Semiconductor memory device and layout method thereof
US20060087896A1 (en) Semiconductor memory
CN115411035A (zh) 读出电路版图、结构以及存储器版图
US20240221824A1 (en) Bitline sense amplifier and a memory device
CN114708892A (zh) 读出放大器、存储装置以及电子设备
KR20230005623A (ko) 비트라인 센스앰프 및 그 메모리 장치
KR20220140239A (ko) 비트라인 센스 앰프 및 그 메모리 장치
US8194486B2 (en) Semiconductor memory devices having bit lines
WO2023142208A1 (zh) 放大电路、控制方法和存储器
CN116092548A (zh) 存储器装置
CN115910150A (zh) 位线感测放大器和半导体存储器装置
CN115565567A (zh) 读出电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant