CN116486859A - 一种读出电路架构和感测放大电路 - Google Patents

Abstract

本发明提供了一种读出电路架构和感测放大电路，包括：读出放大单元，包括：第一P型晶体管和第二P型晶体管；第一偏移补偿单元，包括：第一偏移补偿管和第二偏移补偿管；其中，第一P型晶体管设置于第一区域中，第二P型晶体管设置于第二区域中；第一区域与第二区域沿第一方向间隔排布时，第一偏移补偿管和第二偏移补偿管均设置于第三区域中，第三区域位于第一区域与第二区域之间；第一区域与第二区域沿第一方向邻近排布时，第一偏移补偿管和第二偏移补偿管分别设置于第四区域和第五区域中。本申请能够提高读取结果准确度，提高性能。

Description

一种读出电路架构和感测放大电路

技术领域

本发明涉及但不限于一种读出电路架构和感测放大电路。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

感测放大器是DRAM中重要的组成部分，对数据信息的读取和写入有着关键的作用。然而，感测放大器中存在PMOS偏移，在数据读写过程中产生位线电平变化，干扰了正常的数据读写操作，并且感测放大器包含多个晶体管，存在布局不合理的问题。

发明内容

本发明实施例期望提出一种读出电路架构和感测放大电路，一方面，能够消除感测放大器中的PMOS偏移量，提高读取结果的准确度；另一方面，能够优化感测放大器的晶体管布局，缩短布线长度、提高集成度、提高整体性能。

本发明的技术方案是这样实现的：

本申请实施例提供一种读出电路架构，包括：感测放大器；所述感测放大器包括：

读出放大单元，被配置为对读出位线和互补读出位线上的目标电压放大处理；所述读出放大单元包括：第一P型晶体管和第二P型晶体管；

第一偏移补偿单元，被配置为响应于偏移消除信号将所述第一P型晶体管的控制端和所述第二P型晶体管的控制端连接至预设电压；所述第一偏移补偿单元包括：第一偏移补偿管和第二偏移补偿管；其中，

所述第一P型晶体管设置于第一区域中，所述第二P型晶体管设置于第二区域中；

所述第一区域与所述第二区域沿第一方向间隔排布时，所述第一偏移补偿管和所述第二偏移补偿管均设置于第三区域中，所述第三区域位于所述第一区域与所述第二区域之间；

所述第一区域与所述第二区域沿所述第一方向邻近排布时，所述第一偏移补偿管设置于第四区域中，所述第四区域设置于所述第一区域远离第二区域的一侧，所述第二偏移补偿管设置于第五区域中，所述第五区域设置于所述第二区域远离所述第一区域的一侧。

上述方案中，所述读出放大单元还包括：第一N型晶体管和第二N型晶体管；其中，所述第一N型晶体管设置于第六区域中，所述第二N型晶体管设置于第七区域中，所述第六区域与所述第七区域沿所述第一方向排布；所述第六区域相邻于所述第一区域，所述第七区域相邻于所述第二区域，所述第六区域和所述第七区域均位于所述第一区域与所述第二区域之间或之外；所述第一区域与所述第二区域沿所述第一方向间隔排布时：所述第六区域、所述第一区域、所述第三区域、所述第二区域及所述第七区域沿所述第一方向依次排布，或，所述第一区域、所述第六区域、所述第三区域、所述第七区域及所述第二区域沿所述第一方向依次排布；在所述第一区域与所述第二区域沿所述第一方向邻近排布时，所述第六区域位于所述第一区域与所述第四区域之间，所述第七区域位于所述第二区域与第五区域之间。

上述方案中，所述感测放大器还包括：

隔离单元，被配置为响应于隔离信号，将位线连接至所述互补读出位线，并将互补位线连接至所述读出位线，以及，将所述第一P型晶体管的控制端连接至所述互补读出位线，并将所述第二P型晶体管的控制端连接至所述读出位线；所述隔离单元包括：第一隔离管、第二隔离管、第三隔离管、第四隔离管；

第二偏移补偿单元，被配置为响应于所述偏移消除信号将所述位线连接至所述读出位线，并将所述互补位线连接至所述互补读出位线；所述第二偏移补偿单元包括：第三偏移补偿管和第四偏移补偿管；其中，所述第三隔离管和所述第三偏移补偿管均设置于第八区域中，所述第四隔离管和所述第四偏移补偿管均设置于第九区域中，所述第八区域和所述第九区域沿所述第一方向排布于所述第一区域和所述第二区域的外侧，且位于所述第一区域和所述第二区域的不同侧；在所述第一区域与所述第二区域沿所述第一方向间隔排布时，所述第一隔离管和所述第二隔离管均设置于所述第三区域中；在所述第一区域与所述第二区域沿所述第一方向邻近排布时，所述第一隔离管设置于所述第四区域中，所述第二隔离管设置于所述第五区域中。

上述方案中，所述感测放大器还包括：

均衡单元，被配置为均衡所述读出位线和所述互补读出位线的电压；所述均衡单元包括：均衡管；其中，所述均衡管排布于所述第三区域、所述第四区域、所述第五区域、所述第八区域和所述第九区域中的一个区域内。

上述方案中，所述感测放大器设置有多组，多组所述感测放大器沿第二方向分立排列，所述第二方向与所述第一方向垂直；相邻两组所述感测放大器的第一P型晶体管共用同一第一有源区，所述第一有源区设置于所述第一区域中，所述第一区域还包括设置于所述第一有源区上方的两个沿所述第二方向排布的第一P型晶体管栅极；相邻两组所述感测放大器的第二P型晶体管共用同一第二有源区，所述第二有源区设置于所述第二区域中，所述第二区域还包括设置于所述第二有源区上方的两个沿所述第二方向排布的第二P型晶体管栅极；多组所述感测放大器的第一偏移补偿管对应多个第三有源区，所述多个第三有源区沿所述第二方向分立排列，所述多个第三有源区设置于所述第三区域或所述第四区域中，所述第三区域或所述第四区域还包括沿所述第二方向延伸的一个第一偏移补偿管栅极，所述一个第一偏移补偿管栅极覆盖所述多个第三有源区上方；多组所述感测放大器的第二偏移补偿管对应多个第四有源区，所述多个第四有源区沿所述第二方向分立排列，所述多个第四有源区设置于所述第三区域或所述第五区域中，所述第三区域或所述第五区域还包括沿所述第二方向延伸的一个第二偏移补偿管栅极，所述一个第二偏移补偿管栅极覆盖所述多个第四有源区上方。

上述方案中，多组所述感测放大器的第一偏移补偿管源极或漏极所在的所述多个第三有源区相互连通；多组所述感测放大器的第二偏移补偿管源极或漏极所在的所述多个第四有源区相互连通。

上述方案中，所述第一隔离管和所述第二隔离管均设置于所述第三区域中包括：所述第一隔离管、所述第一偏移补偿管、所述第二偏移补偿管和所述第二隔离管沿所述第一方向依次顺序排列，或者，所述第一偏移补偿管、所述第一隔离管、所述第二隔离管和所述第二偏移补偿管沿所述第一方向依次顺序排列；所述第一隔离管、所述第一偏移补偿管、所述第二偏移补偿管和所述第二隔离管共用同一有源区。

上述方案中，在所述第四区域中，所述第一偏移补偿管和所述第一隔离管沿所述第一方向依次顺序或倒序排列；所述第一偏移补偿管和所述第一隔离管共用沿所述第一方向延伸的同一有源区；在所述第五区域中，所述第二隔离管和所述第二偏移补偿管沿所述第一方向依次顺序或倒序排列；所述第二隔离管和所述第二偏移补偿管共用同一有源区。

上述方案中，在所述第八区域中，所述第三偏移补偿管和所述第三隔离管沿所述第一方向依次顺序或倒序排列，所述第三偏移补偿管和所述第三隔离管共用同一有源区；在所述第九区域中，所述第四隔离管和所述第四偏移补偿管沿所述第一方向依次顺序或倒序排列，所述第四隔离管和所述第四偏移补偿管共用同一有源区。

上述方案中，所述第四区域连通所述第八区域，所述第五区域连通所述第九区域；在连通后的所述第四区域和所述第八区域中，所述第一偏移补偿管、所述第一隔离管、所述第三偏移补偿管和所述第三隔离管沿所述第一方向依次顺序或倒序排列；所述第一偏移补偿管、所述第一隔离管、所述第三偏移补偿管和所述第三隔离管共用同一有源区；在连通后的所述第五区域和所述第九区域中，所述第四隔离管、所述第四偏移补偿管、所述第二隔离管和所述第二偏移补偿管沿所述第一方向依次顺序或倒序排列，所述第四隔离管、所述第四偏移补偿管、所述第二隔离管和所述第二偏移补偿管共用同一有源区。

本申请实施例还提供一种感测放大电路，包括：

读出放大单元，被配置为对读出位线和互补读出位线上的目标电压放大处理；所述读出放大单元包括：P型晶体管和N型晶体管；

隔离单元，被配置为响应于隔离信号，将位线连接至所述互补读出位线，并将互补位线连接至所述读出位线，以及，响应于所述隔离信号，将所述P型晶体管的控制端连接至所述读出位线或所述互补读出位线；

第一偏移补偿单元，被配置为响应于偏移消除信号将所述P型晶体管的控制端连接至预设电压；

第二偏移补偿单元，被配置为响应于所述偏移消除信号将所述位线连接至所述读出位线，并将所述互补位线连接至所述互补读出位线。

上述方案中，所述隔离单元包括：第一隔离子单元和第二隔离子单元；所述隔离信号包括：第一隔离信号和第二隔离信号；所述第一隔离子单元被配置为响应于所述第一隔离信号将所述P型晶体管的控制端连接至所述读出位线或所述互补读出位线；所述第二隔离子单元被配置为响应于所述第二隔离信号将位线连接至所述互补读出位线，并将互补位线连接至所述读出位线。

上述方案中，所述P型晶体管包括：第一P型晶体管和第二P型晶体管；所述N型晶体管包括：第一N型晶体管和第二N型晶体管；所述第一P型晶体管的第一端连接所述读出位线，第二端连接第一电压；所述第二P型晶体管的第一端连接所述互补读出位线，第二端连接所述第一电压；所述第一N型晶体管的控制端连接所述位线，所述第一N型晶体管的第一端连接所述读出位线，第二端连接第二电压；所述第二N型晶体管的控制端连接所述互补位线，所述第二N型晶体管的第一端连接所述互补读出位线，第二端连接所述第二电压。

上述方案中，所述第一隔离子单元包括：第一隔离管和第二隔离管；所述第一隔离管的控制端和所述第二隔离管的控制端均接收所述第一隔离信号；所述第一隔离管的第一端连接第二P型晶体管的控制端，所述第一隔离管的第二端连接所述读出位线；所述第二隔离管的第一端连接第一P型晶体管的控制端，所述第二隔离管的第二端连接所述互补读出位线。

上述方案中，所述第二隔离子单元包括：第三隔离管和第四隔离管；所述第三隔离管的控制端和所述第四隔离管的控制端均接收所述第二隔离信号；所述第三隔离管的第一端连接所述位线，所述第三隔离管的第二端连接所述互补读出位线；所述第四隔离管的第一端连接所述互补位线，所述第四隔离管的第二端连接所述读出位线。

上述方案中，所述第一偏移补偿单元包括：第一偏移补偿管和第二偏移补偿管；所述第一偏移补偿管的控制端和所述第二偏移补偿管的控制端均接收所述偏移消除信号；所述第一偏移补偿管的第一端和所述第二偏移补偿管的第一端均连接所述预设电压；所述第一偏移补偿管的第二端连接所述第二P型晶体管的控制端；所述第二偏移补偿管的第二端连接所述第一P型晶体管的控制端。

上述方案中，所述第二偏移补偿单元包括：第三偏移补偿管和第四偏移补偿管；所述第三偏移补偿管的控制端和所述第四偏移补偿管的控制端均接收所述偏移消除信号；所述第三偏移补偿管的第一端连接所述位线，所述第三偏移补偿管的第二端连接所述读出位线；所述第四偏移补偿管的第一端连接所述互补位线，所述第四偏移补偿管的第二端连接所述互补读出位线。

上述方案中，所述感测放大电路还包括：均衡单元，被配置为均衡所述读出位线和所述互补读出位线的电压；所述均衡单元包括：均衡管；所述均衡管的控制端接收均衡信号，所述均衡管的第一端连接所述读出位线，所述均衡管的第二端连接所述互补读出位线。

由此可见，本申请实施例提供了一种读出电路架构和感测放大电路，包括：读出放大单元，被配置为对读出位线和互补读出位线上的目标电压放大处理；读出放大单元包括：第一P型晶体管和第二P型晶体管；第一偏移补偿单元，被配置为响应于偏移消除信号将第一P型晶体管的控制端和第二P型晶体管的控制端连接至预设电压；第一偏移补偿单元包括：第一偏移补偿管和第二偏移补偿管；其中，第一P型晶体管设置于第一区域中，第二P型晶体管设置于第二区域中；第一区域与第二区域沿第一方向间隔排布时，第一偏移补偿管和第二偏移补偿管均设置于第三区域中，第三区域位于第一区域与第二区域之间；第一区域与第二区域沿第一方向邻近排布时，第一偏移补偿管设置于第四区域中，第四区域设置于第一区域远离第二区域的一侧，第二偏移补偿管设置于第五区域中，第五区域设置于第二区域远离第一区域的一侧。一方面，本申请实施例提供的读出电路架构能够消除P型晶体管的偏移量，避免了偏移量对读取结果的影响，提高了读取结果的准确度。另一方面，本申请实施例包含多种晶体管布局设计，能够适应多种设计需要，有利于确定最优的布局设计，从而能够缩短布线长度、提高集成度、提高整体性能。

附图说明

图1本申请实施例提供的一种读出电路架构的结构示意图一；

图2本申请实施例提供的一种读出电路架构的结构示意图二；

图3本申请实施例提供的一种读出电路架构的结构示意图三；

图4本申请实施例提供的一种读出电路架构的结构示意图四；

图5本申请实施例提供的一种读出电路架构的结构示意图五；

图6本申请实施例提供的一种读出电路架构的结构示意图六；

图7本申请实施例提供的一种读出电路架构的结构示意图七；

图8本申请实施例提供的一种读出电路架构的结构示意图八；

图9本申请实施例提供的一种读出电路架构的结构示意图九；

图10本申请实施例提供的一种感测放大电路的结构示意图；

图11本申请实施例提供的一种感测放大电路的流程示意图一；

图12本申请实施例提供的一种感测放大电路的流程示意图二。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面结合附图和实施例对本申请的技术方案进一步详细阐述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在DRAM中，存储单元(Main Cell)中存储的数据需要感测放大器进行读出。然而，感测放大器在数据读取过程中会产生偏移量，从而影响读取结果的准确度。

图1、图2是本申请实施例提供的一种读出电路架构的可选的示意图。

如图1所示，读出电路架构10包括：感测放大器20；感测放大器20包括：读出放大单元101和第一偏移补偿单元102。读出放大单元101，被配置为对读出位线SABLT和互补读出位线SABLB上的目标电压放大处理；读出放大单元101包括：第一P型晶体管和第二P型晶体管。第一偏移补偿单元102，被配置为响应于偏移消除信号OC将第一P型晶体管的控制端和第二P型晶体管的控制端连接至预设电压VBIAS；第一偏移补偿单元102包括：第一偏移补偿管和第二偏移补偿管。

如图2所示，第一P型晶体管201设置于第一区域301中，第二P型晶体管201设置于第二区域302中。第一区域301与第二区域302沿第一方向Y间隔排布时，第一偏移补偿管203和第二偏移补偿204管均设置于第三区域303中，第三区域303位于第一区域301与第二区域302之间。第一区域301与第二区域302沿第一方向Y邻近排布时，第一偏移补偿管203设置于第四区域304中，第四区域304设置于第一区域301远离第二区域302的一侧，第二偏移补偿管204设置于第五区域305中，第五区域305设置于第二区域302远离第一区域301的一侧。

需要说明的是，图2示出了晶体管在版图中的图案，晶体管由有源区和位于有源区上的栅极构成。晶体管的布局需要进行设计，良好的布局设计可以缩短布线长度、提高集成度，从而提高整体性能。

本申请实施例中，第一P型晶体管201设置于第一区域301中，第二P型晶体管201设置于第二区域302中；第一区域301与第二区域302可以间隔排布，也可以邻近排布。在第一区域301与第二区域302沿第一方向Y间隔排布时，第一偏移补偿管203和第二偏移补偿204管可以均设置于第一区域301与第二区域302之间的第三区域303中，参考图2左图；在第一区域301与第二区域302沿第一方向Y邻近排布时，第一偏移补偿管203可以设置于第四区域304中，第四区域304设置于第一区域301远离第二区域302的一侧，第二偏移补偿管204可以设置于第五区域305中，第五区域305设置于第二区域302远离第一区域301的一侧，参考图2右图。

可以理解的是，本申请实施例提供的读出电路架构包含多种晶体管布局设计，能够适应多种设计需要，有利于确定最优的布局设计，从而能够缩短布线长度、提高集成度、提高整体性能。

在本申请的一些实施例中，读出放大单元101还包括：第一N型晶体管和第二N型晶体管。

如图3所示，第一N型晶体管205设置于第六区域306中，第二N型晶体管206设置于第七区域307中，第六区域306与第七区域307沿第一方向Y排布；第六区域306相邻于第一区域301，第七区域307相邻于第二区域302，第六区域306和第七区域307均位于第一区域301与第二区域302之间或之外。第一区域301与第二区域302沿第一方向Y间隔排布时：第六区域306、第一区域301、第三区域303、第二区域302及第七区域307沿第一方向Y依次排布，或，第一区域301、第六区域306、第三区域303、第七区域307及第二区域302沿第一方向Y依次排布。在第一区域301与第二区域302沿第一方向Y邻近排布时，第六区域306位于第一区域301与第四区域304之间，第七区域307位于第二区域302与第五区域305之间。

本申请实施例中，第一N型晶体管205设置于第六区域306中，第二N型晶体管206设置于第七区域307中；第六区域306与第七区域307沿第一方向Y排布，即第一区域301、第二区域307、第六区域306与第七区域307沿同一方向排布。其中，第六区域306相邻于第一区域301，第七区域307相邻于第二区域302；第六区域306和第七区域307可以均位于第一区域301与第二区域302之间，也可以均位于第一区域301与第二区域302之外。

在第一区域301与第二区域302沿第一方向Y间隔排布时，可以按照第六区域306、第一区域301、第三区域303、第二区域302及第七区域307的顺序沿第一方向Y依次排布，参考图3左图；或者，可以按照第一区域301、第六区域306、第三区域303、第七区域307及第二区域302的顺序沿第一方向Y依次排布，参考图3中图。在第一区域301与第二区域302沿第一方向Y邻近排布时，第六区域306可以位于第一区域301与第四区域304之间，第七区域307可以位于第二区域302与第五区域305之间，参考图3右图。

可以理解的是，本申请实施例提供的读出电路架构对第一N型晶体管、第二N型晶体管、第一P型晶体管、第二P型晶体管、第一偏移补偿管和第二偏移补偿管进行了多种布局设计缩短第一N型晶体管、第二N型晶体管、第一P型晶体管和第二P型晶体管的布线长度。

在本申请的一些实施例中，如图1所示，感测放大器20还包括：隔离单元103、第二偏移补偿单元104和均衡单元105。隔离单元103，被配置为响应于隔离信号ISOP或ISON，将位线BLT连接至互补读出位线SABLB，并将互补位线BLB连接至读出位线SABLT，以及，将第一P型晶体管的控制端连接至互补读出位线SABLB，并将第二P型晶体管的控制端连接至读出位线SABLT；隔离单元103包括：第一隔离管、第二隔离管、第三隔离管、第四隔离管。第二偏移补偿单元104，被配置为响应于偏移消除信号OC将位线BLT连接至读出位线SABLT，并将互补位线BLB连接至互补读出位线SABLB；第二偏移补偿单元104包括：第三偏移补偿管和第四偏移补偿管。均衡单元105，被配置为均衡读出位线SABLT和互补读出位线SABLB的电压；均衡单元105包括：均衡管。

如图4所示，第三隔离管209和第三偏移补偿管211均设置于第八区域308中，第四隔离管210和第四偏移补偿管212均设置于第九区域309中，第八区域308和第九区域309沿第一方向Y排布于第一区域301和第二区域302的外侧，且位于第一区域301和第二区域302的不同侧。在第一区域301与第二区域302沿第一方向Y间隔排布时，第一隔离管207和第二隔离管208均设置于第三区域303中。在第一区域301与第二区域302沿第一方向Y邻近排布时，第一隔离管207设置于第四区域304中，第二隔离管208设置于第五区域305中。在上述布局中均衡管可排布于第三区域303、第四区域304、第五区域305、第八区域308和第九区域309中的一个区域内。

本申请实施例中，第三隔离管209和第三偏移补偿管211均设置于第八区域308中，第四隔离管210和第四偏移补偿管212均设置于第九区域309中。其中，第八区域308、第九区域309和其他区域沿同一方向(即第一方向Y)排布；第八区域308和第九区域309排布于第一区域301和第二区域302的外侧，且分别排布于不同的两侧。在第一区域301与第二区域302沿第一方向Y间隔排布时，第一隔离管207和第二隔离管208均设置于第三区域303中，参考图4左图和中图。在第一区域301与第二区域302沿第一方向Y邻近排布时，第一隔离管207设置于第四区域304中，第二隔离管208设置于第五区域305中，参考图4右图。均衡管则可以排布于第三区域303、第四区域304、第五区域305、第八区域308和第九区域309中的任意一个区域内。在本申请的一些实施例中，如图5和图6所示，感测放大器20设置有多组，多组感测放大器20沿第二方向X分立排列，第二方向X与第一方向Y垂直。相邻两组感测放大器20的第一P型晶体管201共用同一第一有源区A1，第一有源区A1设置于第一区域301中，第一区域301还包括设置于第一有源区A1上方的两个沿第二方向X排布的第一P型晶体管201栅极，第一P型晶体管201栅极在第一方向Y覆盖第一有源区A1宽度。相邻两组感测放大器20的第二P型晶体管202共用同一第二有源区A2，第二有源区A2设置于第二区域302中，第二区域302还包括设置于第二有源区A2上方的两个沿第二方向X排布的第二P型晶体管202栅极。

需要说明的是，两个晶体管共用同一有源区表示这两个晶体管对应于该同一有源区的连接端共用或连接于同一节点，例如，两个源极或漏极共用，或者两个源极或漏极连接于同一恒定电压源或接地端。

本申请实施例中，多组感测放大器20的第一偏移补偿管203对应多个第三有源区A3，多个第三有源区A3沿第二方向分立排列，多个第三有源区A3设置于第三区域303或第四区域304中；若第一偏移补偿管203设置于第三区域303中，则多个第三有源区A3设置于第三区域303中，参考图6；若第一偏移补偿管203设置于第四区域304中，则多个第三有源区A3设置于第四区域304中，参考图5。第三区域303或第四区域304还包括一个沿第二方向X延伸的第一偏移补偿管203栅极，一个第一偏移补偿管203栅极覆盖多个第三有源区A3上方。

多组感测放大器20的第二偏移补偿管204对应多个第四有源区A4，多个第四有源区A4沿第二方向X分立排列，多个第四有源区A4设置于第三区域303或第五区域305中；若第二偏移补偿管204设置于第三区域303中，则多个第四有源区A4设置于第三区域303中，参考图6；若第二偏移补偿管204设置于第五区域305中，则多个第四有源区A4设置于第五区域305中，参考图5。第三区域303或第五区域305还包括一个沿第二方向X延伸的第二偏移补偿管204栅极，一个第二偏移补偿管204栅极覆盖多个第四有源区A4上方。

本申请实施例中，若第一偏移补偿管203和第二偏移补偿管204均设置于第三区域303中，且第一偏移补偿管203和第二偏移补偿管204共用同一共同有源区，则第三有源区A3和第四有源区A4重合于该共同有源区，如图6所示。

在本申请的一些实施例中，如图7和图8所示，多组感测放大器20的第一偏移补偿管203源极或漏极所在的第三有源区A3相互连通；多组感测放大器20的第二偏移补偿管204源极或漏极所在的第四有源区A4相互连通。

本申请实施例中，第一偏移补偿管203和第二偏移补偿管204被配置为响应于偏移消除信号将所述第一P型晶体管的控制端和所述第二P型晶体管的控制端连接至预设电压，第一偏移补偿管203源极或漏极、以及第二偏移补偿管204源极或漏极连接了预设电压VBIAS。因此，多个第一偏移补偿管203以及多个第二偏移补偿管204连接于预设电压VBIAS的源极或漏极可以相互连通，也即在第二方向X排布的多个第三有源区A3中对应第一偏移补偿管203源极或漏极区域可以相互连通，多个第四有源区A4中对应第二偏移补偿管204源极或漏极区域可以相互连通。

可以理解的是，类型相同、但功能不同的晶体管共用同一有源区，通过共用源漏端的设置避免了采用金属布线进行连接，并且节约减小占用面积，如此，减少了金属布线的使用，从而降低了接触电阻，提高了存储器的性能。

在本申请的一些实施例中，第一隔离管207和第二隔离管208均设置于第三区域303中包括：第一隔离管207、第一偏移补偿管203、第二偏移补偿管204和第二隔离管208沿第一方向Y依次顺序排列，参考图6和图8；或者，第一偏移补偿管203、第一隔离管207、第二隔离管208和第二偏移补偿管204沿第一方向Y依次顺序排列。第一隔离管207、第一偏移补偿管203、第二偏移补偿管204和第二隔离管208共用同一有源区。在本申请的一些实施例中，如图5和图9所示，在第四区域304中，第一偏移补偿管203和第一隔离管207沿第一方向Y依次顺序或倒序排列，第一偏移补偿管203和第一隔离管207共用沿第一方向Y延伸的同一有源区；在第五区域305中，第二隔离管208和第二偏移补偿管204沿第一方向Y依次顺序或倒序排列，第二隔离管208和第二偏移补偿管204共用同一有源区。

在本申请的一些实施例中，如图6所示，在第八区域中308，第三偏移补偿管211和第三隔离管209沿第一方向Y依次顺序或倒序排列，第三偏移补偿管211和第三隔离管209共用同一有源区；在第九区域309中，第四隔离管210和第四偏移补偿管212沿第一方向Y依次顺序或倒序排列，第四隔离管210和第四偏移补偿管212共用同一有源区。

在本申请的一些实施例中，如图5和图9所示，第四区域304连通第八区域308，即第八区域308与第四区域304融合为一个区域，共用同一有源区，第八区域308未在图中标识；第五区域305连通第九区域309，即第九区域309与第五区域305融合为一个区域，第九区域309未在图中标识。在连通后的第四区域304和第八区域308中，第一偏移补偿管203、第一隔离管207、第三偏移补偿管211和第三隔离管209沿第一方向Y依次顺序或倒序排列，第一偏移补偿管203、第一隔离管207、第三偏移补偿管211和第三隔离管209共用同一有源区。在连通后的第五区域305和第九区域309中，第四隔离管210、第四偏移补偿管212、第二隔离管208和第二偏移补偿管204沿第一方向Y依次顺序或倒序排列，第四隔离管210、第四偏移补偿管212、第二隔离管208和第二偏移补偿管204共用同一有源区。

结合图5至图9，在第一方向Y上，各区域按以下顺序中的一种排布如下：

(1)当第八区域308与第四区域304为一个区域时，第九区域309与第五区域305为一个区域时，第四区域304、第六区域306、第一区域301、第二区域302、第七区域307、第五区域305依次排布。

第四区域304中，按第一偏移补偿管203、第一隔离管207、第三偏移补偿管211、第三隔离管209、均衡管213依次排布；

对于沿第二方向X排布的多个第一偏移补偿管203，多个第一偏移补偿管203的源极或漏极所在的有源区相互连通；

第五区域305中，按第四隔离管210、第四偏移补偿管212、第二隔离管208、第二偏移补偿管204依次排布；

对于沿第二方向X排布的多个第四偏移补偿管212，多个第四偏移补偿管212的源极或漏极所在的有源区可以相互连通，也可以互不连通。

(2)当第八区域308与第四区域304为一个区域时，第九区域309与第五区域305为一个区域时，第六区域306、第四区域304、第一区域301、第二区域302、第五区域305、第七区域307依次排布。

第四区域304中，按第一偏移补偿管203、第一隔离管207、第三偏移补偿管211、第三隔离管209、均衡管213依次排布；

第五区域305中，按第四隔离管210、第四偏移补偿管212、第二隔离管208、第二偏移补偿管204依次排布；

或者，

第四区域304中，按均衡管213、第三隔离管209、第三偏移补偿管211、第一隔离管207、第一偏移补偿管203依次排布，且共用同一有源区；

第五区域305中按第二偏移补偿管204、第二隔离管208、第四偏移补偿管212、第四隔离管210依次排布。

(3)第八区域308、第六区域306、第四区域304、第一区域301、第二区域302、第五区域305、第七区域307、第九区域309依次排布；

在第八区域308中，按第三偏移补偿管211、第三隔离管209、均衡管213依次排布；

第四区域304中，按第一偏移补偿管203、第一隔离管207依次排布；

第五区域305中，按第二隔离管208、第二偏移补偿管204依次排布；

第九区域309中，第四隔离管210和第四偏移补偿管212依次排布；

或者，

第八区域308中，按第三隔离管209、第三偏移补偿管211、均衡管213依次排布；

第四区域304中，按第一偏移补偿管203、第一隔离管207依次排布；

第五区域305中，按第二隔离管208、第二偏移补偿管204依次排布；

第九区域309中，按第四偏移补偿管212和第四隔离管210依次排布；

或者，

第八区域308中，按第三隔离管209、第三偏移补偿管211、均衡管213依次排布；

第四区域304中，按第一隔离管207、第一偏移补偿管203依次排布；

第五区域305中，按第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四偏移补偿管212和第四隔离管210依次排布；

或者，

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

第四区域304中，均衡管213、第一隔离管207、第一偏移补偿管203依次排布；

第五区域305中，按第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四偏移补偿管212和第四隔离管210依次排布；

或者，

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

第四区域304中，按第一隔离管207、第一偏移补偿管203、均衡管213依次排布；

第五区域305中，按第二隔离管208、第二偏移补偿管204依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

或者，

第八区域308中，按第三隔离管209、第三偏移补偿管211依次排布；

第四区域中，按第一偏移补偿管203、第一隔离管207、均衡管213依次排布；

第五区域305中，按第二隔离管208、第二偏移补偿管204依次排布；

第九区域309中，按第四偏移补偿管212、第四隔离管210依次排布；

(4)第八区域308、第六区域306、第一区域301、第三区域303、第二区域302、第七区域307、第九区域309依次排布；

第八区域308中，按第三隔离管209、第三偏移补偿管211、均衡管213依次排布；

第三区域303中，按第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

或者，

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

第三区域303中，按均衡管213、第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

(5)第八区域308、第六区域306、第一区域301、第三区域303、第二区域302、第七区域307、第九区域309依次排布；

第八区域308中，按第三偏移补偿管211、第三隔离管209、均衡管213依次排布；

第三区域303中，按第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

或者，

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

第三区域303中，按均衡管213、第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

(6)第九区域309、第六区域306、第一区域301、第三区域303、第二区域302、第七区域307、第八区域308依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

第三区域303中，按均衡管213、第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

(7)第九区域309、第一区域301、第六区域306、第三区域303、第七区域307、第八区域308依次排布。

第九区域309中，按第四隔离管210、第四偏移补偿管212、均衡管213依次排布；

第三区域303中，按第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

或者，

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布；

第三区域303中，按均衡管213、第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

(8)第八区域308、第一区域301、第六区域306、第三区域303、第七区域307、第九区域309依次排布。第八区域308中，按第三偏移补偿管211、第三隔离管209依次排布；

第三区域303中，按均衡管213、第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208依次排布；

第九区域309中，按第四隔离管210、第四偏移补偿管212依次排布。

在上述排布方式中，第三区域303、第四区域304、第五区域305、第八区域308、第九区域309中，每个区域包含一个有源区，每个区域中所包含的管子均共用同一有源区。

对于沿第二方向X排列的多组放大电路，第一偏移补偿管203和第二偏移补偿管204用于连接预设电压的一端(源极或漏极)所在的有源区可相互连通，另一端所在的有源区互不连通。

对于沿第二方向X排列的多组放大电路，第三偏移补偿管211、第三隔离管209、均衡管213、第一隔离管207、第一偏移补偿管203、第二偏移补偿管204、第二隔离管208、第四隔离管210、第四偏移补偿管212的栅极均沿第一方向Y延伸，覆盖在多个有源区上方，形成每组放大电路中对应管的栅极。

可以理解的是，本申请实施例提供的读出电路架构包含多种晶体管布局设计，能够适应多种设计需要，有利于确定最优的布局设计，从而能够缩短布线长度、提高集成度、提高整体性能。

图10为本申请实施例提供的一种感测放大电路的结构示意图，结合图1和图10，感测放大电路30包括：读出放大单元101、第一偏移补偿单元102、隔离单元103和第二偏移补偿单元104。其中：

读出放大单元101，被配置为对读出位线SABLT和互补读出位线SABLB上的目标电压放大处理；读出放大单元101包括：P型晶体管和N型晶体管；

隔离单元103，被配置为响应于隔离信号ISON，将位线BLT连接至互补读出位线SABLB，并将互补位线BLB连接至读出位线SABLT，以及，响应于隔离信号ISOP，将P型晶体管的控制端连接至读出位线SABLT或互补读出位线SABLB；

第一偏移补偿单元102，被配置为响应于偏移消除信号OC将P型晶体管的控制端连接至预设电压VBIAS；

第二偏移补偿单元104，被配置为响应于偏移消除信号OC将位线BLT连接至读出位线SABLT，并将互补位线BLB连接至互补读出位线SABLB。

在本申请的一些实施例中，隔离单元103包括：第一隔离子单元1031和第二隔离子单元1032；隔离信号包括：第一隔离信号ISOP和第二隔离信号ISO N。第一隔离子单元1031被配置为响应于第一隔离信号ISOP将P型晶体管的控制端连接至读出位线SABLT或互补读出位线SABLB；第二隔离子单元1032被配置为响应于第二隔离信号ISON将位线BLT连接至互补读出位线SABLB，并将互补位线BLB连接至读出位线SABLT。

在本申请的一些实施例中，P型晶体管包括：第一P型晶体管201和第二P型晶体管202；N型晶体管包括：第一N型晶体管205和第二N型晶体管206。第一P型晶体管201的第一端连接读出位线SABLT，第二端连接第一电压PCS；第二P型晶体管202的第一端连接互补读出位线SABLB，第二端连接第一电压PCS；第一N型晶体管205的控制端连接位线BLT，第一N型晶体管205的第一端连接读出位线SABLT，第二端连接第二电压NCS；第二N型晶体管206的控制端连接互补位线BLB，第二N型晶体管206的第一端连接互补读出位线SABLB，第二端连接第二电压NCS。

在本申请的一些实施例中，第一隔离子单元1031包括：第一隔离管207和第二隔离管208。第一隔离管207的控制端和第二隔离管208的控制端均接收第一隔离信号ISOP；第一隔离管207的第一端连接第二P型晶体管202的控制端，第一隔离管207的第二端连接读出位线SABLT；第二隔离管208的第一端连接第一P型晶体管201的控制端，第二隔离管208的第二端连接互补读出位线SABLB。

在本申请的一些实施例中，第二隔离子单元1032包括：第三隔离管209和第四隔离管210。第三隔离管209的控制端和第四隔离管210的控制端均接收第二隔离信号ISON；第三隔离管209的第一端连接位线BLT，第三隔离管209的第二端连接互补读出位线SABLB；第四隔离管210的第一端连接互补位线BLB，第四隔离管210的第二端连接读出位线SABLT。

在本申请的一些实施例中，第一偏移补偿单元102包括：第一偏移补偿管203和第二偏移补偿管204。第一偏移补偿管203的控制端和第二偏移补偿管204的控制端均接收偏移消除信号OC；第一偏移补偿管203的第一端和第二偏移补偿管204的第一端均连接预设电压VBIAS；第一偏移补偿管203的第二端连接第二P型晶体管202的控制端；第二偏移补偿管204的第二端连接第一P型晶体管201的控制端。

在本申请的一些实施例中，第二偏移补偿单元104包括：第三偏移补偿管211和第四偏移补偿管212。第三偏移补偿管211的控制端和第四偏移补偿管212的控制端均接收偏移消除信号OC；第三偏移补偿管211的第一端连接位线BLT，第三偏移补偿管211的第二端连接读出位线SABLT；第四偏移补偿管212的第一端连接互补位线BLB，第四偏移补偿管212的第二端连接互补读出位线SABLB。

在本申请的一些实施例中，感测放大电路30还包括：均衡单元105，被配置为响应于均衡信号EQ，均衡读出位线SABLT和互补读出位线SABLB的电压。均衡单元105包括：均衡管213；均衡管213的控制端接收均衡信号EQ，均衡管213的第一端连接读出位线SABLT，均衡管213的第二端连接互补读出位线SABLB。

本申请实施例中，存储单元40中存储了数据，该数据以电荷形式存储在电容215中。感测放大电路30可以对存储单元40中存储的数据进行读出并回写，结合图10、图11和图12，分为以下过程：

S1、预充阶段。

提供第一隔离信号ISOP、第二隔离信号ISON、偏移消除信号OC以及均衡信号EQ，第一偏移补偿管203、第二偏移补偿管204、第一隔离管207、第二隔离管208、第三隔离管209、第四隔离管210、第三偏移补偿管211、第四偏移补偿管212和均衡管213均处于导通状态，从而将位线BLT、读出位线SABLT、互补位线BLB、互补读出位线SABLB预充至预设电压VBAIS。第一电压PCS与第二电压NCS通过外接电源预充至预设电压VBAIS。

S2、偏移消除阶段。

维持偏移消除信号，向读出放大单元101的两端提供第一阈值电压的第一电压PCS和第二阈值电压的第二电压NCS，第一偏移补偿管203、第二偏移补偿管204、第三偏移补偿管211和第四偏移补偿管212处于导通状态，将位线BLT连接至读出位线SABLT，并将互补位线BLB连接至互补读出位线SABLB，将P型晶体管201和202的控制端连接至预设电压VBAIS；

第一阈值电压大于预设电压VBAIS，预设电压VBAIS大于第二阈值电压，预设电压VBAIS的电压值通常为第一阈值电压的一半。

示例性的，第二阈值电压可为接地电压0V，第一阈值电压可为1V。

偏移消除过程中，第一偏移补偿管203、第二偏移补偿管204导通，提供向第一P型晶体管201的栅极和第二P型晶体管202的栅极提供预设电压VB AIS，第一P型晶体管201和第二P型晶体管202基于预设电压VBAIS导通，第一电压PCS传输至互补读出位线SABLT和读出位线SABLB，第一P型晶体管201和第二P型晶体管202的器件差异会导致互补读出位线SABLT和读出位线SABLB存在电压差，继而通过互补读出位线SABLT和读出位线SABLB之间的电压差弥补第一P型晶体管201和第二P型晶体管202的阈值电压差，从而实现PMOS管的偏移消除；

第三偏移补偿管211和第四偏移补偿管212导通，位线BLT与读出位线SABLT电连接并共享电压，互补位线BLB与互补读出位线SABLB电连接并共享电压，位线BLT的电压作为第一N型晶体管205的栅极电压以导通第一N型晶体管205，第二电压NCS与读出位线SABLT电连接，第二电压NCS传输至读出位线SABLT，互补读出位线SABLB的电压作为第二N型晶体管206的栅极电压以导通第二N型晶体管206，第二电压NCS与互补读出位线SABLB电连接，第二电压NCS传输至互补读出位线SABLB，同样通过互补读出位线SABLT和读出位线SABLB之间的电压差弥补第一N型晶体管205和第二N型晶体管206的阈值电压差，从而实现N型晶体管的偏移消除；由于位线BLT与读出位线SABLT电连接并共享电压，互补位线BLB与互补读出位线SABLB电连接并共享电压，位线BLT与互补位线BLB之间同样存在电压差，通过位线BLT与互补位线BLB之间的电压差同样能够补偿第一P型晶体管201与第二P型晶体管202、第一N型晶体管205与第二N型晶体管206的阈值电压差。

通过P型晶体管基于稳定的预设电压VBAIS导通，以消除P型晶体管及N型晶体管的阈值电压差，稳定地消除感测放大器中的偏移噪声，以避免放大过程中信号感测错误。

S3、电荷共享阶段。

存储单元晶体管214受控制指令导通，打开存储单元40，将位线BLT与存储单元40连接，存储单元40与位线BLT进行电荷分享，形成目标电压。同时，进行读出位线SABLT与互补读出位线SABLT的电压均衡，提供均衡信号EQ，维持第一信号端PCS和第二信号端NCS为预设电压VBAIS，将读出位线SAB LT和互补读出位线SABLB维持在预设电压VBAIS。

存储单元40与位线BLT进行电荷分享后，依据存储单元40内的存储数据，位线BLT上的电压会降低或升高，若存储数据为“0”，位线BLT上的电压会降低，形成相对于预设电压VBAIS较低的目标电压，若存储数据为“1”，位线BLT上的电压会升高，形成相对于预设电压VBAIS较高的目标电压。

S4、预感测阶段。

预感测阶段，维持第一信号端PCS和第二信号端NCS为预设电压VBAIS，提供第一隔离信号ISOP、第二隔离信号ISON，将位线BLT连接至互补读出位线SABLB，将互补位线BLB连接至读出位线SABLT，位线BLT与互补读出位线SABLB，目标电压传输至互补读出位线SABLB上。

S5、感测放大阶段。

感测放大阶段，向读出放大单元101的两端提供第一阈值电压的第一电压PCS和第二阈值电压的第二电压NCS，拉低或升高互补读出位线SABLB电压，使位线BLT上的电压进一步降低或升高，读出放大存储单元的数据。同时，位线BLT电位的变化会使存储单元40的电压同步变化，实现向打开的存储单元40进行回写，将电容215中的存储电荷重新恢复。

在感测放大阶段，若存储数据为“0”，目标电压较低，互补读出位线SAB LB的电压降低，第一P型晶体管201导通，第一电压PCS拉高读出位线SAB LT及互补位线BLT电压，第二N型晶体管206导通，第二电压NCS拉低互补读出位线SABLB及位线BLB电压，实现目标信号的拉低放大。

在感测放大阶段，若存储数据为“1”，目标电压较高，互补读出位线SAB LB的电压升高，第一N型晶体管205导通，第二电压NCS拉低读出位线SAB LT及互补位线BLT电压，第二P型晶体管202导通，第一电压PCS拉高互补读出位线SABLB及位线BLB电压，实现目标信号的拉高放大。可以理解的是，在偏移消除阶段，向读出放大单元101的两端提供第一电压PCS和第二电压NCS，并向P型晶体管栅极提供稳定的预设电压VBIAS，消除P型晶体管的偏移量，避免了偏移量对读取结果的影响，提高了读取结果的准确度。

需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种读出电路架构，其特征在于，包括：感测放大器；所述感测放大器包括：

读出放大单元，被配置为对读出位线和互补读出位线上的目标电压放大处理；所述读出放大单元包括：第一P型晶体管和第二P型晶体管；

第一偏移补偿单元，被配置为响应于偏移消除信号将所述第一P型晶体管的控制端和所述第二P型晶体管的控制端连接至预设电压；所述第一偏移补偿单元包括：第一偏移补偿管和第二偏移补偿管；其中，

所述第一P型晶体管设置于第一区域中，所述第二P型晶体管设置于第二区域中；

所述第一区域与所述第二区域沿第一方向间隔排布时，所述第一偏移补偿管和所述第二偏移补偿管均设置于第三区域中，所述第三区域位于所述第一区域与所述第二区域之间；

所述第一区域与所述第二区域沿所述第一方向邻近排布时，所述第一偏移补偿管设置于第四区域中，所述第四区域设置于所述第一区域远离第二区域的一侧，所述第二偏移补偿管设置于第五区域中，所述第五区域设置于所述第二区域远离所述第一区域的一侧。

2.根据权利要求1所述的读出电路架构，其特征在于，所述读出放大单元还包括：第一N型晶体管和第二N型晶体管；其中，

所述第一N型晶体管设置于第六区域中，所述第二N型晶体管设置于第七区域中，所述第六区域与所述第七区域沿所述第一方向排布；

所述第六区域相邻于所述第一区域，所述第七区域相邻于所述第二区域，所述第六区域和所述第七区域均位于所述第一区域与所述第二区域之间或之外；

所述第一区域与所述第二区域沿所述第一方向间隔排布时：所述第六区域、所述第一区域、所述第三区域、所述第二区域及所述第七区域沿所述第一方向依次排布，

或，所述第一区域、所述第六区域、所述第三区域、所述第七区域及所述第二区域沿所述第一方向依次排布；

在所述第一区域与所述第二区域沿所述第一方向邻近排布时，所述第六区域位于所述第一区域与所述第四区域之间，所述第七区域位于所述第二区域与第五区域之间。

3.根据权利要求1所述的读出电路架构，其特征在于，所述感测放大器还包括：

隔离单元，被配置为响应于隔离信号，将位线连接至所述互补读出位线，并将互补位线连接至所述读出位线，以及，将所述第一P型晶体管的控制端连接至所述互补读出位线，并将所述第二P型晶体管的控制端连接至所述读出位线；所述隔离单元包括：第一隔离管、第二隔离管、第三隔离管、第四隔离管；

第二偏移补偿单元，被配置为响应于所述偏移消除信号将所述位线连接至所述读出位线，并将所述互补位线连接至所述互补读出位线；所述第二偏移补偿单元包括：第三偏移补偿管和第四偏移补偿管；其中，

所述第三隔离管和所述第三偏移补偿管均设置于第八区域中，所述第四隔离管和所述第四偏移补偿管均设置于第九区域中，所述第八区域和所述第九区域沿所述第一方向排布于所述第一区域和所述第二区域的外侧，且位于所述第一区域和所述第二区域的不同侧；

在所述第一区域与所述第二区域沿所述第一方向间隔排布时，所述第一隔离管和所述第二隔离管均设置于所述第三区域中；

在所述第一区域与所述第二区域沿所述第一方向邻近排布时，所述第一隔离管设置于所述第四区域中，所述第二隔离管设置于所述第五区域中。

4.根据权利要求3所述的读出电路架构，其特征在于，所述感测放大器还包括：

均衡单元，被配置为均衡所述读出位线和所述互补读出位线的电压；所述均衡单元包括：均衡管；其中，

所述均衡管排布于所述第三区域、所述第四区域、所述第五区域、所述第八区域和所述第九区域中的一个区域内。

5.根据权利要求1至4任一项所述的读出电路架构，其特征在于，所述感测放大器设置有多组，多组所述感测放大器沿第二方向分立排列，所述第二方向与所述第一方向垂直；

相邻两组所述感测放大器的第一P型晶体管共用同一第一有源区，所述第一有源区设置于所述第一区域中，所述第一区域还包括设置于所述第一有源区上方的两个沿所述第二方向排布的第一P型晶体管栅极；

相邻两组所述感测放大器的第二P型晶体管共用同一第二有源区，所述第二有源区设置于所述第二区域中，所述第二区域还包括设置于所述第二有源区上方的两个沿所述第二方向排布的第二P型晶体管栅极；

多组所述感测放大器的第一偏移补偿管对应多个第三有源区，所述多个第三有源区沿所述第二方向分立排列，所述多个第三有源区设置于所述第三区域或所述第四区域中，所述第三区域或所述第四区域还包括沿所述第二方向延伸的一个第一偏移补偿管栅极，所述一个第一偏移补偿管栅极覆盖所述多个第三有源区上方；

多组所述感测放大器的第二偏移补偿管对应多个第四有源区，所述多个第四有源区沿所述第二方向分立排列，所述多个第四有源区设置于所述第三区域或所述第五区域中，所述第三区域或所述第五区域还包括沿所述第二方向延伸的一个第二偏移补偿管栅极，所述一个第二偏移补偿管栅极覆盖所述多个第四有源区上方。

6.根据权利要求5所述的读出电路架构，其特征在于，多组所述感测放大器的第一偏移补偿管源极或漏极所在的所述多个第三有源区相互连通；

多组所述感测放大器的第二偏移补偿管源极或漏极所在的所述多个第四有源区相互连通。

7.根据权利要求3所述的读出电路架构，其特征在于，

所述第一隔离管和所述第二隔离管均设置于所述第三区域中包括：所述第一隔离管、所述第一偏移补偿管、所述第二偏移补偿管和所述第二隔离管沿所述第一方向依次顺序排列，或者，所述第一偏移补偿管、所述第一隔离管、所述第二隔离管和所述第二偏移补偿管沿所述第一方向依次顺序排列；

所述第一隔离管、所述第一偏移补偿管、所述第二偏移补偿管和所述第二隔离管共用同一有源区。

8.根据权利要求3所述的读出电路架构，其特征在于，

在所述第四区域中，所述第一偏移补偿管和所述第一隔离管沿所述第一方向依次顺序或倒序排列；

所述第一偏移补偿管和所述第一隔离管共用沿所述第一方向延伸的同一有源区；

在所述第五区域中，所述第二隔离管和所述第二偏移补偿管沿所述第一方向依次顺序或倒序排列；

所述第二隔离管和所述第二偏移补偿管共用同一有源区。

9.根据权利要求3所述的读出电路架构，其特征在于，

在所述第八区域中，所述第三偏移补偿管和所述第三隔离管沿所述第一方向依次顺序或倒序排列，所述第三偏移补偿管和所述第三隔离管共用同一有源区；

在所述第九区域中，所述第四隔离管和所述第四偏移补偿管沿所述第一方向依次顺序或倒序排列，所述第四隔离管和所述第四偏移补偿管共用同一有源区。

10.根据权利要求3所述的读出电路架构，其特征在于，所述第四区域连通所述第八区域，所述第五区域连通所述第九区域；

在连通后的所述第四区域和所述第八区域中，所述第一偏移补偿管、所述第一隔离管、所述第三偏移补偿管和所述第三隔离管沿所述第一方向依次顺序或倒序排列；所述第一偏移补偿管、所述第一隔离管、所述第三偏移补偿管和所述第三隔离管共用同一有源区；

在连通后的所述第五区域和所述第九区域中，所述第四隔离管、所述第四偏移补偿管、所述第二隔离管和所述第二偏移补偿管沿所述第一方向依次顺序或倒序排列，所述第四隔离管、所述第四偏移补偿管、所述第二隔离管和所述第二偏移补偿管共用同一有源区。

11.一种感测放大电路，其特征在于，包括：

读出放大单元，被配置为对读出位线和互补读出位线上的目标电压放大处理；所述读出放大单元包括：P型晶体管和N型晶体管；

隔离单元，被配置为响应于隔离信号，将位线连接至所述互补读出位线，并将互补位线连接至所述读出位线，以及，响应于所述隔离信号，将所述P型晶体管的控制端连接至所述读出位线或所述互补读出位线；

第一偏移补偿单元，被配置为响应于偏移消除信号将所述P型晶体管的控制端连接至预设电压；

第二偏移补偿单元，被配置为响应于所述偏移消除信号将所述位线连接至所述读出位线，并将所述互补位线连接至所述互补读出位线。

12.根据权利要求11所述的感测放大电路，其特征在于，所述隔离单元包括：第一隔离子单元和第二隔离子单元；所述隔离信号包括：第一隔离信号和第二隔离信号；

所述第一隔离子单元被配置为响应于所述第一隔离信号将所述P型晶体管的控制端连接至所述读出位线或所述互补读出位线；

所述第二隔离子单元被配置为响应于所述第二隔离信号将位线连接至所述互补读出位线，并将互补位线连接至所述读出位线。

13.根据权利要求11所述的感测放大电路，其特征在于，所述P型晶体管包括：第一P型晶体管和第二P型晶体管；所述N型晶体管包括：第一N型晶体管和第二N型晶体管；

所述第一P型晶体管的第一端连接所述读出位线，第二端连接第一电压；所述第二P型晶体管的第一端连接所述互补读出位线，第二端连接所述第一电压；所述第一N型晶体管的控制端连接所述位线，所述第一N型晶体管的第一端连接所述读出位线，第二端连接第二电压；所述第二N型晶体管的控制端连接所述互补位线，所述第二N型晶体管的第一端连接所述互补读出位线，第二端连接所述第二电压。

14.根据权利要求12所述的感测放大电路，其特征在于，所述第一隔离子单元包括：第一隔离管和第二隔离管；

所述第一隔离管的控制端和所述第二隔离管的控制端均接收所述第一隔离信号；所述第一隔离管的第一端连接第二P型晶体管的控制端，所述第一隔离管的第二端连接所述读出位线；所述第二隔离管的第一端连接第一P型晶体管的控制端，所述第二隔离管的第二端连接所述互补读出位线。

15.根据权利要求12所述的感测放大电路，其特征在于，所述第二隔离子单元包括：第三隔离管和第四隔离管；

所述第三隔离管的控制端和所述第四隔离管的控制端均接收所述第二隔离信号；所述第三隔离管的第一端连接所述位线，所述第三隔离管的第二端连接所述互补读出位线；所述第四隔离管的第一端连接所述互补位线，所述第四隔离管的第二端连接所述读出位线。

16.根据权利要求13所述的感测放大电路，其特征在于，所述第一偏移补偿单元包括：第一偏移补偿管和第二偏移补偿管；

所述第一偏移补偿管的控制端和所述第二偏移补偿管的控制端均接收所述偏移消除信号；所述第一偏移补偿管的第一端和所述第二偏移补偿管的第一端均连接所述预设电压；所述第一偏移补偿管的第二端连接所述第二P型晶体管的控制端；所述第二偏移补偿管的第二端连接所述第一P型晶体管的控制端。

17.根据权利要求11所述的感测放大电路，其特征在于，所述第二偏移补偿单元包括：第三偏移补偿管和第四偏移补偿管；

所述第三偏移补偿管的控制端和所述第四偏移补偿管的控制端均接收所述偏移消除信号；所述第三偏移补偿管的第一端连接所述位线，所述第三偏移补偿管的第二端连接所述读出位线；所述第四偏移补偿管的第一端连接所述互补位线，所述第四偏移补偿管的第二端连接所述互补读出位线。

18.根据权利要求11至17任一项所述的感测放大电路，其特征在于，所述感测放大电路还包括：

均衡单元，被配置为均衡所述读出位线和所述互补读出位线的电压；

所述均衡单元包括：均衡管；所述均衡管的控制端接收均衡信号，所述均衡管的第一端连接所述读出位线，所述均衡管的第二端连接所述互补读出位线。