CN116467988A - 读出电路版图 - Google Patents

读出电路版图 Download PDF

Info

Publication number
CN116467988A
CN116467988A CN202210028129.8A CN202210028129A CN116467988A CN 116467988 A CN116467988 A CN 116467988A CN 202210028129 A CN202210028129 A CN 202210028129A CN 116467988 A CN116467988 A CN 116467988A
Authority
CN
China
Prior art keywords
layout
bit line
tube
mos tube
equalizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210028129.8A
Other languages
English (en)
Inventor
杨桂芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210028129.8A priority Critical patent/CN116467988A/zh
Priority to PCT/CN2022/078107 priority patent/WO2023133975A1/zh
Priority to US17/805,991 priority patent/US20230223074A1/en
Publication of CN116467988A publication Critical patent/CN116467988A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3947—Routing global
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及半导体电路设计领域，特别涉及一种读出电路版图，包括：第一PMOS版图，用于形成第一PMOS管，第一PMOS管的源极连接第一信号端，第一信号端用于接收第一电平信号；第一NMOS版图，用于形成第一NMOS管，第一NMOS管的源极连接第二信号端，第二信号端用于接收第二电平信号；第一PMOS管的栅极和第一NMOS管的栅极连接位线，第一PMOS管的漏极和第一NMOS管的漏极连接互补读出位线；第二PMOS版图，用于形成第二PMOS管，第二PMOS管的源极连接第一信号端；第二NMOS版图，用于形成第二NMOS管，第二NMOS管的源极连接第二信号端；第二PMOS管的栅极和第二NMOS管的栅极连接互补位线，第二PMOS管的漏极和第二NMOS管的漏极连接读出位线，以提高感测放大器的读出准确性。

Description

读出电路版图
技术领域
本公开涉及半导体电路设计领域，特别涉及一种读出电路版图。
背景技术
动态随机存取存储存储器(Dynamic Random Access Memory，DRAM)通过单元电容中的电荷来写入数据；单元电容连接至位线和互补位线，在DRAM中，当执行读取操作或刷新操作时，读出放大器读出并放大位线和互补位线之间的电压差。
发明人发现，目前感测放大器的PMOS栅极由读出位线/互补读出位线控制，且存在一个端子连接读出位线/互补读出位线，即PMOS导通后，可能会受到自身影响而导致读出位线/互补读出位线的电位变化，从而影响存储器数据读出的准确性。
发明内容
本公开实施例提供一种读出电路版图，设计一种新的感测放大电路的连接方式，使得感测放大电路中PMOS管和NMOS管的栅极由位线或互补位线直接控制，以提高感测放大器的读出准确性。
本公开实施例提供了一种读出电路版图，包括：第一PMOS版图，用于形成第一PMOS管，第一PMOS管的源极连接第一信号端，第一信号端用于接收第一电平信号；第一NMOS版图，用于形成第一NMOS管，第一NMOS管的源极连接第二信号端，第二信号端用于接收第二电平信号；第一电平信号和第二电平信号中其中一个为高电平信号，另一个为低电平信号；第一PMOS管的栅极和第一NMOS管的栅极连接位线，第一PMOS管的漏极和第一NMOS管的漏极连接互补读出位线；第二PMOS版图，用于形成第二PMOS管，第二PMOS管的源极连接第一信号端；第二NMOS版图，用于形成第二NMOS管，第二NMOS管的源极连接第二信号端；第二PMOS管的栅极和第二NMOS管的栅极连接互补位线，第二PMOS管的漏极和第二NMOS管的漏极连接读出位线；在垂直于位线延伸方向上，第一PMOS版图和第二PMOS版图对称设置，第一NMOS版图和第二NMOS版图对称设置。
第一PMOS管和第一NMOS管的栅极直接连接位线，第二PMOS管和第二NMOS管的栅极直接连接互补位线，第一PMOS管和第一NMOS管通过相同的栅极连接关系，以准确实现位线电位的放大，第二PMOS管和第二NMOS管通过相同的栅极连接关系，以准确实现互补位线电位的放大，从而提高感测放大器的读出准确性。
另外，读出电路版图还包括：偏移消除版图，用于形成第一偏移消除MOS管和第二偏移消除MOS管；隔离版图，用于形成第一隔离MOS管和第二隔离MOS管；第一偏移消除MOS管和第一隔离MOS管设置在第一区域中，且第一偏移消除MOS管和第一隔离MOS管共用有源区；第二偏移消除MOS管和第二隔离MOS管设置在第二区域中，且第二偏移消除MOS管和第二隔离MOS管共用有源区；在垂直于位线延伸方向上，第一区域和第二区域对称设置。
另外，第一偏移消除MOS管的源极连接位线，漏极连接互补读出位线，栅极用于接收偏移消除信号；第二偏移消除MOS管的源极连接互补位线，漏极连接读出位线，栅极用于接收偏移消除信号。
另外，第一隔离MOS管的源极连接位线，漏极连接读出位线，栅极用于接收隔离信号；第二隔离MOS管的源极连接互补位线，漏极连接互补读出位线，栅极用于接收隔离信号。
第一PMOS管和第一NMOS管的栅极直接连接位线BL，经过偏移消除后的偏置电压首先会出现在互补读出位线SABLB上，即偏置电压并不会影响第一PMOS管和第一NMOS管偏移消除的稳定性，当偏置电压被同步至位线BL时，此时已完成偏移消除过程，即通过将第一PMOS管和第一NMOS管的栅极直接通过位线BL控制，还用于提高感测放大电路进行偏移消除的稳定性；同理，第二PMOS管和第二NMOS管的栅极直接连接互补位线BLB，经过偏移消除后的偏置电压首先会出现在读出位线SABL上，即偏置电压并不会影响第二PMOS管和第二NMOS管偏移消除的稳定性，当偏置电压被同步至互补位线BLB时，此时已完成偏移消除过程，即通过将第二PMOS管和第二NMOS管的栅极直接通过互补位线BLB控制，还用于提高感测放大电路进行偏移消除的稳定性。
另外，读出电路版图还包括：均衡充电版图，用于形成均衡充电模块，其中，均衡充电版图部分设置在第一区域中，部分设置在第二区域中；或，第一PMOS版图和第二PMOS版图基于均衡充电版图对称设置，第一NMOS版图和第二NMOS版图基于均衡充电版图对称设置，第一区域和第二区域基于均衡充电版图对称设置。
另外，均衡充电模块，一端连接读出位线，另一端连接互补读出位线，用于将读出位线和互补读出位线均衡至预设电压。
另外，均衡充电模块，包括：第一预充电MOS管，源极连接互补读出位线；第二预充电MOS管，源极连接读出位线；第一预充电MOS管的漏极和第二预充电MOS管的漏极用于接收预设电压，第一预充电MOS管的栅极和第二预充电MOS管的栅极用于接收预充电信号；均衡MOS管，源极连接互补读出位线，漏极连接读出位线，栅极用于接收均衡信号。
另外，均衡充电模块，包括：第一预充电MOS管，源极连接互补读出位线；第二预充电MOS管，源极连接读出位线；第一预充电MOS管的漏极和第二预充电MOS管的漏极用于接收预设电压；均衡MOS管，源极连接互补读出位线，漏极连接读出位线；第一预充电MOS管的栅极、第二预充电MOS管的栅极和均衡MOS管的栅极用于接收均衡信号。
另外，均衡充电版图用于形成第一预充电MOS管、第二预充电MOS管和均衡MOS管，其中，第一预充电MOS管的栅极、第二预充电MOS管的栅极和均衡MOS管的栅极延伸方向相同；第一预充电MOS管、第二预充电MOS管和均衡MOS管共用有源区。
另外，均衡充电模块，包括：预充电MOS管，源极连接互补读出位线或连接读出位线，漏极用于接收预设电压，栅极用于接收预充电信号；均衡MOS管，源极连接互补读出位线，漏极连接读出位线，栅极用于接收均衡信号。
另外，均衡充电模块，包括：预充电MOS管，源极连接互补读出位线或连接读出位线，漏极用于接收预设电压；均衡MOS管，源极连接互补读出位线，漏极连接读出位线；预充电MOS管的栅极和均衡MOS管的栅极用于接收均衡信号。
另外，均衡充电版图用于形成预充电MOS和均衡MOS管，其中，预充电MOS管的栅极和均衡MOS管的栅极延伸方向相同；预充电MOS管和均衡MOS管共用有源区。
另外，第一PMOS版图的栅极、第二PMOS版图的栅极、第一NMOS版图的栅极和第二NMOS版图的栅极延伸方向相同，且第一PMOS版图的栅极的延伸方向与均衡MOS版图的栅极延伸方向相交。
另外，第一NMOS版图的栅极和第二NMOS版图的栅极延伸方向相同，第一PMOS版图的栅极、第二PMOS版图的栅极和均衡充电版图中栅极延伸方向相同，且第一NMOS版图的栅极的延伸方向与均衡MOS充电版图中栅极延伸方向相交。
另外，均衡充电版图中，用于接收预充电信号的有源区相互连通。
附图说明
图1为本公开实施例提供的感测放大电路的电路结构示意图；
图2为本公开实施例提供的第一种均衡充电模块的电路结构示意图；
图3为本公开实施例提供的第二种均衡充电模块的电路结构示意图；
图4为本公开实施例提供的第三种均衡充电模块的电路结构示意图；
图5为本公开实施例提供的第四种均衡充电模块的电路结构示意图；
图6为本公开实施例提供的感测放大电路的工作时序示意图；
图7为本公开实施例提供的第一种对应于具有图2或图3所示均衡充电模块的电路的版图示意图；
图8为本公开实施例提供的第二种对应于具有图2或图3所示均衡充电模块的电路的版图示意图；
图9为本公开实施例提供的第三种对应于具有图2或图3所示均衡充电模块的电路的版图示意图；
图10为本公开实施例提供的第四种对应于具有图2或图3所示均衡充电模块的电路的版图示意图；
图11为本公开实施例提供的第五种对应于具有图2或图3所示均衡充电模块的电路的版图示意图；
图12为本公开实施例提供的图7～图11中均衡充电模块用于接收预充电信号的有源区相连的版图示意图；
图13为本公开实施例提供的第一种对应于具有图4或图5所示均衡充电模块的电路的版图示意图；
图14为本公开实施例提供的第一种对应于具有图4或图5所示均衡充电模块的电路的版图示意图；
图15为本公开实施例提供的第一种对应于具有图4或图5所示均衡充电模块的电路的版图示意图；
图16为本公开实施例提供的另一种PMOS版图的结构示意图。
具体实施方式
目前感测放大器的PMOS栅极由读出位线/互补读出位线控制，且存在一个端子连接读出位线/互补读出位线，即感测放大器中的PMOS导通后，可能会受到自身影响而导致读出位线/互补读出位线的电位变化，从而影响存储器数据读出的准确性。
本公开实施例提供了一种读出电路版图，以提高感测放大器的读出准确性。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本实施例提供的感测放大电路的电路结构示意图，图2为本实施例提供的第一种均衡充电模块的电路结构示意图，图3为本实施例提供的第二种均衡充电模块的电路结构示意图，图4为本实施例提供的第三种均衡充电模块的电路结构示意图，图5为本实施例提供的第四种均衡充电模块的电路结构示意图，图6为本实施例提供的感测放大电路的工作时序示意图，图7为本实施例提供的第一种对应于具有图2或图3所示均衡充电模块的电路的版图示意图，图8为本实施例提供的第二种对应于具有图2或图3所示均衡充电模块的电路的版图示意图，图9为本实施例提供的第三种对应于具有图2或图3所示均衡充电模块的电路的版图示意图，图10为本实施例提供的第四种对应于具有图2或图3所示均衡充电模块的电路的版图示意图，图11为本实施例提供的第五种对应于具有图2或图3所示均衡充电模块的电路的版图示意图，图12为本实施例提供的图7～图11中均衡充电模块用于接收预充电信号的有源区相连的版图示意图，图13为本实施例提供的第一种对应于具有图4或图5所示均衡充电模块的电路的版图示意图，图14为本实施例提供的第一种对应于具有图4或图5所示均衡充电模块的电路的版图示意图，图15为本实施例提供的第一种对应于具有图4或图5所示均衡充电模块的电路的版图示意图，图16为本实施例提供的另一种PMOS版图的结构示意图，以下结合附图对本实施例提供的读出电路版图作进一步详细说明，具体如下：
参考图1，读出电路版图，包括：
第一PMOS版图，用于形成第一PMOS管<P1>，第一PMOS管<P1>的源极连接第一信号端(Positive Cell Storing Signal，PCS)，具体地，第一信号端PCS用于接收第一电平信号。
第一NMOS版图，用于形成第一NMOS管<N1>，第一NMOS管<N1>的源极连接第二信号端(Negative Cell Storing Signal，NCS)，具体地，第二信号端NCS用于接收第二电平信号。
第一电平信号和第二电平信号中其中一个为高电平信号，另一个为低电平信号。
其中，第一PMOS管<P1>的栅极和第一NMOS管<N1>的栅极连接位线BL，第一PMOS管<P1>的漏极和第一NMOS管<N1>的漏极连接互补读出位线SABLB。
第二PMOS版图，用于形成第二PMOS管<P2>，第二PMOS管<P2>的源极连接第一信号端PCS。
第二NMOS版图，用于形成第二NMOS管<N2>，第二NMOS管<N2>的源极连接第二信号端NCS。
第二PMOS管<P2>的栅极和第二NMOS管<N2>的栅极连接互补位线BLB，第二PMOS管<P2>的漏极和第二NMOS管<N2>的漏极连接读出位线SABL。
在垂直于位线延伸方向上，第一PMOS版图和第二PMOS版图对称设置，第一NMOS版图和第二NMOS版图对称设置。
第一PMOS管和第一NMOS管的栅极直接连接位线，第二PMOS管和第二NMOS管的栅极直接连接互补位线，第一PMOS管和第一NMOS管通过相同的栅极连接关系，以准确实现位线电位的放大，第二PMOS管和第二NMOS管通过相同的栅极连接关系，以准确实现互补位线电位的放大，从而提高感测放大器的读出准确性。
需要说明的是，下述以第一电平信号为对应逻辑“1”的高电平，第二电平信号为对应逻辑“0”的低电平为例对本公开提供的感测放大电路进行具体说明，并不构成对本实施例的限定，在一些实施例中，第一电平信号可以为对应逻辑“0”的低电平，第二电平信号可以为对应逻辑“1”的高电平，此时感测放大器的作用即对位线数据进行反相放大，后续在输出过程中对数据进行反相即可输出原始数据。
在一些实施例中，读出电路版图，还包括：偏移消除版图和隔离版图，其中，偏移消除版图用于形成第一偏移消除MOS管<21>和第二偏移消除MOS管<22>，隔离版图用于形成第一隔离MOS管<11>和第二隔离MOS管<12>；第一偏移消除MOS管<21>和第一隔离MOS管<11>设置在第一区域中，且第一偏移消除MOS管<21>和第一隔离MOS管<11>共用有源区，第二偏移消除MOS管<22>和第二隔离MOS管<12>设置在第二区域中，且第二偏移消除MOS管<22>和第二隔离MOS管<12>共用有源区，在垂直于位线延伸方向上，第一区域和第二区域对称设置。
具体地，参考图1，偏移消除模块201包括第一偏移消除MOS管<21>和第二偏移消除MOS管<22>，其中，第一偏移消除MOS管<21>的源极连接位线BL，漏极连接互补读出位线SABLB，栅极用于接收偏移消除信号OC，第二偏移消除MOS管<22>源极连接互补位线BLB，漏极连接读出位线SABL，栅极用于接收偏移消除信号OC。
具体地，参考图1，隔离模块301包括第一隔离MOS管<11>和第二隔离MOS管<12>，其中，第一隔离MOS管<11>源极连接位线BL，漏极连接读出位线SABL，栅极用于接收隔离信号ISO，第二隔离MOS管<12>源极连接互补位线BLB，漏极连接互补读出位线SABLB，栅极用于接收隔离信号ISO。
需要说明的是，上述各个晶体管定义的具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
本公开提供的读出电路版图中，第一PMOS管<P1>和第一NMOS管<N1>的栅极直接连接位线BL，经过偏移消除后的偏置电压首先会出现在互补读出位线SABLB上，即偏置电压并不会影响第一PMOS管<P1>和第一NMOS管<N1>偏移消除的稳定性，当偏置电压被同步至位线BL时，此时已完成偏移消除过程，即通过将第一PMOS管<P1>和第一NMOS管<N1>的栅极直接通过位线BL控制，还用于提高感测放大电路进行偏移消除的稳定性；同理，第二PMOS管<P2>和第二NMOS管<N2>的栅极直接连接互补位线BLB，经过偏移消除后的偏置电压首先会出现在读出位线SABL上，即偏置电压并不会影响第二PMOS管<P2>和第二NMOS管<N2>偏移消除的稳定性，当偏置电压被同步至互补位线BLB时，此时已完成偏移消除过程，即通过将第二PMOS管<P2>和第二NMOS管<N2>的栅极直接通过互补位线BLB控制，还用于提高感测放大电路进行偏移消除的稳定性。
在一些实施例中，读出电路版图，还包括：均衡充电版图，其中，均衡充电版图用于形成均衡充电模块，均衡充电版图部分设置在第一区域中，部分设置在第二区域中，或第一PMOS版图和第二PMOS版图基于均衡充电版图对称设置，第一NMOS版图和第二NMOS版图基于均衡充电版图对称设置，第一区域和第二区域基于均衡充电版图对称设置。
具体地，参考图1，均衡充电模块101，一端连接读出位线SABL，另一端连接互补读出位线SABLB，用于将读出位线SABL和互补读出位线SABLB均衡至预设电压VBLP。
在一个例子中，参考图2，均衡充电模块101包括第一预充电MOS管、第二预充电MOS管和均衡MOS管，其中，第一预充电MOS管的源极连接互补读出位线SABLB，第二预充电MOS管的源极连接读出位线SABL，第一预充电MOS管的漏极和第二预充电MOS管的漏极用于接收预设电压VBLP，第一预充电MOS管的栅极和第二预充电MOS管的栅极用于接收预充电信号(Pre-charge Signal，PRE)，均衡MOS管的源极连接互补读出位线SABLB，漏极连接读出位线SABL，栅极用于接收均衡信号(Equalizing Signal，EQ)。
在一个例子中，参考图3，均衡充电模块101包括第一预充电MOS管、第二预充电MOS管和均衡MOS管，其中，第一预充电MOS管的源极连接互补读出位线SABLB，第二预充电MOS管的源极连接读出位线SABL，第一预充电MOS管的漏极和第二预充电MOS管的漏极用于接收预设电压VBLP，均衡MOS管的源极连接互补读出位线SABLB，漏极连接读出位线SABL，第一预充电MOS管的栅极、第二预充电MOS管的栅极和均衡MOS管的栅极用于接收均衡信号EQ。
参考图7～图11，在一些实施例中，均衡充电版图用于形成第一预充电MOS管。第二预充电MOS管和均衡MOS管，其中，第一预充电MOS管的栅极、第二预充电MOS的栅极和均衡MOS管的栅极延伸方向相同，第一预充电MOS管、第二预充电MOS管和均衡MOS管共用有源区。
对于具有图2和图3所示的均衡充电模块的感测放大电路，其版图如下：
在一个例子中，具体参考图7，均衡充电版图设置在中间位置，第一PMOS版图和第二PMOS版图基于均衡充电版图对称设置，第一NMOS版图和第二NMOS版图基于均衡充电版图对称设置，第一区域和第二区域基于均衡充电版图对称设置，且第一区域设置在第一PMOS版图和第一NMOS版图远离均衡充电版图的一侧，第二区域设置在第二PMOS版图和第二NMOS版图远离均衡充电版图的一侧；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，相应地，第二PMOS版图和第二NMOS版图的位置可以互换。
在一个例子中，具体参考图8，均衡充电版图设置在中间位置，第一PMOS版图和第二PMOS版图基于均衡充电版图对称设置，第一NMOS版图和第二NMOS版图基于均衡充电版图对称设置，第一区域和第二区域基于均衡充电版图对称设置，且第一区域设置在第一PMOS版图和第一NMOS版图之间，第二区域设置在第二PMOS版图和第二NMOS版图之间；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，相应地，第二PMOS版图和第二NMOS版图的位置可以互换。
在一个例子中，具体参考图9，均衡充电版图设置在中间位置，第一PMOS版图和第二PMOS版图基于均衡充电版图对称设置，第一NMOS版图和第二NMOS版图基于均衡充电版图对称设置，第一区域和第二区域基于均衡充电版图对称设置，且第一区域设置在第一PMOS版图和第一NMOS版图靠近均衡充电版图的一侧，第二区域设置在第二PMOS版图和第二NMOS版图靠近均衡充电版图的一侧；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，相应地，第二PMOS版图和第二NMOS版图的位置可以互换。
在一个例子中，参考图10，第一PMOS版图和第二PMOS版图对称设置，第一NMOS版图和第二NMOS版图对称设置，第一区域和第二区域对称设置，均衡充电版图设置在第一区域中；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，均衡充电版图也可以设置在第二区域中；另外，图10所示结构也适用于类似于图7→图8和图7→图9的变换。
在一个例子中，参考图11，均衡充电版图中第一预充电MOS管设置在第一区域中，第二预充电MOS管设置在第二区域中，均衡MOS管设置在中间位置，第一PMOS版图和第二PMOS版图基于均衡MOS管对称设置，第一NMOS版图和第二NMOS版图基于均衡MOS管对称设置，第一区域和第二区域基于均衡MOS管对称设置，且第一区域设置在第一PMOS版图和第一NMOS版图靠近均衡充电版图的一侧，第二区域设置在第二PMOS版图和第二NMOS版图靠近均衡充电版图的一侧；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，相应地，第二PMOS版图和第二NMOS版图的位置可以互换；另外，图11所示结构也适用于类似于图7→图8和图7→图9的变换。
参考图7～图11并结合图12(图12左上图对应于图7～图9所示版图，图12左下图对应于图10所示版图，图12右图对应于图11所示版图)，在一些实施例中，用于接收预充电信号的有源区相互连通，以简化后续接入预充电信号时的版图连线，并增大用于接收预充电信号的有源区的驱动能力。
在一个例子中，参考图4，均衡充电模块101包括预充电MOS管和均衡MOS管，其中，预充电MOS管的源极连接互补读出位线SABLB或连接读出位线SABL，漏极用于接收预设电压，栅极用于接收预充电信号PRE，均衡MOS管的源极连接互补读出位线SABLB，漏极连接读出位线SABL，栅极用于接收均衡信号EQ。
在一个例子中，参考图5，均衡充电模块101包括预充电MOS管和均衡MOS管，预充电MOS管的源极连接互补读出位线SABLB或连接读出位线SABL，漏极用于接收预设电压，均衡MOS管的源极连接互补读出位线SABLB，漏极连接读出位线SABL，预充电MOS管的栅极和均衡MOS管的栅极用于接收均衡信号EQ。
参考图13～图15，在一些实施例中，均衡充电版图用于形成预充电MOS管和均衡MOS管，其中，预充电MOS管的栅极和均衡MOS管的栅极延伸方向相同，预充电MOS管和均衡MOS管共用有源区。
对于具有图4和图5所示的均衡充电模块的感测放大电路，其版图如下：
在一个例子中，具体参考图13，均衡充电版图设置在中间位置，第一PMOS版图和第二PMOS版图基于均衡充电版图对称设置，第一NMOS版图和第二NMOS版图基于均衡充电版图对称设置，第一区域和第二区域基于均衡充电版图对称设置，且第一区域设置在第一PMOS版图和第一NMOS版图远离均衡充电版图的一侧，第二区域设置在第二PMOS版图和第二NMOS版图远离均衡充电版图的一侧；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，相应地，第二PMOS版图和第二NMOS版图的位置可以互换；另外，图13所示结构也适用于类似于图7→图8和图7→图9的变换。
在一个例子中，具体参考图14，第一PMOS版图和第二PMOS版图对称设置，第一NMOS版图和第二NMOS版图对称设置，第一区域和第二区域对称设置，均衡充电版图设置在第一区域中；需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，均衡充电版图也可以设置在第二区域中；另外，图10所示结构也适用于类似于图7→图8和图7→图9的变换。
在一个例子中，具体参考图15，均衡充电版图中预充电MOS管设置在第一区域中，均衡MOS管设置在第二区域中，第一PMOS版图和第二PMOS版图对称设置，第一NMOS版图和第二NMOS版图对称设置，第一区域和第二区域对称设置，需要说明的是，在该示例中，第一PMOS版图和第一NMOS版图的位置可以互换，均衡充电版图也可以设置在第二区域中；另外，图10所示结构也适用于类似于图7→图8和图7→图9的变换。
需要说明的是，在图13～图15的示意图中，用于接收预充电信号的有源区相互连通，以简化后续接入预充电信号时的版图连线，并增大用于接收预充电信号的有源区的驱动能力。
在图7～图15所示电路中，第一PMOS版图的栅极、第二PMOS版图的栅极、第一NMOS版图的栅极和第二NMOS版图的栅极延伸方向相同，且第一PMOS版图的栅极的延伸方向与均衡MOS版图的栅极延伸方向相交。
在一些实施例中，参考图16且结合图7～图15，第一NMOS版图的栅极和第二NMOS版图的栅极延伸方向相同，第一PMOS版图管的栅极、第二PMOS版图的栅极和均衡充电版图中栅极延伸方向相同，且第一NMOS版图的管栅极的延伸方向与均衡MOS充电版图中栅极延伸方向相交。
在本实施例中，预设电压VBLP＝1/2VDD，其中，VDD为芯片内部电源电压；在其他实施例中，预设电压VBLP可以根据具体应用场景进行设置。
由于构成读出放大器的半导体器件可能由于工艺变化、温度等因素的影响从而具有不同的器件特性(例如，阈值电压)。不同的器件特性会导致读出放大器中的产生偏移噪声，而偏移噪声会降低读出放大器的有效读出裕度，并且会降低DRAM的性能。
对于本公开提供的感测放大电路，其放大过程包括4个阶段，参考图6，在第一阶段S1(t0～t1)中，提供均衡信号EQ、预充电信号PRE，隔离信号ISO，偏移消除信号OC，以关联感测放大电路中的所有线路，并将所有线路预充电至预设电压；在第二阶段S2(t1～t2)中，继续提供偏移消除信号OC，并向第一信号端PCS提供第一电压，向第二信号端NCS提供第二电压，将第一NMOS管<N1>和第二NMOS管<N2>的放大差异，以及第一PMOS管<P1>和第二PMOS管<P2>的放大差异形成的偏移电压差转移至读出位线SABL和互补读出位线SABLB上，读出位线SABL和互补读出位线SABLB的电位被设置为具有偏移电压的差，同时由于具有偏移消除信号OC，第一偏移消除MOS管<21>和第二偏移消除MOS管<22>导通，读出位线SABL与互补位线BLB连接，互补读出位线SABLB与位线BL连接，位线BL和互补位线BLB的电位同样被设置为具有偏移电压的差。因此，感测放大电路的偏移噪声被消除；在第二阶段S2(t2～t3)中，将第一信号端PCS和第二信号端NCS所接收的信号恢复至预设电压；需要说明的是，在一些实施例中，在第二阶段S2(t2～t3)中，将第一信号端PCS和第二信号端NCS所接收的信号恢复至预设电压后，还提供均衡信号EQ，以将读出位线SABL和互补读出位线SABLB的电位均衡至预设电压，以减小后续进行信号放大的误差；在第二阶段S2(t3～t4)中，提供隔离信号ISO，位线BL和读出位线SABL进行电荷分享，或互补位线BLB和互补读出位线SABLB电连接进行电荷分享，以通过字线WL打开的存储单元的电位同步至读出位线SABL或互补读出位线SABLB，且同步后的读出位线SABL或互补读出位线SABLB的电位具有偏移电压的差将偏移电位交叉同步(偏移消除过程中，互补读出位线SABLB上的偏移电压同步至位线BL上，在这一阶段会同步至读出位线SABL)后，以补偿第一NMOS管<N1>和第二NMOS管<N2>的放大差异，并补偿第一PMOS管<P1>和第二PMOS管<P2>的放大差异；在S3阶段(t4～t5)，即信号读出阶段，感测放大电路根据读出位线SABL和互补读出位线SABLB的电位感测放大后，读出存储数据，并对存储单元的电位进行数据恢复；在S4阶段(t5～t6)，即信号复位阶段，通过预充电，将读出电路中各线路的电位预充至预设电压，准备下一次读出数据。
第一PMOS管<P1>和第一NMOS管<N1>的栅极直接连接位线BL，第二PMOS管<P2>和第二NMOS管<N2>的栅极直接连接互补位线BLB，第一PMOS管<P1>和第一NMOS管<N1>通过相同的栅极连接关系，以准确实现位线BL电位的放大，第二PMOS管<P2>和第二NMOS管<N2>通过相同的栅极连接关系，以准确实现互补位线电位BLB的放大，从而提高感测放大器的读出准确性。
需要说明的是，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元；本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (15)

1.一种读出电路版图，其特征在于，包括：
第一PMOS版图，用于形成第一PMOS管，所述第一PMOS管的源极连接第一信号端，所述第一信号端用于接收第一电平信号；
第一NMOS版图，用于形成第一NMOS管，所述第一NMOS管的源极连接第二信号端，所述第二信号端用于接收第二电平信号；
所述第一电平信号和所述第二电平信号中其中一个为高电平信号，另一个为低电平信号；
所述第一PMOS管的栅极和所述第一NMOS管的栅极连接位线，所述第一PMOS管的漏极和所述第一NMOS管的漏极连接互补读出位线；
第二PMOS版图，用于形成第二PMOS管，所述第二PMOS管的源极连接所述第一信号端；
第二NMOS版图，用于形成第二NMOS管，所述第二NMOS管的源极连接所述第二信号端；
所述第二PMOS管的栅极和所述第二NMOS管的栅极连接互补位线，所述第二PMOS管的漏极和所述第二NMOS管的漏极连接读出位线；
在垂直于位线延伸方向上，所述第一PMOS版图和所述第二PMOS版图对称设置，所述第一NMOS版图和所述第二NMOS版图对称设置。
2.根据权利要求1所述的读出电路版图，其特征在于，还包括：
偏移消除版图，用于形成第一偏移消除MOS管和第二偏移消除MOS管；
隔离版图，用于形成第一隔离MOS管和第二隔离MOS管；
所述第一偏移消除MOS管和所述第一隔离MOS管设置在第一区域中，且所述第一偏移消除MOS管和所述第一隔离MOS管共用有源区；
所述第二偏移消除MOS管和所述第二隔离MOS管设置在第二区域中，且所述第二偏移消除MOS管和所述第二隔离MOS管共用有源区；
在垂直于位线延伸方向上，所述第一区域和所述第二区域对称设置。
3.根据权利要求2所述的读出电路版图，其特征在于，所述第一偏移消除MOS管的源极连接所述位线，漏极连接所述互补读出位线，栅极用于接收所述偏移消除信号；所述第二偏移消除MOS管的源极连接所述互补位线，漏极连接所述读出位线，栅极用于接收所述偏移消除信号。
4.根据权利要求2所述的读出电路版图，其特征在于，所述第一隔离MOS管的源极连接所述位线，漏极连接所述读出位线，栅极用于接收所述隔离信号；所述第二隔离MOS管的源极连接所述互补位线，漏极连接所述互补读出位线，栅极用于接收所述隔离信号。
5.根据权利要求1所述的读出电路版图，其特征在于，还包括：均衡充电版图，用于形成均衡充电模块，其中，
所述均衡充电版图部分设置在第一区域中，部分设置在第二区域中；
或，所述第一PMOS版图和所述第二PMOS版图基于所述均衡充电版图对称设置，所述第一NMOS版图和所述第二NMOS版图基于所述均衡充电版图对称设置，所述第一区域和所述第二区域基于所述均衡充电版图对称设置。
6.根据权利要求5所述的读出电路版图，其特征在于，所述均衡充电模块，一端连接所述读出位线，另一端连接所述互补读出位线，用于将所述读出位线和所述互补读出位线均衡至预设电压。
7.根据权利要求6所述的读出电路版图，其特征在于，所述均衡充电模块，包括：
第一预充电MOS管，源极连接所述互补读出位线；
第二预充电MOS管，源极连接所述读出位线；
所述第一预充电MOS管的漏极和所述第二预充电MOS管的漏极用于接收所述预设电压，所述第一预充电MOS管的栅极和所述第二预充电MOS管的栅极用于接收预充电信号；
均衡MOS管，源极连接所述互补读出位线，漏极连接所述读出位线，栅极用于接收均衡信号。
8.根据权利要求6所述的读出电路版图，其特征在于，所述均衡充电模块，包括：
第一预充电MOS管，源极连接所述互补读出位线；
第二预充电MOS管，源极连接所述读出位线；
所述第一预充电MOS管的漏极和所述第二预充电MOS管的漏极用于接收所述预设电压；
均衡MOS管，源极连接所述互补读出位线，漏极连接所述读出位线；
所述第一预充电MOS管的栅极、所述第二预充电MOS管的栅极和所述均衡MOS管的栅极用于接收均衡信号。
9.根据权利要求7或8所述的读出电路版图，其特征在于，所述均衡充电版图用于形成第一预充电MOS管、第二预充电MOS管和均衡MOS管，其中，
所述第一预充电MOS管的栅极、所述第二预充电MOS管的栅极和所述均衡MOS管的栅极延伸方向相同；
所述第一预充电MOS管、所述第二预充电MOS管和所述均衡MOS管共用有源区。
10.根据权利要求6所述的读出电路版图，其特征在于，所述均衡充电模块，包括：
预充电MOS管，源极连接所述互补读出位线或连接所述读出位线，漏极用于接收所述预设电压，栅极用于接收预充电信号；
均衡MOS管，源极连接所述互补读出位线，漏极连接所述读出位线，栅极用于接收均衡信号。
11.根据权利要求6所述的读出电路版图，其特征在于，所述均衡充电模块，包括：
预充电MOS管，源极连接所述互补读出位线或连接所述读出位线，漏极用于接收所述预设电压；
均衡MOS管，源极连接所述互补读出位线，漏极连接所述读出位线；
所述预充电MOS管的栅极和所述均衡MOS管的栅极用于接收均衡信号。
12.根据权利要求10或11所述的读出电路版图，其特征在于，所述均衡充电版图用于形成预充电MOS和均衡MOS管，其中，
所述预充电MOS管的栅极和所述均衡MOS管的栅极延伸方向相同；
所述预充电MOS管和所述均衡MOS管共用有源区。
13.根据权利要求7、8、10或11所述的读出电路版图，其特征在于，所述第一PMOS版图的栅极、所述第二PMOS版图的栅极、所述第一NMOS版图的栅极和所述第二NMOS版图的栅极延伸方向相同，且第一PMOS版图的栅极的延伸方向与所述均衡MOS版图的栅极延伸方向相交。
14.根据权利要求7、8、10或11所述的读出电路版图，其特征在于，所述第一NMOS版图的栅极和所述第二NMOS版图的栅极延伸方向相同，所述第一PMOS版图的栅极、所述第二PMOS版图的栅极和所述均衡充电版图中栅极延伸方向相同，且第一NMOS版图的栅极的延伸方向与所述均衡MOS充电版图中栅极延伸方向相交。
15.根据权利要求7、8、10或11所述的读出电路版图，其特征在于，所述均衡充电版图中，用于接收预充电信号的有源区相互连通。
CN202210028129.8A 2022-01-11 2022-01-11 读出电路版图 Pending CN116467988A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210028129.8A CN116467988A (zh) 2022-01-11 2022-01-11 读出电路版图
PCT/CN2022/078107 WO2023133975A1 (zh) 2022-01-11 2022-02-25 读出电路版图
US17/805,991 US20230223074A1 (en) 2022-01-11 2022-06-08 Readout circuit layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210028129.8A CN116467988A (zh) 2022-01-11 2022-01-11 读出电路版图

Publications (1)

Publication Number Publication Date
CN116467988A true CN116467988A (zh) 2023-07-21

Family

ID=87179345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210028129.8A Pending CN116467988A (zh) 2022-01-11 2022-01-11 读出电路版图

Country Status (2)

Country Link
CN (1) CN116467988A (zh)
WO (1) WO2023133975A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517501C (zh) * 2006-02-24 2009-07-22 北京芯技佳易微电子科技有限公司 互补动态存储器单元
KR100817063B1 (ko) * 2006-09-29 2008-03-27 삼성전자주식회사 메모리 장치의 배치 구조 및 배치 방법
KR20180076842A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 오프셋 제거 기능을 갖는 감지 증폭기
CN110620577B (zh) * 2019-10-12 2023-06-02 上海华力微电子有限公司 基于fdsoi结构的电平转换单元电路及版图设计方法
CN113193870A (zh) * 2021-04-21 2021-07-30 江苏信息职业技术学院 一种低功耗、低版图面积的sar adc

Also Published As

Publication number Publication date
WO2023133975A1 (zh) 2023-07-20

Similar Documents

Publication Publication Date Title
CN111863052B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863053B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111933194B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
JP2008257833A (ja) センス増幅回路およびセンス増幅方法
CN115811279B (zh) 一种补偿位线失调电压的灵敏放大器及芯片与放大电路
US6049493A (en) Semiconductor memory device having a precharge device
CN114400029B (zh) 读出电路及其方法
US11862284B2 (en) Sense amplifier, memory and data readout method
CN111863050B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
WO2023273554A1 (zh) 读出电路结构
US20120195103A1 (en) Semiconductor device having complementary bit line pair
US11862285B2 (en) Sense amplifier, memory and control method of sense amplifier
WO2023082548A1 (zh) 读出电路的版图结构和数据读出方法
CN116386683A (zh) 一种基于翻转点补偿技术的灵敏放大器、放大电路及芯片
CN115411035A (zh) 读出电路版图、结构以及存储器版图
CN116467988A (zh) 读出电路版图
US20230223074A1 (en) Readout circuit layout
CN113470705B (zh) 灵敏放大器、存储器和数据读出方法
WO2023134009A1 (zh) 一种读出电路架构和感测放大电路
US20230061421A1 (en) Sense amplification structure and memory architecture
CN115810377A (zh) 读出电路和数据读出方法
CN115411028A (zh) 读出电路版图、结构以及存储器版图
CN115910148A (zh) 感测放大结构和存储器架构
CN115810371A (zh) 读出电路架构
CN115565562A (zh) 读出电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination