TWI732459B - 單端感測放大裝置 - Google Patents
單端感測放大裝置 Download PDFInfo
- Publication number
- TWI732459B TWI732459B TW109105280A TW109105280A TWI732459B TW I732459 B TWI732459 B TW I732459B TW 109105280 A TW109105280 A TW 109105280A TW 109105280 A TW109105280 A TW 109105280A TW I732459 B TWI732459 B TW I732459B
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic switch
- voltage
- node
- turns
- control signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Analogue/Digital Conversion (AREA)
- Dram (AREA)
Abstract
本發明係揭露一種單端感測放大裝置,包含一自適應性反向器、一電壓位準轉換器與一自適應性控制器。自適應性反向器具有一第一節點,電壓位準轉換器具有一第二節點與一輸出端,自適應性控制器電性連接第一節點與第二節點之間。輸出端、第一節點與第二節點之電壓先充電至一高準位電壓。在第一節點之電壓停止充電至高準位電壓,且下降至固定電壓時,自適應性控制器調整第一節點與第二節點之電壓,並據此與一記憶體之數位資料,在輸出端維持高準位電壓或轉換高準位電壓為一低準位電壓,以達到較高可靠度。
Description
本發明係關於一種放大裝置,且特別關於一種單端感測放大裝置。
邊緣運算系統單晶片(edge-computing system-on-chip)之物聯網(Internet-of-thing)應用經常是靠電池充電運作,並且是週期性循環的。假設採用低電壓電路設計,這些應用會變成高效能應用。在這些系統中,記憶體是功率消耗很重要的來源,在低電壓設計中,不論是唯讀記憶體(read-only memory, ROM)或靜態隨機存取記憶體(SRAM),都傾向使用單埠位元晶胞結構,並需要一單端感測機制。
在低電壓設計中,單端感測放大器具有兩種不同的設計。第一種設計使用一靜態反向器作為感測放大器,反向器之轉態點(trip point)判斷被存取位元線之邏輯值。轉態點對製程-電壓-溫度(process-voltage-temperature, PVT)變化是相當敏感的,但是要降低PVT變化的相依程度是不容易的,此種效應會限制供應電壓之最小值。第二種設計是採用差動(differential)感測放大器,其一輸入端連接位元線,另一輸入端接收一固定參考電壓。然而,當面臨嚴重的PVT變化時,參考電壓需要仔細的外接(off-chip)校正動作。
請參閱第1圖與第2圖。第1圖為先前技術之單端感測放大器之電路示意圖。單端感測放大器包含一前級反向器與一後級反向器,前級反向器由一第一電子開關10與一第二電子開關12所組成,前級反向器具有轉態點,前級反向器接收一輸入訊號DIN,輸入訊號DIN來自連接記憶體陣列之位元線,且電容器14與第二電子開關12之間的節點N具有可調電壓。後級反向器為動態反向器,其係作為一電壓位準轉換器。後級反向器由一第三電子開關16與一第四電子開關18所組成。在第一時段T1中,一預充訊號PRE導通一P通道金氧半場效電晶體,以提供高電壓VDD給位元線,使輸入訊號DIN為高電壓VDD。同時,感測動作致能訊號SAE為接地電壓,並提供給一第五電子開關20,將電容器14之電壓與後級反向器之輸出訊號SAO預充至高電壓VDD,使前級反向器輸出接地電壓。在第二時段T2中,預充訊號PRE關閉P通道金氧半場效電晶體,使輸入訊號DIN與電容器14之電壓會因為PVT變化與位元線之訊號相依漏電流(pattern-dependent leakage)而逐漸下降,在進入第三時段T3之前,輸入訊號DIN與電容器14之電壓穩定在高電壓VDD與接地電壓之間。在第三時段T3中,存取記憶體之字線電壓WL與感測動作致能訊號SAE為高電壓VDD。當讀取”1”時,輸入訊號DIN與第二時段T2中的電壓準位是相同的。因此,前級反向器維持輸出接地電壓,且輸出訊號SAO維持高電壓VDD,且沒有任何存取延遲發生。當讀取”0”時,輸入訊號DIN變為接地電壓,以導通第二電子開關12,且關閉第一電子開關10。導通之第二電子開關12在節點N與前級反向器之輸出端之間產生電荷共享效應(charge-sharing effect),使前級反向器之輸出電壓上升。當前級反向器之輸出電壓夠高以導通第三電子開關16時,輸出訊號SAO之電壓就會被拉低。因此,讀取”0”是一個很長的存取延遲過程,此將限制感測放大器的運算速度。
如上所述,節點N之電壓穩定在第二時段T之末端,此為供應電壓適應行為(supply voltage adaption)。在區隔讀取”0”與”1”之真實訊號之前,此供應電壓適應行為用來處理因PVT變化與訊號相依漏電流造成之問題。此供應電壓適應行為之效率取決於第五電子開關20之尺寸大小與電容器14之電容值。增加第五電子開關20之尺寸大小或降低電容器14之電容值能增加適應速度,並提升適應性供應電壓之程度。
相較讀取”1”,讀取”0”更重要,因為前級反向器之被拉升的輸出電壓應該能被確保夠高,以抵抗嚴重的PVT變化。如上所述,讀取”0”在第三時段T3引起電荷共享效應。然而,電荷共享效應將會降低虛擬供應電壓,即降低前級反向器之”高”輸出電壓。儲存在電容器14中的電荷也會因為透過寄生二極體之PN接面而流失的漏電流,而消失不見,進而降低虛擬供應電壓。這些效應對後級反向器之運算速度將造成傷害,甚至造成感測失誤。因此,可利用高品質(high-Q)電容器,例如金屬對金屬(metal-to-metal, MOM)電容器,用來輔助儲存電荷。換句話說,可以增加電容器之面積,來增加電容器中儲存的電荷數量,進而增加電路穩定性。然而,對過大面積的關注以及虛擬供應電壓之適應速度的下降,有必要探索更好的電路解決方案。
因此,本發明係在針對上述的困擾,提出一種單端感測放大裝置,以解決習知所產生的問題。
本發明的主要目的,在於提供一種單端感測放大裝置,其係於一自適應性反向器與一電壓位準轉換器之間連接一自適應性控制器,以利用自適應性控制器調整感測自適應性反向器與電壓位準轉換器之內部節點之電壓,使電壓位準轉換器可以快速輕易輸出高準位電壓或低準位電壓,並未有存取延遲,以達到高可靠度、高操作速度、低操作電壓與低非工作時段漏電流之效益。
為達上述目的,本發明提供一種單端感測放大裝置,其係包含一自適應性反向器、一電壓位準轉換器與一自適應性控制器。自適應性反向器電性連接一位元線與一記憶體,自適應性反向器具有一第一節點。電壓位準轉換器電性連接自適應性反向器,電壓位準轉換器具有一第二節點與一輸出端,位元線與電壓位準轉換器皆接收一預充訊號,以據此將位元線、輸出端、第一節點與第二節點之電壓充電至一高準位電壓。在位元線、輸出端、第一節點與第二節點之電壓根據預充訊號停止充電至高準位電壓時,位元線與第一節點之電壓自高準位電壓下降。自適應性控制器電性連接第一節點與第二節點之間,自適應性反向器與自適應性控制器接收一感測動作控制訊號。在位元線與第一節點之電壓下降至固定電壓時,自適應性反向器利用位元線之電壓與感測動作控制訊號讀取記憶體之數位資料,自適應性控制器利用感測動作控制訊號調整第一節點與第二節點之電壓,自適應性反向器與電壓位準轉換器根據數位資料與已調整之第一節點與第二節點之電壓,在輸出端維持高準位電壓或轉換高準位電壓為一低準位電壓。
在本發明之一實施例中,在數位資料為邏輯”1”時,電壓位準轉換器之輸出端維持高準位電壓,在數位資料為邏輯”0”時,電壓位準轉換器之輸出端轉換高準位電壓為低準位電壓。
在本發明之一實施例中,自適應性反向器電性連接一低電壓端,電壓位準轉換器電性連接一高電壓端與低電壓端,高準位電壓為高電壓端之高電壓,低準位電壓為低電壓端之低電壓,固定電壓介於高電壓與低電壓之間,位元線電性連接一第一電子開關,並藉此接收預充訊號,第一電子開關電性連接高電壓端,在預充訊號為低電壓時,預充訊號導通第一電子開關,且高電壓透過第一電子開關對位元線與第一節點充電,又高電壓利用預充訊號對電壓位準轉換器之輸出端與第二節點充電,在預充訊號為高電壓時,預充訊號關閉第一電子開關,且高電壓停止透過第一電子開關對位元線與第一節點充電,又高電壓停止利用預充訊號對電壓位準轉換器之輸出端與第二節點充電。
在本發明之一實施例中,第一電子開關為P通道金氧半場效電晶體。
在本發明之一實施例中,自適應性反向器更包含一第二電子開關、一第三電子開關與一第四電子開關。第二電子開關電性連接第一節點、位元線與記憶體,第二電子開關接收感測動作控制訊號。第三電子開關電性連接位元線、記憶體、第一節點與電壓位準轉換器,第一節點位於第二電子開關與第三電子開關之間。第四電子開關電性連接位元線、記憶體、低電壓端、第三電子開關與電壓位準轉換器,在預充訊號為低電壓時,感測動作控制訊號為低電壓,感測動作控制訊號導通第二電子開關,高電壓透過第一電子開關關閉第三電子開關,並導通第四電子開關,且透過第二電子開關對第一節點充電,在預充訊號為高電壓時,感測動作控制訊號為低電壓,感測動作控制訊號導通第二電子開關,高電壓停止透過第二電子開關對第一節點充電,在位元線與第一節點之電壓下降至固定電壓時,感測動作控制訊號為高電壓,感測動作控制訊號關閉第二電子開關,邏輯”1”關閉第三電子開關,並導通第四電子開關,邏輯”0”導通第三電子開關,並關閉第四電子開關。
在本發明之一實施例中,第二電子開關與第三電子開關為P通道金氧半場效電晶體,第四電子開關為N通道金氧半場效電晶體。
在本發明之一實施例中,自適應性控制器為一第五電子開關,在感測動作控制訊號為低電壓時,感測動作控制訊號關閉第五電子開關,在感測動作控制訊號為高電壓時,感測動作控制訊號導通第五電子開關,以調整第一節點與第二節點之電壓。
在本發明之一實施例中,第五電子開關為N通道金氧半場效電晶體。
在本發明之一實施例中,電壓位準轉換器更包含一第六電子開關、一第七電子開關與一第八電子開關。第六電子開關電性連接高電壓端與第二節點,第六電子開關接收預充訊號。第七電子開關電性連接第二節點與電壓位準轉換器之輸出端,第七電子開關接收感測動作控制訊號。第八電子開關電性連接第三電子開關、第四電子開關、低電壓端與電壓位準轉換器之輸出端,在預充訊號為低電壓時,低電壓導通第六電子開關,感測動作控制訊號導通第七電子開關,低電壓透過第四電子開關關閉第八電子開關,高電壓透過第六電子開關與第七電子開關對第二節點與電壓位準轉換器之輸出端充電,在預充訊號為高電壓時,高電壓關閉第六電子開關,感測動作控制訊號導通第七電子開關,高電壓停止透過第六電子開關對第二節點與電壓位準轉換器之輸出端充電,在位元線與第一節點之電壓下降至固定電壓時,感測動作控制訊號為高電壓,感測動作控制訊號關閉第七電子開關,邏輯”1”與低電壓透過第四電子開關關閉第八電子開關,以於電壓位準轉換器之輸出端維持高準位電壓,邏輯”0”配合第一節點與第二節點之電壓對第四電子開關與第八電子開關之間的節點充電,以導通第八電子開關,並於電壓位準轉換器之輸出端轉換高準位電壓為低準位電壓。
在本發明之一實施例中,第六電子開關與第七電子開關為P通道金氧半場效電晶體,第八電子開關為N通道金氧半場效電晶體。
在本發明之一實施例中,自適應性反向器電性連接高電壓端,自適應性反向器接收預充訊號,在預充訊號為低電壓時,高電壓端利用預充訊號對第一節點充電,在預充訊號為高電壓時,高電壓端停止利用預充訊號對第一節點充電。
在本發明之一實施例中,自適應性反向器更包含一預充電子開關、一第二電子開關、一第三電子開關與一第四電子開關。預充電子開關電性連接高電壓端,預充電子開關接收預充訊號。第二電子開關電性連接預充電子開關、第一節點、位元線與記憶體,第二電子開關接收感測動作控制訊號。第三電子開關電性連接位元線、記憶體、第一節點與電壓位準轉換器,第一節點位於第二電子開關與第三電子開關之間。第四電子開關電性連接位元線、記憶體、低電壓端、第三電子開關與電壓位準轉換器,在預充訊號為低電壓時,低電壓導通預充電子開關,感測動作控制訊號為低電壓,感測動作控制訊號導通第二電子開關,高電壓透過第一電子開關關閉第三電子開關,並導通第四電子開關,且透過預充電子開關與第二電子開關對第一節點充電,在預充訊號為高電壓時,高電壓關閉預充電子開關,感測動作控制訊號為低電壓,感測動作控制訊號導通第二電子開關,高電壓停止透過第二電子開關與預充電子開關對第一節點充電,在位元線與第一節點之電壓下降至固定電壓時,感測動作控制訊號為高電壓,感測動作控制訊號關閉第二電子開關,邏輯”1”關閉第三電子開關,並導通第四電子開關,邏輯”0”導通第三電子開關,並關閉第四電子開關。
在本發明之一實施例中,預充電子開關為P通道金氧半場效電晶體。
在本發明之一實施例中,電壓位準轉換器更包含一第六電子開關、一第七電子開關與一第八電子開關。第六電子開關電性連接高電壓端與第二節點,第六電子開關接收預充訊號。第七電子開關電性連接第三電子開關、第四電子開關、第二節點與電壓位準轉換器之輸出端。第八電子開關電性連接第三電子開關、第四電子開關、低電壓端與電壓位準轉換器之輸出端,在預充訊號為低電壓時,低電壓導通第六電子開關,高電壓
導通第七電子開關,低電壓透過第四電子開關關閉第八電子開關,高電壓透過第六電子開關與第七電子開關對第二節點與電壓位準轉換器之輸出端充電,在預充訊號為高電壓時,高電壓關閉第六電子開關,高電壓停止透過第六電子開關對第二節點與電壓位準轉換器之輸出端充電,在位元線與第一節點之電壓下降至固定電壓時,邏輯”1”與低電壓透過第四電子開關導通第七電子開關,並關閉第八電子開關,以於電壓位準轉換器之輸出端維持高準位電壓,邏輯”0”配合第一節點與第二節點之電壓對第四電子開關與第八電子開關之間的節點充電,以關閉第七電子開關,並導通第八電子開關,並於電壓位準轉換器之輸出端轉換高準位電壓為低準位電壓。
茲為使 貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識,謹佐以較佳的實施例圖及配合詳細的說明,說明如後:
10:第一電子開關
12:第二電子開關
14:電容器
16:第三電子開關
18:第四電子開關
20:第五電子開關
22:單端感測放大裝置
24:自適應性反向器
26:電壓位準轉換器
28:自適應性控制器
30:位元線
32:記憶體
34:字線
36:第一電子開關
38:第二電子開關
40:第三電子開關
42:第四電子開關
44:第五電子開關
46:第六電子開關
48:第七電子開關
50:第八電子開關
52:預充電子開關
第1圖為先前技術之單端感測放大器之電路示意圖。
第2圖為先前技術之單端感測放大器之各訊號之電壓波形圖。
第3圖為本發明之單端感測放大裝置之第一實施例之電路示意圖。
第4圖為本發明之單端感測放大裝置之第一實施例之各訊號之電壓波形圖。
第5圖為本發明之單端感測放大裝置之第二實施例之電路示意圖。
第6圖為本發明之單端感測放大裝置之第三實施例之電路示意圖。
第7圖為本發明之單端感測放大裝置之第四實施例之電路示意圖。
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可
能的,於圖式與說明書中,相同標號係代表相同或相似構件。於圖式中,基於簡化與方便標示,形狀與厚度可能經過誇大表示。可以理解的是,未特別顯示於圖式中或描述於說明書中之元件,為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
當一個元件被稱為『在...上』時,它可泛指該元件直接在其他元件上,也可以是有其他元件存在於兩者之中。相反地,當一個元件被稱為『直接在』另一元件,它是不能有其他元件存在於兩者之中間。如本文所用,詞彙『及/或』包含了列出的關聯項目中的一個或多個的任何組合。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此,於下文中多處所出現之“一個實施例”或“一實施例”之多個描述並非針對同一實施例。再者,於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
以下請參閱第3圖與第4圖,並介紹本發明之單端感測放大裝置22之第一實施例,其係包含一自適應性反向器24、一電壓位準轉換器26與一自適應性控制器28。自適應性反向器24電性連接一低電壓端、一位元線30與一記憶體32,自適應性反向器24具有一第一節點N1。記憶體32電性連接一字線34。電壓位準轉換器26電性連接自適應性反向器24、一高電壓端與低電壓端,電壓位準轉換器26具有一第二節點N2、一輸入端與一輸出端,其中電壓位準轉換器26之輸入端電性連接自適應性反向器24之輸出端N3,輸出端N3不同於第一節點N1。位元線30與電壓位準轉換器26皆直接或間接接收一預充訊號PRE,以據此將位元線30、電壓位準轉換器26之輸出端、第一節點N1與第二節點N2之電壓充電至一高準位電壓,電壓位準轉換器26之輸出端輸出的高準位電壓係作為一感測輸出訊號SAO。在位元線30、電壓位準轉換器26之輸出端、第一節點N1與第二節點N2之電壓根據預充訊號PRE停止充電至高準位電壓
時,位元線30與第一節點N1之電壓自高準位電壓下降。在本發明之某些實施例中,位元線30電性連接一第一電子開關36,例如為P通道金氧半場效電晶體,並藉此接收預充訊號PRE,第一電子開關36電性連接高電壓端。自適應性控制器28電性連接第一節點N1與第二節點N2之間。自適應性反向器24與自適應性控制器28接收一感測動作控制訊號SAC。在位元線30與第一節點N1之電壓自高準位電壓下降至固定電壓時,自適應性反向器24利用位元線30之電壓與感測動作控制訊號SAC讀取記憶體32之數位資料,自適應性控制器28利用感測動作控制訊號SAC調整第一節點N1與第二節點N2之電壓,自適應性反向器24與電壓位準轉換器26根據數位資料與已調整之第一節點N1與第二節點N2之電壓,控制感測輸出訊號SAO維持原來的高準位電壓或轉換高準位電壓為一低準位電壓。舉例來說,當數位資料為邏輯”1”時,電壓位準轉換器26之輸出端維持高準位電壓。當數位資料為邏輯”0”時,電壓位準轉換器26之輸出端轉換高準位電壓為低準位電壓。在第一實施例中,高準位電壓為高電壓端之高電壓VDD,低準位電壓為低電壓端之低電壓,即接地電壓,但本發明並不以此為限。當高準位電壓為高電壓端之高電壓VDD,低準位電壓為低電壓端之低電壓時,固定電壓介於高電壓VDD與低電壓之間。在本發明之某些實施例中,在預充訊號PRE為低電壓時,預充訊號PRE導通第一電子開關36,且高電壓VDD透過第一電子開關36對位元線30與第一節點N1充電,又高電壓VDD利用預充訊號PRE對電壓位準轉換器26之輸出端與第二節點N2充電。在預充訊號PRE為高電壓VDD時,預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30與第一節點N1充電,又高電壓VDD停止利用預充訊號PRE對電壓位準轉換器26之輸出端與第二節點N2充電。此外,位元線30之電壓以一輸入訊號DIN表示,輸入訊號DIN受記憶體32之數位資料影響,並提供給自適應性反向器,且字線34上有一字線電壓WL。
以下介紹本發明之單端感測放大裝置22之第一實施例之完整運作過程,其中第一時段T1為預充(precharging)相位,第二時段T2為電壓適應(adaption)相位,第三時段T3為感測與放大(sensing and amplification)相位,第一時段T1、第二時段T2與第三時段T3依序發生。
在第一時段T1中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為低電壓,故預充訊號PRE導通第一電子開關36,高電壓VDD透過第一電子開關36對位元線30與第一節點N1充電至高電壓VDD,高電壓VDD利用預充訊號PRE對電壓位準轉換器26之輸出端與第二節點N2充電至高電壓VDD,使感測輸出訊號SAO為高電壓VDD。因為記憶體32無法被讀取,所以輸入訊號DIN之電壓為高電壓VDD,且自適應性反向器24於輸出端N3輸出低電壓。因為感測動作控制訊號SAC並未致能自適應性控制器28,故第一節點N1與第二節點N2之間為斷路狀態,使第一節點N1與第二節點N2之電壓不會互相影響。
在第二時段T2中,預充訊號PRE為高電壓VDD,字線電壓WL與感測動作控制訊號SAC皆為低電壓。因此,預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30與第一節點N1充電,高電壓VDD停止利用預充訊號PRE對電壓位準轉換器26之輸出端與第二節點N2充電,使輸入訊號DIN與第一節點N1之電壓因為製程-電壓-溫度(process-voltage-temperature,PVT)變化與位元線30之訊號相依漏電流(pattern-dependent leakage)而逐漸下降,直到為固定電壓且不再變動為止。因為固定電壓並未低於自適應性反向器24之轉態點(trip point),所以自適應性反向器24仍然於輸出端N3輸出低電壓。因為感測動作控制訊號SAC並未致能自適應性控制器28,故第一節點N1與第二節點N2之間為斷路狀態,使第二節點N2之電壓與感測輸出訊號SAO仍然維持在高電壓VDD。
在第三時段T3中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為高電壓VDD,自適應性反向器24利用位元線30之電壓與感測動作控制訊號SAC讀取記憶體32之數位資料,並浮接第一節點N1與第二節點N2。因為感測動作控制訊號SAC致能自適應性控制器28,導通第一節點N1與第二節點N2之間的路徑,故第一節點N1與第二節點N2之電壓互相影響,預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30與第一節點N1充電,高電壓VDD停止利用預充訊號PRE對電壓位準轉換器26之輸出端與第二節點N2充電。當數位資料為邏輯”1”時,輸入訊號DIN與第一節點N1之電壓維持固定電壓,第一節點N1與第二節點N2保持浮接狀態及其電壓,故第二節點N2、輸出端N3與感測輸出訊號SAO維持與第二時段T2相同的電壓。當數位資料為邏輯”0”時,輸入訊號DIN與第一節點N1之電壓自固定電壓下降,當輸入訊號DIN之電壓低於自適應性反向器24之轉態點時,第一節點N1與輸出端N3之電壓會同時被拉升,使第二節點N2之電壓會被拉低,以減少從高電壓端通往電壓位準轉換器26之輸出端的漏電流。因為輸出端N3之電壓被拉升,且從高電壓端通往電壓位準轉換器26之輸出端的漏電流減少,所以感測輸出訊號SAO可以快速輕易轉換高準位電壓為低準位電壓,以達到高可靠度、高操作速度、低操作電壓與低非工作時段漏電流之效益。
以下請參閱第4圖與第5圖,並介紹本發明之單端感測放大裝置22之第二實施例,第二實施例相較第一實施例差別在於第二實施例揭露自適應性反向器24、電壓位準轉換器26與自適應性控制器28之內部電路。在第二實施例中,自適應性反向器24更包含一第二電子開關38、一第三電子開關40與一第四電子開關42。在第二實施例中,第二電子開關38與第三電子開關40可為P通道金氧半場效電晶體,第四電子開關42可為N通道金氧半場效電晶體,但本發明並不以此為限。第二電子開關38電性連接第一節
點N1、位元線30與記憶體32,第二電子開關38接收感測動作控制訊號SAC。第三電子開關40電性連接位元線30、記憶體32、第一節點N1、輸出端N3與電壓位準轉換器26,第一節點N1位於第二電子開關38與第三電子開關40之間。第四電子開關42電性連接位元線30、記憶體32、低電壓端、第三電子開關40、輸出端N3與電壓位準轉換器26。在預充訊號PRE為低電壓時,感測動作控制訊號SAC為低電壓,感測動作控制訊號SAC導通第二電子開關38,高電壓VDD透過第一電子開關36關閉第三電子開關40,並導通第四電子開關42,且透過第二電子開關38對第一節點N1充電。在預充訊號PRE為高電壓VDD時,感測動作控制訊號SAC為低電壓,感測動作控制訊號SAC導通第二電子開關38,高電壓VDD停止透過第二電子開關38對第一節點N1充電,在位元線30與第一節點N1之電壓下降至固定電壓時,感測動作控制訊號SAC為高電壓VDD,感測動作控制訊號SAC關閉第二電子開關38。當數位資料為邏輯”1”時,其關閉第三電子開關40,並導通第四電子開關42。當數位資料為邏輯”0”時,其導通第三電子開關40,並關閉第四電子開關42。
自適應性控制器28為一第五電子開關44,例如可為N通道金氧半場效電晶體,但本發明並不以此為限。在感測動作控制訊號SAC為低電壓時,感測動作控制訊號SAC關閉第五電子開關44,使第一節點N1與第二節點N2之電壓不互相影響。在感測動作控制訊號SAC為高電壓VDD時,感測動作控制訊號SAC導通第五電子開關44,以調整第一節點N1與第二節點N2之電壓。
電壓位準轉換器26更包含一第六電子開關46、一第七電子開關48與一第八電子開關50。第六電子開關46與第七電子開關48可為P通道金氧半場效電晶體,第八電子開關50可為N通道金氧半場效電晶體,但本發明並不以此為限。第六電子開關46電性連接高電壓端與第二節點N2,第六電子開關46接收預充訊號PRE。第七電子開關48電性連接第二節點N2與電壓
位準轉換器26之輸出端,第七電子開關48接收感測動作控制訊號SAC。第八電子開關50電性連接第三電子開關40、第四電子開關42、低電壓端與電壓位準轉換器26之輸出端。在預充訊號PRE為低電壓時,低電壓導通第六電子開關46,感測動作控制訊號SAC導通第七電子開關48,低電壓透過第四電子開關42關閉第八電子開關50,高電壓VDD透過第六電子開關46與第七電子開關48對第二節點N2與電壓位準轉換器26之輸出端充電至高電壓VDD。在預充訊號PRE為高電壓VDD時,高電壓VDD關閉第六電子開關46,感測動作控制訊號SAC導通第七電子開關48,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電,在位元線30與第一節點N1之電壓下降至固定電壓時,感測動作控制訊號SAC為高電壓VDD,感測動作控制訊號SAC關閉第七電子開關48。當數位資料為邏輯”1”時,其與低電壓透過第四電子開關42關閉第八電子開關50,以於電壓位準轉換器26之輸出端維持高準位電壓。當數位資料為邏輯”0”時,其配合第一節點N1與第二節點N2之電壓對第四電子開關42與第八電子開關50之間的節點,即輸出端N3充電,以導通第八電子開關50,並於電壓位準轉換器26之輸出端轉換高準位電壓為低準位電壓。
以下介紹本發明之單端感測放大裝置22之第二實施例之完整運作過程,其中第一時段T1為預充(precharging)相位,第二時段T2為電壓適應(adaption)相位,第三時段T3為感測與放大(sensing and amplification)相位,第一時段T1、第二時段T2與第三時段T3依序發生。
在第一時段T1中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為低電壓,故預充訊號PRE導通第一電子開關36,高電壓VDD透過第一電子開關36對位元線30充電至高電壓VDD,感測動作控制訊號SAC導通第二電子開關38與第七電子開關48,高電壓VDD透過第一電子開關36關閉第三電子開關40,並導通第四電子開關42,以於輸出端N3產生低電壓關閉第八電子開
關50,且高電壓VDD透過第二電子開關38對第一節點N1充電至高電壓VDD,預充訊號PRE導通第六電子開關46,高電壓VDD透過第六電子開關46與第七電子開關48對第二節點N2與電壓位準轉換器26之輸出端充電至高電壓VDD,使感測輸出訊號SAO為高電壓VDD。因為記憶體32無法被讀取,所以輸入訊號DIN之電壓為高電壓VDD,且自適應性反向器24於輸出端N3輸出低電壓。因為感測動作控制訊號SAC關閉第五電子開關44,故第一節點N1與第二節點N2之間為斷路狀態,使第一節點N1與第二節點N2之電壓不會互相影響。
在第二時段T2中,預充訊號PRE為高電壓VDD,字線電壓WL與感測動作控制訊號SAC皆為低電壓。因此,預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30充電,感測動作控制訊號SAC導通第二電子開關38與第七電子開關48,高電壓VDD停止透過第二電子開關38對第一節點N1充電,預充訊號PRE關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電,使輸入訊號DIN與第一節點N1之電壓因為製程-電壓-溫度(process-voltage-temperature,PVT)變化與位元線30之訊號相依漏電流(pattern-dependent leakage)而逐漸下降,直到為固定電壓且不再變動為止。因為固定電壓並未低於自適應性反向器24之轉態點(trip point),所以自適應性反向器24仍然於輸出端N3輸出低電壓。因為感測動作控制訊號SAC關閉第五電子開關44,故第一節點N1與第二節點N2之間為斷路狀態,使第二節點N2之電壓與感測輸出訊號SAO仍然維持在高電壓VDD。
在第三時段T3中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為高電壓VDD,感測動作控制訊號SAC關閉第二電子開關38與第七電子開關48。因為感測動作控制訊號SAC導通第五電子開關44,以導通第一節點N1與第二節點N2之間的路徑,故第一節點N1與第二節點N2之電壓互相影響,
預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30充電,高電壓VDD停止透過第二電子開關38對第一節點N1充電,預充訊號PRE關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電。當數位資料為邏輯”1”時,輸入訊號DIN與第一節點N1之電壓維持固定電壓,第一節點N1與第二節點N2保持浮接狀態及其電壓,數位資料關閉第三電子開關40,並導通第四電子開關42,進而與低電壓透過第四電子開關42關閉第八電子開關50,故第二節點N2、輸出端N3與感測輸出訊號SAO維持與第二時段T2相同的電壓。當數位資料為邏輯”0”時,輸入訊號DIN與第一節點N1之電壓自固定電壓下降,當輸入訊號DIN之電壓低於自適應性反向器24之轉態點時,數位資料導通第三電子開關40,並關閉第四電子開關42,又配合第一節點N1與第二節點N2之電壓對第四電子開關42與第八電子開關50之間的節點,即輸出端N3充電,以導通第八電子開關50。第一節點N1與輸出端N3之電壓會同時被拉升,使第二節點N2之電壓會被拉低,以減少從高電壓端通往電壓位準轉換器26之輸出端的漏電流。因為輸出端N3之電壓被拉升,且從高電壓端通往電壓位準轉換器26之輸出端的漏電流減少,所以感測輸出訊號SAO可以快速輕易轉換高準位電壓為低準位電壓,並未有存取延遲,以達到高可靠度、高操作速度、低操作電壓與低非工作時段漏電流之效益。
如前所述,讀取”0”是單端感測放大裝置22之重要動作。在第二時段T2之末端,第一節點N1之電壓會因為位元線30之漏電流而適應性調整至低於高電壓VDD,第二節點N2之電壓會保持在高電壓VDD。在第三時段T3讀取”0”時,第一節點N1之電壓因為電荷共享效應(charge-sharing effect)而降低。然而幸運地,本發明利用拉升的感測動作控制訊號SAC導通第五電子開關44,儲存在第二節點N2之電荷會流向第一節點N1,使第一節點N1之遺失的電荷得以補充
(replenished),且第一節點N1之電壓再度提高,進而提高自適應性反向器24之穩定性。
在讀取”0”時,儲存在第二節點N2之電荷會流向第一節點N1,第二節點N2之電壓將會衰退(degenerate),並對第七電子開關48引起負基體偏壓效應(negative body-biasing effect)。負基體偏壓效應減少通過第七電子開關48之漏電流,使輸出端N3之小幅度提升的電壓可以拉低感測輸出訊號SAO之電壓。此效應可使單端感測放大裝置22得以快速操作。此外,因為輸出端N3之小幅度提升的電壓可以拉低感測輸出訊號SAO之電壓,表示單端感測放大裝置22可以操作在較低電壓。
第一電子開關36與第二電子開關38在待機(standby)操作時,作為自適應性反向器24之堆疊功率開關,同時第六電子開關46與第七電子開關48亦作為電壓位準轉換器26之堆疊功率開關。在待機模式時,預充訊號PRE與感測動作控制訊號SAC皆為高電壓VDD,以關閉第二電子開關38、第六電子開關46與第七電子開關48,所以造成很強的堆疊效應在自適應性反向器24與電壓位準轉換器26上,並強烈地截斷待機漏電流。
以下請參閱第4圖與第6圖,並介紹本發明之單端感測放大裝置22之第三實施例,第三實施例相較第二實施例差別在於自適應性反向器24。自適應性反向器24電性連接高電壓端,自適應性反向器24接收預充訊號PRE,在預充訊號PRE為低電壓時,高電壓端利用預充訊號PRE對第一節點N1充電,在預充訊號PRE為高電壓VDD時,高電壓端停止利用預充訊號PRE對第一節點N1充電。在本發明之某些實施例中,自適應性反向器24更包含一預充電子開關52、一第二電子開關38、一第三電子開關40與一第四電子開關42。預充電子開關52、第二電子開關38與第三電子開關40可為P通道金氧半場效電晶體,第四電子開關42可為N通道金氧半場效電晶體,但本發明並
不以此為限。預充電子開關52電性連接高電壓端,預充電子開關52接收預充訊號PRE。第二電子開關38電性連接預充電子開關52、第一節點N1、位元線30與記憶體32,第二電子開關38接收感測動作控制訊號SAC。第三電子開關40電性連接位元線30、記憶體32、第一節點N1與電壓位準轉換器26,第一節點N1位於第二電子開關38與第三電子開關40之間。第四電子開關42電性連接位元線30、記憶體32、低電壓端、第三電子開關40與電壓位準轉換器26。在預充訊號PRE為低電壓時,低電壓導通預充電子開關52,感測動作控制訊號SAC為低電壓,感測動作控制訊號SAC導通第二電子開關38,高電壓VDD透過第一電子開關36關閉第三電子開關40,並導通第四電子開關42,且透過預充電子開關52與第二電子開關38對第一節點N1充電。在預充訊號PRE為高電壓VDD時,高電壓VDD關閉預充電子開關52,感測動作控制訊號SAC為低電壓,感測動作控制訊號SAC導通第二電子開關38,高電壓VDD停止透過第二電子開關38與預充電子開關52對第一節點N1充電。在位元線30與第一節點N1之電壓下降至固定電壓時,感測動作控制訊號SAC為高電壓VDD,感測動作控制訊號SAC關閉第二電子開關38。當數位資料為邏輯”1”時,其關閉第三電子開關40,並導通第四電子開關42。當數位資料為邏輯”0”時,其導通第三電子開關40,並關閉第四電子開關42。第三實施例之電壓位準轉換器26與自適應性控制器28之連接關係與運作過程和第二實施例相同,於此不再贅述。
以下介紹本發明之單端感測放大裝置22之第三實施例之完整運作過程,其中第一時段T1為預充(precharging)相位,第二時段T2為電壓適應(adaption)相位,第三時段T3為感測與放大(sensing and amplification)相位,第一時段T1、第二時段T2與第三時段T3依序發生。
在第一時段T1中,預充訊號PRE、字線電壓WL與感測動作控制
訊號SAC皆為低電壓,故預充訊號PRE導通第一電子開關36與預充電子開關52,高電壓VDD透過第一電子開關36對位元線30充電至高電壓VDD,感測動作控制訊號SAC導通第二電子開關38與第七電子開關48,高電壓VDD透過第一電子開關36關閉第三電子開關40,並導通第四電子開關42,以於輸出端N3產生低電壓關閉第八電子開關50,且高電壓VDD透過預充電子開關52與第二電子開關38對第一節點N1充電至高電壓VDD,預充訊號PRE導通第六電子開關46,高電壓VDD透過第六電子開關46與第七電子開關48對第二節點N2與電壓位準轉換器26之輸出端充電至高電壓VDD,使感測輸出訊號SAO為高電壓VDD。因為記憶體32無法被讀取,所以輸入訊號DIN之電壓為高電壓VDD,且自適應性反向器24於輸出端N3輸出低電壓。因為感測動作控制訊號SAC關閉第五電子開關44,故第一節點N1與第二節點N2之間為斷路狀態,使第一節點N1與第二節點N2之電壓不會互相影響。
在第二時段T2中,預充訊號PRE為高電壓VDD,字線電壓WL與感測動作控制訊號SAC皆為低電壓。因此,預充訊號PRE關閉預充電子開關52與第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30充電,感測動作控制訊號SAC導通第二電子開關38與第七電子開關48,高電壓VDD停止透過預充電子開關52與第二電子開關38對第一節點N1充電,預充訊號PRE關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電,使輸入訊號DIN與第一節點N1之電壓因為製程-電壓-溫度(process-voltage-temperature,PVT)變化與位元線30之訊號相依漏電流(pattern-dependent leakage)而逐漸下降,直到為固定電壓且不再變動為止。因為固定電壓並未低於自適應性反向器24之轉態點(trip point),所以自適應性反向器24仍然於輸出端N3輸出低電壓。因為感測動作控制訊號SAC關閉第五電子開關44,故第一節點N1與第二節點N2之間為斷路狀態,使第二節點N2之電壓
與感測輸出訊號SAO仍然維持在高電壓VDD。
在第三時段T3中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為高電壓VDD,感測動作控制訊號SAC關閉第二電子開關38與第七電子開關48。因為感測動作控制訊號SAC導通第五電子開關44,以導通第一節點N1與第二節點N2之間的路徑,故第一節點N1與第二節點N2之電壓互相影響,預充訊號PRE關閉預充電子開關52與第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30充電,高電壓VDD停止透過預充電子開關52與第二電子開關38對第一節點N1充電,預充訊號PRE關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電。當數位資料為邏輯”1”時,輸入訊號DIN與第一節點N1之電壓維持固定電壓,第一節點N1與第二節點N2保持浮接狀態及其電壓,數位資料關閉第三電子開關40,並導通第四電子開關42,進而與低電壓透過第四電子開關42關閉第八電子開關50,故第二節點N2、輸出端N3與感測輸出訊號SAO維持與第二時段T2相同的電壓。當數位資料為邏輯”0”時,輸入訊號DIN與第一節點N1之電壓自固定電壓下降,當輸入訊號DIN之電壓低於自適應性反向器24之轉態點時,數位資料導通第三電子開關40,並關閉第四電子開關42,又配合第一節點N1與第二節點N2之電壓對第四電子開關42與第八電子開關50之間的節點,即輸出端N3充電,以導通第八電子開關50。第一節點N1與輸出端N3之電壓會同時被拉升,使第二節點N2之電壓會被拉低,以減少從高電壓端通往電壓位準轉換器26之輸出端的漏電流。因為輸出端N3之電壓被拉升,且從高電壓端通往電壓位準轉換器26之輸出端的漏電流減少,所以感測輸出訊號SAO可以快速輕易轉換高準位電壓為低準位電壓,並未有存取延遲,以達到高可靠度、高操作速度、低操作電壓與低非工作時段漏電流之效益。
以下請參閱第4圖與第7圖,並介紹本發明之單端感測放大裝置22
之第四實施例,第四實施例相較第二實施例差別在於電壓位準轉換器26。在第四實施例中,電壓位準轉換器26更包含一第六電子開關46、一第七電子開關48與一第八電子開關50。第六電子開關46與第七電子開關48可為P通道金氧半場效電晶體,第八電子開關50可為N通道金氧半場效電晶體,但本發明並不以此為限。第六電子開關46電性連接高電壓端與第二節點N2,第六電子開關46接收預充訊號PRE。第七電子開關48電性連接第三電子開關40、第四電子開關42、第二節點N2與電壓位準轉換器26之輸出端。第八電子開關50電性連接第三電子開關40、第四電子開關42、低電壓端與電壓位準轉換器26之輸出端。在預充訊號PRE為低電壓時,低電壓導通第六電子開關46,高電壓VDD導通第七電子開關48,低電壓透過第四電子開關42關閉第八電子開關50,高電壓VDD透過第六電子開關46與第七電子開關48對第二節點N2與電壓位準轉換器26之輸出端充電。在預充訊號PRE為高電壓VDD時,高電壓VDD關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電。在位元線30與第一節點N1之電壓下降至固定電壓時,作為數位資料的邏輯”1”與低電壓透過第四電子開關42導通第七電子開關48,並關閉第八電子開關50,以於電壓位準轉換器26之輸出端維持高準位電壓,作為數位資料之邏輯”0”配合第一節點N1與第二節點N2之電壓對第四電子開關42與第八電子開關50之間的節點,即輸出端N3充電,以關閉第七電子開關48,並導通第八電子開關50,並於電壓位準轉換器26之輸出端轉換高準位電壓為低準位電壓。第四實施例之自適應性反向器24與自適應性控制器28之連接關係與運作過程和第二實施例相同,於此不再贅述。
以下介紹本發明之單端感測放大裝置22之第四實施例之完整運作過程,其中第一時段T1為預充(precharging)相位,第二時段T2為電壓適應(adaption)相位,第三時段T3為感測與放大(sensing and
amplification)相位,第一時段T1、第二時段T2與第三時段T3依序發生。
在第一時段T1中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為低電壓,故預充訊號PRE導通第一電子開關36,高電壓VDD透過第一電子開關36對位元線30充電至高電壓VDD,感測動作控制訊號SAC導通第二電子開關38,高電壓VDD透過第一電子開關36關閉第三電子開關40,並導通第四電子開關42,以於輸出端N3產生低電壓關閉第八電子開關50與導通第七電子開關48,且高電壓VDD透過第二電子開關38對第一節點N1充電至高電壓VDD,預充訊號PRE導通第六電子開關46,高電壓VDD透過第六電子開關46與第七電子開關48對第二節點N2與電壓位準轉換器26之輸出端充電至高電壓VDD,使感測輸出訊號SAO為高電壓VDD。因為記憶體32無法被讀取,所以輸入訊號DIN之電壓為高電壓VDD,且自適應性反向器24於輸出端N3輸出低電壓。因為感測動作控制訊號SAC關閉第五電子開關44,故第一節點N1與第二節點N2之間為斷路狀態,使第一節點N1與第二節點N2之電壓不會互相影響。
在第二時段T2中,預充訊號PRE為高電壓VDD,字線電壓WL與感測動作控制訊號SAC皆為低電壓。因此,預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30充電,感測動作控制訊號SAC導通第二電子開關38,高電壓VDD停止透過第二電子開關38對第一節點N1充電,預充訊號PRE關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電,使輸入訊號DIN與第一節點N1之電壓因為製程-電壓-溫度(process-voltage-temperature,PVT)變化與位元線30之訊號相依漏電流(pattern-dependent leakage)而逐漸下降,直到為固定電壓且不再變動為止。因為固定電壓並未低於自適應性反向器24之轉態點(trip point),所以自適應性反向器24仍然於輸出端N3輸出低電壓。因為感測動作控制訊號SAC關閉第五電子開關44,故第一節點N1與第二節點N2之間為斷路狀
態,使第二節點N2之電壓與感測輸出訊號SAO仍然維持在高電壓VDD。
在第三時段T3中,預充訊號PRE、字線電壓WL與感測動作控制訊號SAC皆為高電壓VDD,感測動作控制訊號SAC關閉第二電子開關38。因為感測動作控制訊號SAC導通第五電子開關44,以導通第一節點N1與第二節點N2之間的路徑,故第一節點N1與第二節點N2之電壓互相影響,預充訊號PRE關閉第一電子開關36,且高電壓VDD停止透過第一電子開關36對位元線30充電,高電壓VDD停止透過第二電子開關38對第一節點N1充電,預充訊號PRE關閉第六電子開關46,高電壓VDD停止透過第六電子開關46對第二節點N2與電壓位準轉換器26之輸出端充電。當數位資料為邏輯”1”時,輸入訊號DIN與第一節點N1之電壓維持固定電壓,第一節點N1與第二節點N2保持浮接狀態及其電壓,數位資料關閉第三電子開關40,並導通第四電子開關42,進而與低電壓透過第四電子開關42關閉第八電子開關50與導通第七電子開關48,故第二節點N2、輸出端N3與感測輸出訊號SAO維持與第二時段T2相同的電壓。當數位資料為邏輯”0”時,輸入訊號DIN與第一節點N1之電壓自固定電壓下降,當輸入訊號DIN之電壓低於自適應性反向器24之轉態點時,數位資料導通第三電子開關40,並關閉第四電子開關42,又配合第一節點N1與第二節點N2之電壓對第四電子開關42與第八電子開關50之間的節點,即輸出端N3充電,以導通第八電子開關50與關閉第七電子開關48。第一節點N1與輸出端N3之電壓會同時被拉升,使第二節點N2之電壓會被拉低,以減少從高電壓端通往電壓位準轉換器26之輸出端的漏電流。因為輸出端N3之電壓被拉升,且從高電壓端通往電壓位準轉換器26之輸出端的漏電流減少,所以感測輸出訊號SAO可以快速輕易轉換高準位電壓為低準位電壓,並未有存取延遲,以達到高可靠度、高操作速度、低操作電壓與低非工作時段漏電流之效益。
綜上所述,本發明於自適應性反向器與電壓位準轉換器之間連
接自適應性控制器,以利用自適應性控制器調整感測自適應性反向器與電壓位準轉換器之內部節點之電壓,使電壓位準轉換器可以快速輕易輸出高準位電壓或低準位電壓,以達到高可靠度、高操作速度、低操作電壓與低非工作時段漏電流之效益。
以上所述者,僅為本發明一較佳實施例而已,並非用來限定本發明實施之範圍,故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
22:單端感測放大裝置
24:自適應性反向器
26:電壓位準轉換器
28:自適應性控制器
30:位元線
32:記憶體
34:字線
36:第一電子開關
Claims (19)
- 一種單端感測放大裝置,其係包含:一自適應性反向器,電性連接一位元線與一記憶體,該自適應性反向器具有一第一節點;一電壓位準轉換器,電性連接該自適應性反向器,該電壓位準轉換器具有一第二節點與一輸出端,該位元線與該電壓位準轉換器皆接收一預充訊號,以據此將該位元線、該輸出端、該第一節點與該第二節點之電壓充電至一高準位電壓,在該位元線、該輸出端、該第一節點與該第二節點之電壓根據該預充訊號停止充電至該高準位電壓時,該位元線與該第一節點之電壓自該高準位電壓下降;以及一自適應性控制器,電性連接該第一節點與該第二節點之間,該自適應性反向器與該自適應性控制器接收一感測動作控制訊號,在該位元線與該第一節點之電壓下降至固定電壓時,該自適應性反向器利用該位元線之電壓與該感測動作控制訊號讀取該記憶體之數位資料,該自適應性控制器利用該感測動作控制訊號調整該第一節點與該第二節點之電壓,該自適應性反向器與該電壓位準轉換器根據該數位資料與已調整之該第一節點與該第二節點之電壓,在該輸出端維持該高準位電壓或轉換該高準位電壓為一低準位電壓。
- 如請求項1所述之單端感測放大裝置,其中該數位資料為邏輯”1”時,該輸出端維持該高準位電壓,該數位資料為邏輯”0”時,該輸出端轉換該高準位電壓為該低準位電壓。
- 如請求項2所述之單端感測放大裝置,其中該自適應性反向器電性連接一低電壓端,該電壓位準轉換器電性連接一高電壓端與該低電壓端,該高準位電壓為該高電壓端之高電壓,該低準位電壓 為該低電壓端之低電壓,該固定電壓介於該高電壓與該低電壓之間,該位元線電性連接一第一電子開關,並藉此接收該預充訊號,該第一電子開關電性連接該高電壓端,在該預充訊號為該低電壓時,該預充訊號導通該第一電子開關,且該高電壓透過該第一電子開關對該位元線與該第一節點充電,又該高電壓利用該預充訊號對該輸出端與該第二節點充電,在該預充訊號為該高電壓時,該預充訊號關閉該第一電子開關,且該高電壓停止透過該第一電子開關對該位元線與該第一節點充電,又該高電壓停止利用該預充訊號對該輸出端與該第二節點充電。
- 如請求項3所述之單端感測放大裝置,其中該第一電子開關為P通道金氧半場效電晶體。
- 如請求項3所述之單端感測放大裝置,其中該自適應性反向器更包含:一第二電子開關,電性連接該第一節點、該位元線與該記憶體,該第二電子開關接收該感測動作控制訊號;一第三電子開關,電性連接該位元線、該記憶體、該第一節點與該電壓位準轉換器,該第一節點位於該第二電子開關與該第三電子開關之間;以及一第四電子開關,電性連接該位元線、該記憶體、該低電壓端、該第三電子開關與該電壓位準轉換器,在該預充訊號為該低電壓時,該感測動作控制訊號為該低電壓,該感測動作控制訊號導通該第二電子開關,該高電壓透過該第一電子開關關閉該第三電子開關,並導通該第四電子開關,且透過該第二電子開關對該第一節點充電,在該預充訊號為該高電壓時,該感測動作控制訊號為該低電 壓,該感測動作控制訊號導通該第二電子開關,該高電壓停止透過該第二電子開關對該第一節點充電,在該位元線與該第一節點之電壓下降至該固定電壓時,該感測動作控制訊號為該高電壓,該感測動作控制訊號關閉該第二電子開關,該邏輯”1”關閉該第三電子開關,並導通該第四電子開關,該邏輯”0”導通該第三電子開關,並關閉該第四電子開關。
- 如請求項5所述之單端感測放大裝置,其中該第二電子開關與該第三電子開關為P通道金氧半場效電晶體,該第四電子開關為N通道金氧半場效電晶體。
- 如請求項5所述之單端感測放大裝置,其中該自適應性控制器為一第五電子開關,在該感測動作控制訊號為該低電壓時,該感測動作控制訊號關閉該第五電子開關,在該感測動作控制訊號為該高電壓時,該感測動作控制訊號導通該第五電子開關,以調整該第一節點與該第二節點之電壓。
- 如請求項7所述之單端感測放大裝置,其中該第五電子開關為N通道金氧半場效電晶體。
- 如請求項7所述之單端感測放大裝置,其中該電壓位準轉換器更包含:一第六電子開關,電性連接該高電壓端與該第二節點,該第六電子開關接收該預充訊號;一第七電子開關,電性連接該第二節點與該輸出端,該第七電子開關接收該感測動作控制訊號;以及一第八電子開關,電性連接該第三電子開關、該第四電子開關、該低電壓端與該輸出端,在該預充訊號為該低電壓時,該 低電壓導通該第六電子開關,該感測動作控制訊號導通該第七電子開關,該低電壓透過該第四電子開關關閉該第八電子開關,該高電壓透過該第六電子開關與該第七電子開關對該第二節點與該輸出端充電,在該預充訊號為該高電壓時,該高電壓關閉該第六電子開關,該感測動作控制訊號導通該第七電子開關,該高電壓停止透過該第六電子開關對該第二節點與該輸出端充電,在該位元線與該第一節點之電壓下降至該固定電壓時,該感測動作控制訊號為該高電壓,該感測動作控制訊號關閉該第七電子開關,該邏輯”1”與該低電壓透過該第四電子開關關閉該第八電子開關,以於該輸出端維持該高準位電壓,該邏輯”0”配合該第一節點與該第二節點之電壓對該第四電子開關與該第八電子開關之間的節點充電,以導通該第八電子開關,並於該輸出端轉換該高準位電壓為該低準位電壓。
- 如請求項9所述之單端感測放大裝置,其中該第六電子開關與該第七電子開關為P通道金氧半場效電晶體,該第八電子開關為N通道金氧半場效電晶體。
- 如請求項3所述之單端感測放大裝置,其中該自適應性反向器電性連接該高電壓端,該自適應性反向器接收該預充訊號,在該預充訊號為該低電壓時,該高電壓端利用該預充訊號對該第一節點充電,在該預充訊號為該高電壓時,該高電壓端停止利用該預充訊號對該第一節點充電。
- 如請求項11所述之單端感測放大裝置,其中該自適應性反向器更包含:一預充電子開關,電性連接該高電壓端,該預充電子開關接收該預充訊號; 一第二電子開關,電性連接該預充電子開關、該第一節點、該位元線與該記憶體,該第二電子開關接收該感測動作控制訊號;一第三電子開關,電性連接該位元線、該記憶體、該第一節點與該電壓位準轉換器,該第一節點位於該第二電子開關與該第三電子開關之間;以及一第四電子開關,電性連接該位元線、該記憶體、該低電壓端、該第三電子開關與該電壓位準轉換器,在該預充訊號為該低電壓時,該低電壓導通該預充電子開關,該感測動作控制訊號為該低電壓,該感測動作控制訊號導通該第二電子開關,該高電壓透過該第一電子開關關閉該第三電子開關,並導通該第四電子開關,且透過該預充電子開關與該第二電子開關對該第一節點充電,在該預充訊號為該高電壓時,該高電壓關閉該預充電子開關,該感測動作控制訊號為該低電壓,該感測動作控制訊號導通該第二電子開關,該高電壓停止透過該第二電子開關與該預充電子開關對該第一節點充電,在該位元線與該第一節點之電壓下降至該固定電壓時,該感測動作控制訊號為該高電壓,該感測動作控制訊號關閉該第二電子開關,該邏輯”1”關閉該第三電子開關,並導通該第四電子開關,該邏輯”0”導通該第三電子開關,並關閉該第四電子開關。
- 如請求項12所述之單端感測放大裝置,其中該預充電子開關、該第二電子開關與該第三電子開關為P通道金氧半場效電晶體,該第四電子開關為N通道金氧半場效電晶體。
- 如請求項12所述之單端感測放大裝置,其中該自適應性控制器為一第五電子開關,在該感測動作控制訊號為該低電壓時,該感測 動作控制訊號關閉該第五電子開關,在該感測動作控制訊號為該高電壓時,該感測動作控制訊號導通該第五電子開關,以調整該第一節點與該第二節點之電壓。
- 如請求項14所述之單端感測放大裝置,其中該第五電子開關為N通道金氧半場效電晶體。
- 如請求項14所述之單端感測放大裝置,其中該電壓位準轉換器更包含:一第六電子開關,電性連接該高電壓端與該第二節點,該第六電子開關接收該預充訊號;一第七電子開關,電性連接該第二節點與該輸出端,該第七電子開關接收該感測動作控制訊號;以及一第八電子開關,電性連接該第三電子開關、該第四電子開關、該低電壓端與該輸出端,在該預充訊號為該低電壓時,該低電壓導通該第六電子開關,該感測動作控制訊號導通該第七電子開關,該低電壓透過該第四電子開關關閉該第八電子開關,該高電壓透過該第六電子開關與該第七電子開關對該第二節點與該輸出端充電,在該預充訊號為該高電壓時,該高電壓關閉該第六電子開關,該感測動作控制訊號導通該第七電子開關,該高電壓停止透過該第六電子開關對該第二節點與該輸出端充電,在該位元線與該第一節點之電壓下降至該固定電壓時,該感測動作控制訊號為該高電壓,該感測動作控制訊號關閉該第七電子開關,該邏輯”1”與該低電壓透過該第四電子開關關閉該第八電子開關,以於該輸出端維持該高準位電壓,該邏輯”0”配合該第一節點與該第二節點之電壓對該第四電子開關與該第八電子開關之間的節點充電,以導通該第八電子開 關,並於該輸出端轉換該高準位電壓為該低準位電壓。
- 如請求項16所述之單端感測放大裝置,其中該第六電子開關與該第七電子開關為P通道金氧半場效電晶體,該第八電子開關為N通道金氧半場效電晶體。
- 如請求項7所述之單端感測放大裝置,其中該電壓位準轉換器更包含:一第六電子開關,電性連接該高電壓端與該第二節點,該第六電子開關接收該預充訊號;一第七電子開關,電性連接該第三電子開關、該第四電子開關、該第二節點與該輸出端;以及一第八電子開關,電性連接該第三電子開關、該第四電子開關、該低電壓端與該輸出端,在該預充訊號為該低電壓時,該低電壓導通該第六電子開關,該高電壓透過該第三電子開關與該第四電子開關導通該第七電子開關,該低電壓透過該第四電子開關關閉該第八電子開關,該高電壓透過該第六電子開關與該第七電子開關對該第二節點與該輸出端充電,在該預充訊號為該高電壓時,該高電壓關閉該第六電子開關,該高電壓停止透過該第六電子開關對該第二節點與該輸出端充電,在該位元線與該第一節點之電壓下降至該固定電壓時,該邏輯”1”與該低電壓透過該第四電子開關導通該第七電子開關,並關閉該第八電子開關,以於該輸出端維持該高準位電壓,該邏輯”0”配合該第一節點與該第二節點之電壓對該第四電子開關與該第八電子開關之間的節點充電,以關閉該第七電子開關,並導通該第八電子開關,並於該輸出端轉換該高準位電壓為該低準位電壓。
- 如請求項18所述之單端感測放大裝置,其中該第六電子開關與該第七電子開關為P通道金氧半場效電晶體,該第八電子開關為N通道金氧半場效電晶體。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109105280A TWI732459B (zh) | 2020-02-19 | 2020-02-19 | 單端感測放大裝置 |
US16/854,124 US10971196B1 (en) | 2020-02-19 | 2020-04-21 | Single-ended sense amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109105280A TWI732459B (zh) | 2020-02-19 | 2020-02-19 | 單端感測放大裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI732459B true TWI732459B (zh) | 2021-07-01 |
TW202133154A TW202133154A (zh) | 2021-09-01 |
Family
ID=75275735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109105280A TWI732459B (zh) | 2020-02-19 | 2020-02-19 | 單端感測放大裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10971196B1 (zh) |
TW (1) | TWI732459B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116580735A (zh) * | 2023-07-12 | 2023-08-11 | 长鑫存储技术有限公司 | 单端感测放大器以及存储器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5473269A (en) * | 1993-05-28 | 1995-12-05 | At&T Corp. | Adiabatic dynamic logic |
TWI398874B (zh) * | 2008-03-17 | 2013-06-11 | Elpida Memory Inc | 具有單端感測放大器之半導體裝置 |
TWI615843B (zh) * | 2015-11-12 | 2018-02-21 | 聯發科技股份有限公司 | 感測放大器電路 |
TWI654617B (zh) * | 2016-06-07 | 2019-03-21 | 美商格羅方德半導體公司 | 自我預充電之記憶體電路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768321B2 (en) * | 2008-08-13 | 2010-08-03 | Industrial Technology Research Institute | Single-ended sense amplifier using dynamic reference voltage and operation method thereof |
US9224464B2 (en) * | 2014-02-10 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and related method |
-
2020
- 2020-02-19 TW TW109105280A patent/TWI732459B/zh active
- 2020-04-21 US US16/854,124 patent/US10971196B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5473269A (en) * | 1993-05-28 | 1995-12-05 | At&T Corp. | Adiabatic dynamic logic |
TWI398874B (zh) * | 2008-03-17 | 2013-06-11 | Elpida Memory Inc | 具有單端感測放大器之半導體裝置 |
TWI615843B (zh) * | 2015-11-12 | 2018-02-21 | 聯發科技股份有限公司 | 感測放大器電路 |
TWI654617B (zh) * | 2016-06-07 | 2019-03-21 | 美商格羅方德半導體公司 | 自我預充電之記憶體電路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116580735A (zh) * | 2023-07-12 | 2023-08-11 | 长鑫存储技术有限公司 | 单端感测放大器以及存储器 |
CN116580735B (zh) * | 2023-07-12 | 2023-12-01 | 长鑫存储技术有限公司 | 单端感测放大器以及存储器 |
Also Published As
Publication number | Publication date |
---|---|
US10971196B1 (en) | 2021-04-06 |
TW202133154A (zh) | 2021-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11854606B2 (en) | Sense amplifier and method for controlling the same | |
WO2022147981A1 (zh) | 灵敏放大器、灵敏放大器的控制方法及存储器 | |
US8345498B2 (en) | Sense amplifier | |
JP5241927B2 (ja) | 容量分離式ミスマッチ補正センス増幅器 | |
US9047980B2 (en) | Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines | |
KR100961210B1 (ko) | 제어신호생성회로 및 이를 이용하는 센스앰프회로 | |
US20070195579A1 (en) | Semiconductor memory | |
CN107305779B (zh) | 用于存储器设备的感测放大器 | |
US7352650B2 (en) | External clock synchronization semiconductor memory device and method for controlling same | |
CN115811279B (zh) | 一种补偿位线失调电压的灵敏放大器及芯片与放大电路 | |
TWI732459B (zh) | 單端感測放大裝置 | |
US11862284B2 (en) | Sense amplifier, memory and data readout method | |
JP2003273938A (ja) | 半導体集積回路のレシーバ回路 | |
US7151703B2 (en) | Semiconductor memory device including global IO line with low-amplitude driving voltage signal applied thereto | |
US5936432A (en) | High speed low power amplifier circuit | |
US6738302B1 (en) | Optimized read data amplifier and method for operating the same in conjunction with integrated circuit devices incorporating memory arrays | |
KR20160093456A (ko) | 반도체 메모리 장치 | |
CN211788182U (zh) | 灵敏放大器和存储器 | |
US20110248697A1 (en) | Semiconductor device and data processing system | |
US9025403B1 (en) | Dynamic cascode-managed high-voltage word-line driver circuit | |
US8995219B2 (en) | Word line driver | |
US8873321B2 (en) | Boosting supply voltage | |
CN115457997B (zh) | 一种感测放大器及其控制方法、存储器 | |
TWI831298B (zh) | 一種控制放大電路、感測放大器和半導體記憶體 | |
CN113470705B (zh) | 灵敏放大器、存储器和数据读出方法 |